KR101138404B1 - 메모리 시스템 및 그 동작 방법 - Google Patents

메모리 시스템 및 그 동작 방법 Download PDF

Info

Publication number
KR101138404B1
KR101138404B1 KR1020100066519A KR20100066519A KR101138404B1 KR 101138404 B1 KR101138404 B1 KR 101138404B1 KR 1020100066519 A KR1020100066519 A KR 1020100066519A KR 20100066519 A KR20100066519 A KR 20100066519A KR 101138404 B1 KR101138404 B1 KR 101138404B1
Authority
KR
South Korea
Prior art keywords
memory block
memory
lsb
read
level
Prior art date
Application number
KR1020100066519A
Other languages
English (en)
Other versions
KR20120005843A (ko
Inventor
함동현
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020100066519A priority Critical patent/KR101138404B1/ko
Priority to US13/178,880 priority patent/US8565022B2/en
Publication of KR20120005843A publication Critical patent/KR20120005843A/ko
Application granted granted Critical
Publication of KR101138404B1 publication Critical patent/KR101138404B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits

Abstract

메모리 시스템은 LSB 프로그램 동작만 실시된 제1 메모리 블록 그룹과 LSB 프로그램 동작 및 MSB 프로그램 동작이 모두 실시된 제2 메모리 블록 그룹을 포함하는 플래시 메모리 장치, 및 LSB 리드 동작을 위해 선택되는 메모리 블록이 제1 및 제2 메모리 블록 그룹들 중 어느 메모리 블록 그룹에 속하는지 확인하고, 확인 결과에 따라 선택된 메모리 블록의 LSB 리드 동작을 위한 리드 전압의 레벨을 설정하도록 구성된 메모리 컨트롤러를 포함한다.

Description

메모리 시스템 및 그 동작 방법{Memory system and method of operating thereof}
본 발명은 메모리 시스템 및 그 동작 방법에 관한 것으로, 특히 불휘발성 메모리 장치를 포함하는 메모리 시스템 및 그 동작 방법에 관한 것이다.
NAND 플래시 메모리 장치는 대표적인 불휘발성 메모리 장치로써, 문턱전압이 분포하는 레벨에 따라 저장된 데이터가 구분된다. 예를 들어, 하나의 메모리 셀에 2비트의 데이터를 저장하기 위해서는 메모리 셀들의 문턱전압들이 4개(=22)의 레벨들로 구분되어야 한다. 그리고, 하나의 메모리 셀에 1비트의 데이터가 저장되는 경우에는 메모리 셀들의 문턱전압들이 2개(=21)의 레벨들로 구분된다.
NAND 플래시 메모리 장치의 메모리 어레이는 다수의 메모리 블록을 포함하며, 일부 메모리 블록에는 고속 동작을 위해 1비트의 데이터를 저장하고, 나머지 메모리 블록에는 데이터 저장 용량을 증가시키기 위하여 2비트의 데이터를 저장한다. 1비트의 데이터를 하나의 메모리 셀에 저장하는 경우에는 저장되는 데이터에 따라 선택된 메모리 셀의 문턱전압을 0V보다 높게 상승시키기 위한 프로그램 동작을 실시하면 된다. 하지만, 2비트의 데이터를 하나의 메모리 셀에 저장하기 위해서는 LSB 데이터를 저장하기 위한 LSB 프로그램 동작과 MSB 데이터를 저장하기 위한 MSB 프로그램 동작이 실시되어야 한다. 메모리 셀들의 문턱전압 분포는 1비트의 데이터를 저장하는 경우와 2비트의 데이터를 저장하는 경우에 따라 달라진다.
도 1은 메모리 셀들의 문턱전압 분포를 설명하기 위한 도면이다.
도 1을 참조하면, 1비트의 데이터가 메모리 셀에 저장되는 경우, MSB 프로그램 동작은 실시되지 않는다. 즉, LSB 프로그램 동작만 실시되고, MSB 데이터는 저장되지 않는다. 이 경우, MSB 데이터는 저장되지 않지만, MSB 데이터가 저장되는 메모리 셀들과의 동작을 일치시키기 위하여 MSB 데이터가 모두 '1'로 저장된 것으로 설정된다. 따라서, 메모리 셀에 1비트의 데이터만 저장하더라도, 저장된 데이터는 LSB 데이터로 인식된다. 메모리 셀에 1비트의 데이터만 저장되므로, 메모리 셀들의 문턱전압들은 0V다 낮은 레벨(소거 레벨)과 0V보다 높은 레벨로 구분된다. 그리고, 저장되는 1비트의 LSB 데이터(1, 0)에 따라 문턱전압의 레벨이 결정된다.
한편, 1비트의 데이터가 메모리 셀에 저장되는 경우, LSB 동작을 실시한 후 MSB 프로그램 동작이 실시된다. 즉, 하나의 메모리 셀에 LSB 데이터와 MSB 데이터를 포함하는 2비트의 데이터가 저장된다. 메모리 셀에 2비트의 데이터가 저장되므로, 메모리 셀들의 문턱전압들은 0V다 낮은 레벨(소거 레벨)과 0V보다 높은 제1 내지 제3 프로그램 레벨로 구분된다. 그리고, 저장되는 2비트의 데이터(11, 01, 00, 10)에 따라 문턱전압의 레벨이 결정된다.
메모리 셀에 1비트의 데이터만 저장되는 경우에는 0V보다 높은 문턱전압의 분포가 하나만 존재하므로 넓어도 상관이 없다. 하지만, 메모리 셀에 2비트의 데이터만 저장되는 경우에는 0V보다 높은 3개의 문턱전압 분포들이 존재하므로 문턱전압의 분포폭이 좁아야 한다.
이후, LSB 리드 동작을 실시하는 경우, 리드 전압(R1 또는 R2)을 선택된 워드라인에 인가하여 메모리 셀에 저장된 LSB 데이터를 출력한다. 이때, 메모리 셀에 저장된 데이터의 비트 수에 따라 리드 전압을 다르게 설정해야 한다. 그 이유를 설명하면 다음과 같다.
도 2a 및 도 2b는 반도체 메모리 장치의 동작 방법을 설명하기 위한 도면들이다.
도 1 및 도 2a를 참조하면, 단계(S212)에서 메모리 셀에 저장된 LSB 데이터를 출력하기 위하여 선택된 워드라인에 제1 리드 전압(R1)을 인가한다. 선택된 워드라인에는 데이터를 저장하기 위한 메모리 셀뿐만 아니라 메모리 셀들의 상태 정보를 저장하기 위한 플래그 셀도 연결된다. 예를 들어, 플래그 셀에는 메모리 셀들의 MSB 프로그램 동작의 실시 여부가 저장된다. 일반적으로 플래그 셀에 '1' 데이터가 저장되어 문턱전압이 0V보다 낮으면 MSB 프로그램 동작이 실시되지 않고 메모리 셀에 1비트의 데이터만 저장된 것을 의미한다. 플래그 셀에 '0' 데이터가 저장되어 문턱전압이 0V보다 높으면 MSB 프로그램 동작이 실시되어 메모리 셀에 2비트의 데이터가 저장된 것을 의미한다. 선택된 워드라인에 제1 리드 전압(R1)을 인가하면 메모리 셀들에 저장된 데이터와 플래그 셀에 저장된 데이터가 함께 출력된다.
단계(S214)에서, 플래그 셀에 저장된 데이터를 이용하여 메모리 셀의 MSB 프로그램 동작이 실시되었는지를 판단한다.
플래그 셀에 저장된 데이터가 '1'인 경우, 메모리 셀의 MSB 프로그램 동작이 실시되지 않은 경우를 의미한다. 따라서, 메모리 셀에는 1비트의 데이터가 저장된 것이므로, 도 1에서와 같이, 제1 리드 전압(R1)으로 메모리 셀에 저장된 데이터를 '1'또는 '0'으로 구분할 수 있다. 이 경우, 메모리 셀들로부터 출력된 데이터를 외부로 출력한다.
하지만, 플래그 셀에 저장된 데이터가 '0'인 경우, 메모리 셀의 MSB 프로그램 동작이 실시된 경우를 의미한다. 이 경우, 제1 리드 전압(R1)으로 메모리 셀에 저장된 LSB 데이터를 '1'과 '0'으로 구분할 수 없다. 따라서, 단계(S216)에서, 제2 리드 전압(R2)을 선택된 워드라인에 인가하여 메모리 셀들에 저장된 데이터를 다시 출력한다. 문턱전압이 제2 리드 전압(R2)보다 낮으면 '1'데이터가 출력되고 제2 리드 전압(R2)보다 높으면 '0'데이터가 출력된다.
도 2b에서는 제1 리드 전압(R1)보다 제2 리드 전압(R2)을 먼저 인가하는 경우의 흐름도를 도시하고 있다. 제2 리드 전압(R2)을 인가하면, MSB 프로그램 동작이 실시되지 않은 메모리 셀들의 LSB 데이터를 정확하게 출력할 수 없다. 따라서, 단계(S226)에서 제1 리드 전압(R1)을 다시 인가하여 메모리 셀들에 저장된 데이터를 출력해야 한다.
상기에서와 같이, 메모리 셀에 저장된 데이터의 비트수나 MSB 프로그램 동작의 실시 여부에 따라, LSB 데이터 출력을 위해 제1 및 제2 리드 전압을 모두 사용해야 하는 경우가 발생하게 된다. 이로 인해, 동작 속도가 저하될 수 있다.
본 발명의 실시예는 동작 속도를 향상시킬 수 있는 메모리 시스템 및 그 동작 방법을 제공한다.
본 발명의 실시예에 따른 메모리 시스템은 LSB 프로그램 동작만 실시된 제1 메모리 블록 그룹과 LSB 프로그램 동작 및 MSB 프로그램 동작이 모두 실시된 제2 메모리 블록 그룹을 포함하는 플래시 메모리 장치, 및 LSB 리드 동작을 위해 선택되는 메모리 블록이 제1 및 제2 메모리 블록 그룹들 중 어느 메모리 블록 그룹에 속하는지 확인하고, 확인 결과에 따라 선택된 메모리 블록의 LSB 리드 동작을 위한 리드 전압의 레벨을 설정하도록 구성된 메모리 컨트롤러를 포함한다.
본 발명의 실시예에 따른 메모리 시스템의 동작 방법은 LSB 프로그램 동작만 실시된 제1 메모리 블록 그룹과 LSB 프로그램 동작 및 MSB 프로그램 동작이 모두 실시된 제2 메모리 블록 그룹을 확인할 수 있는 메모리 상태 정보를 레지스터에 저장하는 단계와, LSB 리드 명령 신호 및 어드레스 신호에 응답하여 어드레스 신호에 의해 선택된 메모리 블록이 속하는 메모리 블록 그룹을 확인하는 단계와, 선택된 메모리 블록이 제1 메모리 블록 그룹에 속하면 LSB 리드 동작을 위한 리드 전압을 제1 레벨로 설정하고, 제1 레벨의 리드 전압으로 선택된 메모리 블록의 LSB 리드 동작을 실시하는 단계, 및 선택된 메모리 블록이 제2 메모리 블록 그룹에 속하면 리드 전압을 제2 레벨로 설정하고, 제2 레벨의 리드 전압으로 선택된 메모리 블록의 LSB 리드 동작을 실시하는 단계를 포함한다.
본 발명의 실시예는 동작에 필요한 전압의 레벨을 판단하고, 판단 결과에 따라 필요한 레벨의 전압을 인가함으로써, 동작 속도를 향상시킬 수 있다.
도 1은 메모리 셀들의 문턱전압 분포를 설명하기 위한 도면이다.
도 2a 및 도 2b는 반도체 메모리 장치의 동작 방법을 설명하기 위한 도면들이다.
도 3은 본 발명의 실시예에 따른 메모리 시스템을 설명하기 위한 도면이다.
도 4 및 도 5는 본 발명의 실시예에 따른 메모리 시스템의 동작을 설명하기 흐름도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.
도 3은 본 발명의 실시예에 따른 메모리 시스템을 설명하기 위한 도면이다.
도 3을 참조하면, 메모리 시스템(30)는 플래시 메모리 장치(300)와 메모리 컨트롤러(360)를 포함한다. 플래시 메모리 장치(300)는 메모리 어레이(310), 동작 전압 공급 회로(320), 페이지 버퍼 그룹(330), 열 선택기(340), 내부 제어 회로(350)를 포함한다. 그리고, 메모리 컨트롤러(360)는 레지스터(365)를 포함한다.
플래시 메모리 장치(300)의 메모리 어레이(310)는 다수의 메모리 블록들(310B)을 포함한다. 각각의 메모리 블록(310B)은 메모리 셀 블록(312), 스페어 셀 블록(314) 및 플래그 셀 블록(316)을 포함한다. 메모리 어레이(310)는 공지된 구성 요소이므로 구체적인 설명은 생략하기로 한다.
동작 전압 공급 회로(320)는 메모리 셀들의 프로그램 동작, 리드 동작 또는 소거 동작에 필요한 동작 전압들을 생성하여 메모리 어레이(310)로 제공한다. 구체적으로, 동작 전압 공급 회로(320)는 전압 생성 회로, 로우 디코더 및 블록 선택 회로를 포함한다. 전압 생성 회로는 내부 명령 신호(CMDi)에 응답하여 프로그램 동작, 리드 동작 또는 소거 동작에 필요한 동작 전압들을 생성한다. 로우 디코더는 로우 어드레스 신호(RADD)에 응답하여 다수의 메모리 블록들 중 하나의 메모리 블록을 선택하기 위한 블록 선택 신호를 출력한다. 블록 선택 회로는 블록 선택 신호에 응답하여 동작 전압들을 선택된 메모리 블록의 워드라인들과 셀렉트 라인들로 전달한다.
페이지 버퍼 그룹(330)은 다수의 페이지 버퍼들(335)을 포함한다. 페이지 버퍼들(335)은 비트라인들의 전압을 센싱하여 메모리 셀들에 저장된 데이터를 래치하거나, 비트라인들의 전압을 제어하여 메모리 셀들에 저장될 데이터를 결정한다.
열 선택기(340)는 컬럼 어드레스 신호(CADD)에 응답하여 데이터(DATA)를 페이지 버퍼들(335)로 순차적으로 전달하거나, 페이지 버퍼들(335)에 래치된 데이터(DATA)를 플래시 메모리 장치(300) 외부로 출력한다.
내부 제어 회로(350)는 전압 제어부(352), 어드레스 제어부(354) 및 동작 제어부(356)를 포함한다. 전압 제어부(352)는 명령 신호(CMD)에 응답하여 프로그램 동작, 소거 동작 또는 리드 동작에 필요한 전압이 생성되도록 동작 전압 공급 회로(320)를 제어하는 기능을 수행한다. 어드레스 제어부(354)는 어드레스 신호(ADD)를 이용하여 로우 어드레스 신호(RADD) 및 컬럼 어드레스 신호(CADD)를 생성하는 기능을 수행한다. 동작 제어부(356)는 데이터 입출력에 필요한 페이지 버퍼들(335)의 동작을 제어하기 위한 페이지 버퍼 제어 신호들(PB SIGNALS)을 출력한다. 동작 제어부(356)에 대한 구체적인 기능은 후술하기로 한다.
메모리 컨트롤러(360)는 호스트(Host) 및 플래시 메모리 장치(300)에 연결된다. 메모리 컨트롤러(360)는 플래시 메모리 장치(300)로부터 읽은 데이터를 호스트(HOST)에 전달하거나, 호스트(HOST)로부터 전달되는 데이터를 플래시 메모리 장치(300)에 저장한다. 이렇듯, 메모리 컨트롤러(360)는 플래시 메모리 장치(300)의 외부에서 플래시 메모리 장치(300)의 동작을 제어한다. 메모리 컨트롤러(360)는 레지스터(365)를 포함한다. 메모리 컨트롤러(360)는 전원이 인가되면 플래시 메모리 장치(300)로부터 메모리 블록의 프로그램 정보, 페이지의 프로그램 정보, 리드 히스토리, 프로그램 히스토리 또는 이들 모두를 전달받아 레지스터(365)에 저장한다. 구체적인 내용은 후술하기로 한다.
도 4 및 도 5는 본 발명의 실시예에 따른 메모리 시스템의 동작을 설명하기 흐름도이다.
도 1 및 도 4를 참조하면, 단계(S402)에서, 메모리 콘트롤러(360)는 플래시 메모리 장치(300)로 메모리 어레이(310)에 포함된 메모리 블록들(310B)의 메모리 상태 정보를 요청하는 신호를 전송한다. 메모리 콘트롤러(360)는 전원 인가 시 메모리 상태 정보를 플래시 메모리 장치(300)로 요청할 수 있으며, 플래시 메모리 장치(300)가 대기 상태 또는 아이들(idle) 상태일 때 메모리 상태 정보를 요청할 수 있다.
플래시 메모리 장치(300)의 메모리 어레이(310)는 LSB 프로그램 동작만 실시된 제1 메모리 블록 그룹과 LSB 프로그램 동작 및 MSB 프로그램 동작이 실시된 제2 메모리 블록 그룹을 포함한다. 따라서, 플래시 메모리 장치(300)는 메모리 콘트롤러(360)의 요청 신호에 응답하여 메모리 블록들(310B)의 MSB 프로그램 동작의 실시 정보를 포함하는 메모리 상태 정보를 독출하여 메모리 콘트롤러(360)로 전송한다. 예를 들어, 내부 제어 회로(350)가 동작 전압 공급 회로(320), 페이지 버퍼 그룹(330) 및 열 선택기(340)를 제어하여 메모리 블록들(310B)의 스페어 셀 블록(314) 또는 플래그 셀 블록(316)으로부터 독출된 메모리 상태 정보를 메모리 컨트롤러(360)로 전송한다. 전송된 메모리 상태 정보는 메모리 컨트롤러(360)의 레지스터(365)에 저장된다.
상기에서, 메모리 상태 정보는 LSB 프로그램 동작만 실시된 제1 메모리 블록 그룹과 LSB 프로그램 동작 및 MSB 프로그램 동작이 모두 실시된 제2 메모리 블록 그룹을 확인할 수 있는 정보를 포함한다. 또한, 메모리 상태 정보는 데이터를 저장하고 있지 않은 메모리 블록에 대한 정보와, 각각의 메모리 블록에 대해 프로그램 동작 및 소거 동작의 누적 실시 횟수에 대한 정보도 포함할 수 있다.
단계(S404)에서, 호스트(HOST)로부터 메모리 컨트롤러(360)로 LSB 리드 커맨드와 어드레스 신호가 입력된다.
단계(S406)에서, 메모리 컨트롤러(360)는 입력된 어드레스 신호에 의해 선택되는 메모리 블록의 프로그램 상태를 레지스터(365)에 저장된 메모리 상태 정보로부터 조회한다.
단계(S408)에서, 메모리 컨트롤러(360)는 선택되는 메모리 블록(310B)의 MSB프로그램 동작에 대한 실시 여부를 판단한다. 즉, 선택되는 메모리 블록(310B)의 메모리 셀들에 1비트의 데이터가 저장되었는지 2비트의 데이터가 저장되었는지를 판단한다. 다시 말해, 어드레스 신호에 의해 선택되는 메모리 블록이 제1 메모리 블록 그룹에 속하는지 제2 메모리 블록 그룹에 속하는지를 확인한다.
LSB 프로그램 동작에 의해 메모리 블록(310B)의 메모리 셀들에 1비트의 데이터가 저장되어 메모리 블록(310B)이 제1 메모리 블록 그룹에 속하는 경우에는, 단계(S410)에서 메모리 컨트롤러(360)가 LSB 리드 커맨드(CMD), 어드레스 신호(ADD) 및 제1 리드 전압 설정 신호(CMDr1)를 플래시 메모리 장치(300)로 입력한다. 여기서, 제1 리드 전압 설정 신호(CMDr1)는 메모리 컨트롤러(360)로 입력된 어드레스 신호에 따라 내부의 레지스터(365)로부터 검색된 메모리 블록의 메모리 상태 정보를 이용하여 메모리 컨트롤러(360)가 생성한 신호이다.
단계(S412)에서, 플래시 메모리 장치(300)의 내부 제어 회로(350)(특히, 전압 제어부 (352))는 제1 리드 전압(도 1의 R1)을 생성하도록 동작 전압 공급 회로(320)를 제어한다. 그리고, 내부 제어 회로(350)(특히, 어드레스 제어부(354))는 로우 어드레스 신호(RADD)를 생성하고, 동작 전압 공급 회로(320)는 로우 어드레스 신호(RADD)에 응답하여 선택된 메모리 블록(310B)의 선택된 워드라인으로 제1 리드 전압을 인가한다. 그리고, 페이지 버퍼 그룹(340)은 선택된 메모리 셀들, 스페어 셀들 및 플래그 셀들로부터 독출된 데이터를 래치한다.
단계(S414)에서, 페이지 버퍼 그룹(340)으로부터 열 선택기(340)를 통해 출력된 데이터 중 플래그 셀들의 데이터를 이용하여 메모리 셀들에 MSB 데이터가 저장되었는지를 다시 한번 판단한다. 즉, 메모리 셀들의 MSB 프로그램 동작이 실시되었었는지의 여부를 다시 판단한다.
메모리 컨트롤러(360)가 레지스터(365)에 저장된 데이터를 이용하여 메모리 블록의 MSB 프로그램 실시 여부를 판단한 것과 동일하게 LSB 프로그램 동작만 실시된 것으로 판단되면, 그대로 독출된 데이터를 호스트(HOST)로 출력한다.
플래그 셀들의 데이터에 의해 메모리 블록의 MSB 프로그램 동작이 실시된 것으로 판단되면, 단계(S416)에서 메모리 컨트롤러(360) 또는 내부 제어 회로(350)는 리드 전압을 제2 리드 전압(도 1의 R2)으로 변경하여 리드 동작을 다시 실시한다.
메모리 컨트롤러(360)가 메모리 상태 정보를 저장하고 선택된 메모리 블록의 MSB 프로그램 여부를 미리 판단하기 때문에 단계(S416)가 실시될 확률은 아주 낮다. 하지만, 메모리 컨트롤러(360)가 레지스터(365)에 메모리 상태 정보를 저장한 후, 메모리 블록의 상태 정보가 변경되면 메모리 상태 정보가 실제 메모리 블록의 상태 정보와 일치하지 않을 수 있다. 따라서, 동작의 정확성을 높이기 위해 플래그 셀의 데이터를 이용하여 MSB 프로그램 동작의 실시 여부를 다시 확인하고, 그 결과에 따라 제2 리드 전압으로 리드 동작을 다시 실시할 수도 있다.
한편, 단계(S408)에서 MSB 프로그램 동작에 의해 메모리 블록(310B)의 메모리 셀들에 2비트의 데이터가 저장되어 메모리 블록(310B)이 제2 메모리 블록 그룹에 속하는 경우에는, 단계(S418)에서 메모리 컨트롤러(360)가 LSB 리드 커맨드(CMD), 어드레스 신호(ADD) 및 제2 리드 전압 설정 신호(CMDr2)를 플래시 메모리 장치(300)로 입력한다. 여기서, 제2 리드 전압 설정 신호(CMDr2)는 메모리 컨트롤러(360)로 입력된 어드레스 신호에 따라 내부의 레지스터(365)로부터 검색된 메모리 블록의 메모리 상태 정보를 이용하여 메모리 컨트롤러(360)가 생성한 신호이다.
단계(S420)에서, 플래시 메모리 장치(300)의 내부 제어 회로(350)(특히, 전압 제어부 (352))는 제2 리드 전압(도 1의 R2)을 생성하도록 동작 전압 공급 회로(320)를 제어한다. 그리고, 내부 제어 회로(350)(특히, 어드레스 제어부(354))는 로우 어드레스 신호(RADD)를 생성하고, 동작 전압 공급 회로(320)는 로우 어드레스 신호(RADD)에 응답하여 선택된 메모리 블록(310B)의 선택된 워드라인으로 제2 리드 전압을 인가한다. 그리고, 페이지 버퍼 그룹(340)은 선택된 메모리 셀들, 스페어 셀들 및 플래그 셀들로부터 독출된 데이터를 래치한다.
단계(S422)에서, 페이지 버퍼 그룹(340)으로부터 열 선택기(340)를 통해 출력된 데이터 중 플래그 셀들의 데이터를 이용하여 메모리 셀들에 LSB 데이터만 저장되었는지를 다시 한번 판단한다. 즉, 메모리 셀들의 MSB 프로그램 동작이 실시되었었는지의 여부를 다시 판단한다.
메모리 컨트롤러(360)가 레지스터(365)에 저장된 데이터를 이용하여 메모리 블록의 MSB 프로그램 실시 여부를 판단한 것과 동일하게 MSB 프로그램 동작이 실시된 것으로 판단되면, 그대로 독출된 데이터를 호스트(HOST)로 출력한다.
플래그 셀들의 데이터에 의해 메모리 블록의 MSB 프로그램 동작은 실시되지 않고 LSB 프로그램 동작만이 실시된 것으로 판단되면, 단계(S424)에서 메모리 컨트롤러(360) 또는 내부 제어 회로(350)는 리드 전압을 제1 리드 전압(도 1의 R1)으로 변경하여 리드 동작을 다시 실시한다.
마찬가지로, 메모리 컨트롤러(360)가 메모리 상태 정보를 저장하고 선택된 메모리 블록의 MSB 프로그램 여부를 미리 판단하기 때문에 단계(S424)가 실시될 확률은 아주 낮다. 하지만, 메모리 컨트롤러(360)가 레지스터(365)에 메모리 상태 정보를 저장한 후, 메모리 블록의 상태 정보가 변경되면 메모리 상태 정보가 실제 메모리 블록의 상태 정보와 일치하지 않을 수 있다. 따라서, 동작의 정확성을 높이기 위해 플래그 셀의 데이터를 이용하여 MSB 프로그램 동작의 실시 여부를 다시 확인하고, 그 결과에 따라 제1 리드 전압으로 리드 동작을 다시 실시할 수도 있다.
상기에서 서술한 바와 같이, 메모리 컨트롤러가 저장된 플래시 메모리 장치의 메모리 상태 정보를 이용하여 어드레스 신호에 의해 선택되는 메모리 블록의 MSB 프로그램 실시 여부를 확인하고 LSB 리드 동작에서 사용되는 리드 전압의 레벨을 결정함으로써, 메모리 블록의 MSB 프로그램 동작의 실시 여부에 상관없이 한번의 LSB 리드 동작으로 LSB 데이터를 정확하게 독출할 수 있다.
한편, 상기에서는 블록 단위로 MSB 프로그램 동작의 실시 여부를 판단하는 것으로 설명되었으나, 페이지 단위로 MSB 프로그램 동작의 실시 여부를 판단할 수도 있다. 즉, 블록 단위나 페이지 단위에 상관없이 선택된 메모리 셀들의 MSB 프로그램 동작의 실시 여부를 판단함으로써, LSB 리드 동작 시 인가되어야 하는 리드 전압의 레벨을 결정하고 한번의 LSB 리드 동작으로 LSB 데이터를 출력할 수 있다.
한편, 메모리 컨트롤러(360)의 레지스터(365)에 저장된 메모리 상태 정보는 플래시 메모리 장치의 동작에 따라 변경되어야 한다.
도 1 및 도 5를 참조하면, 도 4의 단계(S402)에서 설명한 바와 같이, 단계(S502)에서 메모리 상태 정보가 메모리 컨트롤러(360)의 레지스터(365)에 저장된다.
단계(S504)에서, 호스트(HOST)의 요청에 따라 메모리 컨트롤러(360)는 플래시 메모리 장치(300)가 프로그램 동작을 수행하도록 프로그램 명령 신호, 어드레스 신호 및 데이터를 플래시 메모리 장치(300)로 출력한다.
단계(S506)에서, 메모리 컨트롤러(360)로부터 입력된 프로그램 명령 신호, 어드레스 신호 및 데이터에 따라 플래시 메모리 장치(300)는 선택된 메모리 블록(예, 310B)의 프로그램 동작을 수행한다. 이때, 선택된 메모리 블록(310B)의 메모리 셀들에는 LSB 프로그램 동작만 실시되어 1비트의 데이터가 저장될 수 있으며, LSB 프로그램 동작 및 MSB 프로그램 동작이 실시되어 2비트의 데이터가 저장될 수있다. MSB 프로그램 동작이 실시된 경우 선택된 메모리 블록(310B)의 플래그 셀 블록(316)의 플래그 메모리 셀에 MSB 프로그램 동작의 실시를 확인할 수 있는 데이터가 저자된다.
단계(S508)에서, 플래시 메모리 장치(300)의 프로그램 동작이 완료되면, 메모리 컨트롤러(360)는 선택된 메모리 블록(310B)이 LSB 프로그램 동작만 실시된 제1 메모리 블록 그룹과 LSB 프로그램 동작 및 MSB 프로그램 동작이 모두 실시된 제2 메모리 블록 그룹 중 어느 그룹에 속하는지를 확인하고, 그 결과에 따라 레지스터(365)에 저장된 메모리 상태 정보를 갱신한다.
이렇게 갱신된 메모리 상태 정보는 도 4의 단계(S406)에서 다시 사용된다. 그 결과, 메모리 컨트롤러(360)의 레지스터(365)에 메모리 상태 정보가 저장된 후 메모리 블록들의 프로그램 동작이 실시되더라도, 프로그램 동작 후 메모리 상태 정보가 갱신되기 때문에 도 4에서 설명한 리드 동작에서 리드 전압을 정확하게 제1 레벨이나 제2 레벨로 설정할 수 있다.
30 : 메모리 시스템 300 : 플래시 메모리 장치
310 : 메모리 어레이 310B : 메모리 블록
312 : 메모리 셀 블록 314 : 스페어 셀 블록
316 : 플래그 셀 블록 320 : 동작 전압 공급 회로
330 : 페이지 버퍼 그룹 335 : 페이지 버퍼
340 : 열 선택기 350 : 내부 제어 회로
352 : 전압 제어부 354 : 어드레스 제어부
356 : 동작 제어부 360 : 메모리 컨트롤러
365 : 레지스터

Claims (14)

  1. LSB 프로그램 동작만 실시된 제1 메모리 블록 그룹과 LSB 프로그램 동작 및 MSB 프로그램 동작이 모두 실시된 제2 메모리 블록 그룹을 포함하는 플래시 메모리 장치; 및
    LSB 리드 커맨드 및 어드레스 신호가 입력되면, LSB 리드 동작을 위해 선택되는 메모리 블록이 상기 제1 및 제2 메모리 블록 그룹들 중 어느 메모리 블록 그룹에 속하는지 확인하고, 확인 결과에 따라 선택된 메모리 블록의 LSB 리드 동작을 위한 리드 전압의 레벨을 설정하도록 구성된 메모리 컨트롤러를 포함하는 메모리 시스템.
  2. 청구항 2은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 메모리 컨트롤러는 상기 제1 및 제2 메모리 블록 그룹들에 포함된 메모리 블록들의 프로그램 상태 정보를 포함하는 상기 메모리 상태 정보를 저장하기 위한 레지스터를 포함하고, 상기 LSB 리드 동작 전에 상기 레지스터에 저장된 메모리 상태 정보를 이용하여 상기 선택된 메모리 블록이 상기 제1 및 제2 메모리 블록 그룹들 중 어느 메모리 블록 그룹에 속하는지 확인도록 구성된 메모리 시스템.
  3. 청구항 3은(는) 설정등록료 납부시 포기되었습니다.
    제 2 항에 있어서,
    상기 메모리 컨트롤러는 전원 인가 시 상기 메모리 상태 정보를 상기 레지스터에 저장하도록 구성된 메모리 시스템.
  4. 청구항 4은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 메모리 컨트롤러는 상기 LSB 리드 동작을 위해 상기 플래시 메모리 장치로 리드 커맨드 신호, 어드레스 신호 및 리드 전압 설정 신호를 출력하는 메모리 시스템.
  5. 청구항 5은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 메모리 컨트롤러는 상기 선택된 메모리 블록이 상기 제1 메모리 블록 그룹에 속하면 상기 리드 전압을 제1 레벨로 설정하기 위한 제1 리드 전압 설정 신호를 상기 플래시 메모리 장치로 출력하고, 상기 선택된 메모리 블록이 상기 제2 메모리 블록 그룹에 속하면 상기 리드 전압을 상기 제1 레벨보다 높은 제2 레벨로 설정하기 위한 제2 리드 전압 설정 신호를 상기 플래시 메모리 장치로 출력하도록 구성된 메모리 시스템.
  6. 청구항 6은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 선택된 메모리 블록으로부터 상기 LSB 리드 동작에 의해 독출된 데이터에 따라, 상기 메모리 컨트롤러가 상기 선택된 메모리 블록이 속하는 메모리 블록 그룹을 다시 확인하도록 구성된 메모리 시스템.
  7. 청구항 7은(는) 설정등록료 납부시 포기되었습니다.
    제 6 항에 있어서,
    제1 레벨의 리드 전압으로 상기 선택된 메모리 블록의 상기 LSB 리드 동작을 실시한 후, 상기 선택된 메모리 블록이 상기 제2 메모리 블록 그룹에 속하는 것으로 판단되면, 상기 플래시 메모리 장치가 상기 제1 레벨보다 높은 제2 레벨의 리드 전압을 이용하여 상기 선택된 메모리 블록의 LSB 리드 동작을 실시하도록 구성된 메모리 시스템.
  8. 청구항 8은(는) 설정등록료 납부시 포기되었습니다.
    제 6 항에 있어서,
    제2 레벨의 리드 전압으로 상기 선택된 메모리 블록의 상기 LSB 리드 동작을 실시한 후, 상기 선택된 메모리 블록이 상기 제1 메모리 블록 그룹에 속하는 것으로 판단되면, 상기 플래시 메모리 장치가 상기 제2 레벨보다 낮은 제1 레벨의 리드 전압을 이용하여 상기 선택된 메모리 블록의 LSB 리드 동작을 실시하도록 구성된 메모리 시스템.
  9. 청구항 9은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 메모리 컨트롤러가 상기 메모리 상태 정보를 저장한 후 상기 플래시 메모리 장치에 포함된 메모리 블록의 프로그램 동작이 실시되면, 상기 메모리 컨트롤러는 상기 제1 및 제2 메모리 블록 그룹들 중 상기 프로그램 동작이 실시된 메모리 블록이 속하는 메모리 블록 그룹에 대한 메모리 상태 정보를 갱신하도록 구성된 메모리 시스템.
  10. LSB 프로그램 동작만 실시된 제1 메모리 블록 그룹과 LSB 프로그램 동작 및 MSB 프로그램 동작이 모두 실시된 제2 메모리 블록 그룹을 확인할 수 있는 메모리 상태 정보를 레지스터에 저장하는 단계;
    LSB 리드 커맨드 및 어드레스 신호에 응답하여 상기 어드레스 신호에 의해 선택된 메모리 블록이 속하는 메모리 블록 그룹을 확인하는 단계;
    상기 선택된 메모리 블록이 제1 메모리 블록 그룹에 속하면 LSB 리드 동작을 위한 리드 전압을 제1 레벨로 설정하고, 상기 제1 레벨의 리드 전압으로 상기 선택된 메모리 블록의 LSB 리드 동작을 실시하는 단계; 및
    상기 선택된 메모리 블록이 제2 메모리 블록 그룹에 속하면 상기 리드 전압을 제2 레벨로 설정하고, 상기 제2 레벨의 리드 전압으로 상기 선택된 메모리 블록의 LSB 리드 동작을 실시하는 단계를 포함하는 메모리 시스템의 동작 방법.
  11. 청구항 11은(는) 설정등록료 납부시 포기되었습니다.
    제 10 항에 있어서,
    상기 메모리 상태 정보는 전원 인가 시 상기 레지스터에 저장되는 메모리 시스템의 동작 방법.
  12. 청구항 12은(는) 설정등록료 납부시 포기되었습니다.
    제 10 항에 있어서, 상기 제1 레벨의 리드 전압으로 상기 LSB 리드 동작을 실시한 후,
    상기 LSB 리드 동작에 의해 독출된 데이터를 이용하여 상기 선택된 메모리 블록이 상기 제1 메모리 블록 그룹에 속하는지 상기 제2 메모리 블록 그룹에 속하는지를 다시 확인하는 단계;
    상기 선택된 메모리 블록이 상기 제1 메모리 블록 그룹에 속하면 독출된 데이터를 출력하는 단계; 및
    상기 선택된 메모리 블록이 상기 제2 메모리 블록 그룹에 속하면 상기 제2 레벨의 리드 전압을 이용하여 상기 선택된 메모리 블록의 LSB 리드 동작을 실시하는 단계를 더 포함하는 메모리 시스템의 동작 방법.
  13. 청구항 13은(는) 설정등록료 납부시 포기되었습니다.
    제 10 항에 있어서, 상기 제2 레벨의 리드 전압으로 상기 LSB 리드 동작을 실시한 후,
    상기 LSB 리드 동작에 의해 독출된 데이터를 이용하여 상기 선택된 메모리 블록이 상기 제1 메모리 블록 그룹에 속하는지 상기 제2 메모리 블록 그룹에 속하는지를 다시 확인하는 단계;
    상기 선택된 메모리 블록이 상기 제2 메모리 블록 그룹에 속하면 독출된 데이터를 출력하는 단계; 및
    상기 선택된 메모리 블록이 상기 제1 메모리 블록 그룹에 속하면 상기 제1 레벨의 리드 전압을 이용하여 상기 선택된 메모리 블록의 LSB 리드 동작을 실시하는 단계를 더 포함하는 메모리 시스템의 동작 방법.
  14. 청구항 14은(는) 설정등록료 납부시 포기되었습니다.
    제 10 항에 있어서,
    상기 메모리 상태 정보가 상기 레지스터에 저장된 후, 메모리 블록의 프로그램 동작이 실시되는 단계;
    상기 프로그램 동작이 실시된 메모리 블록이 상기 제1 및 제2 메모리 블록 그룹들 중 어느 메모리 블록 그룹에 속하는지 확인하는 단계; 및
    상기 프로그램 동작이 실시된 메모리 블록이 속하는 메모리 블록 그룹에 대한 메모리 상태 정보를 갱신하는 단계를 포함하는 메모리 시스템의 동작 방법.
KR1020100066519A 2010-07-09 2010-07-09 메모리 시스템 및 그 동작 방법 KR101138404B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100066519A KR101138404B1 (ko) 2010-07-09 2010-07-09 메모리 시스템 및 그 동작 방법
US13/178,880 US8565022B2 (en) 2010-07-09 2011-07-08 Memory system and method of operating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100066519A KR101138404B1 (ko) 2010-07-09 2010-07-09 메모리 시스템 및 그 동작 방법

Publications (2)

Publication Number Publication Date
KR20120005843A KR20120005843A (ko) 2012-01-17
KR101138404B1 true KR101138404B1 (ko) 2012-04-27

Family

ID=45611800

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100066519A KR101138404B1 (ko) 2010-07-09 2010-07-09 메모리 시스템 및 그 동작 방법

Country Status (1)

Country Link
KR (1) KR101138404B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140110390A (ko) * 2013-03-07 2014-09-17 삼성전자주식회사 메모리 제어기 및 그것을 포함하는 메모리 시스템
KR20170130969A (ko) * 2016-05-20 2017-11-29 에스케이하이닉스 주식회사 페이지 버퍼를 포함하는 메모리 장치 및 페이지 버퍼 배치 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102327076B1 (ko) * 2014-12-18 2021-11-17 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100070026A (ko) * 2008-12-17 2010-06-25 삼성전자주식회사 멀티-레벨 셀 플래시 메모리 장치 및 이의 독출 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100070026A (ko) * 2008-12-17 2010-06-25 삼성전자주식회사 멀티-레벨 셀 플래시 메모리 장치 및 이의 독출 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140110390A (ko) * 2013-03-07 2014-09-17 삼성전자주식회사 메모리 제어기 및 그것을 포함하는 메모리 시스템
KR102068342B1 (ko) 2013-03-07 2020-01-20 삼성전자주식회사 메모리 제어기 및 그것을 포함하는 메모리 시스템
KR20170130969A (ko) * 2016-05-20 2017-11-29 에스케이하이닉스 주식회사 페이지 버퍼를 포함하는 메모리 장치 및 페이지 버퍼 배치 방법
KR102507342B1 (ko) * 2016-05-20 2023-03-08 에스케이하이닉스 주식회사 페이지 버퍼를 포함하는 메모리 장치 및 페이지 버퍼 배치 방법

Also Published As

Publication number Publication date
KR20120005843A (ko) 2012-01-17

Similar Documents

Publication Publication Date Title
US8059460B2 (en) Method of programming nonvolatile memory device
US8625376B2 (en) Semiconductor memory device and method of operation the same
US8565022B2 (en) Memory system and method of operating the same
JP6088751B2 (ja) 半導体メモリ
KR101162000B1 (ko) 반도체 메모리 장치 및 이의 동작 방법
US7898866B2 (en) Nonvolatile memory device and method of operating the same
JP2019169206A (ja) 不揮発性メモリデバイス及び制御方法
JP2009123256A (ja) 不揮発性半導体記憶装置
US8270219B2 (en) Method of operating nonvolatile memory device capable of reading two planes
KR20190051570A (ko) 메모리 시스템 및 그것의 동작 방법
CN112447236A (zh) 存储系统及操作其的方法
US7782680B2 (en) Flash memory device having a verify data buffer capable of being employed as a program data buffer, and a method thereof
KR101138404B1 (ko) 메모리 시스템 및 그 동작 방법
JP5112086B2 (ja) 半導体記憶装置
JP2020181624A (ja) 半導体記憶装置及びメモリシステム
KR100967026B1 (ko) 불휘발성 메모리 장치 및 그 캐쉬리드 방법
KR20150009105A (ko) 반도체 장치, 반도체 메모리 장치 및 그것의 동작 방법
KR100784007B1 (ko) 비휘발성 메모리 장치 및 그 소거 방법
TW201631586A (zh) 非揮發性記憶體裝置和操作方法及包括其的資料存儲裝置
JP2008084499A (ja) 半導体記憶装置
JP2008090995A (ja) フラッシュメモリ装置及びその消去方法
CN108806740B (zh) 非易失性存储器装置及其刷新方法
TW202314705A (zh) 記憶體裝置和記憶體裝置的操作方法
KR20120088442A (ko) 비휘발성 메모리 시스템 및 이를 위한 플래그 데이터 입출력 방법
US8687454B2 (en) Semiconductor storage apparatus and semiconductor integrated circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee