KR100967026B1 - 불휘발성 메모리 장치 및 그 캐쉬리드 방법 - Google Patents

불휘발성 메모리 장치 및 그 캐쉬리드 방법 Download PDF

Info

Publication number
KR100967026B1
KR100967026B1 KR1020090005069A KR20090005069A KR100967026B1 KR 100967026 B1 KR100967026 B1 KR 100967026B1 KR 1020090005069 A KR1020090005069 A KR 1020090005069A KR 20090005069 A KR20090005069 A KR 20090005069A KR 100967026 B1 KR100967026 B1 KR 100967026B1
Authority
KR
South Korea
Prior art keywords
register
input
parameter
stored
storing
Prior art date
Application number
KR1020090005069A
Other languages
English (en)
Inventor
김명수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090005069A priority Critical patent/KR100967026B1/ko
Priority to US12/646,652 priority patent/US8275934B2/en
Application granted granted Critical
Publication of KR100967026B1 publication Critical patent/KR100967026B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0868—Data transfer between cache memory and other subsystems, e.g. storage devices or host systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/21—Employing a record carrier using a specific recording technology
    • G06F2212/214—Solid state disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/60—Details of cache memory
    • G06F2212/601—Reconfiguration of cache memory

Abstract

본원 발명은 캐쉬 리드 동작 중에 각종 파라미터를 변경할 수 있는 불휘발성 메모리 장치 및 그를 이용한 캐쉬 리드 방법을 제공한다.
본원 발명의 불휘발성 메모리 장치는 입출력부를 통해 입력되는 파라미터들을 저장하는 제1 및 제2 레지스터와, 상기 제1 레지스터에 저장된 파라미터에 따라 불휘발성 메모리 장치의 동작을 제어하는 마이크로 컨트롤러와, 상기 마이크로 컨트롤러의 내부 동작 수행 중 상기 입출력부를 통해 파라미터가 입력되면 상기 파라미터가 상기 제2 레지스터에 저장되도록 제어하는 컨트롤 로직을 포함한다.
캐쉬 리드, 파라미터, 플래그

Description

불휘발성 메모리 장치 및 그 캐쉬리드 방법{Non volatile memory device and cache reading method thereof}
본원 발명은 불휘발성 메모리 장치 및 그 캐쉬리드 방법에 관한 것이다.
최근 들어 전기적으로 프로그램(program)과 소거(erase)가 가능하고, 일정 주기로 데이터를 재작성해야하는 리프레시(refresh) 기능이 필요 없는 불휘발성 메모리 소자에 대한 수요가 증가하고 있다.
상기 불휘발성 메모리 셀은 전기적인 프로그램/소거 동작이 가능한 소자로서 얇은 산화막에 인가되는 강한 전기장에 의해 전자가 이동하면서 셀의 문턱전압을 변화시켜 프로그램 및 소거 동작을 수행한다.
불휘발성 메모리 장치는 통상적으로 데이터가 저장되는 셀들이 매트릭스 형태로 구성된 메모리 셀 어레이, 상기 메모리 셀 어레이의 특정 셀들에 대하여 메모리를 기입하거나 특정 셀에 저장되었던 메모리를 독출하는 페이지 버퍼를 포함한다. 상기 페이지 버퍼는 특정 메모리 셀과 접속된 비트라인 쌍, 메모리 셀 어레이에 기록할 데이터를 임시저장하거나, 메모리 셀 어레이로부터 특정 셀의 데이터를 독출하여 임시 저장하는 레지스터, 특정 비트라인 또는 특정 레지스터의 전압 레벨 을 감지하는 감지노드, 상기 특정 비트라인과 감지노드의 접속여부를 제어하는 비트라인 선택부를 포함한다.
이러한 불휘발성 메모리 장치의 독출 방법 중, 독출 동작에서 소요되는 시간을 감소시키기 위하여 캐쉬 리드 방법이 알려져있다. 각 페이지 버퍼가 두 개의 레지스터를 포함하는 경우, 하나의 레지스터는 독출 동작을 수행하고, 다른 레지스터는 이미 독출한 데이터를 외부로 출력시키는 동작을 수행한다.
다만 이러한 캐쉬 리드 방법을 반복 수행함에 있어서, 동작에 필요한 파라미터를 변경하고자 하는 경우가 발생할 수 있다. 특히 독출 동작에서 그 기준이 되는 독출 전압을 변경시키고자 하는 경우, 캐쉬 리드 동작을 계속적으로 수행하면서 상기 독출 전압을 변경시킬 수 있는 방법을 제안하고자 한다.
전술한 문제점에 따라 본원 발명이 해결하고자 하는 과제는 캐쉬 리드 동작 중에 각종 파라미터를 변경할 수 있는 불휘발성 메모리 장치 및 그를 이용한 캐쉬 리드 방법을 제공하는 것이다.
전술한 과제를 해결하기 위한 본원 발명의 불휘발성 메모리 장치는 입출력부를 통해 입력되는 파라미터들을 저장하는 제1 및 제2 레지스터와, 상기 제1 레지스터에 저장된 파라미터에 따라 불휘발성 메모리 장치의 동작을 제어하는 마이크로 컨트롤러와, 상기 마이크로 컨트롤러의 내부 동작 수행 중 상기 입출력부를 통해 파라미터가 입력되면 상기 파라미터가 상기 제2 레지스터에 저장되도록 제어하는 컨트롤 로직을 포함한다.
또한 본원 발명의 불휘발성 메모리 장치의 캐쉬 리드 방법은 캐쉬리드 동작에 필요한 파라미터들을 설정하는 파라미터 설정 명령어가 입력되는 단계와, 마이크로 컨트롤러에서 출력되는 인터널 비지신호에 따라 내부 동작이 수행중인지 여부를 판단하는 단계와, 상기 마이크 컨트롤러가 내부 동작의 수행을 중단한 경우 파라미터를 입력받아 제1 레지스터에 저장시키는 단계와, 상기 마이크로 컨트롤러의 내부 동작이 수행중인 경우 제2 레지스터의 플래그에 하이레벨 데이터를 저장시키고, 파라미터를 입력받아 상기 제2 레지스터에 저장시키는 단계와, 캐쉬리드 명령 어가 입력되는 경우 상기 제2 레지스터의 플래그에 저장된 정보에 따라 제2 레지스터에 저장된 값을 상기 제1 레지스터에 저장시키는 단계와, 상기 제1 레지스터에 저장된 파라미터에 따라 캐쉬리드 동작을 수행하는 단계를 포함한다.
또한 본원 발명의 불휘발성 메모리 장치의 캐쉬 리드 방법은 캐쉬리드 동작에 필요한 독출 전압 정보를 설정하는 파라미터 설정 명령어가 입력되는 단계와, 마이크로 컨트롤러에서 출력되는 인터널 비지신호에 따라 내부 동작이 수행중인지 여부를 판단하는 단계와, 상기 마이크 컨트롤러가 내부 동작의 수행을 중단한 경우 상기 독출 전압 정보를 입력받아 제1 레지스터에 저장시키는 단계와, 상기 마이크로 컨트롤러의 내부 동작이 수행중인 경우 제2 레지스터의 플래그에 하이레벨 데이터를 저장시키고, 상기 독출 전압 정보를 입력받아 상기 제2 레지스터에 저장시키는 단계와, 캐쉬리드 명령어가 입력되는 경우 상기 제2 레지스터의 플래그에 저장된 정보에 따라 제2 레지스터에 저장된 값을 상기 제1 레지스터에 저장시키는 단계와, 상기 제1 레지스터에 저장된 독출 전압 정보에 따라 캐쉬리드 동작을 수행하는 단계를 포함한다.
전술한 본원 발명의 과제 해결 수단에 따라 캐쉬 리드 동작의 수행을 중단한 상태 뿐만 아니라 캐쉬 리드 동작을 수행 중인 경우에도 각종 동작에 필요한 파라미터를 변경할 수 있다. 특히 캐쉬 리드 동작의 수행 중에도 독출 전압을 변경할 수 있어, 멀티 레벨 셀 프로그램 동작을 더욱 효율적으로 수행할 수 있다. 또한, 온도의 변화에 따라 독출 전압을 변경시켜 가면서 독출 하는 방법에 대해서도 적용할 수 있다.
이하, 첨부된 도면들을 참조하여 본원 발명의 바람직한 실시예를 상세히 살펴보기로 한다. 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1은 통상적인 불휘발성 메모리 장치의 캐쉬 리드 동작을 설명하기 위한 도면이다.
상기 불휘발성 메모리 장치(100)는 복수의 페이지 단위의 메모리 셀들을 포함하는 메모리 셀 어레이(110), 서로 다른 두 개의 레지스터를 포함하는 복수의 페이지 버퍼들을 포함하는 페이지 버퍼부(120), 데이터를 입출력하는 입출력부(130)를 포함한다.
상기 메모리 셀 어레이(110)는 프로그램 동작의 단위 또는 독출 동작의 단위가 되는 페이지 단위의 메모리 셀들을 복수 개 포함한다.
상기 페이지 버퍼부(120)는 각 메모리 셀들과 접속되어 데이터를 임시 저장하는 복수의 페이지 버퍼를 포함한다. 이때 각 페이지 버퍼는 데이터를 저장하는 제1 레지스터(122) 및 제2 레지스터(124)를 포함한다.
캐쉬 리드 동작에 대하여 살펴보기로 한다. 캐쉬 리드 동작은 통상의 독출 동작과 달리 각 페이지 버퍼 별로 서로 다른 두 개의 데이터 저장소를 필요로 한다.
먼저 제1 페이지에 대하여 독출 동작을 수행하고, 독출된 데이터를 각 페이지 버퍼의 제1 레지스터에 저장한다(s10).
다음으로, 제1 레지스터에 저장된 제1 페이지 데이터를 외부로 출력시키면서, 제2 페이지에 대한 독출 동작을 수행하고, 독출된 데이터를 각 페이지 버퍼의 제2 레지스터에 저장한다(s20). 이와 같이 데이터 출력 동작 및 독출 동작을 동시에 수행함으로써 독출 동작에 소요되는 시간을 단축 시킬 수 있다.
마찬가지로, 제2 레지스터에 저장된 제2 페이지 데이터를 외부로 출력시키면서, 제3 페이지에 대한 독출 동작을 수행하고, 독출된 데이터를 각 페이지 버퍼의 제1 레지스터에 저장한다(s30).
이와 같은 캐쉬 리드 동작의 수행 중에 독출 전압을 변경시킬 수 있는 방법을 제안하고자 한다. 상기 독출 전압은 불휘발성 메모리 장치의 독출 동작 중 독출 대상 셀의 워드라인에 인가되는 전압이다. 1 비트를 저장하는 싱글 레벨 셀 프로그램과 달리 2 비트를 저장하는 멀티 레베 셀 프로그램 동작에서는 각 셀이 여러 가지 상태를 갖게 되고, 이를 모두 구분하기 위해서는 서로 다른 독출 전압이 복수 개 필요하다. 따라서 이를 각각 변경해 가면서 독출 동작을 수행할 필요가 있다. 또한 최근에는 온도의 변화에 따라 독출 전압을 변경시켜 가면서 독출 하는 방법들이 알려지고 있는바, 이러한 경우에도 적용할 수 있는 캐쉬 리드 동작을 제안하고 자 한다.
도 2는 본원 발명이 적용되는 불휘발성 메모리 장치의 전체 구성을 도시한 도면이다.
상기 불휘발성 메모리 장치(200)는 메모리 셀 어레이(202), 페이지 버퍼(208), X/Y-디코더(204, 206), 고전압 발생기(210), 명령어 인터페이스 로직부(212), 명령어 레지스터(214), 어드레스 레지스터/카운터(216), 데이터 레지스터(218), IO 버퍼부(220)를 포함한다. 상기 불휘발성 메모리 장치의 동작을 살펴보기로 한다.
먼저, 상기 명령어 인터페이스 로직부(212)에 대하여 칩 인에이블 신호(/CE)가 활성화되고, 라이트 인에이블 신호(/WE)가 토글되면, 이에 응답하여, 상기 명령어 인터페이스 로직부(212)가 상기 IO 버퍼부(210)와 명령어 레지스터(214)를 통하여 수신되는 명령어 신호를 수신하고, 그 명령어에 따라 프로그램 명령, 소거 명령 또는 독출 명령등을 발생시킨다. 이때, 상기 명령어 신호는 상기 불휘발성 메모리 장치의 동작 모드를 결정하는 페이지 프로그램 셋업 코드(page program setup code)를 포함한다. 한편, 상기 명령어 인터페이스 로직부(212)에서 출력되는 동작상태 신호(R/B)는 일정 시간 동안 디스에이블되는데, 외부의 메모리 컨트롤러(미도시)는 상기 동작상태 신호(R/B)를 수신하고 상기 불휘발성 메모리 장치가 프로그램/소거/독출 등의 동작 상태임을 인식한다. 즉, 상기 동작상태 신호(R/B)가 디스에이블되는 시간 동안, 상기 메모리 셀 어레이 중 하나의 페이지에 대한 프로그램/소 거/독출 등이 실행된다.
또한, 어드레스 레지스터/카운터(216)는 상기 IO 버퍼부(220)를 통하여 수신되는 어드레스 신호를 수신하고, 로우 어드레스 신호 및 칼럼 어드레스 신호를 발생시킨다. 상기 어드레스 신호는 상기 메모리 셀 중 하나에 포함되는 페이지들 중 하나에 대응한다. 상기 데이터 레지스터(118)는 상기 IO 버퍼부(220)를 통하여 수신되는 각종 데이터들을 임시저장하고, Y-디코더(206)로 전달한다.
상기 고전압 발생기(210)는 상기 프로그램 명령, 소거 명령 또는 독출 명령에 응답하여 바이어스 전압들을 발생하고 이를 페이지 버퍼(208), X-디코더(204) 등에 공급한다.
상기 X-디코더(204)는 상기 로우 어드레스 신호에 응답하여, 상기 메모리 셀 어레이의 블록들 중 하나에 상기 고전압 발생기(210)로 부터 공급받은 바이어스 전압들을 메모리 셀 어레이(202)에 공급한다. 상기 Y-디코더(206)는 상기 컬럼 어드레스 신호에 응답하여, 상기 페이지 버퍼를 통하여 상기 메모리 셀 어레이의 블록들에 의해 공유되는 비트 라인들(미도시)에 데이터 신호를 공급한다.
상기 페이지 버퍼(208)는 상기 IO 버퍼부(210) 및 상기 Y-디코더(206)를 통하여 수신되는 데이터 신호를 래치하여 상기 메모리 셀 어레이의 블록들에 의해 공유되는 비트 라인들(미도시)에 출력한다.
도 3은 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 명령어 인터 페이스 로직부의 내부 구성을 도시한 도면이다.
상기 명령어 인터 페이스 로직부(300)는 데이터, 어드레스, 명령어 등이 입출력되는 입출력부(310), 각종 데이터, 어드레스 등이 저장되는 외부 레지스터(320) 및 임시레지스터(330), 마이크로 컨트롤러(340), 컨트롤 로직(350), 제어 선택부(360)를 포함한다.
상기 입출력부(310)는 외부에서 입력되는 데이터, 어드레스, 명령어등을 제어 버스를 통해 임시 레지스터(330), 외부 레지스터(320), 마이크로 컨트롤러(340)등에 전달한다. 또한 임시 레지스터(330), 외부 레지스터(320), 마이크로 컨트롤러(340)로부터 전달받은 데이터, 어드레스, 명령어등을 외부로 출력한다.
상기 외부 레지스터(320)와 임시 레지스터(330)는 마이크로 컨트롤러(340)의 제어에 따라 데이터를 저장하는 기능을 수행한다. 다만 본원 발명에서는 다소 구분되는 기능을 수행한다. 즉 상기 마이크로 컨트롤러(340)는 기본적으로 외부 레지스터(320)에 저장된 데이터나 어드레스 정보를 기초로 하여 모든 제어 동작을 수행한다. 다만, 마이크로 컨트롤러(340)가 특정 동작을 수행하여 인터널 비지(internal busy)신호가 출력되는 중간에, 상기 동작과 관련된 데이터나 어드레스 정보를 갱신시키고자 하는 경우에는 상기 임시레지스터(330)에 갱신되는 값을 저장한다. 그리고 임시레지스터(330)에 저장된 값을 외부 레지스터(320)에 옮겨 저장하여, 갱신된 데이터등에 따라 동작을 수행하도록 한다.
상기 컨트롤 로직(350)은 상기 마이크로 컨트롤러(340)가 동작을 수행중인지를 확인하여 제어 버스를 통해 입력되는 각종 파라미터를 외부 레지스터(320)에 저장할 것인지 임시 레지스터(330)에 저장할 것인지를 결정한다. 또한, 상기 마이크 로 컨트롤러(340)가 동작을 수행중인 경우에는 임시 레지스터(330)에 설정된 플래그를 하이 레벨로 설정하여, 마이크로 컨트롤러가 동작 수행중인 상태임을 표시한다.
이와 같이 임시레지스터(330)를 추가적으로 구성함으로써 캐쉬리드 동작의 수행중에도 새로운 독출 전압을 입력할 수 있고, 그에 따라 캐쉬 리드 동작이 수행되도록 한다.
도 4는 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 캐쉬 리드 방법을 도시한 순서도이고, 도 5는 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 캐쉬 리드 동작을 도시한 타이밍도이다.
먼저 일반적인 독출 동작이 수행된다(단계 400).
즉 도 1에서와 같이 제1 레지스터(122)를 이용한 독출 동작을 수행한다. 도 5의 경우 독출 동작에 의하여 메모리 셀에 저장된 데이터(A)가 페이지 버퍼에 저장됨을 도시하고 있다. 한편 상기 독출 동작에 따라 불휘발성 메모리 장치가 외부 호스트등에 레디 비지바 신호(R/B)를 출력한다. 또한 상기 마이크로 컨트롤러는 로우 레벨의 인터널 비지신호(Internal Busy)를 출력하여, 마이크로 컨트롤러가 동작 중에 있음을 알린다.
다음으로 캐쉬리드 동작과 관련한 파라미터들을 설정하는 파라미터 설정 명령어가 입력된다(단계 402).
본원 발명에서는 캐쉬리드 동작을 수행함에 있어서 독출 전압등의 파라미터 를 변경하고자 한다. 이러한 독출 전압등의 파라미터는 상기 외부 레지스터에 저장된 값이다. 따라서 독출 전압의 변경을 위해, 변경된 독출 전압 값, 독출 전압이 저장되어 있는 외부 레지스터의 어드레스 등의 파라미터등을 새로이 입력받게 된다.
상기 파라미터 설정 명령어가 입력되면, 마이크로 컨트롤러의 내부 동작이 완료되었는지 여부를 확인한다(단계 404).
이는 마이크로 컨트롤러에서 출력되는 인터널 비지신호(Internal Busy)를 근거로 확인한다. 즉 로우 레벨의 인터널 비지신호(Internal Busy)가 출력되면, 상기 마이크로 컨트롤러가 내부 동작을 수행하고 있는 것으로 판단한다.
판단 결과 내부 동작을 완료하여 내부 동작을 수행하지 않는 경우면, 파라미터를 입력받아 외부 레지스터(320)에 저장시킨다(단계 410, 412). 마이크로 컨트롤러가 동작을 수행하지 않고 있으므로, 직접적으로 외부 레지스터(320)에 상기 파라미터 등을 입력시켜도 데이터 충돌 등의 부작용이 발생하지 않는다.
파라미터 입력이 완료되었는지를 판단하여 완료가 되지 않은 경우에는 계속적으로 파라미터를 입력받고(단계 414), 그렇지 않은 경우에는 파라미터 설정 확인 명령어(16h)에 따라 파라미터 입력 동작이 완료된다.(단계 416).
한편, 상기 단계(404)에서 판단 결과 내부 동작을 수행하고 있는 경우라면, 상기 파라미터를 임시 레지스터에 저장시킨다. 그 전에 먼저 컨트롤 로직(350)에 따라 임시 레지스터(330)의 플래그에 하이 레벨 신호를 저장한다(단계 420).
그리고 상기 입력된 파라미터를 임시 레지스터(330)에 저장시킨다(단계 422, 424). 상기 마이크로 컨트롤러는 외부 레지스터(320)에 저장된 파라미터에 따라 동작을 수행중에 있으므로, 파라미터를 외부 레지스터(320) 직접 저장시킬 경우 데이터 간의 충돌이 발생할 수 있다. 이를 방지하기 위해 임시 레지스터(330)에 저장시킨다.
파라미터 입력이 완료되었는지를 판단하여 완료가 되지 않은 경우에는 계속적으로 파라미터를 입력받고(단계 426), 그렇지 않은 경우에는 파라미터 설정 확인 명령어(16h)에 따라 파라미터 입력 동작이 완료된다.(단계 428).
상기 단계들에 의하여 캐쉬리드 동작에 필요한 각종 파라미터의 입력 및 저장 동작이 수행된다.
이후 캐쉬 리드 명령어(31h)가 입력된다(단계 430).
캐쉬 리드 명령어(31h)의 입력에 따라 먼저 임시 레지스터의 플래그 정보에 따라 파라미터가 저장되어 있는지를 확인한다(단계 432). 즉 직전 캐쉬리드 동작의 수행 중에 변경된 독출전압에 따른 캐쉬리드 명령어등이 입력되었는지 여부를 확인한다.
먼저 확인 결과 로우레벨의 플래그 신호가 저장된 경우에는 상기 외부 레지스터(320)에 저장된 값에 따라 캐쉬리드 동작을 수행한다(단계 436).
도 5에 도시된 바와 같이, 플래그 신호가 로우 레벨인 경우에는 외부 레지스터(320)에 저장된 파라미터 값을 그대로 이용하여 캐쉬리드 동작(B, C)을 수행한다.
한편, 상기 단계(420)에 의해 임시레지스터에 하이레벨의 플래그 신호가 저장된 경우에는 임시 레지스터(330)에 저장된 파라미터 값을 외부 레지스터(320)에 저장시킨다(단계 434). 그리고 변경된 파라미터 값에 따라 캐쉬리드 동작을 수행하게 된다(단계 436).
추가적으로 수행할 캐쉬리드 동작이 있는 경우에는 상기 단계들을 반복 수행한다(단계 438).
이와 같은 동작에 따라 캐쉬리드 동작을 수행하는 과정에서도 독출 전압을 변경하여 설정하고, 변경된 독출 전압에 따라 캐쉬리드 동작을 수행할 수 있다.
도 1은 통상적인 불휘발성 메모리 장치의 캐쉬 리드 동작을 설명하기 위한 도면이다.
도 2는 본원 발명이 적용되는 불휘발성 메모리 장치의 전체 구성을 도시한 도면이다.
도 3은 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 명령어 인터 페이스 로직부의 내부 구성을 도시한 도면이다.
도 4는 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 캐쉬 리드 방법을 도시한 순서도이다.
도 5는 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 캐쉬 리드 동작을 도시한 타이밍도이다.

Claims (7)

  1. 입출력부를 통해 입력되는 파라미터들을 저장하는 제1 및 제2 레지스터와,
    상기 제1 레지스터에 저장된 파라미터에 따라 불휘발성 메모리 장치의 동작을 제어하는 마이크로 컨트롤러와,
    상기 마이크로 컨트롤러의 내부 동작 수행 중 상기 입출력부를 통해 파라미터가 입력되면 상기 파라미터가 상기 제2 레지스터에 저장되도록 제어하는 컨트롤 로직을 포함하는 불휘발성 메모리 장치.
  2. 제1항에 있어서, 상기 컨트롤 로직은 상기 마이크로 컨트롤러의 내부 동작 수행 중 상기 입출력부를 통해 파라미터가 입력되면 상기 제2 레지스터의 플래그를 하이레벨로 설정하는 불휘발성 메모리 장치.
  3. 제1항에 있어서, 상기 마이크로 컨트롤러는 상기 내부 동작의 수행 전에 제2 레지스터의 플래그 상태에 따라 상기 제2 레지스터의 데이터를 상기 제1 레지스터에 저장시키는 불휘발성 메모리 장치.
  4. 캐쉬리드 동작에 필요한 파라미터들을 설정하는 파라미터 설정 명령어가 입력되는 단계와,
    마이크로 컨트롤러에서 출력되는 인터널 비지신호에 따라 내부 동작이 수행 중인지 여부를 판단하는 단계와,
    상기 마이크 컨트롤러가 내부 동작의 수행을 중단한 경우 파라미터를 입력받아 제1 레지스터에 저장시키는 단계와,
    상기 마이크로 컨트롤러의 내부 동작이 수행중인 경우 제2 레지스터의 플래그에 하이레벨 데이터를 저장시키고, 파라미터를 입력받아 상기 제2 레지스터에 저장시키는 단계와,
    캐쉬리드 명령어가 입력되는 경우 상기 제2 레지스터의 플래그에 저장된 정보에 따라 제2 레지스터에 저장된 값을 상기 제1 레지스터에 저장시키는 단계와,
    상기 제1 레지스터에 저장된 파라미터에 따라 캐쉬리드 동작을 수행하는 단계를 포함하는 불휘발성 메모리 장치의 캐쉬 리드 방법.
  5. 제4항에 있어서, 상기 캐쉬리드 명령어가 입력되는 경우 상기 제2 레지스터의 플래그에 저장된 정보에 따라 제2 레지스터에 저장된 값을 상기 제1 레지스터에 저장시키는 단계는
    상기 제2 레지스터의 플래그에 하이레벨 신호가 저장된 경우 상기 제2 레지스터에 저장된 값을 상기 제1 레지스터에 저장시키는 단계를 포함하는 불휘발성 메모리 장치의 캐쉬 리드 방법.
  6. 캐쉬리드 동작에 필요한 독출 전압 정보를 설정하는 파라미터 설정 명령어가 입력되는 단계와,
    마이크로 컨트롤러에서 출력되는 인터널 비지신호에 따라 내부 동작이 수행중인지 여부를 판단하는 단계와,
    상기 마이크 컨트롤러가 내부 동작의 수행을 중단한 경우 상기 독출 전압 정보를 입력받아 제1 레지스터에 저장시키는 단계와,
    상기 마이크로 컨트롤러의 내부 동작이 수행중인 경우 제2 레지스터의 플래그에 하이레벨 데이터를 저장시키고, 상기 독출 전압 정보를 입력받아 상기 제2 레지스터에 저장시키는 단계와,
    캐쉬리드 명령어가 입력되는 경우 상기 제2 레지스터의 플래그에 저장된 정보에 따라 제2 레지스터에 저장된 값을 상기 제1 레지스터에 저장시키는 단계와,
    상기 제1 레지스터에 저장된 독출 전압 정보에 따라 캐쉬리드 동작을 수행하는 단계를 포함하는 불휘발성 메모리 장치의 캐쉬 리드 방법.
  7. 제6항에 있어서, 상기 캐쉬리드 명령어가 입력되는 경우 상기 제2 레지스터의 플래그에 저장된 정보에 따라 제2 레지스터에 저장된 값을 상기 제1 레지스터에 저장시키는 단계는
    상기 제2 레지스터의 플래그에 하이레벨 신호가 저장된 경우 상기 제2 레지스터에 저장된 값을 상기 제1 레지스터에 저장시키는 단계를 포함하는 불휘발성 메모리 장치의 캐쉬 리드 방법.
KR1020090005069A 2009-01-21 2009-01-21 불휘발성 메모리 장치 및 그 캐쉬리드 방법 KR100967026B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090005069A KR100967026B1 (ko) 2009-01-21 2009-01-21 불휘발성 메모리 장치 및 그 캐쉬리드 방법
US12/646,652 US8275934B2 (en) 2009-01-21 2009-12-23 Nonvolatile memory device and cache read method using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090005069A KR100967026B1 (ko) 2009-01-21 2009-01-21 불휘발성 메모리 장치 및 그 캐쉬리드 방법

Publications (1)

Publication Number Publication Date
KR100967026B1 true KR100967026B1 (ko) 2010-06-30

Family

ID=42337859

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090005069A KR100967026B1 (ko) 2009-01-21 2009-01-21 불휘발성 메모리 장치 및 그 캐쉬리드 방법

Country Status (2)

Country Link
US (1) US8275934B2 (ko)
KR (1) KR100967026B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190143310A (ko) * 2018-06-20 2019-12-30 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10423424B2 (en) * 2012-09-28 2019-09-24 Nvidia Corporation Replicated stateless copy engine
US9251053B2 (en) * 2013-03-14 2016-02-02 SanDisk Technologies, Inc. Managing configuration parameters for a non-volatile medium
KR20140144989A (ko) * 2013-06-12 2014-12-22 에스케이하이닉스 주식회사 메모리 시스템, 반도체 메모리 장치 및 그것들의 동작 방법
KR102187524B1 (ko) * 2014-02-13 2020-12-07 삼성전자주식회사 비휘발성 메모리 장치 및 이의 동작 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040054225A (ko) * 2002-12-18 2004-06-25 주식회사 히타치엘지 데이터 스토리지 코리아 광기록매체의 포맷팅방법
KR20040067641A (ko) * 2003-01-24 2004-07-30 삼성전자주식회사 전자렌지
KR20060070030A (ko) * 2004-12-20 2006-06-23 주식회사 하이닉스반도체 불휘발성 메모리 장치 및 그것의 소거 검증 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5889698A (en) 1995-01-31 1999-03-30 Hitachi, Ltd. Nonvolatile memory device and refreshing method
FR2772948B1 (fr) * 1997-12-19 2000-03-10 Sgs Thomson Microelectronics Microcontroleur avec interface perfectionnee et procede d'utilisation
US6981089B2 (en) * 2001-12-31 2005-12-27 Intel Corporation Memory bus termination with memory unit having termination control
US6851018B2 (en) * 2002-03-27 2005-02-01 Hewlett-Packard Development Company, L.P. Exchanging operation parameters between a data storage device and a controller
ITTO20030938A1 (it) * 2003-11-25 2005-05-26 Fiat Ricerche Dispositivo di comando di elettroattuatori induttivi.

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040054225A (ko) * 2002-12-18 2004-06-25 주식회사 히타치엘지 데이터 스토리지 코리아 광기록매체의 포맷팅방법
KR20040067641A (ko) * 2003-01-24 2004-07-30 삼성전자주식회사 전자렌지
KR20060070030A (ko) * 2004-12-20 2006-06-23 주식회사 하이닉스반도체 불휘발성 메모리 장치 및 그것의 소거 검증 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190143310A (ko) * 2018-06-20 2019-12-30 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
US10910070B2 (en) 2018-06-20 2021-02-02 SK Hynix Inc. Storage device and operating method thereof

Also Published As

Publication number Publication date
US20100185812A1 (en) 2010-07-22
US8275934B2 (en) 2012-09-25

Similar Documents

Publication Publication Date Title
US7679965B2 (en) Flash memory with improved programming precision
JP5137002B2 (ja) メモリコントローラ
KR101005997B1 (ko) 불휘발성 메모리 장치 및 그 동작 방법
KR100967008B1 (ko) 불휘발성 메모리 장치 및 그 동작 방법
JPWO2011043012A1 (ja) 不揮発性半導体記憶装置、信号処理システム、及び信号処理システムの制御方法、並びに不揮発性半導体記憶装置の書き換え方法
KR100996108B1 (ko) 불휘발성 메모리 장치의 프로그램 방법
KR100965076B1 (ko) 불휘발성 메모리 장치의 프로그램 방법
KR100967026B1 (ko) 불휘발성 메모리 장치 및 그 캐쉬리드 방법
KR101099982B1 (ko) 불휘발성 메모리 장치의 동작 방법
KR100953062B1 (ko) 불휘발성 메모리 소자의 어드레스 입력 방법 및 동작 방법
WO2017047272A1 (ja) 半導体記憶装置および半導体記憶装置におけるデータ消去方法
JP4491267B2 (ja) 不揮発性半導体記憶装置
KR100960478B1 (ko) 불휘발성 메모리 장치의 듀얼 플레인 카피백 방법
KR100965079B1 (ko) 불휘발성 메모리 장치
KR20110001581A (ko) 불휘발성 메모리 장치의 카피백 동작 방법
KR20090000330A (ko) 불휘발성 메모리 장치의 데이터 설정 방법
JP2011198409A (ja) 不揮発性メモリ
JP4304167B2 (ja) メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法
KR20100054481A (ko) 불휘발성 메모리 장치의 캐쉬리드 방법
KR20100065505A (ko) 불휘발성 메모리 장치의 캐쉬리드 방법
KR100816120B1 (ko) 불휘발성 메모리 장치의 블록간 데이터 교환 방법
KR20100040426A (ko) 불휘발성 메모리 장치의 동작 방법
JP5340135B2 (ja) 不揮発性半導体記憶装置、不揮発性半導体記憶システム、および不揮発性半導体記憶装置のデータ書き換え方法
KR20080084024A (ko) 불휘발성 메모리 장치의 카피백 프로그램 방법
TW202213668A (zh) 邏輯模擬裝置及邏輯模擬程式

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee