KR100960478B1 - 불휘발성 메모리 장치의 듀얼 플레인 카피백 방법 - Google Patents

불휘발성 메모리 장치의 듀얼 플레인 카피백 방법 Download PDF

Info

Publication number
KR100960478B1
KR100960478B1 KR1020080066874A KR20080066874A KR100960478B1 KR 100960478 B1 KR100960478 B1 KR 100960478B1 KR 1020080066874 A KR1020080066874 A KR 1020080066874A KR 20080066874 A KR20080066874 A KR 20080066874A KR 100960478 B1 KR100960478 B1 KR 100960478B1
Authority
KR
South Korea
Prior art keywords
page
plane
data stored
buffer unit
page buffer
Prior art date
Application number
KR1020080066874A
Other languages
English (en)
Other versions
KR20100006660A (ko
Inventor
유병성
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080066874A priority Critical patent/KR100960478B1/ko
Publication of KR20100006660A publication Critical patent/KR20100006660A/ko
Application granted granted Critical
Publication of KR100960478B1 publication Critical patent/KR100960478B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/202—Non-volatile memory

Abstract

본원 발명의 불휘발성 메모리 장치의 듀얼 플레인 카피백 프로그램 방법은 제1 플레인의 제1 페이지에 저장된 데이터를 제1 페이지 버퍼부로 독출시키는 단계와, 제2 플레인의 제1 페이지에 저장된 데이터를 제2 페이지 버퍼부로 독출시키는 단계와, 상기 제1 페이지 버퍼부에 저장된 데이터를 컨트롤러 버퍼에 저장시키는 단계와, 상기 컨트롤러 버퍼에 저장된 데이터를 상기 제1 페이지 버퍼부에 입력시키는 단계와, 상기 제2 페이지 버퍼부에 저장된 데이터를 상기 컨트롤러 버퍼에 저장시키는 단계와, 상기 컨트롤러 버퍼에 저장된 데이터를 상기 제2 페이지 버퍼부에 입력시키는 단계와, 상기 제1 페이지 버퍼부에 저장된 데이터를 제1 플레인의 제2 페이지에 프로그램시키는 단계와, 상기 제2 페이지 버퍼부에 저장된 데이터를 제2 플레인의 제2 페이지에 프로그램시키는 단계를 포함하는 것을 특징으로 한다.
듀얼 플레인, 카피백

Description

불휘발성 메모리 장치의 듀얼 플레인 카피백 방법{Dual plane copyback method for non volatile memory device}
본원 발명은 불휘발성 메모리 장치의 듀얼 플레인 카피백 방법에 관한 것이다.
최근 들어 전기적으로 프로그램(program)과 소거(erase)가 가능하고, 일정 주기로 데이터를 재작성해야하는 리프레시(refresh) 기능이 필요 없는 불휘발성 메모리 소자에 대한 수요가 증가하고 있다.
상기 불휘발성 메모리 셀은 전기적인 프로그램/소거 동작이 가능한 소자로서 얇은 산화막에 인가되는 강한 전기장에 의해 전자가 이동하면서 셀의 문턱전압을 변화시켜 프로그램 및 소거 동작을 수행한다.
상기 불휘발성 메모리 장치는 통상적으로 데이터가 저장되는 셀들이 매트릭스 형태로 구성된 메모리 셀 어레이, 상기 메모리 셀 어레이의 특정 셀들에 대하여 메모리를 기입하거나 특정 셀에 저장되었던 메모리를 독출하는 페이지 버퍼를 포함한다. 상기 페이지 버퍼는 특정 메모리 셀과 접속된 비트라인 쌍, 메모리 셀 어레이에 기록할 데이터를 임시저장하거나, 메모리 셀 어레이로부터 특정 셀의 데이터 를 독출하여 임시 저장하는 레지스터, 특정 비트라인 또는 특정 레지스터의 전압 레벨을 감지하는 감지노드, 상기 특정 비트라인과 감지노드의 접속여부를 제어하는 비트라인 선택부를 포함한다.
이러한 불휘발성 메모리 장치의 동작 중 카피백 프로그램 동작이 알려져 있다. 상기 카피백 프로그램 동작은 플레인에 포함된 특정 페이지의 데이터를 독출하여, 해당 플레인의 다른 페이지에 프로그램시키는 동작이다. 즉, 특정 페이지의 데이터를 복사하여 저장시키게 된다.
본원 발명에서는 이러한 카피백 프로그램 동작이 2 이상의 플레인을 포함하는 불휘발성 메모리 장치에서 효율적으로 수행될 수 있도록 하는 듀얼 플레인 카피백 프로그램 방법을 제공하고자 한다.
전술한 문제점에 따라 본원 발명이 해결하고자 하는 과제는 듀얼 플레인 구조의 불휘발성 메모리 장치에서 사용할 수 있는 듀얼 플레인 카피백 프로그램 방법을 제공하는 것이다.
전술한 과제를 해결하기 위한 본원 발명의 불휘발성 메모리 장치의 듀얼 플레인 카피백 프로그램 방법은 제1 플레인의 제1 페이지에 저장된 데이터를 제1 페이지 버퍼부로 독출시키는 단계와, 제2 플레인의 제1 페이지에 저장된 데이터를 제2 페이지 버퍼부로 독출시키는 단계와, 상기 제1 페이지 버퍼부에 저장된 데이터를 컨트롤러 버퍼에 저장시키는 단계와, 상기 컨트롤러 버퍼에 저장된 데이터를 상기 제1 페이지 버퍼부에 입력시키는 단계와, 상기 제2 페이지 버퍼부에 저장된 데이터를 상기 컨트롤러 버퍼에 저장시키는 단계와, 상기 컨트롤러 버퍼에 저장된 데이터를 상기 제2 페이지 버퍼부에 입력시키는 단계와, 상기 제1 페이지 버퍼부에 저장된 데이터를 제1 플레인의 제2 페이지에 프로그램시키는 단계와, 상기 제2 페이지 버퍼부에 저장된 데이터를 제2 플레인의 제2 페이지에 프로그램시키는 단계를 포함하는 것을 특징으로 한다.
전술한 본원 발명의 구성에 따라 최소화된 컨트롤러 버퍼에서도 듀얼 플레인 카피백 프로그램 동작을 정상적으로 수행할 수 있다. 따라서 불휘발성 메모리 장치 의 컨트롤러에 구성되는 버퍼의 용량을 감소시키는 효과가 있다.
이하, 첨부된 도면들을 참조하여 본원 발명의 바람직한 실시예를 상세히 살펴보기로 한다. 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1은 통상적인 불휘발성 메모리 장치의 듀얼 플레인 카피백 방법의 개념을 도시한 도면이다.
상기 플레인은 불휘발성 메모리 장치에서 메모리 셀을 구분하는 단위로서 복수의 메모리 셀 블록을 포함한다. 통상적으로 각각의 플레인은 독립적으로 구동되는 페이지 버퍼부를 포함한다. 따라서 제1 플레인(110)과 제2 플레인(120)은 각각의 페이지 버퍼부에 의하여 프로그램 동작, 소거 동작, 독출 동작등을 독립적으로 수행할 수 있다.
일반적인 듀얼 플레인 카피백 방법에서는 제1 플레인(110)에 포함된 페이지에 저장된 데이터와, 제2 플레인(120)에 포함된 페이지에 저장된 데이터를 각 플레인의 페이지 버퍼부로 독출한 후, 이를 불휘발성 메모리 장치의 컨트롤러에 포함된 버퍼에서 처리하여 다시 각 플레인에 프로그램 동작을 수행한다. 상세 동작을 설명하면 다음과 같다.
먼저 제1 플레인(110)의 제1 페이지에 저장된 데이터를 제1 페이지 버퍼부(130)로 독출하고, 제2 플레인(120)의 제1 페이지에 저장된 데이터를 제2 페이지 버퍼부(140)로 독출한다(S110).
다음으로, 제1 페이지 버퍼부(130)에 저장된 데이터를 페이지 버퍼외부로 출력시켜 컨트롤러에 포함된 버퍼로 이동시킨다(S120). 마찬가지로 제2 페이지 버퍼부(140)에 저장된 데이터를 페이지 버퍼외부로 출력시켜 컨트롤러에 포함된 버퍼로 이동시킨다(S130). 컨트롤러에서는 상기 출력된 데이터에 대해서 ECC(Error correction code) 처리, 데이터 변경처리등을 수행하게 된다. 이때, 제1 페이지 버퍼부에서 전달되는 데이터와 제2 페이지 버퍼부에서 전달되는 데이터를 임시 저장하여야 하므로, 컨트롤러에 포함되는 버퍼의 용량이 페이지 버퍼부의 용량의 2배가 되도록 구성하여야 한다.
다음으로, 상기 컨트롤러 버퍼에 저장된 데이터를 제1 페이지 버퍼부(130), 제2 페이지 버퍼부(140)로 입력시킨다(S140, S150).
다음으로, 상기 각 페이지 버퍼부에 저장된 데이터를 각 플레인의 제2 페이지에 프로그램시킨다(S160). 이때 상기 제2 페이지는 상기 제1 페이지와 동일한 페이지일 수도 있고, 제1 페이지와 상이한 페이지 일 수 있다. 이와 같은 동작에 따라 듀얼 플레인 카피백 동작을 수행할 수 있다.
그러나 앞서 설명한 바와 같이 이러한 방법에 따르면 컨트롤러 버퍼의 용량이 커져야 하는 문제점이 있다.
도 2는 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 듀얼 플레인 카피백 방법을 도시한 도면이다.
먼저 제1 플레인(210)의 제1 페이지에 저장된 데이터를 제1 페이지 버퍼부(230)로 독출하고, 제2 플레인(220)의 제1 페이지에 저장된 데이터를 제2 페이지 버퍼부(240)로 독출한다(S210).
다음으로, 제1 페이지 버퍼부(230)에 저장된 데이터를 페이지 버퍼외부로 출력시켜 컨트롤러 버퍼로 이동시킨다(S220). 그리고 컨트롤러에서 데이터 처리를 수행한 후 상기 컨트롤러 버퍼에 저장된 데이터를 제1 페이지 버퍼부(230)로 입력시킨다(S230).
마찬가지로 제2 페이지 버퍼부(240)에 저장된 데이터를 페이지 버퍼외부로 출력시켜 컨트롤러에 포함된 버퍼로 이동시킨다(S240). 그리고 컨트롤러에서 데이터 처리를 수행한 후 상기 컨트롤러 버퍼에 저장된 데이터를 제2 페이지 버퍼부(230)로 입력시킨다(S250).
즉, 각 페이지 버퍼부에 저장된 데이터를 모두 전달받아 데이터 처리를 수행하는 것이 아니라, 단일 페이지 버퍼부로부터 데이터를 전달받아 데이터 처리를 수행하는 것이다. 이와 같은 동작에 따라 컨트롤러 버퍼의 용량이 페이지 버퍼부의 용량과 동일하게 되도록 구성할 수 있다.
다음으로, 상기 각 페이지 버퍼부에 저장된 데이터를 각 플레인의 제2 페이지에 프로그램시킨다(S260). 이때 상기 제2 페이지는 상기 제1 페이지와 동일한 페이지일 수도 있고, 제1 페이지와 상이한 페이지 일 수 있다. 실시예에 따라 상기 프로그램 동작을 독립적으로 수행한다. 즉, 제1 플레인에 대한 프로그램 동작과 제2 플레인에 대한 프로그램 동작을 동시에 수행하지 않고 각각 독립적으로 수행시킨다.이와 같은 동작에 따라 듀얼 플레인 카피백 동작을 수행할 수 있다.
도 3은 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 듀얼 플레인 카피백 프로그램 방법의 수행시 인가되는 각종 제어신호를 도시한 파형도이다.
먼저 듀얼 플레인 독출 설정 명령어(60h)가 입력되면서, 제1 플레인의 제1 페이지의 어드레스와 제2 플레인의 제1 페이지의 어드레스가 순차적으로 인가된다. 듀얼 플레인 독출 확인 명령어(35h)가 인가된 후, 레디비지바 신호(R/B)가 로우레벨로 떨어지면서 상기 단계(S210)가 수행된다.
다음으로, 듀얼 플레인 데이터 출력 설정 명령어(00h), 듀얼 플레인 데이터 출력 확인 명령어(E0h)가 입력되면서, 제1 페이지 버퍼부에 저장된 데이터가 컨트롤러 버퍼로 출력된다(S220).
다음으로, 듀얼 플레인 프로그램 설정 명령어(85h)가 입력되면서, 컨트롤러 버퍼에 저장된 데이터가 제1 페이지 버퍼부에 저장된다. 상기 명령어(85h)의 입력후, 대상 어드레스 및 데이터가 순차적으로 인가된다. 랜덤 데이터 입력기능을 수행하고 하는 경우에는 상기 명령어(85h)가 추가적으로 입력되고, 컬럼 어드레스 및 데이터가 추가적으로 입력된다. 확인 명령어(11h) 입력후 더미 레디비지바 신호(R/B)가 로우레벨로 떨어진다.
다음으로, 듀얼 플레인 데이터 출력 설정 명령어(00h), 듀얼 플레인 데이터 출력 확인 명령어(E0h)가 입력되면서, 제2 페이지 버퍼부에 저장된 데이터가 컨트롤러 버퍼로 출력된다(S240).
다음으로, 듀얼 플레인 프로그램 설정 명령어(81h)가 입력되면서, 컨트롤러 버퍼에 저장된 데이터가 제2 페이지 버퍼부에 저장된다. 상기 명령어(85h)의 입력후, 대상 어드레스 및 데이터가 순차적으로 인가된다. 랜덤 데이터 입력기능을 수행하고 하는 경우에는 프로그램 설정 명령어(85h)가 추가적으로 입력되고, 컬럼 어드레스 및 데이터가 추가적으로 입력된다. 확인 명령어(10h) 입력후 레디비지바 신호(R/B)가 로우레벨로 떨어지면서 프로그램 동작이 수행된다(S260).
실시예에 따라 상기 프로그램 동작이 독립적으로 수행되도록 설정할 수 있다. 즉, 제1 플레인에 대한 프로그램 동작과 제2 플레인에 대한 프로그램 동작을 동시에 수행하지 않고 각각 독립적으로 수행하도록 제어할 수 있다.
도 1은 통상적인 불휘발성 메모리 장치의 듀얼 플레인 카피백 방법의 개념을 도시한 도면이다.
도 2는 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 듀얼 플레인 카피백 방법을 도시한 도면이다.
도 3은 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 듀얼 플레인 카피백 프로그램 방법의 수행시 인가되는 각종 제어신호를 도시한 파형도이다.

Claims (5)

  1. 제1 플레인의 제1 페이지에 저장된 데이터를 제1 페이지 버퍼부로 독출시키는 단계와,
    제2 플레인의 제1 페이지에 저장된 데이터를 제2 페이지 버퍼부로 독출시키는 단계와,
    상기 제1 페이지 버퍼부에 저장된 데이터를 컨트롤러 버퍼에 저장시키는 단계와,
    상기 컨트롤러 버퍼에 저장된 데이터를 상기 제1 페이지 버퍼부에 입력시키는 단계와,
    상기 제2 페이지 버퍼부에 저장된 데이터를 상기 컨트롤러 버퍼에 저장시키는 단계와,
    상기 컨트롤러 버퍼에 저장된 데이터를 상기 제2 페이지 버퍼부에 입력시키는 단계와,
    상기 제1 페이지 버퍼부에 저장된 데이터를 제1 플레인의 제2 페이지에 프로그램시키는 단계와,
    상기 제2 페이지 버퍼부에 저장된 데이터를 제2 플레인의 제2 페이지에 프로그램시키는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 듀얼 플레인 카피백 프로그램 방법.
  2. 제1항에 있어서, 상기 제1 플레인의 제1 페이지에 저장된 데이터를 제1 페이지 버퍼부로 독출시키는 단계와, 상기 제2 플레인의 제1 페이지에 저장된 데이터를 제2 페이지 버퍼부로 독출시키는 단계는 동시에 수행되는 것을 특징으로 하는 불휘발성 메모리 장치의 듀얼 플레인 카피백 프로그램 방법.
  3. 제1항에 있어서, 상기 제1 페이지 버퍼부에 저장된 데이터를 제1 플레인의 제2 페이지에 프로그램시키는 단계와, 상기 제2 페이지 버퍼부에 저장된 데이터를 제2 플레인의 제2 페이지에 프로그램시키는 단계는 동시에 수행되는 것을 특징으로 하는 불휘발성 메모리 장치의 듀얼 플레인 카피백 프로그램 방법.
  4. 제1항에 있어서, 상기 제1 페이지 버퍼부에 저장된 데이터를 컨트롤러 버퍼에 저장시키는 단계를 수행한 후 컨트롤러가 상기 컨트롤러 버퍼에 저장된 데이터에 대하여 ECC(Error correction code) 처리를 수행하는 단계를 더 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 듀얼 플레인 카피백 프로그램 방법.
  5. 제1항에 있어서, 상기 제2 페이지 버퍼부에 저장된 데이터를 컨트롤러 버퍼에 저장시키는 단계를 수행한 후 컨트롤러가 상기 컨트롤러 버퍼에 저장된 데이터에 대하여 ECC(Error correction code) 처리를 수행하는 단계를 더 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 듀얼 플레인 카피백 프로그램 방법.
KR1020080066874A 2008-07-10 2008-07-10 불휘발성 메모리 장치의 듀얼 플레인 카피백 방법 KR100960478B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080066874A KR100960478B1 (ko) 2008-07-10 2008-07-10 불휘발성 메모리 장치의 듀얼 플레인 카피백 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080066874A KR100960478B1 (ko) 2008-07-10 2008-07-10 불휘발성 메모리 장치의 듀얼 플레인 카피백 방법

Publications (2)

Publication Number Publication Date
KR20100006660A KR20100006660A (ko) 2010-01-21
KR100960478B1 true KR100960478B1 (ko) 2010-06-01

Family

ID=41815760

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080066874A KR100960478B1 (ko) 2008-07-10 2008-07-10 불휘발성 메모리 장치의 듀얼 플레인 카피백 방법

Country Status (1)

Country Link
KR (1) KR100960478B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102981780B (zh) * 2012-11-21 2015-05-06 杭州华澜微科技有限公司 与非闪存单元的数据处理方法

Also Published As

Publication number Publication date
KR20100006660A (ko) 2010-01-21

Similar Documents

Publication Publication Date Title
US9558837B2 (en) Nonvolatile semiconductor memory device
US7916534B2 (en) Semiconductor memory device
JP5086972B2 (ja) 不揮発性半導体記憶装置のためのページバッファ回路とその制御方法
US8738836B2 (en) Non-volatile semiconductor memory device and write-in method thereof
US20100208519A1 (en) Semiconductor memory device and method of reading the same
US8605512B2 (en) Nonvolatile semiconductor memory device and method of operating a nonvolatile memory device
CN111986724B (zh) 半导体装置及连续读出方法
KR100967008B1 (ko) 불휘발성 메모리 장치 및 그 동작 방법
JP2008108418A (ja) マルチページプログラムの方法、及びこれを行うためのフラッシュメモリ装置
CN104916332A (zh) 半导体存储装置及nand型快闪存储器的程序化方法
US7543104B2 (en) Non-volatile semiconductor device for use in memory card and memory system
US8036034B2 (en) Semiconductor storage device equipped with a sense amplifier for reading data and threshold-voltage-information data
KR100967026B1 (ko) 불휘발성 메모리 장치 및 그 캐쉬리드 방법
US8238156B2 (en) Nonvolatile semiconductor memory device and method of operating the same
US8296499B2 (en) Flash memory device and program method thereof
US8085593B2 (en) Method of inputting address in nonvolatile memory device and method of operating the nonvolatile memory device
JP5731622B2 (ja) フラッシュメモリ、バッドブロックの管理方法および管理プログラム
KR100960478B1 (ko) 불휘발성 메모리 장치의 듀얼 플레인 카피백 방법
JP2013030251A (ja) メモリシステム
KR101081879B1 (ko) 불휘발성 메모리 장치의 프로그램 방법
US11443814B1 (en) Memory structure with marker bit and operation method thereof
KR20110001581A (ko) 불휘발성 메모리 장치의 카피백 동작 방법
JP2013025845A (ja) 不揮発性半導体記憶装置
US8886989B2 (en) Memory device
US8037231B2 (en) Memory architecture for separation of code and data in a memory device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee