KR100967008B1 - 불휘발성 메모리 장치 및 그 동작 방법 - Google Patents

불휘발성 메모리 장치 및 그 동작 방법 Download PDF

Info

Publication number
KR100967008B1
KR100967008B1 KR1020080113427A KR20080113427A KR100967008B1 KR 100967008 B1 KR100967008 B1 KR 100967008B1 KR 1020080113427 A KR1020080113427 A KR 1020080113427A KR 20080113427 A KR20080113427 A KR 20080113427A KR 100967008 B1 KR100967008 B1 KR 100967008B1
Authority
KR
South Korea
Prior art keywords
plane
hold signal
reference voltage
read operation
cell
Prior art date
Application number
KR1020080113427A
Other languages
English (en)
Other versions
KR20100054479A (ko
Inventor
윤미선
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080113427A priority Critical patent/KR100967008B1/ko
Priority to US12/493,492 priority patent/US7898866B2/en
Publication of KR20100054479A publication Critical patent/KR20100054479A/ko
Application granted granted Critical
Publication of KR100967008B1 publication Critical patent/KR100967008B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

본원 발명이 해결하고자 하는 과제는 불휘발성 메모리 장치의 프로그램 상태에 따라 각 플레인 별로 독출 동작의 수행여부를 제어할 수 있는 불휘발성 메모리 장치 및 그를 이용한 동작 방법을 제공하는 것이다.
본원 발명의 불휘발성 메모리 장치는 제1 플레인 및 제2 플레인과, 외부 입력어드레스를 디코딩하여 상기 플레인들 중 어느 하나를 활성화시키는 제1 플레인 선택신호 및 제2 플레인 선택신호를 출력하는 어드레스 디코더와, 제1 플레인과 제2 플레인의 프로그램 상태에 따라 상기 플레인들 중 어느 하나의 동작을 중지시키는 제1 플레인 홀드신호 및 제2 플레인 홀드신호를 출력하는 제어부와, 상기 제1 플레인 홀드신호 및 제1 플레인 선택신호에 따라 상기 제1 플레인의 구동여부를 제어하는 제1 플레인 제어부와, 상기 제2 플레인 홀드신호 및 제2 플레인 선택신호에 따라 상기 제2 플레인의 구동여부를 제어하는 제2 플레인 제어부를 포함한다.
플레인, 멀티 레벨 셀, LSB, MSB, 플래그 셀

Description

불휘발성 메모리 장치 및 그 동작 방법{Non volatile memory device and operating method thereof}
본원 발명은 불휘발성 메모리 장치 및 그 동작 방법에 관한 것이다.
최근 들어 전기적으로 프로그램(program)과 소거(erase)가 가능하고, 일정 주기로 데이터를 재작성해야하는 리프레시(refresh) 기능이 필요 없는 불휘발성 메모리 소자에 대한 수요가 증가하고 있다.
상기 불휘발성 메모리 셀은 전기적인 프로그램/소거 동작이 가능한 소자로서 얇은 산화막에 인가되는 강한 전기장에 의해 전자가 이동하면서 셀의 문턱전압을 변화시켜 프로그램 및 소거 동작을 수행한다.
불휘발성 메모리 장치는 통상적으로 데이터가 저장되는 셀들이 매트릭스 형태로 구성된 메모리 셀 어레이, 상기 메모리 셀 어레이의 특정 셀들에 대하여 메모리를 기입하거나 특정 셀에 저장되었던 메모리를 독출하는 페이지 버퍼를 포함한다. 상기 페이지 버퍼는 특정 메모리 셀과 접속된 비트라인 쌍, 메모리 셀 어레이에 기록할 데이터를 임시저장하거나, 메모리 셀 어레이로부터 특정 셀의 데이터를 독출하여 임시 저장하는 레지스터, 특정 비트라인 또는 특정 레지스터의 전압 레벨 을 감지하는 감지노드, 상기 특정 비트라인과 감지노드의 접속여부를 제어하는 비트라인 선택부를 포함한다.
복수의 플레인을 포함하는 불휘발성 메모리 장치가 구성될 수 있다. 상기 플레인은 메모리 셀 어레이의 단위로서, 복수의 메모리 셀 블록을 포함하며, 독립적으로 구동되는 페이지 버퍼부를 포함한다. 이러한 멀티 플레인 구조의 불휘발성 메모리 장치에 대한 독출 동작은 각 플레인에 대해 동시에 수행된다. 즉 서로 다른 두 플레인에 대해서 동일한 전압을 기준으로 하는 독출 동작이 수행된다. 그러나 멀티 레벨 셀 프로그램 방식의 도입에 따라 각 플레인 별로 프로그램 상태가 달라질 수 있으며, 그에 따라 동일한 독출 동작을 각 플레인에 대해 동시에 수행하는 동작은 문제가 될 수 있다.
전술한 문제점에 따라 본원 발명이 해결하고자 하는 과제는 불휘발성 메모리 장치의 프로그램 상태에 따라 각 플레인 별로 독출 동작의 수행여부를 제어할 수 있는 불휘발성 메모리 장치 및 그를 이용한 동작 방법을 제공하는 것이다.
전술한 과제를 해결하기 위한 본원 발명의 불휘발성 메모리 장치는 제1 플레인 및 제2 플레인과, 외부 입력어드레스를 디코딩하여 상기 플레인들 중 어느 하나를 활성화시키는 제1 플레인 선택신호 및 제2 플레인 선택신호를 출력하는 어드레스 디코더와, 제1 플레인과 제2 플레인의 프로그램 상태에 따라 상기 플레인들 중 어느 하나의 동작을 중지시키는 제1 플레인 홀드신호 및 제2 플레인 홀드신호를 출력하는 제어부와, 상기 제1 플레인 홀드신호 및 제1 플레인 선택신호에 따라 상기 제1 플레인의 구동여부를 제어하는 제1 플레인 제어부와, 상기 제2 플레인 홀드신호 및 제2 플레인 선택신호에 따라 상기 제2 플레인의 구동여부를 제어하는 제2 플레인 제어부를 포함한다.
또한 본원 발명의 불휘발성 메모리 장치의 동작방법은 제2 기준전압을 기준으로 하여 제1 플레인 및 제2 플레인의 셀에 대하여 독출 동작을 수행하는 단계와, 상기 독출 결과 제1 플레인에 대하여 MSB(Most significant bit) 프로그램 동작이 수행된 경우 제1 플레인의 구동을 중지시키는 제1 플레인 홀드신호를 출력하는 단 계와, 상기 독출 결과 제2 플레인에 대하여 MSB 프로그램 동작이 수행된 경우 제2 플레인의 구동을 중지시키는 제2 플레인 홀드신호를 출력하는 단계와, 상기 독출 결과 LSB(Least significant bit) 프로그램 동작만 수행된 플레인에 대하여 제1 기준전압을 기준으로 하는 독출 동작이 수행되는 단계와, 상기 단계에서 출력된 제1 플레인 홀드신호 또는 제2 플레인 홀드신호의 출력을 중지시키는 단계를 포함한다.
또한 본원 발명의 불휘발성 메모리 장치의 동작방법은 제1 기준전압을 기준으로 하여 제1 플레인 및 제2 플레인의 셀에 대하여 독출 동작을 수행하는 단계와, 상기 독출 결과 제1 플레인에 대하여 LSB(Lost significant bit) 프로그램 동작만 수행된 경우 제1 플레인의 구동을 중지시키는 제1 플레인 홀드신호를 출력하는 단계와, 상기 독출 결과 제2 플레인에 대하여 LSB 프로그램 동작만 수행된 경우 제2 플레인의 구동을 중지시키는 제2 플레인 홀드신호를 출력하는 단계와, 상기 독출 결과 MSB(Most significant bit) 프로그램 동작이 수행된 플레인에 대하여 제2 기준전압을 기준으로 하는 독출 동작 및 제3 기준전압을 기준으로 하는 독출 동작을 순차적으로 수행되는 단계와, 상기 단계에서 출력된 제1 플레인 홀드신호 또는 제2 플레인 홀드신호의 출력을 중지시키는 단계를 포함한다.
전술한 본원 발명의 과제 해결 수단에 따라 멀티 레벨 셀 프로그램이 수행된 멀티 플레인 구조의 불휘발성 메모리 장치에 대한 독출 동작을 최적화할 수 있다. 예를 들어, 제1 플레인의 셀에 대해서는 LSB 프로그램 동작만 수행된 상태이고, 제 2 플레인의 셀에 대해서는 MSB 프로그램 동작만 수행된 상태인 경우, 하위비트 데이터를 독출하는 경우라면 두 플레인에 대해 동일한 독출 알고리즘을 적용하기 어렵다. 이때 제2 플레인에 대해서는 동작을 중지시키고 제1 플레인에 대한 하위비트 독출을 수행할 수 있다. 상위비트 데이터를 독출하는 경우라면 제1 플레인에 대해서는 동작을 중지시키고 제2 플레인에 대한 상위비트 독출을 수행할 수 있다.
이하, 첨부된 도면들을 참조하여 본원 발명의 바람직한 실시예를 상세히 살펴보기로 한다. 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1은 통상적인 멀티 레벨 셀 프로그램 방식의 불휘발성 메모리 장치에 대한 독출 방법의 개념을 설명하기 위한 도면이고, 도 2는 통상적인 멀티 레벨 셀 프로그램 방식의 불휘발성 메모리 장치에 대한 독출 방법을 도시한 순서도이다.
하나의 셀에 2비트의 데이터를 저장시키는 2 비트 멀티 레벨 셀 프로그램 방법을 도시하고 있다. 먼저 하위비트 프로그램, 즉 LSB(Least significant bit) 프로그램 동작이 수행된 후에 상위비트 프로그램, 즉 MSB(Most significant bit) 프로그램 동작이 수행된다. 이때, 해당 페이지가 LSB 프로그램만 수행되었는지 MSB 프로그램까지 수행되었는지를 확인하기 위하여 스페어 셀 영역에 플래그 셀을 구비 하고, 해당 셀에 MSB 프로그램 수행여부에 대한 데이터를 저장시킨다. 통상의 불휘발성 메모리 장치의 메모리 셀 어레이에는 동일 워드라인에 접속되는 메인 메모리 셀 영역과 스페어 셀 영역이 포함된다. 동일 워드라인에 접속되므로 프로그램 동작, 독출 동작이 동일 시점에 수행될 수 있다. 상기 메인 메모리 셀 영역에는 외부에서 입력되는 데이터들이 저장되며, 상기 스페어 셀 영역에는 불휘발성 메모리 장치의 동작에 필요한 각종 부가 정도들이 저장된다. 스페어 셀들 중 하나 또는 그 이상의 셀들을 플래그 셀로 이용하게 된다.
상기 플래그 셀은 LSB 프로그램 동작시에는 프로그램 동작이 수행되지 않다가, MSB 프로그램 동작시에 프로그램 동작이 수행된다. 따라서 상기 플래그 셀을 독출하여 MSB 프로그램이 수행되었는지 여부를 확인 할 수 있다.
도 2의 순서도를 참조하여 상세 독출 동작의 방법을 살펴보기로 한다.
먼저 하위 비트에 대한 독출 동작인지 상위 비트에 대한 독출 동작인지를 판단한다(단계 200).
2비트 멀티 레벨 셀 프로그램 동작에서는 하나의 셀에 2개의 비트가 저장되는바, 그중 어느 비트에 대한 독출동작인지를 확인한다.
상기 판단결과, 하위비트에 대한 독출 동작인 경우에는 제2 기준전압(R2)을 기준으로 하여 메인 메모리 셀 및 플래그 셀들에 대한 독출동작을 수행한다(단계 210).
상기 독출 결과 플래그 셀이 제2 기준전압(R2)이상으로 프로그램된 경우에는 별도의 독출 동작없이 동작을 종료한다(단계 220).
도 1을 참조하면, 제2 기준전압(R2)에 의한 독출에 따라 플래그 셀의 상태를 확인할 수 있다. 독출 결과 플래그 셀이 제2 기준전압(R2)이상으로 프로그램된 경우에는 MSB 프로그램이 수행된 것으로 판단한다. 그리고 상기 단계(210)에서 독출한 데이터를 그대로 출력하면 되므로 별도의 독출동작을 수행하지 않는다. 즉 도 1의 우측 도면에 도시된 바와 같이 제2 기준전압(R2)을 기준으로 하위비트의 데이터를 충분히 구별할 수 있으므로 추가적인 독출동작은 수행하지 않는다.
상기 독출 결과 플래그 셀이 제2 기준전압(R2)이상으로 프로그램되지 않은 경우에는 제1 기준전압(R1)을 기준으로 하여 독출 동작을 수행한다(단계 220, 230).
상기 독출 결과 MSB 프로그램이 수행되지 않은 경우, 상기 단계(210)에서 독출한 데이터는 실제 프로그램 상태와 정확히 일치하지 않을 수 있다. 도 1의 좌측 도면에 도시된 바와 같이 제2 기준전압(R2)만을 기준으로 하위비트의 데이터를 충분히 구별할 수 없는 상태이다. 따라서 제1 기준전압(R1)을 기준으로 하는 추가 독출 동작을 수행한다.
다음으로, 상기 판단결과(단계 200) 상위비트에 대한 독출 동작인 경우에는 제1 기준전압(R1)을 기준으로 하여 메인 메모리 셀 및 플래그 셀들에 대한 독출동작을 수행한다(단계 240).
상기 독출 결과 플래그 셀이 제1 기준전압(R1)이상으로 프로그램되지 못한 경우에는 별도의 독출 동작없이 동작을 종료한다(단계 250).
도 1을 참조하면, 제1 기준전압(R1)에 의한 독출에 따라 플래그 셀의 상태를 확인할 수 있다. 독출 결과 플래그 셀이 제1 기준전압(R1)이상으로 프로그램되지 못한 경우에는 MSB 프로그램이 수행되지 않은 것으로 판단한다. 그리고 MSB 프로그램이 수행되지 않은 경우의 상위비트는 모두 동일한 데이터(즉 ‘1’)를 가지므로 별도의 독출동작을 수행하지 않는다. 즉 도 1의 좌측 도면에 도시된 바와 같이 상위비트 데이터는 동일하므로 별도의 추가 독출 동작의 수행없이 데이터를 확정할 수 있다.
상기 독출 결과 플래그 셀이 제1 기준전압(R1)이상으로 프로그램된 경우에는 제2 기준전압(R2)을 기준으로 하는 독출 동작, 제3 기준전압(R3)을 기준으로 하는 독출 동작을 순차적으로 수행한다(단계 250, 260, 270).
상기 독출 결과 MSB 프로그램이 수행된 경우, 상위 비트 데이터를 구별하기 위해서는 총 세 번의 독출 동작이 필요하게 된다. 즉 도 1의 우측 도면에 도시된 바와 같이 상위비트 데이터의 경우 각 데이터를 구분짓기 위해서는 제1 내지 제3 기준전압을 기준으로 하여 각각 독출 동작을 수행해야 한다. 다만 앞선 단계(240)에서 이미 제1 기준전압(R1)을 기준으로 하는 독출 동작이 수행된 상태이므로, 이후 단계에서는 제2 및 제3 기준전압을 기준으로하는 독출 동작만을 수행하면 된다.
이와 같이 플래그 셀의 상태를 이용하여 멀티 레벨 셀 프로그램 동작이 수행된 불휘발성 메모리 장치의 데이터를 독출할 수 있다.
이러한 독출 방법을 멀티 플레인 구조의 불휘발성 메모리 장치에 적용하는 경우 다음과 같은 문제가 발생할 수 있다.
도 3은 통상적인 불휘발성 메모리 장치의 멀티 플레인 구조를 설명하기 위한 도면이다.
상기 불휘발성 메모리 장치(300)는 서로 독립적으로 동작하는 페이지 버퍼부를 각각 포함하는 제1 플레인(310)과 제2 플레인(320)을 포함한다. 상기 플레인은 메모리 셀 어레이의 한 단위로서, 복수의 메모리 셀 블록을 포함하며, 각각 독립적으로 구동되는 페이지 버퍼부를 포함하는 것을 특징으로 한다.
즉, 제1 플레인(310)은 제1 플레인과 접속되는 페이지 버퍼부(312)에 의하여 프로그램, 독출, 소거 동작등이 수행된다. 마찬가지로 제2 플레인(320)은 제2 플레인과 접속되는 페이지 버퍼부(322)에 의하여 프로그램, 독출, 소거 동작등이 수행된다.
어드레스 디코더(330)는 외부에서 입력되는 어드레스를 디코딩하여 제1 플레인 선택신호(P0_SEL) 또는 제2 플레인 선택신호(P1_SEL)를 출력한다. 상기 선택신호에 따라 특정 플레인이 활성화된다.
도 4는 통상적인 멀티 플레인 구조의 불휘발성 메모리 장치에 대한 독출 방법 중 하위비트 독출 방법을 설명하기 위한 도면이고, 도 5는 통상적인 멀티 플레인 구조의 불휘발성 메모리 장치에 대한 독출 방법 중 상위비트 독출 방법을 설명하기 위한 도면이다.
앞서 설명한 바와 같이 LSB 프로그램 동작만 수행이 된 상태에서, 하위비트 데이터를 독출하는 경우에는 제2 기준전압(R2)을 기준으로 한 독출 동작, 제1 기준전압(R1)을 기준으로 한 독출 동작을 수행하게 된다. 그러나 MSB 프로그램 동작이 수행이 된 상태에서, 하위비트 데이터를 독출하는 경우에는 제2 기준전압(R2)을 기준으로 한 독출 동작만으로 독출 동작이 완료된다.
한편, 도 5에 도시된 바와 같이 LSB 프로그램 동작만 수행이 된 상태에서, 상위비트 데이터를 독출하는 경우에는 제1 기준전압(R1)을 기준으로 한 독출 동작외에 별도의 독출 동작을 수행하지 않는다. 그러나 MSB 프로그램 동작이 수행된 상태에서 상위비트 데이터를 독출하는 경우에는 제1 내지 제3 기준전압을 기준으로 하는 독출 동작을 순차적으로 수행해야 한다.
도 4와 같이, 제1 플레인에 포함된 셀들이 LSB 프로그램만 수행되었고, 제2 플레인에 포함된 셀들이 MSB 프로그램까지 수행된 경우를 가정할 수 있다. 멀티 플레인 구조의 불휘발성 메모리 장치에서는 각 플레인에 대해서 동일하게 독출 동작을 수행하게 되는데, 이와 같이 각 플레인 별로 MSB 프로그램 수행여부가 다른 상태라면 그 독출 방법도 상이해져야 한다.
마찬가지로 도 5와 같이, 제1 플레인에 포함된 셀들이 LSB 프로그램만 수행되었고, 제2 플레인에 포함된 셀들이 MSB 프로그램까지 수행된 경우를 가정할 수 있다. 이러한 경우에도 각 플레인 별로 독출 알고리즘을 상이하게 구성하여야 한다.
도 6은 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치를 도시한 도면이다.
상기 불휘발성 메모리 장치(600)는 제1 플레인(610), 제2 플레인(620), 어드레스 디코더(630), 제1 플레인 제어부(640), 제2 플레인 제어부(650), 제어부(660)를 포함한다.
상기 제1 플레인(610)은 제1 플레인과 접속되는 페이지 버퍼부(612)에 의하여 프로그램, 독출, 소거 동작등이 수행된다. 마찬가지로 제2 플레인(620)은 제2 플레인과 접속되는 페이지 버퍼부(622)에 의하여 프로그램, 독출, 소거 동작등이 수행된다.
어드레스 디코더(630)는 외부에서 입력되는 어드레스를 디코딩하여 제1 플레인 선택신호(P0_SEL) 또는 제2 플레인 선택신호(P1_SEL)를 출력한다. 상기 선택신호에 따라 특정 플레인이 활성화된다.
상기 제1 플레인 제어부(640)는 상기 제1 플레인 선택신호(P0_SEL) 및 제1 플레인 홀드신호(P0_HOLD)에 따라 상기 제1 플레인(610)을 활성화시키는 제1 플레인 인에이블신호(P0_EN)를 생성한다. 이를 위해 상기 제1 플레인 선택신호(P0_SEL) 및 제1 플레인 홀드신호(P0_HOLD)를 입력으로 하는 배타적 논리합 게이트(XOR640)를 포함한다. 따라서 제1 플레인 선택신호(P0_SEL)가 인가되는 상태에서 제1 플레인 홀드신호(P0_HOLD)가 인가되면 로우레벨의 제1 플레인 인에이블신호(P0_EN)가 출력되어, 제1 플레인(610)의 구동이 중단된다.
그리고 제1 플레인 선택신호(P0_SEL)가 인가되는 상태에서 제1 플레인 홀드신호(P0_HOLD)가 인가되지 않으면 하이레벨의 제1 플레인 인에이블신호(P0_EN)가 출력되어, 제1 플레인(610)이 구동된다.
상기 제2 플레인 제어부(650)는 상기 제2 플레인 선택신호(P1_SEL) 및 제2 플레인 홀드신호(P1_HOLD)에 따라 상기 제2 플레인(620)을 활성화시키는 제2 플레인 인에이블신호(P1_EN)를 생성한다. 이를 위해 상기 제2 플레인 선택신호(P1_SEL) 및 제2 플레인 홀드신호(P1_HOLD)를 입력으로 하는 배타적 논리합 게이트(XOR650)를 포함한다. 따라서 제2 플레인 선택신호(P1_SEL)가 인가되는 상태에서 제2 플레인 홀드신호(P1_HOLD)가 인가되면 로우레벨의 제2 플레인 인에이블신호(P1_EN)가 출력되어, 제1 플레인(610)의 구동이 중단된다.
그리고 제2 플레인 선택신호(P1_SEL)가 인가되는 상태에서 제2 플레인 홀드신호(P1_HOLD)가 인가되지 않으면 하이레벨의 제2 플레인 인에이블신호(P1_EN)가 출력되어, 제2 플레인(610)이 구동된다.
상기 제어부(660)는 불휘발성 메모리 장치의 프로그램 동작, 독출 동작, 소거 동작 등 각종 동작을 제어한다. 즉 외부 어드레스를 상기 어드레스 디코더(630)로 전달하고, 각 플레인의 각종 동작시에 필요한 고전압이 인가되도록 한다. 또한 각 페이지 버퍼부를 제어하여 각종 동작이 수행되도록 한다. 또한, 독출 동작의 상태에 따라 상기 제1 및 제2 플레인 홀드신호를 생성하여 각 플레인 제어부로 전달한다.
도 7은 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 하위 비트 독출 방법을 도시한 순서도이다.
먼저 제2 기준전압(R2)을 기준으로 하여 메인 메모리 셀 및 플래그 셀들에 대한 독출동작을 수행한다(단계 700). 이때, 멀티 플레인에 대한 독출 동작인 경우에는 각 플레인에 대하여 동시에 독출 동작을 수행한다.
다음으로 멀티 플레인 독출 동작인지를 판단한다(단계 710). 즉 복수의 플레인 중 어느 하나의 플레인에 대한 독출 동작을 수행하는 경우에는 종래와 동일하게 독출 동작을 수행한다. 그러나 둘 이상의 플레인에 대하여 독출 동작을 수행하는 경우에는 별도의 방법에 따라 독출 동작을 수행한다.
단일 플레인에 대한 독출 동작인 경우, 상기 독출 결과 플래그 셀이 제2 기준전압(R2)이상으로 프로그램된 경우에는 별도의 독출 동작없이 동작을 종료한다(단계 740).
상기 독출 결과 플래그 셀이 제2 기준전압(R2)이상으로 프로그램되지 않은 경우에는 제1 기준전압(R1)을 기준으로 하여 독출 동작을 수행한다(단계 750).
상기 단계의 상세 내용은 도 2에 대한 설명을 참조하기로 한다.
멀티 플레인에 대한 독출 동작인 경우, 상기 단계(700)에서 독출한 결과를 이용하여 플래그 셀의 상태를 확인한다. 즉, 제2 기준전압(R2)을 기준으로 한 독출 결과 제1 플레인의 플래그 셀이 제2 기준전압(R2)이상으로 프로그램된 경우에는 제1 플레인 홀드신호(P0_HOLD)를 출력시킨다(단계 720, 722).
제1 플레인의 플래그 셀이 제2 기준전압(R2)이상으로 프로그램된 경우에는 앞서 설명한 바와 같이, 별도의 독출 동작 수행없이 상기 단계(700)에서 독출한 결과를 그대로 이용하게 된다. 따라서 별도의 동작 수행이 필요 없으므로 제1 플레인의 동작을 중지시킬 필요가 있다. 이를 위해 상기 제1 플레인 홀드신호(P0_HOLD)를 출력시킨다. 한편, 제1 플레인의 플래그 셀이 제2 기준전압(R2) 보다 낮게 프로그램된 경우에는 제1 기준전압(R1)을 기준으로하는 독출동작이 수행되도록 한다.
다음으로, 제2 기준전압(R2)을 기준으로 한 독출 결과 제2 플레인의 플래그 셀이 제2 기준전압(R2)이상으로 프로그램된 경우에는 제2 플레인 홀드신호(P1_HOLD)를 출력시킨다(단계 730, 732).
제2 플레인의 플래그 셀이 제2 기준전압(R2)이상으로 프로그램된 경우에는 앞서 설명한 바와 같이, 별도의 독출 동작 수행없이 상기 단계(700)에서 독출한 결과를 그대로 이용하게 된다. 따라서 별도의 동작 수행이 필요없으므로 제2 플레인의 동작을 중지시킬 필요가 있다. 이를 위해 상기 제2 플레인 홀드신호(P0_HOLD)를 출력시킨다. 한편, 제2 플레인의 플래그 셀이 제2 기준전압(R2) 보다 낮게 프로그램된 경우에는 제1 기준전압(R1)을 기준으로 하는 독출동작이 수행되도록 한다.
다음으로, 상기 판독 결과 각 플래그 셀이 제2 기준전압(R2)이상으로 프로그램되지 않은 경우, 즉 MSB 프로그램이 수행되지 않은 경우에는 제1 기준전압(R1)을 기준으로 하는 독출 동작을 수행한다(단계 750).
이때, 독출 동작을 수행한다 하더라도, 상기 단계(722, 732)에 의해서 플레인 홀드신호가 출력되는 플레인에 대해서는 도 6의 플레인 제어부(640, 650)의 동작에 의하여 해당 플레인의 구동이 중지되므로, 해당 플레인에 대해서는 독출 동작이 수행되지 않는다. 예를 들어 제1 플레인에 대해서는 상기 단계(720, 722)에 의하여 제1 플레인 홀드신호가 출력되고, 제2 플레인에 대해서는 상기 단계(730)에 의하여 플레인 홀드신호가 출력되지 않는 경우에는 제2 플레인만 구동이 되고, 제1 플레인은 구동이 중지된다. 따라서 상기 독출 단계(750)는 제2 플레인에 대해서만 수행된다.
다음으로, 제1 기준전압(R1)을 기준으로 한 독출 동작이 수행된 후에는 상기 제1 또는 제2 플레인 홀드신호를 비활성화 시킨다(단계 760). 이는 출력중인 플레인 홀드신호를 비활성화시키는 것으로서, 출력중인 플레인 홀드신호가 없는 경우에는 상기 동작이 수행되지 않을 수 있다.
상기 프로그램 동작을 도 4의 두 번째 란에 기재된 경우에 적용하면 다음과 같다. 제1 플레인에 포함된 셀에 대해서는 LSB 프로그램만 수행되었고, 제2 플레인에 포함된 셀에 대해서는 MSB 프로그램이 수행되었다. 제1 플레인에 대해서는 제2 기준전압에 의한 독출 동작 및 제1 기준전압에 의한 독출 동작을 순차적으로 수행하여야 한다. 그러나 제2 플레인에 대해서는 제2 기준전압에 의한 독출 동작만을 수행하면 된다. 따라서 제1 플레인과 제2 플레인에 대해서는 제2 기준전압에 의한 독출 동작이 동시에 수행된다. 그리고 제1 기준전압을 기준으로 하는 독출 동작 수행시에는 제2 플레인 홀드신호로 인하여 제2 플레인의 구동이 중지되므로, 제1 플레인에 대해서만 독출 동작을 수행할 수 있다.
정리하면, 복수의 플레인을 포함하는 불휘발성 메모리 장치에 대한 하위 비트 독출 동작시, 플래그 셀의 상태에 따라 독출 동작이 불필요한 플레인의 구동을 중지시킬수 있다.
도 8은 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 상위 비트 독출 방법을 도시한 순서도이다.
먼저 제1 기준전압(R1)을 기준으로 하여 메인 메모리 셀 및 플래그 셀들에 대한 독출동작을 수행한다(단계 800). 이때, 멀티 플레인에 대한 독출 동작인 경우에는 각 플레인에 대하여 동시에 독출 동작을 수행한다.
다음으로 멀티 플레인 독출 동작인지를 판단한다(단계 810). 즉 복수의 플레인 중 어느 하나의 플레인에 대한 독출 동작을 수행하는 경우에는 종래와 동일하게 독출 동작을 수행한다. 그러나 둘 이상의 플레인에 대하여 독출 동작을 수행하는 경우에는 별도의 방법에 따라 독출 동작을 수행한다.
단일 플레인에 대한 독출 동작인 경우, 상기 독출 결과 플래그 셀이 제1 기 준전압(R1) 보다 낮게 프로그램된 경우에는 별도의 독출 동작없이 동작을 종료한다(단계 840).
상기 독출 결과 플래그 셀이 제1 기준전압(R1)이상으로 프로그램된 경우에는 제2 기준전압(R2)을 기준으로 하는 독출 동작 및 제3 기준전압(R3)을 기준으로 하는 독출 동작을 순차적으로 수행한다(단계 850, 860).
상기 단계의 상세 내용은 도 2에 대한 설명을 참조하기로 한다.
멀티 플레인에 대한 독출 동작인 경우, 상기 단계(800)에서 독출한 결과를 이용하여 플래그 셀의 상태를 확인한다. 즉, 제1 기준전압(R1)을 기준으로 한 독출 결과 제1 플레인의 플래그 셀이 제1 기준전압(R1) 보다 낮게 프로그램된 경우에는 제1 플레인 홀드신호(P0_HOLD)를 출력시킨다(단계 820, 822).
제1 플레인의 플래그 셀이 제1 기준전압(R1) 보다 낮게 프로그램된 경우에는 앞서 설명한 바와 같이, 별도의 독출 동작 수행없이 상기 단계(800)에서 독출한 결과를 그대로 이용하게 된다. 따라서 별도의 동작 수행이 필요 없으므로 제1 플레인의 동작을 중지시킬 필요가 있다. 이를 위해 상기 제1 플레인 홀드신호(P0_HOLD)를 출력시킨다. 한편, 제1 플레인의 플래그 셀이 제1 기준전압(R1) 보다 높게 프로그램된 경우에는 제2 기준전압(R2)을 기준으로 하는 독출 동작 및 제3 기준전압(R3)을 기준으로 하는 독출 동작을 순차적으로 수행한다(단계 850, 860).
다음으로, 제1 기준전압(R1)을 기준으로 한 독출 결과 제2 플레인의 플래그 셀이 제1 기준전압(R2) 보다 낮게 프로그램된 경우에는 제2 플레인 홀드신호(P1_HOLD)를 출력시킨다(단계 830, 832).
제2 플레인의 플래그 셀이 제1 기준전압(R1) 보다 낮게 프로그램된 경우에는 앞서 설명한 바와 같이, 별도의 독출 동작 수행없이 상기 단계(800)에서 독출한 결과를 그대로 이용하게 된다. 따라서 별도의 동작 수행이 필요 없으므로 제2 플레인의 동작을 중지시킬 필요가 있다. 이를 위해 상기 제2 플레인 홀드신호(P0_HOLD)를 출력시킨다. 한편, 제2 플레인의 플래그 셀이 제1 기준전압(R1) 보다 높게 프로그램된 경우에는 제2 기준전압(R2)을 기준으로 하는 독출 동작 및 제3 기준전압(R3)을 기준으로 하는 독출 동작을 순차적으로 수행한다(단계 850, 860).
다음으로, 상기 판독 결과 각 플래그 셀이 제1 기준전압(R1)이상으로 프로그램된 경우, 즉 MSB 프로그램이 수행된 경우에는 제2 기준전압(R2)을 기준으로 하는 독출 동작 및 제3 기준전압(R3)을 기준으로 하는 독출 동작을 순차적으로 수행한다(단계 850, 860).
이때, 독출 동작을 수행한다 하더라도, 상기 단계(822, 832)에 의해서 플레인 홀드신호가 출력되는 플레인에 대해서는 도 6의 플레인 제어부(640, 650)의 동작에 의하여 해당 플레인의 구동이 중지되므로, 해당 플레인에 대해서는 독출 동작이 수행되지 않는다. 예를 들어 제1 플레인에 대해서는 상기 단계(820, 822)에 의하여 제1 플레인 홀드신호가 출력되고, 제2 플레인에 대해서는 상기 단계(830)에 의하여 플레인 홀드신호가 출력되지 않는 경우에는 제2 플레인만 구동이 되고, 제1 플레인은 구동이 중지된다. 따라서 상기 독출 단계(850)는 제2 플레인에 대해서만 수행된다.
다음으로, 제2 기준전압(R2) 및 제3 기준전압(R3)을 기준으로 한 독출 동작이 수행된 후에는 상기 제1 또는 제2 플레인 홀드신호를 비활성화 시킨다(단계 870). 이는 출력중인 플레인 홀드신호를 비활성화시키는 것으로서, 출력중인 플레인 홀드신호가 없는 경우에는 상기 동작이 수행되지 않을 수 있다.
상기 프로그램 동작을 도 5의 세 번째 란에 기재된 경우에 적용하면 다음과 같다. 제1 플레인에 포함된 셀에 대해서는 MSB 프로그램이 수행되었고, 제2 플레인에 포함된 셀에 대해서는 LSB 프로그램만 수행되었다. 제1 플레인에 대해서는 제1 기준전압에 의한 독출 동작, 제2 기준전압에 의한 독출 동작 및 제3 기준전압에 의한 독출 동작을 순차적으로 수행하여야 한다. 그러나 제1 플레인에 대해서는 제1 기준전압에 의한 독출 동작만을 수행하면 된다. 따라서 제1 플레인과 제2 플레인에 대해서는 제1 기준전압에 의한 독출 동작이 동시에 수행된다. 그리고 제2 기준전압을 기준으로 하는 독출 동작, 제3 기준전압을 기준으로 하는 독출 동작 수행시에는 제2 플레인 홀드신호로 인하여 제2 플레인의 구동이 중지되므로, 제1 플레인에 대해서만 독출 동작을 수행할 수 있다.
정리하면, 복수의 플레인을 포함하는 불휘발성 메모리 장치에 대한 하위 비트 독출 동작시, 플래그 셀의 상태에 따라 독출 동작이 불필요한 플레인의 구동을 중지 시킬 수 있다.
도 1은 통상적인 멀티 레벨 셀 프로그램 방식의 불휘발성 메모리 장치에 대한 독출 방법의 개념을 설명하기 위한 도면이다.
도 2는 통상적인 멀티 레벨 셀 프로그램 방식의 불휘발성 메모리 장치에 대한 독출 방법을 도시한 순서도이다.
도 3은 통상적인 불휘발성 메모리 장치의 멀티 플레인 구조를 설명하기 위한 도면이다.
도 4는 통상적인 멀티 플레인 구조의 불휘발성 메모리 장치에 대한 독출 방법 중 하위비트 독출 방법을 설명하기 위한 도면이다.
도 5는 통상적인 멀티 플레인 구조의 불휘발성 메모리 장치에 대한 독출 방법 중 상위비트 독출 방법을 설명하기 위한 도면이다.
도 6은 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치를 도시한 도면이다.
도 7은 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 하위 비트 독출 방법을 도시한 순서도이다.
도 8은 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 상위 비트 독출 방법을 도시한 순서도이다.
<도면의 주요 부분에 대한 설명>
600: 불휘발성 메모리 장치 610: 제1 플레인
620: 제2 플레인 630: 어드레스 디코더
640: 제1 플레인 제어부 650: 제2 플레인 제어부
660: 제어부

Claims (18)

  1. 제1 플레인 및 제2 플레인과,
    외부 입력어드레스를 디코딩하여 상기 플레인들 중 어느 하나를 활성화시키는 제1 플레인 선택신호 및 제2 플레인 선택신호를 출력하는 어드레스 디코더와,
    제1 플레인과 제2 플레인의 프로그램 상태에 따라 상기 플레인들 중 어느 하나의 동작을 중지시키는 제1 플레인 홀드신호 및 제2 플레인 홀드신호를 출력하는 제어부와,
    상기 제1 플레인 홀드신호 및 제1 플레인 선택신호에 따라 상기 제1 플레인의 구동여부를 제어하는 제1 플레인 제어부와,
    상기 제2 플레인 홀드신호 및 제2 플레인 선택신호에 따라 상기 제2 플레인의 구동여부를 제어하는 제2 플레인 제어부를 포함하는 불휘발성 메모리 장치.
  2. 제1항에 있어서, 상기 제어부는 상기 제1 플레인의 셀에 대하여 MSB(Most significant bit) 프로그램 동작이 수행된 경우 해당 셀에 대한 하위비트 독출 동작시 상기 제1 플레인 홀드신호를 출력하는 불휘발성 메모리 장치.
  3. 제1항에 있어서, 상기 제어부는 상기 제2 플레인의 셀에 대하여 MSB 프로그램 동작이 수행된 경우 해당 셀에 대한 하위비트 독출 동작시 상기 제2 플레인 홀드신호를 출력하는 불휘발성 메모리 장치.
  4. 제1항에 있어서, 상기 제어부는 상기 제1 플레인의 플래그 셀이 제2 기준전압 이상으로 프로그램된 경우 해당 플래그 셀과 동일 워드라인에 접속된 셀에 대한 하위비트 독출 동작시 상기 제1 플레인 홀드신호를 출력하는 불휘발성 메모리 장치.
  5. 제1항에 있어서, 상기 제어부는 상기 제2 플레인의 플래그 셀이 제2 기준전압 이상으로 프로그램된 경우 해당 플래그 셀과 동일 워드라인에 접속된 셀에 대한 하위비트 독출 동작시 상기 제2 플레인 홀드신호를 출력하는 불휘발성 메모리 장치.
  6. 제1항에 있어서, 상기 제어부는 상기 제1 플레인의 셀에 대하여 LSB(Most significant bit) 프로그램 동작만 수행된 경우 해당 셀에 대한 상위비트 독출 동작시 상기 제1 플레인 홀드신호를 출력하는 불휘발성 메모리 장치.
  7. 제1항에 있어서, 상기 제어부는 상기 제2 플레인의 셀에 대하여 LSB 프로그램 동작만 수행된 경우 해당 셀에 대한 상위비트 독출 동작시 상기 제2 플레인 홀드신호를 출력하는 불휘발성 메모리 장치.
  8. 제1항에 있어서, 상기 제어부는 상기 제1 플레인의 플래그 셀이 제1 기준전 압 보다 낮게 프로그램된 경우 해당 플래그 셀과 동일 워드라인에 접속된 셀에 대한 상위비트 독출 동작시 상기 제1 플레인 홀드신호를 출력하는 불휘발성 메모리 장치.
  9. 제1항에 있어서, 상기 제어부는 상기 제2 플레인의 플래그 셀이 제1 기준전압 보다 낮게 프로그램된 경우 해당 플래그 셀과 동일 워드라인에 접속된 셀에 대한 상위비트 독출 동작시 상기 제2 플레인 홀드신호를 출력하는 불휘발성 메모리 장치.
  10. 제1항에 있어서, 상기 제1 플레인 제어부는 상기 제1 플레인 홀드신호 및 제1 플레인 선택신호를 입력으로 하고 제1 플레인 인에이블 신호를 출력으로 하는 배타적 논리합(XOR) 게이트를 포함하고,
    상기 제2 플레인 제어부는 상기 제2 플레인 홀드신호 및 제2 플레인 선택신호를 입력으로 하고 제2 플레인 인에이블 신호를 출력으로 하는 배타적 논리합(XOR) 게이트를 포함하는 불휘발성 메모리 장치.
  11. 제2 기준전압을 기준으로 하여 제1 플레인 및 제2 플레인의 셀에 대하여 독출 동작을 수행하는 단계와,
    상기 독출 결과 제1 플레인에 대하여 MSB(Most significant bit) 프로그램 동작이 수행된 경우 제1 플레인의 구동을 중지시키는 제1 플레인 홀드신호를 출력 하는 단계와,
    상기 독출 결과 제2 플레인에 대하여 MSB 프로그램 동작이 수행된 경우 제2 플레인의 구동을 중지시키는 제2 플레인 홀드신호를 출력하는 단계와,
    상기 독출 결과 LSB(Least significant bit) 프로그램 동작만 수행된 플레인에 대하여 제1 기준전압을 기준으로 하는 독출 동작이 수행되는 단계와,
    상기 단계에서 출력된 제1 플레인 홀드신호 또는 제2 플레인 홀드신호의 출력을 중지시키는 단계를 포함하는 불휘발성 메모리 장치의 동작방법.
  12. 제11항에 있어서, 상기 독출 결과 제1 플레인에 대하여 MSB 프로그램 동작이 수행된 경우 제1 플레인의 구동을 중지시키는 제1 플레인 홀드신호를 출력하는 단계는
    상기 제1 플레인의 플래그 셀이 상기 제2 기준전압 이상으로 프로그램된 경우 상기 제1 플레인 홀드신호를 출력하는 단계를 포함하는 불휘발성 메모리 장치의 동작방법.
  13. 제11항에 있어서, 상기 독출 결과 제2 플레인에 대하여 MSB 프로그램 동작이 수행된 경우 제2 플레인의 구동을 중지시키는 제2 플레인 홀드신호를 출력하는 단계는
    상기 제2 플레인의 플래그 셀이 상기 제2 기준전압 이상으로 프로그램된 경우 상기 제2 플레인 홀드신호를 출력하는 단계를 포함하는 불휘발성 메모리 장치의 동작방법.
  14. 제11항에 있어서, 상기 독출 결과 LSB 프로그램 동작만 수행된 플레인에 대하여 제1 기준전압을 기준으로 하는 독출 동작이 수행되는 단계는
    상기 제1 플레인 홀드신호 또는 제2 플레인 홀드신호에 의하여 상기 제1 플레인 또는 제2 플레인의 구동이 중지되는 단계를 포함하는 불휘발성 메모리 장치의 동작방법.
  15. 제1 기준전압을 기준으로 하여 제1 플레인 및 제2 플레인의 셀에 대하여 독출 동작을 수행하는 단계와,
    상기 독출 결과 제1 플레인에 대하여 LSB(Lost significant bit) 프로그램 동작만 수행된 경우 제1 플레인의 구동을 중지시키는 제1 플레인 홀드신호를 출력하는 단계와,
    상기 독출 결과 제2 플레인에 대하여 LSB 프로그램 동작만 수행된 경우 제2 플레인의 구동을 중지시키는 제2 플레인 홀드신호를 출력하는 단계와,
    상기 독출 결과 MSB(Most significant bit) 프로그램 동작이 수행된 플레인에 대하여 제2 기준전압을 기준으로 하는 독출 동작 및 제3 기준전압을 기준으로 하는 독출 동작을 순차적으로 수행하는 단계와,
    상기 단계에서 출력된 제1 플레인 홀드신호 또는 제2 플레인 홀드신호의 출력을 중지시키는 단계를 포함하는 불휘발성 메모리 장치의 동작방법.
  16. 제15항에 있어서, 상기 독출 결과 제1 플레인에 대하여 LSB 프로그램 동작만 수행된 경우 제1 플레인의 구동을 중지시키는 제1 플레인 홀드신호를 출력하는 단계는
    상기 제1 플레인의 플래그 셀이 상기 제1 기준전압 보다 낮게 프로그램된 경우 상기 제1 플레인 홀드신호를 출력하는 단계를 포함하는 불휘발성 메모리 장치의 동작방법.
  17. 제15항에 있어서, 상기 독출 결과 제2 플레인에 대하여 LSB 프로그램 동작만 수행된 경우 제2 플레인의 구동을 중지시키는 제2 플레인 홀드신호를 출력하는 단계는
    상기 제2 플레인의 플래그 셀이 상기 제1 기준전압 보다 낮게 프로그램된 경우 상기 제2 플레인 홀드신호를 출력하는 단계를 포함하는 불휘발성 메모리 장치의 동작방법.
  18. 제15항에 있어서, 상기 독출 결과 MSB 프로그램 동작이 수행된 플레인에 대하여 제2 기준전압을 기준으로 하는 독출 동작 및 제3 기준전압을 기준으로 하는 독출 동작을 순차적으로 수행하는 단계는
    상기 제1 플레인 홀드신호 또는 제2 플레인 홀드신호에 의하여 상기 제1 플레인 또는 제2 플레인의 구동이 중지되는 단계를 포함하는 불휘발성 메모리 장치의 동작방법.
KR1020080113427A 2008-11-14 2008-11-14 불휘발성 메모리 장치 및 그 동작 방법 KR100967008B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080113427A KR100967008B1 (ko) 2008-11-14 2008-11-14 불휘발성 메모리 장치 및 그 동작 방법
US12/493,492 US7898866B2 (en) 2008-11-14 2009-06-29 Nonvolatile memory device and method of operating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080113427A KR100967008B1 (ko) 2008-11-14 2008-11-14 불휘발성 메모리 장치 및 그 동작 방법

Publications (2)

Publication Number Publication Date
KR20100054479A KR20100054479A (ko) 2010-05-25
KR100967008B1 true KR100967008B1 (ko) 2010-06-30

Family

ID=42171963

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080113427A KR100967008B1 (ko) 2008-11-14 2008-11-14 불휘발성 메모리 장치 및 그 동작 방법

Country Status (2)

Country Link
US (1) US7898866B2 (ko)
KR (1) KR100967008B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101739431B1 (ko) * 2010-12-30 2017-05-26 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
US11269551B2 (en) 2019-08-13 2022-03-08 SK Hynix Inc. Semiconductor memory device and method of operating the same

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101493873B1 (ko) * 2008-12-17 2015-02-16 삼성전자주식회사 멀티-레벨 셀 플래시 메모리 장치 및 이의 독출 방법
KR101205628B1 (ko) 2010-08-04 2012-11-27 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 독출 방법
KR20130136734A (ko) * 2012-06-05 2013-12-13 에스케이하이닉스 주식회사 불휘발성 메모리 장치
KR102068342B1 (ko) 2013-03-07 2020-01-20 삼성전자주식회사 메모리 제어기 및 그것을 포함하는 메모리 시스템
KR20160089768A (ko) * 2015-01-20 2016-07-28 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
US9910594B2 (en) * 2015-11-05 2018-03-06 Micron Technology, Inc. Apparatuses and methods for concurrently accessing multiple memory planes of a memory during a memory access operation
WO2021212399A1 (en) * 2020-04-23 2021-10-28 Yangtze Memory Technologies Co., Ltd. Memory device and programming method thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080056586A (ko) * 2006-12-18 2008-06-23 삼성전자주식회사 어드레스 쉬프팅을 이용하여 블럭 사이즈를 변경하는플래시 메모리 장치 및 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100597790B1 (ko) * 2005-05-04 2006-07-06 삼성전자주식회사 멀티레벨 불휘발성 반도체 메모리 장치 및 이에 대한데이터 독출방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080056586A (ko) * 2006-12-18 2008-06-23 삼성전자주식회사 어드레스 쉬프팅을 이용하여 블럭 사이즈를 변경하는플래시 메모리 장치 및 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101739431B1 (ko) * 2010-12-30 2017-05-26 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
US11269551B2 (en) 2019-08-13 2022-03-08 SK Hynix Inc. Semiconductor memory device and method of operating the same

Also Published As

Publication number Publication date
KR20100054479A (ko) 2010-05-25
US7898866B2 (en) 2011-03-01
US20100124107A1 (en) 2010-05-20

Similar Documents

Publication Publication Date Title
KR100967008B1 (ko) 불휘발성 메모리 장치 및 그 동작 방법
KR100885783B1 (ko) 플래시 메모리 장치 및 동작 방법
KR101014926B1 (ko) 불휘발성 메모리 장치의 프로그램 검증 방법
KR101082650B1 (ko) 불휘발성 메모리 장치 및 그 동작 방법
JP4828938B2 (ja) 不揮発性半導体記憶装置及びその駆動方法
JP4510072B2 (ja) 不揮発性半導体記憶装置とその書き込み方法
KR102140784B1 (ko) 비휘발성 메모리 장치의 데이터 기록 방법
JP2010113758A (ja) 不揮発性半導体記憶装置のためのページバッファ回路とその制御方法
JPWO2011043012A1 (ja) 不揮発性半導体記憶装置、信号処理システム、及び信号処理システムの制御方法、並びに不揮発性半導体記憶装置の書き換え方法
JP2013069408A (ja) 揮発性メモリ装置のマルチレベルセルプログラム方法
KR20100033816A (ko) 비휘발성 메모리 장치의 프로그램 방법
US8526235B2 (en) Method and apparatus for reducing read disturb in memory
JP2010287306A (ja) データ値分布に基づいてプログラム状態決定を利用するメモリ装置、及びその駆動方法
JP2011044200A (ja) 不揮発性半導体記憶装置
JP2009158082A (ja) メモリへのデータ書き込み方法及びデータ読み取り方法
KR100967026B1 (ko) 불휘발성 메모리 장치 및 그 캐쉬리드 방법
KR101060258B1 (ko) 불휘발성 메모리 장치의 멀티 레벨 셀 프로그램 방법
KR100953062B1 (ko) 불휘발성 메모리 소자의 어드레스 입력 방법 및 동작 방법
KR101068496B1 (ko) 불휘발성 메모리 장치의 소거방법 및 프로그램 방법
JP2009004077A (ja) 不揮発性メモリ素子及びその動作方法
US11443814B1 (en) Memory structure with marker bit and operation method thereof
KR100960478B1 (ko) 불휘발성 메모리 장치의 듀얼 플레인 카피백 방법
KR100965079B1 (ko) 불휘발성 메모리 장치
KR20100065505A (ko) 불휘발성 메모리 장치의 캐쉬리드 방법
TWI451417B (zh) 減少反及閘非揮發記憶體中讀取干擾的方法與裝置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee