KR20100065505A - 불휘발성 메모리 장치의 캐쉬리드 방법 - Google Patents

불휘발성 메모리 장치의 캐쉬리드 방법 Download PDF

Info

Publication number
KR20100065505A
KR20100065505A KR1020080123866A KR20080123866A KR20100065505A KR 20100065505 A KR20100065505 A KR 20100065505A KR 1020080123866 A KR1020080123866 A KR 1020080123866A KR 20080123866 A KR20080123866 A KR 20080123866A KR 20100065505 A KR20100065505 A KR 20100065505A
Authority
KR
South Korea
Prior art keywords
read
cache read
flag
data
read operation
Prior art date
Application number
KR1020080123866A
Other languages
English (en)
Inventor
김병렬
김덕주
김유성
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080123866A priority Critical patent/KR20100065505A/ko
Publication of KR20100065505A publication Critical patent/KR20100065505A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0868—Data transfer between cache memory and other subsystems, e.g. storage devices or host systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0893—Caches characterised by their organisation or structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits

Abstract

본원 발명의 불휘발성 메모리 장치의 캐쉬리드 동작 방법은 일반 독출 명령에 따라 독출 동작이 수행되는 단계와, 제1 캐쉬리드 명령의 입력에 따라 제1 캐쉬리드 동작이 수행되는 단계와, 상기 캐쉬리드 동작이 수행되는 동안 플래그 체크 신호가 활성화되는 단계와, 제2 캐쉬리드 명령의 입력에 따라 동작상태 신호가 활성화되는 단계와, 상기 동작상태 신호가 활성화되는 구간 동안 상기 제1 캐쉬 리드 동작이 수행된 페이지와 워드라인을 공유하는 플래그 셀들에 대한 플래그 체크 동작을 수행하는 단계와, 제2 캐쉬리드 동작이 수행되는 단계를 포함한다.
플래그, 캐쉬 리드

Description

불휘발성 메모리 장치의 캐쉬리드 방법{Method for cache read of non volatile memory device}
본원 발명은 불휘발성 메모리 장치의 캐쉬리드 방법에 관한 것이다.
최근 들어 전기적으로 프로그램(program)과 소거(erase)가 가능하고, 일정 주기로 데이터를 재작성해야하는 리프레시(refresh) 기능이 필요 없는 불휘발성 메모리 소자에 대한 수요가 증가하고 있다.
상기 불휘발성 메모리 셀은 전기적인 프로그램/소거 동작이 가능한 소자로서 얇은 산화막에 인가되는 강한 전기장에 의해 전자가 이동하면서 셀의 문턱전압을 변화시켜 프로그램 및 소거 동작을 수행한다.
불휘발성 메모리 장치는 통상적으로 데이터가 저장되는 셀들이 매트릭스 형태로 구성된 메모리 셀 어레이, 상기 메모리 셀 어레이의 특정 셀들에 대하여 메모리를 기입하거나 특정 셀에 저장되었던 메모리를 독출하는 페이지 버퍼를 포함한다. 상기 페이지 버퍼는 특정 메모리 셀과 접속된 비트라인 쌍, 메모리 셀 어레이에 기록할 데이터를 임시저장하거나, 메모리 셀 어레이로부터 특정 셀의 데이터를 독출하여 임시 저장하는 레지스터, 특정 비트라인 또는 특정 레지스터의 전압 레벨 을 감지하는 감지노드, 상기 특정 비트라인과 감지노드의 접속여부를 제어하는 비트라인 선택부를 포함한다.
이러한 불휘발성 메모리 장치의 독출 방법 중, 독출 동작에서 소요되는 시간을 감소시키기 위하여 캐쉬 리드 방법이 알려져있다. 각 페이지 버퍼가 두 개의 레지스터를 포함하는 경우, 하나의 레지스터는 독출 동작을 수행하고, 다른 레지스터는 이미 독출한 데이터를 외부로 출력시키는 동작을 수행한다.
이러한 캐쉬리드 동작의 수행 중에 MSB 프로그램 여부를 확인하기 위한 플래그 체크 동작을 수행하는 경우, 데이터 입출력부를 공유하기 때문에 데이터간에 충돌이 발생할 가능성이 있다.
전술한 문제점에 따라 본원 발명이 해결하고자 하는 과제는 캐쉬리드 동작 동안 독출 데이터와 플래그 데이터의 충돌이 발생하지 않도록 하는 불휘발성 메모리 장치의 캐쉬리드 동작방법을 제공하는 것이다.
전술한 과제를 해결하기 위한 본원 발명의 불휘발성 메모리 장치의 캐쉬리드 동작 방법은 일반 독출 명령에 따라 독출 동작이 수행되는 단계와, 제1 캐쉬리드 명령의 입력에 따라 제1 캐쉬리드 동작이 수행되는 단계와, 상기 캐쉬리드 동작이 수행되는 동안 플래그 체크 신호가 활성화되는 단계와, 제2 캐쉬리드 명령의 입력에 따라 동작상태 신호가 활성화되는 단계와, 상기 동작상태 신호가 활성화되는 구간 동안 상기 제1 캐쉬 리드 동작이 수행된 페이지와 워드라인을 공유하는 플래그 셀들에 대한 플래그 체크 동작을 수행하는 단계와, 제2 캐쉬리드 동작이 수행되는 단계를 포함한다.
전술한 본원 발명의 과제 해결 수단에 따라 캐쉬 리드 동작의 수행 구간 동안 독출 데이터와 플래그 데이터 간의 데이터 충돌 발생을 방지할 수 있다.
이하, 첨부된 도면들을 참조하여 본원 발명의 바람직한 실시예를 상세히 살펴보기로 한다. 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1은 통상적인 불휘발성 메모리 장치의 캐쉬 리드 동작을 설명하기 위한 도면이다.
상기 불휘발성 메모리 장치(100)는 복수의 페이지 단위의 메모리 셀들을 포함하는 메모리 셀 어레이(110), 서로 다른 두 개의 레지스터를 포함하는 복수의 페이지 버퍼들을 포함하는 페이지 버퍼부(120), 데이터를 입출력하는 입출력부(130)를 포함한다.
상기 메모리 셀 어레이(110)는 프로그램 동작의 단위 또는 독출 동작의 단위가 되는 페이지 단위의 메모리 셀들을 복수 개 포함한다.
상기 페이지 버퍼부(120)는 각 메모리 셀들과 접속되어 데이터를 임시 저장하는 복수의 페이지 버퍼를 포함한다. 이때 각 페이지 버퍼는 데이터를 저장하는 제1 레지스터(122) 및 제2 레지스터(124)를 포함한다.
캐쉬 리드 동작에 대하여 살펴보기로 한다. 캐쉬 리드 동작은 통상의 독출 동작과 달리 각 페이지 버퍼 별로 서로 다른 두 개의 데이터 저장소를 필요로 한다.
먼저 제1 페이지에 대하여 독출 동작을 수행하고, 독출된 데이터를 각 페이지 버퍼의 제1 레지스터에 저장한다(s10).
다음으로, 제1 레지스터에 저장된 제1 페이지 데이터를 외부로 출력시키면서, 제2 페이지에 대한 독출 동작을 수행하고, 독출된 데이터를 각 페이지 버퍼의 제2 레지스터에 저장한다(s20). 이와 같이 데이터 출력 동작 및 독출 동작을 동시에 수행함으로써 독출 동작에 소요되는 시간을 단축 시킬 수 있다.
마찬가지로, 제2 레지스터에 저장된 제2 페이지 데이터를 외부로 출력시키면서, 제3 페이지에 대한 독출 동작을 수행하고, 독출된 데이터를 각 페이지 버퍼의 제1 레지스터에 저장한다(s30).
이와 같은 캐쉬리드 동작을 수행함에 있어서 독출된 데이터와 상위 비트 프로그램 동작을 수행했는지 여부에 대한 정보가 저장되는 플래그 데이터간에 충돌이 발생하는 경우가 있다. 본원 발명에서는 이러한 문제점을 해결하고자 한다.
먼저 상기 플래그 데이터에 대하여 살펴보기로 한다.
도 2는 통상적인 멀티 레벨 셀 프로그램 방식의 불휘발성 메모리 장치에 대한 독출 동작시 플래그 데이터의 개념을 설명하기 위한 도면이다.
하나의 셀에 2비트의 데이터를 저장시키는 2 비트 멀티 레벨 셀 프로그램 방법을 도시하고 있다. 먼저 하위비트 프로그램, 즉 LSB(Least significant bit) 프로그램 동작이 수행된 후에 상위비트 프로그램, 즉 MSB(Most significant bit) 프로그램 동작이 수행된다. 이때, 해당 페이지가 LSB 프로그램만 수행되었는지 MSB 프로그램까지 수행되었는지를 확인하기 위하여 스페어 셀 영역에 플래그 셀을 구비하고, 해당 셀에 MSB 프로그램 수행여부에 대한 데이터를 저장시킨다. 통상의 불휘 발성 메모리 장치의 메모리 셀 어레이에는 동일 워드라인에 접속되는 메인 메모리 셀 영역과 스페어 셀 영역이 포함된다. 동일 워드라인에 접속되므로 프로그램 동작, 독출 동작이 동일 시점에 수행될 수 있다. 상기 메인 메모리 셀 영역에는 외부에서 입력되는 데이터들이 저장되며, 상기 스페어 셀 영역에는 불휘발성 메모리 장치의 동작에 필요한 각종 부가 정도들이 저장된다. 스페어 셀들 중 하나 또는 그 이상의 셀들을 플래그 셀로 이용하게 된다.
상기 플래그 셀은 LSB 프로그램 동작시에는 프로그램 동작이 수행되지 않다가, MSB 프로그램 동작시에 프로그램 동작이 수행된다. 따라서 상기 플래그 셀을 독출하여 MSB 프로그램이 수행되었는지 여부를 확인할 수 있다.
즉 제2 기준전압(R2)을 기준으로 독출 동작을 수행하여 플래그 셀의 문턱전압이 제2 기준전압(R2) 이상이면 해당 플래그 셀과 동일한 워드라인을 공유하는 페이지에 대해서는 MSB 프로그램 동작이 수행된 것으로 판단한다. 그렇지 않은 경우에는 LSB 프로그램 동작만 수행된 것으로 판단한다.
이와 같은 플래그 데이터 또한 도 1의 입출력부(130)를 통하여 외부로 출력되는데, 캐쉬리드 동작을 수행하는 경우 입출력부(130)가 지속적으로 캐쉬리드 동작에 의해 점유되어 캐쉬리드를 통해 독출한 데이터와 플래그 데이터간에 충돌이 발생할 우려가 있다.
도 3은 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 캐쉬 리드 동 작을 도시한 타이밍도이다.
먼저 불휘발성 메모리 장치의 I/O 버퍼를 통하여 일반 독출 동작을 수행시키는 독출 시작 명령어(‘00h’)가 입력된다. 칩인에이블 신호(/CE)가 활성화된 상태에서, 명령어 래치 인에이블 신호(CLE)가 활성화되는 구간 동안 상기 명령어가 입력된다.
다음으로, 독출 동작을 수행할 셀을 가리키는 제1 어드레스가 입력된다. 어드레스 래치 인에이블 신호(ALE)가 활성화되는 구간 동안 총 5 사이클에 걸쳐 어드레스가 입력되고 있다. 상기 제1 어드레스에는 독출 동작을 수행할 셀의 컬럼 어드레스, 로우 어드레스등이 포함된다.
다음으로, 독출 동작을 확인하는 명령어(30h)가 입력된다. 명령어 래치 인에이블 신호(CLE)가 활성화되는 구간 동안 상기 명령어(30h)가 입력된다. 상기 명령어의 입력에 따라 상기 동작상태 신호(R/B)가 활성화되고, 상기 입력된 어드레스의 셀들에 대하여 일반 독출 동작을 수행한다(A 독출). 이때 일반 독출 동작에서는 플래그 데이터를 외부로 출력시키는데 있어서, 데이터 충돌이 발생하지 않는다.
다음으로, 첫번째 캐쉬 리드 시작 명령어(31h)가 입력된다. 명령어 래치 인에이블 신호(CLE)가 활성화되는 구간 동안 상기 명령어(31h)가 입력된다. 캐쉬 리드 시작 명령어(31h)에 따라 상기 동작상태 신호(R/B)가 활성화되고 그 이후 캐쉬리드 동작이 수행된다(CACHE READ B). 캐쉬리드 동작이 수행되는 동안 상기 독출된 데이터(A)가 외부로 출력된다. 이때 플래그 데이터를 출력하면 데이터 충돌이 발생 할 수 있어, 플래그 체크 동작을 수행하지 않는다.
그리고 캐쉬리드 동작 동안 플래그 체크신호(FLAC check)를 활성화시켜 다음 동작에서는 플래그 체크 동작을 수행하도록 한다.
다음으로, 두번째 캐쉬 리드 시작 명령어(31h)가 입력된다. 명령어 래치 인에이블 신호(CLE)가 활성화되는 구간 동안 상기 명령어(31h)가 입력된다. 캐쉬 리드 시작 명령어(31h)에 따라 상기 동작상태 신호(R/B)가 활성화되고 캐쉬리드 동작이 수행되기 전에 플래그 체크 동작을 수행한다(Flag check B). 즉 첫번째 캐쉬 리드 시작 명령어에 대한 플래그 체크 동작을 두번째 캐쉬 리드 시작 명령어(31h)에 의한 동작상태 신호(R/B)의 활성화 구간 동안 실행한다. 이 구간에서는 상기 입출력부(130)를 점유하는 동작이 없으므로 데이터간 충돌이 발생하지 않게 된다.
상기 플래그 체크 동작을 수행한 후에, 캐쉬리드 동작이 수행된다(CACHE READ C). 캐쉬리드 동작이 수행되는 동안 상기 독출된 데이터(B)가 외부로 출력된다. 이때 플래그 데이터를 출력하면 데이터 충돌이 발생할 수 있어, 플래그 체크 동작을 수행하지 않는다.
다음으로, 세번째 캐쉬 리드 시작 명령어(31h)가 입력된다. 앞서와 마찬가지로 캐쉬 리드 시작 명령어(31h)에 따라 상기 동작상태 신호(R/B)가 활성화되고 캐쉬리드 동작이 수행되기 전에 플래그 체크 동작을 수행한다(Flag check C). 즉 두번째 캐쉬 리드 시작 명령어에 대한 플래그 체크 동작을 세번째 캐쉬 리드 시작 명 령어(31h)에 의한 동작상태 신호(R/B)의 활성화 구간 동안 실행한다. 이 구간에서는 상기 입출력부(130)를 점유하는 동작이 없으므로 데이터간 충돌이 발생하지 않게 된다.
정리하면 제1 캐쉬 리드 시작 명령에 따라 캐쉬 리드 동작을 수행한 후, 제2 캐쉬 리드 시작 명령이 입력되면, 해당 명령의 입력에 의한 동작상태 신호(R/B)의 활성화 구간 동안 제1 캐쉬 리드 동작이 수행된 페이지와 워드라인을 공유하는 플래그 셀들에 대한 플래그 체크 동작을 수행한다. 이와 같이 상기 입출력부(130)를 점유하는 동작이 없는 구간 동안 플래그 체크 동작을 수행한다.
도 1은 통상적인 불휘발성 메모리 장치의 캐쉬 리드 동작을 설명하기 위한 도면이다.
도 2는 통상적인 멀티 레벨 셀 프로그램 방식의 불휘발성 메모리 장치에 대한 독출 동작시 플래그 데이터의 개념을 설명하기 위한 도면이다.
도 3은 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 캐쉬 리드 동작을 도시한 타이밍도이다.

Claims (2)

  1. 일반 독출 명령에 따라 독출 동작이 수행되는 단계와,
    제1 캐쉬리드 명령의 입력에 따라 제1 캐쉬리드 동작이 수행되는 단계와,
    상기 캐쉬리드 동작이 수행되는 동안 플래그 체크 신호가 활성화되는 단계와,
    제2 캐쉬리드 명령의 입력에 따라 동작상태 신호가 활성화되는 단계와,
    상기 동작상태 신호가 활성화되는 구간 동안 상기 제1 캐쉬 리드 동작이 수행된 페이지와 워드라인을 공유하는 플래그 셀들에 대하여 플래그 체크 동작을 수행하는 단계와,
    제2 캐쉬리드 동작이 수행되는 단계를 포함하는 불휘발성 메모리 장치의 캐쉬리드 방법.
  2. 제1항에 있어서, 상기 제1 캐쉬리드 명령의 입력에 따라 제1 캐쉬리드 동작이 수행되는 단계는
    상기 일반 독출 명령에 의한 독출 데이터를 외부로 출렴시킴과 동시에, 상기 제1 캐쉬리드 동작에 따라 독출된 데이터를 페이지 버퍼에 저장시키는 단계를 포함하는 불휘발성 메모리 장치의 캐쉬리드 방법.
KR1020080123866A 2008-12-08 2008-12-08 불휘발성 메모리 장치의 캐쉬리드 방법 KR20100065505A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080123866A KR20100065505A (ko) 2008-12-08 2008-12-08 불휘발성 메모리 장치의 캐쉬리드 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080123866A KR20100065505A (ko) 2008-12-08 2008-12-08 불휘발성 메모리 장치의 캐쉬리드 방법

Publications (1)

Publication Number Publication Date
KR20100065505A true KR20100065505A (ko) 2010-06-17

Family

ID=42364756

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080123866A KR20100065505A (ko) 2008-12-08 2008-12-08 불휘발성 메모리 장치의 캐쉬리드 방법

Country Status (1)

Country Link
KR (1) KR20100065505A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10108370B2 (en) 2016-05-10 2018-10-23 Samsung Electronics Co., Ltd. Methods of reading nonvolatile memory devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10108370B2 (en) 2016-05-10 2018-10-23 Samsung Electronics Co., Ltd. Methods of reading nonvolatile memory devices

Similar Documents

Publication Publication Date Title
KR100926195B1 (ko) 불휘발성 반도체 기억 장치
CN101595528B (zh) 存储器装置架构和操作
US7916534B2 (en) Semiconductor memory device
KR100967008B1 (ko) 불휘발성 메모리 장치 및 그 동작 방법
US20080181005A1 (en) Semiconductor storage device having page copying function
US20090161435A1 (en) Non-volatile memory device and method of programming the same
KR20110078752A (ko) 반도체 메모리 장치의 동작 방법
JP2002329396A (ja) バンク構成を変更可能なフラッシュメモリ
US8094495B2 (en) Nonvolatile memory device
US20100329018A1 (en) Method of operating nonvolatile memory device capable of reading two planes
KR100967026B1 (ko) 불휘발성 메모리 장치 및 그 캐쉬리드 방법
KR100953044B1 (ko) 불휘발성 메모리 장치의 프로그램 방법
KR100948468B1 (ko) 불휘발성 메모리 장치의 플래그 상태 결정 방법.
JP4199220B2 (ja) 半導体集積回路
JPWO2005109444A1 (ja) 半導体装置および半導体装置に対する制御方法
KR100953062B1 (ko) 불휘발성 메모리 소자의 어드레스 입력 방법 및 동작 방법
KR20100065505A (ko) 불휘발성 메모리 장치의 캐쉬리드 방법
JP2002074973A (ja) 不揮発性半導体記憶装置及びシステム
JP4620728B2 (ja) 不揮発性半導体メモリおよびその読み出し方法並びにマイクロプロセッサ
KR100960478B1 (ko) 불휘발성 메모리 장치의 듀얼 플레인 카피백 방법
KR100965079B1 (ko) 불휘발성 메모리 장치
KR100719381B1 (ko) 어드레스 설정 플래그를 갖는 멀티 레벨 셀 낸드형 플래시메모리
JP4547490B2 (ja) 不揮発性記憶装置およびその制御方法
KR20100054481A (ko) 불휘발성 메모리 장치의 캐쉬리드 방법
KR20100040426A (ko) 불휘발성 메모리 장치의 동작 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination