KR100719381B1 - 어드레스 설정 플래그를 갖는 멀티 레벨 셀 낸드형 플래시메모리 - Google Patents

어드레스 설정 플래그를 갖는 멀티 레벨 셀 낸드형 플래시메모리 Download PDF

Info

Publication number
KR100719381B1
KR100719381B1 KR1020060029694A KR20060029694A KR100719381B1 KR 100719381 B1 KR100719381 B1 KR 100719381B1 KR 1020060029694 A KR1020060029694 A KR 1020060029694A KR 20060029694 A KR20060029694 A KR 20060029694A KR 100719381 B1 KR100719381 B1 KR 100719381B1
Authority
KR
South Korea
Prior art keywords
cell
row
address
cells
flag
Prior art date
Application number
KR1020060029694A
Other languages
English (en)
Inventor
황상원
이종수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060029694A priority Critical patent/KR100719381B1/ko
Application granted granted Critical
Publication of KR100719381B1 publication Critical patent/KR100719381B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

여기에 제공되는 불 휘발성 메모리 장치는 셀당 다치를 저장하며, 행들과 열들로 배열된 메모리 셀들을 갖는 불 휘발성 메모리 셀 어레이를 포함한다. 상기 각 행의 메모리 셀들은 동일한 워드 라인에 연결되고, 상기 각 열의 메모리 셀들은 동일한 비트 라인에 연결되고; 상기 각 행의 메모리 셀들은 메인 셀들과 적어도 하나의 이상의 플래그 셀로 구분되되,상기 플래그 셀은 대응하는 행의 메모리 셀들에 저장된 데이터의 어드레스가 하위가 먼저인지 여부를 나타낸다. 불 휘발성 메모리 장치는 상기 열들에 각각 대응하며, 대응하는 열들로부터/에 읽혀진/기입될 데이터를 저장하는 복수 개의 페이지 버퍼들 및; 상기 플래그 셀에 연결된 비트 라인에 대응하는 페이지 버퍼로부터 출력되는 플래그 셀 정보에 응답하여 상기 각 행의 메인 셀에 대한 워드라인 구동 방법을 변경시키는 로우 디코더를 포함한다.

Description

어드레스 설정 플래그를 갖는 멀티 레벨 셀 낸드형 플래시 메모리{MLC NAND FLASH MEMORY WITH ADDRESS SETTING FLAG}
도 1은 멀티레벨 불휘발성 반도체 메모리 장치에서 문턱 전압 산포를 도시한 것이다.
도 2는 멀티 레벨 셀(MLC)에 있어서 2비트의 데이터에 대한 어드레스를 할당하는 방법을 도시한 것이다.
도 3은 멀티 레벨 셀(MLC)에 대하여 로우(Row) 어드레스를 할당한 경우에 따른 프로그램 방법 및 이에 따른 문턱 전압 산포를 도시한 것이다.
도 4는 본 발명에 따른 멀티 레벨 셀(MLC)에 대하여 로우(Row) 어드레스를 할당 방법 및 이에 따른 문턱 전압 산포를 도시한 것이다.
도 5는 최초 접근 어드레스에 따라서 프로그램 동작이 외부 어드레스에 대응되는 경우를 도식적으로 보여주고 있다.
도 6은 본 발명에 따른 멀티 레벨 낸드형 플래시 메모리 장치를 보여주는 블럭도이다.
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 멀티 비트(또는 멀티 레벨) 불휘발성 반도체 메모리 장치 및 이를 구동하는 방법에 관한 것이다.
최근, 전기적으로 프로그램(program)과 소거(erase)가 가능하며, 전원(power)이 공급되지 않는 상태에서도 저장된 데이터가 소거되지 않는 불휘발성 반도체 메모리 장치에 대한 수요가 증가하고 있다. 특히, 제한된 크기에 많은 수의 데이터(data)를 저장할 수 있는 낸드(NAND) 타입의 플레쉬 메모리 장치와 같은 불휘발성 반도체 메모리 장치는 휴대용 정보통신기기 등에 널리 이용되고 있다.
통상적으로, 플레쉬 메모리 장치에서 메모리셀에 저장된 데이터를 읽어내기 위해서는, 비트라인을 통해 메모리셀의 데이터를 감지하는 것이 필요하다. 즉, 로우 디코더(row decoder)에 의해 선택된 메모리셀로부터 데이터를 읽어내기 위한 신호가 해당하는 워드라인으로 인가된다. 그리고, 워드라인에 인가되는 신호의 전압레벨에 따라, 선택되는 메모리셀에 저장된 데이터에 대응하는 전류 또는 전압이 해당하는 비트라인에 나타난다. 이와 같이, 메모리셀에 저장된 데이터를 감지하기 위하여, 선택되는 메모리셀의 워드라인에는 기준전압이 인가되며, 비선택되는 메모리셀의 워드라인에는 기준전압보다 높은 전압레벨의 패스전압이 인가된다. 그리고, 패스전압이 워드라인에 인가되는 비선택 메모리셀은 저장된 데이터에 관계없이 턴온상태가 된다. 반면에, 기준전압이 워드라인에 인가되는 선택 메모리셀은, 저장된 데이터에 따라 턴온 또는 턴오프가 결정된다.
즉, 정해진 전압조건에서 선택된 메모리셀의 문턱전압(threshold voltage)이 기준전압보다 높은 경우에는, 선택된 메모리셀은 '오프셀(off-cell)'로 판단되므 로, 선택된 메모리셀에 해당하는 비트라인의 전압은 "하이(H)"레벨을 유지한다. 그리고, 선택된 메모리셀의 문턱전압이 기준전압보다 낮은 경우에는, 선택된 메모리셀은 '온셀(on-cell)'로 판독되므로, 선택된 메모리셀에 해당하는 비트라인의 전압은 "로우(L)"레벨로 방전된다. 이와 같이, 비트라인의 전압레벨은 페이지 버퍼(page buffer)를 통하여, 데이터 "1" 또는 "0"으로 최종 판단된다.
한편, 불휘발성 반도체 메모리 장치가 고집적화됨에 따라, 하나의 메모리셀에 2비트 이상의 데이터를 선택적으로 저장할 수 있도록 하는 멀티레벨(multi level) 기술이 개발되었다. 도 1은 멀티레벨 불휘발성 반도체 메모리 장치에서 문턱 전압 산포를 도시한 것이다. 도 1에서와 같이 멀티레벨 불휘발성 반도체 메모리 장치의 메모리셀은 선택적으로 데이터 "11", "10", "01", 또는 "00"으로 프로그램된다. 이와 같이, 멀티레벨 불휘발성 반도체 메모리 장치의 각 메모리셀은, 4가지 데이터 상태에 대응하는 문턱전압을 가지도록 프로그램될 수 있어, 결과적으로 4가지 데이터 상태의 데이터를 저장할 수 있게 된다. 그러므로, 동일한 메모리셀들을 가지는 멀티레벨 불휘발성 반도체 메모리 장치라면, 기존의 단일비트(single bit)를 저장하는 단일비트 불휘발성 반도체 메모리 장치에 비하여, 2배 정도의 데이터 저장용량을 가지게 된다.
멀티 레벨 셀(MLC)은 통상적으로 2개 이상의 문턱 전압분포를 가지며, 이에 대응되는 2개 이상의 데이타 저장 상태들을 가진다. 도 1 에 도시된 바와 같이, 2-비트의 데이타를 프로그램할 수 있는 멀티 레벨 셀(MLC)은 4개의 데이타 저장 상태를 도시하고 있다. 도면 중에서 종축은 문턱 전압(Vt)을 도시하고, 우측으로 갈수 록 문턱 전압이 높아진다. 횡축은 셀 트랜지스터 수를 도시한다. 도면 중에서 문턱 전압 레벨의 4개의 상태에 대응하는 4개의 분포가 표시되어 있다. 즉, 상태(L0)는 문턱 전압(V1)보다 낮은 문턱 전압 상태이고, 상태(L1)는 문턱 전압(V1, V2)과의 사이의 문턱 전압 상태이며, 상태(L2)는 문턱 전압(V2, V3)과의 사이의 문턱 전압 상태이고, 상태(L3)는 문턱 전압(V3)보다 높은 문턱 전압 상태이다. 메모리 셀의 플로우팅 게이트에 전자가 주입되어 있는 상태는 3레벨(L1, L2, L3)이 존재하고, 이것은 플로우팅 게이트내의 전자량에 의해서 변화된다. 이 때의 메모리 셀의 문턱 전압(Vt)은 양(+)의 값을 포함하며, 메모리 셀은 인핸스먼트(enhancement) 트랜지스터로서 기능한다. 그것에 대하여, 메모리 셀의 플로우팅 게이트로부터 전자가 방출된 상태(L0)도 존재하고 이 때의 메모리 셀의 Vt는 마이너스이며, 메모리 셀은 공핍(depletion) 트랜지스터로서 기능한다. 상태(L0∼L3)에는 각각 2비트의 데이터가 할당된다.
도 2는 멀티 레벨 셀(MLC)에 있어서 2비트의 데이터에 대한 어드레스를 할당하는 방법을 도시한 것이다. 멀티 레벨 셀(MLC)에 있어서는 하나의 메모리 셀에 2 이상의 비트가 저장되므로 각각의 비트당 할당되는 어드레스가 2개 이상 할당되게 된다. 이렇게 2 이상의 어드레스를 하나의 멀티 레벨 셀(MLC)에 할당하는 방법은 크게 두 가지로 나눌 수 있다. 도 2에 도시된 바와 같이 2개의 싱글 레벨 셀(SLC)이 횡 방향, 즉 컬럼(Column) 방향으로 배치되어 있는 것으로 간주하여 컬럼(Column) 어드레스를 할당하는 방법이 있고, 다른 하나는 2개의 싱글 레벨 셀(SLC)이 종 방향, 즉 로우(Row) 방향으로 배치되어 있는 것으로 간주하여 로 우(Row) 어드레스를 할당하는 방법이 있다. 전자의 경우, 낸드형 플래시 메모리 (NAND FLASH memory)의 구동 방법에 있어서 일반적으로 사용되는 페이지 단위 구동 (page unit operation)에 따라서 하나의 워드라인에 연결된 다수의 셀들을 동시에 기입, 독출하는 경우, 싱글 레벨 셀(SLC)의 일반적인 구동 방법 및 회로와 크게 다르지 않은 방법 및 구조로 구동할 수 있는 장점이 있다. 그러나, 일반적으로 불휘발성 메모리의 경우 반복적인 기입 및 소거 동작을 통한 메모리 셀의 열화에 의하여 진행성 페일(fail)이 발생하는 경우가 빈번하며, 이러한 특성은 멜티 레벨 셀(MLC)을 컬럼(Column) 방향으로 어드레스 할당을 하는 경우, 하나의 페이지 단위 구동 (page unit operation)시 하나의 셀 페일이 2 비트 이상의 오류를 발생시키는 문제를 안게 된다. 일반적으로 불휘발성 메모리, 특히 낸드형 플래시 메모리 (NAND FLASH memory) 및 시스템은 상기 언급한 진행성 페일의 문제로 인하여 에러 수정 장치를 포함하나, 이러한 에러 수정 장치는 부가적으로 포함되는 코드의 길이에 한계가 있은 이유로 1 비트 오류 수정까지만 허용하는 것이 일반적이다. 이러한 이유로 하나의 페이지 단위 구동시 2 비트 이상의 오류는 수정 불가능한 수준의 오류가 되는 문제를 일으킨다. 반면 후자에서 설명된 로우(Row) 어드레스를 할당하는 방법은 상기 설명된 페이지 단위 구동시 2 비트 이상의 오류 발생 문제가 없이 하나의 셀이 페일이 되어도 하나의 페이지 당 1 비트의 에러만 발생하므로 상기 언급한 바와 같이 낸드형 플래시 메모리 (NAND FLASH memory) 및 시스템이 일반적으로 수행하는 에러 수정 장치 및 방법에 의하여 에러의 수정이 가능하다는 장점이 있다. 반면 하나의 멀티 레벨 셀(MLC)에 대하여 구동 방법이 복잡해지는 단점이 있다.
도 3은 멀티 레벨 셀(MLC)에 대하여 로우(Row) 어드레스를 할당한 경우에 따른 프로그램 방법 및 이에 따른 문턱 전압 산포를 도시한 것이다. 하나의 메모리 셀에 2-비트 데이터를 저장하는 경우, 메모리 셀은 4개의 문턱 전압 분포들 중 어느 하나에 속하는 문턱 전압을 갖는다. 즉, 하나의 메모리 셀은 데이터 '11', 데이터 '10', 데이터 '00', 그리고 데이터 01'을 각각 나타내는 4개의 상태들 중 하나를 갖는다. 도 3에는 4개의 상태들에 대응하는 문턱 전압 분포들이 도시되어 있다. 도 3에 도시된 상태들이 각각 2-비트 데이터 "11", "10", "00", 그리고 "01"에 각각 대응한다. 메모리 셀로의 2-비트 데이터 저장은 다음과 같이 수행될 것이다. 먼저, LSB 데이터 비트가 메모리 셀에 프로그램된다. 그 다음에 MSB 데이터 비트가 메모리 셀에 프로그램될 것이다. 일단 LSB 데이터 비트가 프로그램되면, 도 3에 도시된 바와 같이, 메모리 셀은 소거된 상태 또는 "10" 상태를 갖는다. LSB 데이터 비트의 프로그램 동작 다음에 이어지는 MSB 데이터 비트의 프로그램 동작이 수행되면, 도 3에 도시된 바와 같이, "11" 상태를 갖는 메모리 셀은 소거된 상태 또는 "01" 상태를 갖는 반면에, "10" 상태의 메모리 셀은 "10" 상태 또는 "00" 상태를 갖는다.
이렇게 멀티 레벨 셀(MLC)에 대하여 로우(Row) 어드레스를 할당한 경우에 따른 프로그램 방법은 반드시 LSB를 먼저 프로그램한 후 MSB를 프로그램하여야 하는 단점을 가지고 있다. 특히 이러한 특징은 불휘발성 메모리 장치를 사용하는 사용자들에게 심각한 사용상의 제약을 발생시키며 이러한 제약은 불휘발성 메모리 장치에 큰 단점으로 작용하게 된다. 다시 말해서, 종래의 NAND 플래시 메모리의 다치 프로 그램 방법은 LSB(lower address) 먼저 프로그램을 진행시키고 그 이후 MSB(higher address)를 프로그램하여야만 한다. 이는 4개의 문턱전압에 대하여 2-비트를 할당하는 방법에 의하여 가하여 지는 제한으로 이러한 제한은 외부 호스트의 프로그램상 제한으로 작용하므로 제품의 호환성과 관련하여 문제를 유발할 수 있다.
본 발명의 목적은 프로그래밍시 MSB 및 LSB 순서에 관계없이 프로그램 동작을 수행할 수 있는 멀티 레벨 낸드 플래시 메모리를 제공하는 것이다.
본 발명의 몇몇 실시예에 따른 불 휘발성 메모리 장치는 셀당 다치를 저장할 수 있하며, 행들과 열들로 배열된 메모리 셀들을 포함하되, 상기 각 행의 메모리 셀들은 동일한 워드 라인에 연결되고, 상기 각 열의 메모리 셀들은 동일한 비트 라인에 연결되고; 상기 각 행의 메모리 셀들은 메인 셀들과 적어도 하나의 이상의 플래그 셀로 구분되되,상기 플래그 셀은 대응하는 행의 메모리 셀들에 저장된 데이터의 어드레스가 하위가 먼저인지 여부를 나타내는 불휘발성 메모리 셀 어레이와; 상기 열들에 각각 대응하며, 대응하는 열들로부터/에 읽혀진/기입될 데이터를 저장하는 복수 개의 페이지 버퍼들 및; 상기 플래그 셀에 연결된 비트 라인에 대응하는 페이지 버퍼로부터 출력되는 플래그 셀 정보에 응답하여 상기 각 행의 메인 셀에 대한 워드라인 구동 방법을 변경시키는 로우 디코더를 포함한다.
바람직한 실시예에 있어서, 상기 불휘발성 메모리 장치는 낸드 플래시 메모리이다.
바람직한 실시예에 있어서, 상기 셀당 다치를 저장하는 메모리 셀에 소거 후 최초 입력되는 어드레스의 하위 비트가 0이면, 상기 입력된 어드레스에 대응하는 행에 연결된 플래그 셀은 ‘L’로 설정된다.
바람직한 실시예에 있어서, 상기 셀당 다치를 저장하는 메모리 셀에 소거 후 최초 입력된 어드레스의 하위 비트가 1이면, 상기 입력된 어드레스에 대응하는 행에 연결된 플래그 셀은 ‘H’로 설정된다.
도 4는 본 발명에 따른 멀티 레벨 셀(MLC)에 대한 로우(Row) 어드레스 할당 방법 및 이에 따른 문턱 전압 산포를 도시한 것이다. 기존의 로우 (Row) 어드레스 할당 방법에 의하면 첫번째 수행되는 프로그램은 반드시 LSB(lower address)이어야 하였다. 본 발명에 따른 어드레스 할당 방법에 의하면 첫번째로 수행되는 프로그램에 대하여 특정 어드레스를 할당함이 없이 첫번째로 접근하는 어드레스를 기존의 LSB 프로그램에 적용한다. 예를 들어 설명하면, 외부 호스트가 해당 멀티 레벨 셀(MLC)에 대하여 MSB 어드레스에 해당하는 데이터를 프로그램하기를 원하면 입력된 데이터는 도 4에서 도시된 첫번째 비트 프로그램(1st bit program) 구간에서 프로그램된다. 그리고 향후 외부 호스트가 동일 멀티 레벨 셀(MLC)에 대하여 LSB 어드레스에 해당하는 데이터를 프로그램하기를 원하면 두번째 비트 프로그램(2nd bit program) 구간에서 그 데이터에 대한 프로그램 동작이 수행된다. 만약 외부 호스트가 해당 멀티 레벨 셀(MLC)에 대하여 최초 LSB 어드레스에 해당하는 데이터를 프로그램하기를 원한다면 이는 기존과 동일한 방법으로 프로그램이 수행된다. 그리고 최초 첫번째 비트 프로그램(1st bit program)이 수행된 어드레스가 LSB인지 MSB인 지에 따라서 이 정보를 플래그(flag) 셀에 저장함으로써 향후 독출 동작시 해당 어드레스에 대한 알맞은 독출이 가능하다. 이와 같은 방법에 의하면 외부 사용자에게 입력 순서에 대한 제약없이 프로그램 동작이 가능함으로써 사용상의 제약을 크게 줄일 수 있는 장점이 있다.
도 5는 최초 접근 어드레스에 따라서 프로그램 동작이 외부 어드레스에 대응되는 경우를 도식적으로 보여주고 있다. 외부 host가 멀티 레벨 셀(MLC)에 대하여 최초 MSB 어드레스 프로그램 동작을 원하는 경우, LSB/MSB 설정 플래그(LSB/MSB setting flag)가 ‘1’로 설정되고 이에 따라 첫번째 비트 프로그램(1st bit program)에는 MSB 어드레스가, 두번째 비트 프로그램(2nd bit program)에는 LSB 어드레스가 할당이 되게 된다. 외부 호스트가 멀티 레벨 셀(MLC)에 대하여 최초 LSB 어드레스 프로그램 동작을 원하는 경우, LSB/MSB 설정 플래그(LSB/MSB setting flag)가 ‘0’으로 설정되고 이에 따라 첫번째 비트 프로그램(1st bit program)에는 LSB 어드레스가, 두번째 비트 프로그램(2nd bit program)에는 MSB 어드레스가 할당이 되게 된다. 이와 같이 LSB/MSB 설정 플래그(LSB/MSB setting flag)를 마련하고 외부 호스트가 멀티 레벨 셀(MLC)에 대하여 최초 프로그램 동작시 어드레스의 제약없이 동작할 수 있도록 함으로써 동작상 제약을 획기적으로 줄일 수 있는 장점이 있다.
도 6은 본 발명에 따른 멀티 레벨 낸드형 플래시 메모리 장치를 보여주는 블럭도이다. 본 발명의 메모리 장치는 멀티 레벨 메모리 셀 어레이 (multi level memory cell array) (100), 스페어 셀 어레이 (spare cell array) (120), 멀티 레 벨 셀(MLC) 페이지 버퍼 (140), 스페어 어레이 페이지 버퍼 (160), 상기 멀티 레벨 메모리 셀 어레이 (multi level memory cell array) (100)와 상기 멀티 레벨 메모리 셀 페이지 버퍼 (140)을 연결하고 비트라인의 바이어스 및 선택을 해주는 비트라인 선택 및 바이어스 블록(110), 상기 스페어 셀 어레이 (spare cell array) (120)와 상기 스페어 어레이 페이지 버퍼 (160)를 연결해 주고 스페어 셀 메모리 비트라인(BLs)을 바이어스 해주는 스페어 어레이 비트라인 바이어스 블록(130), 행어드레스에 따라 상기 멀티 레벨 메모리 셀 페이지 버퍼(140)의 입출력을 제어하는 페이지 버퍼 디코더(150), 스페어 셀 어레이(120)를 위한 페이지 버퍼 디코더(170), 로우 어드레스에 따라서 워드라인을 구동시키는 로우 디코더(190), 그리고 상기 스페어 셀 어레이 (spare cell array) (120)로부터 독출한 결과를 선택적으로 상기 로우 디코더(190) 또는 외부로 출력하는 역할을 하는 디멀티플렉서(180)을 포함한다. 상기 스페어 셀 어레이 (120)는 행들과 열들로 배열된 LSB/MSB 설정 플래그 셀들을 포함한다. 상기 LSB/MSB 설정 플래그 셀들의 스트링(들)은 대응하는 비트 라인(들)에 연결되고, 메모리 셀들의 행들은 대응하는 워드 라인들에 공통으로 연결된다. 스페어 셀 어레이 (120)는 멀티 레벨 메모리 셀 어레이 (100)의 행들과 공유되며, 상기 멀티 레벨 메모리 셀 어레이 (100) 내에 집중적으로 배열되거나 분산 배열될 수 있다. 상기 멀티 레벨 메모리 셀 어레이 (100)에 제공되는 메모리 셀들 각각이 2-비트 정보를 저장하는 반면에, 상기 스페어 셀 어레이 (120)에 제공되는 플래그 셀들 각각은 단일-비트 정보를 저장할 수도 있고 2-비트의 정보를 저장할 수도 있다. 단, 상기 어레이들 (100, 120)의 각 셀은 동일한 부유 게이트 트 랜지스터를 이용하여 구현된다.
본 발명에 따른 멀티 레벨 낸드형 플래시 메모리 장치는 외부에서 입력받은 로우 어드레스에 대하여 프로그램을 수행하는 경우, 로우 어드레스가 MSB인지 LSB인지에 따라서 상기 멀티 레벨 메모리 셀 어레이 (multi level memory cell array) (100)에 저장될 데이터를 프로그램함과 동시에, 상기 스페어 셀 어레이 (spare cell array) (120)에 포함되어 있는 LSB/MSB 설정 플래그 셀들에 데이터를 프로그램하게 된다. 즉, 프로그램 동작을 수행할 셀들에 대한 열 어드레스가 MSB인 경우에 상기 LSB/MSB 설정 플래그 셀들에 ‘1’ 데이터를 저장하게 되고, 프로그램 동작을 수행할 셀들에 대한 열 어드레스가 LSB인 경우에 상기 LSB/MSB 설정 플래그 셀들에 ‘0’ 데이터를 저장하도록 프로그램 동작을 수행하게 된다. 이렇게 프로그램 동작이 수행된 멀티 레벨 셀들에 대하여 독출 동작을 수행하게 될 경우에는 상기 독출 동작시 상기 독출 동작의 대상이 되는 멀티 레벨 셀들에 대한 LSB/MSB 정보를 저장하는 LSB/MSB 설정 플래그 셀들을 독출하게 된다. 이렇게 독출된 LSB/MSB 정보는 열디코더(190)으로 전달되어 이 정보에 따라 알맞은 독출 전압 및 순서를 행함으로써 해당 멀티 레벨 셀들에 대하여 독출 동작을 수행하게 된다.
상술한 바와 같이, 본 발명의 멀티 레벨 낸드형 플래시 메모리 장치에서 프로그램시 MSB 및 LSB 순서 없이 프로그램 동작을 수행함으로써 사용상의 제약을 크게 줄일 수 있다.

Claims (4)

  1. 셀당 다치를 저장할 수 있는 불휘발성 메모리 장치에 있어서,
    행들과 열들로 배열된 메모리 셀들을 포함하되, 상기 각 행의 메모리 셀들은 동일한 워드 라인에 연결되고, 상기 각 열의 메모리 셀들은 동일한 비트 라인에 연결되고; 상기 각 행의 메모리 셀들은 메인 셀들과 적어도 하나의 이상의 플래그 셀로 구분되되,상기 플래그 셀은 대응하는 행의 메모리 셀들에 저장된 데이터의 어드레스가 하위가 먼저인지 여부를 나타내는 불휘발성 메모리 셀 어레이와;
    상기 열들에 각각 대응하며, 대응하는 열들로부터/에 읽혀진/기입될 데이터를 저장하는 복수 개의 페이지 버퍼들 및;
    상기 플래그 셀에 연결된 비트 라인에 대응하는 페이지 버퍼로부터 출력되는 플래그 셀 정보에 응답하여 상기 각 행의 메인 셀에 대한 워드라인 구동 방법을 변경시키는 로우 디코더를 포함하는 불휘발성 반도체 메모리 장치.
  2. 제 1 에 있어서,
    상기 불휘발성 메모리 장치는 낸드 플래시 메모리인 것을 특징으로 하는 불휘발성 메모리 장치.
  3. 제 1 항에 있어서,
    상기 셀당 다치를 저장하는 메모리 셀에 소거 후 최초 입력되는 어드레스의 하위 비트가 0이면, 상기 입력된 어드레스에 대응하는 행에 연결된 플래그 셀은 ‘L’로 설정되는 것을 특징으로 하는 불휘발성 메모리 장치.
  4. 제 1 항에 있어서,
    상기 셀당 다치를 저장하는 메모리 셀에 소거 후 최초 입력된 어드레스의 하위 비트가 1이면, 상기 입력된 어드레스에 대응하는 행에 연결된 플래그 셀은 ‘H’로 설정되는 것을 특징으로 하는 불휘발성 메모리 장치.
KR1020060029694A 2006-03-31 2006-03-31 어드레스 설정 플래그를 갖는 멀티 레벨 셀 낸드형 플래시메모리 KR100719381B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060029694A KR100719381B1 (ko) 2006-03-31 2006-03-31 어드레스 설정 플래그를 갖는 멀티 레벨 셀 낸드형 플래시메모리

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060029694A KR100719381B1 (ko) 2006-03-31 2006-03-31 어드레스 설정 플래그를 갖는 멀티 레벨 셀 낸드형 플래시메모리

Publications (1)

Publication Number Publication Date
KR100719381B1 true KR100719381B1 (ko) 2007-05-18

Family

ID=38277499

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060029694A KR100719381B1 (ko) 2006-03-31 2006-03-31 어드레스 설정 플래그를 갖는 멀티 레벨 셀 낸드형 플래시메모리

Country Status (1)

Country Link
KR (1) KR100719381B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100859258B1 (ko) 2007-09-10 2008-09-18 주식회사 하이닉스반도체 플래시 메모리 장치 및 동작 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5831900A (en) * 1995-09-13 1998-11-03 Kabushiki Kaisha Toshiba Nonvolatile multi-level semiconductor memory device with registers
US5959882A (en) * 1996-07-10 1999-09-28 Hitachi, Ltd. Nonvolatile semiconductor memory device and data writing method therefor
US5986929A (en) * 1997-05-22 1999-11-16 Kabushiki Kaisha Toshiba Multi-level nonvolatile semiconductor memory device
US6122193A (en) * 1998-06-01 2000-09-19 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory capable of storing 1-bit data or multi-bit data
US6331960B1 (en) * 1995-09-13 2001-12-18 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method for using the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5831900A (en) * 1995-09-13 1998-11-03 Kabushiki Kaisha Toshiba Nonvolatile multi-level semiconductor memory device with registers
US6331960B1 (en) * 1995-09-13 2001-12-18 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method for using the same
US5959882A (en) * 1996-07-10 1999-09-28 Hitachi, Ltd. Nonvolatile semiconductor memory device and data writing method therefor
US5986929A (en) * 1997-05-22 1999-11-16 Kabushiki Kaisha Toshiba Multi-level nonvolatile semiconductor memory device
US6122193A (en) * 1998-06-01 2000-09-19 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory capable of storing 1-bit data or multi-bit data
US6331945B1 (en) * 1998-06-01 2001-12-18 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory capable of storing one-bit data or multi-bit data

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100859258B1 (ko) 2007-09-10 2008-09-18 주식회사 하이닉스반도체 플래시 메모리 장치 및 동작 방법
US7848150B2 (en) 2007-09-10 2010-12-07 Hynix Semiconductor Inc. Flash memory device and method of operating the same

Similar Documents

Publication Publication Date Title
KR100926195B1 (ko) 불휘발성 반도체 기억 장치
US7729166B2 (en) Multiple-bit per cell (MBC) non-volatile memory apparatus and system having polarity control and method of programming same
JP4768298B2 (ja) 不揮発性半導体記憶装置
US7660160B2 (en) Flash memory device and method of operating the same
US8897066B2 (en) Method of programming nonvolatile memory device
EP1746604B1 (en) Method for accessing a multilevel nonvolatile memory device of the flash NAND type
KR100753156B1 (ko) 플래시 메모리 장치 및 그것의 메모리 셀 어레이
US8520442B2 (en) Method of operating semiconductor memory device
US20060171210A1 (en) Nonvolatile semiconductor memory device which uses some memory blocks in multilevel memory as binary memory blocks
US7986552B2 (en) Nonvolatile memory device and method of operation to program/read data by encoding/decoding using actual data and random data for program/read operation
US7782667B2 (en) Method of operating a flash memory device
JP2010160873A (ja) 半導体記憶装置と半導体記憶システム
JP2008108297A (ja) 不揮発性半導体記憶装置
US20080089129A1 (en) Flash memory device with flexible address mapping scheme
US8050103B2 (en) Method of programming nonvolatile memory device
US7684239B2 (en) Flash memory device for over-sampling read and interfacing method thereof
KR100953065B1 (ko) 불휘발성 메모리 소자
KR100719381B1 (ko) 어드레스 설정 플래그를 갖는 멀티 레벨 셀 낸드형 플래시메모리
KR101598379B1 (ko) 불휘발성 반도체 기억장치
JP2009015977A (ja) 不揮発性半導体メモリとそれを用いた記憶装置
JPH1173785A (ja) 多重レベルメモリ装置及びデータ書込方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100429

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee