KR100953044B1 - 불휘발성 메모리 장치의 프로그램 방법 - Google Patents

불휘발성 메모리 장치의 프로그램 방법 Download PDF

Info

Publication number
KR100953044B1
KR100953044B1 KR1020080048620A KR20080048620A KR100953044B1 KR 100953044 B1 KR100953044 B1 KR 100953044B1 KR 1020080048620 A KR1020080048620 A KR 1020080048620A KR 20080048620 A KR20080048620 A KR 20080048620A KR 100953044 B1 KR100953044 B1 KR 100953044B1
Authority
KR
South Korea
Prior art keywords
memory cell
page data
page
cell unit
unit
Prior art date
Application number
KR1020080048620A
Other languages
English (en)
Other versions
KR20090122683A (ko
Inventor
박성제
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080048620A priority Critical patent/KR100953044B1/ko
Priority to US12/164,015 priority patent/US20090292860A1/en
Priority to CN2008101312255A priority patent/CN101593556B/zh
Publication of KR20090122683A publication Critical patent/KR20090122683A/ko
Application granted granted Critical
Publication of KR100953044B1 publication Critical patent/KR100953044B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5642—Multilevel memory with buffers, latches, registers at input or output
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/14—Circuits or methods to write a page or sector of information simultaneously into a nonvolatile memory, typically a complete row or word line in flash memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

본원 발명의 불휘발성 메모리 장치의 프로그램 방법은 n개의 페이지 데이터가 입력되는 단계와, 복수의 메모리 셀 유닛의 페이지 버퍼부에 각각 단일 페이지 데이터를 저장시키는 단계와, 제1 메모리 셀 유닛의 페이지 버퍼부에 저장된 제1 페이지 데이터를 프로그램시키는 단계와, 제2 메모리 셀 유닛의 페이지 버퍼부에 저장된 제2 페이지 데이터를 제1 메모리 셀 유닛의 페이지 버퍼부에 전달하는 단계와, 상기 전달된 제2 페이지 데이터를 제1 메모리 셀 유닛에 프로그램시키는 단계를 포함하는 것을 특징으로 한다.
입력 버퍼, 페이지 데이터

Description

불휘발성 메모리 장치의 프로그램 방법{Programming method of non volatile memory device}
본원 발명은 불휘발성 메모리 장치의 프로그램 방법에 관한 것이다.
최근 들어 전기적으로 프로그램(program)과 소거(erase)가 가능하고, 일정 주기로 데이터를 재작성해야하는 리프레시(refresh) 기능이 필요 없는 불휘발성 메모리 소자에 대한 수요가 증가하고 있다.
상기 불휘발성 메모리 셀은 전기적인 프로그램/소거 동작이 가능한 소자로서 얇은 산화막에 인가되는 강한 전기장에 의해 전자가 이동하면서 셀의 문턱전압을 변화시켜 프로그램 및 소거 동작을 수행한다.
상기 불휘발성 메모리 장치는 통상적으로 데이터가 저장되는 셀들이 매트릭스 형태로 구성된 메모리 셀 어레이, 상기 메모리 셀 어레이의 특정 셀들에 대하여 메모리를 기입하거나 특정 셀에 저장되었던 메모리를 독출하는 페이지 버퍼를 포함한다. 상기 페이지 버퍼는 특정 메모리 셀과 접속된 비트라인 쌍, 메모리 셀 어레이에 기록할 데이터를 임시저장하거나, 메모리 셀 어레이로부터 특정 셀의 데이터를 독출하여 임시 저장하는 레지스터, 특정 비트라인 또는 특정 레지스터의 전압 레벨을 감지하는 감지노드, 상기 특정 비트라인과 감지노드의 접속여부를 제어하는 비트라인 선택부를 포함한다.
이러한 불휘발성 메모리 장치의 프로그램 동작에 따르면, 불휘발성 메모리 장치의 외부에서 데이터 입출력부를 통하여 데이터가 입력되고, 이는 입력버퍼에 임시 저장되었다가 제어부에 의하여 각 메모리 셀에 전달되어 프로그램된다. 한편, 불휘발성 메모리 장치의 집적률이 높아지면서 한번에 프로그램/독출되는 페이지(page)의 크기도 커지는바, 상기 입력 버퍼에 저장되어야 할 데이터가 커지므로, 그에 비례하여 입력 버퍼의 크기도 커져야 하는 부담이 있다.
전술한 문제점에 따라 본원 발명이 해결하고자 하는 과제는 별도의 입력 버퍼 없이 프로그램 동작을 수행하지 않는 메모리 셀 유닛의 페이지 버퍼에 외부 입력 데이터를 저장시켜 프로그램 동작을 수행할 수 있는 불휘발성 메모리 장치의 프로그램 방법을 제공하는 것이다.
전술한 과제를 해결하기 위한 본원 발명의 불휘발성 메모리 장치의 프로그램 방법은 n개의 페이지 데이터가 입력되는 단계와, 복수의 메모리 셀 유닛의 페이지 버퍼부에 각각 단일 페이지 데이터를 저장시키는 단계와, 제1 메모리 셀 유닛의 페이지 버퍼부에 저장된 제1 페이지 데이터를 프로그램시키는 단계와, 제2 메모리 셀 유닛의 페이지 버퍼부에 저장된 제2 페이지 데이터를 제1 메모리 셀 유닛의 페이지 버퍼부에 전달하는 단계와, 상기 전달된 제2 페이지 데이터를 제1 메모리 셀 유닛에 프로그램시키는 단계를 포함하는 것을 특징으로 한다.
또한 본원 발명의 불휘발성 메모리 장치의 프로그램 방법은 n개의 페이지 데이터가 입력되는 단계와, 제1 메모리 셀 유닛의 페이지 버퍼부에 제1 페이지 데이터를 저장시키는 단계와, 상기 제1 페이지 데이터를 상기 제1 메모리 셀 유닛에 프로그램시키는 단계와, 제2 메모리 셀 유닛의 페이지 버퍼부에 제2 페이지 데이터를 저장시키는 단계와, 상기 제1 페이지 데이터의 프로그램 동작이 완료되면 상기 제2 페이지 데이터를 제1 메모리 셀 유닛의 페이지 버퍼부에 전달하는 단계와, 상기 전 달된 제2 페이지 데이터를 제1 메모리 셀 유닛에 프로그램시키는 단계를 포함하는 것을 특징으로 한다.
또한 본원 발명의 불휘발성 메모리 장치의 프로그램 방법은 n개의 페이지 데이터가 입력되는 단계와, 복수의 메모리 셀 유닛의 페이지 버퍼부에 각각 m개의 페이지 데이터를 저장시키는 단계와, 제1 메모리 셀 유닛의 페이지 버퍼부에 저장된 제1 그룹의 페이지 데이터를 프로그램시키는 단계와, 제2 메모리 셀 유닛의 페이지 버퍼부에 저장된 제2 그룹의 페이지 데이터를 제1 메모리 셀 유닛의 페이지 버퍼부에 전달하는 단계와, 상기 전달된 제2 그룹의 페이지 데이터를 상기 제1 메모리 셀 유닛에 프로그램시키는 단계를 포함하는 것을 특징으로 한다.
또한 본원 발명의 불휘발성 메모리 장치의 프로그램 방법은 n개의 페이지 데이터가 입력되는 단계와, 제1 메모리 셀 유닛의 페이지 버퍼부에 제1 그룹의 페이지 데이터를 저장시키는 단계와, 상기 제1 그룹의 페이지 데이터를 상기 제1 메모리 셀 유닛에 프로그램시키는 단계와, 제2 메모리 셀 유닛의 페이지 버퍼부에 저장된 제2 그룹의 페이지 데이터를 제1 메모리 셀 유닛의 페이지 버퍼부에 전달하는 단계와, 상기 전달된 제2 그룹의 페이지 데이터를 상기 제1 메모리 셀 유닛에 프로그램시키는 단계를 포함하는 것을 특징으로 한다.
또한 본원 발명의 불휘발성 메모리 장치의 프로그램 방법은 제1 메모리 셀 유닛의 페이지 버퍼부에 프로그램될 복수의 페이지 데이터를 복수의 메모리 셀 유닛의 각 페이지 버퍼부에 분산시켜 저장하는 단계와, 상기 저장된 페이지 데이터를 순차적으로 상기 제1 메모리 셀 유닛에 프로그램시키는 단계를 포함하는 것을 특징 으로 한다.
전술한 본원 발명의 구성에 따라 프로그램 동작을 수행하지 않는 메모리 셀 유닛의 페이지 버퍼에 외부 입력 데이터를 임시저장할 수 있는바, 별도의 입력 버퍼를 구비하지 않고도 프로그램 동작을 수행할 수 있다. 따라서 불휘발성 메모리 장치에서 입력 버퍼를 제거할 수 있는바, 불휘발성 메모리 장치의 크기를 축소할 수 있는 효과가 있다.
이하, 첨부된 도면들을 참조하여 본원 발명의 바람직한 실시예를 상세히 살펴보기로 한다. 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1은 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치를 도시한 블록도이다.
상기 불휘발성 메모리 장치(100)는 각 메모리 셀 유닛에 각종 프로그램/소거/독출 동작이 수행되도록 제어하는 제어부(110), 외부에서 인가되는 입력데이터를 입력받거나 메모리 셀 유닛에서 전달되는 출력데이터를 외부로 출력하는 데이터 입출력부(120), 상기 입력데이터가 프로그램되는 복수의 메모리 셀 유닛(130, 140, 150)을 포함한다.
통상의 경우 입력버퍼를 포함하여, 데이터 입출력부(120)로부터 입력데이터를 전달받아 임시 저장하나, 본원 발명에서는 이를 제거하고, 각 메모리 셀 유닛에 포함된 페이지 버퍼를 이용하여 상기 입력버퍼의 기능을 대신한다.
상기 제어부(110)는 데이터 입출력부(120)를 통해 입력된 입력데이터를 각 메모리 셀 유닛에 포함된 페이지 버퍼부(132, 142, 152)에 저장되도록 한다. 각 페이지 버퍼부는 하나의 페이지에 해당하는 데이터를 저장할 수 있다. 따라서 외부에서 입력되는 데이터가 많은 경우 프로그램 동작을 수행하지 않는 메모리 셀 유닛의 페이지 버퍼에 입력데이터를 임시 저장한다.
또한, 상기 제어부(110)는 제2 메모리 셀 유닛의 페이지 버퍼에 저장된 데이터가 제1 메모리 셀 유닛의 페이지 버퍼에 전달하여 제1 메모리 셀 유닛에 프로그램 되도록 제어한다.
상기 데이터 입출력부(120)는 상기 제어부(110)에 의하여 외부 입력 데이터를 각 메모리 셀 유닛의 페이지 버퍼에 전달한다.
상기 복수의 메모리 셀 유닛(130, 140, 150)은 독립적으로 구동하는 페이지 버퍼부를 각각 포함한다. 통상적으로 하나의 플레인(plane)에 포함된 페이지 버퍼부는 다른 플레인에 포함된 페이지 버퍼부와 독립적으로 구동되는 것으로 알려져 있다. 따라서 하나의 불휘발성 메모리 칩에 복수의 플레인이 포함된 경우 각각의 플레인이 메모리 셀 유닛이 될 수 있다.
한편, 실시예에 따라서 상기 메모리 셀 유닛은 독립적으로 동작하는 불휘발 성 메모리 칩이 될 수도 있다. 최근 출시되는 불휘발성 메모리 장치는 복수의 메모리 칩을 포함하며, 불휘발성 메모리 장치와 접속되는 외부 호스트(host)에서 입력되는 데이터를 각 메모리 칩에 저장시키게 된다. 각각의 메모리 칩 역시 독립적으로 구동하는 페이지 버퍼부를 각각 포함하므로, 본원 발명의 메모리 셀 유닛이 될 수 있다. 본원 발명의 프로그램 방법을 적용할 경우, 구동되지 않는 불휘발성 메모리 칩의 페이지 버퍼에 입력데이터를 임시저장하는 방법을 사용하게 된다.
각 메모리 셀 유닛에 포함된 각각의 페이지 버퍼부(132, 142, 152)는 하나 이상의 레지스터를 포함하는 복수의 페이지 버퍼를 포함한다. 둘 이상의 레지스터를 포함하는 페이지 버퍼의 경우 레지스터간에 데이터를 전송할 수 있는 데이터 전송부를 포함한다. 한편, 멀티 레벨 셀 프로그램이 수행되는 불휘발성 메모리 장치의 경우 레지스터의 개수가 달라진다. 예를 들어 2비트 멀티 레벨 셀 프로그램을 수행하는 불휘발성 메모리 장치의 경우 3개의 레지스터를 포함하는 페이지버퍼가 포함될 수 있으며, 3비트 멀티 레벨 셀 프로그램을 수행하는 불휘발성 메모리 장치의 경우 5개의 레지스터를 포함하는 페이지 버퍼가 포함될 수 있다.
도 2는 본원 발명에 적용되는 페이지 버퍼부를 도시한 도면이다.
상기 페이지 버퍼부(132, 142, 152)는 각각 복수의 페이지 버퍼를 포함하며, 각 페이지 버퍼는 2개의 레지스터, 페이지 버퍼 데이터 입출력부, 데이터 전송부를 포함한다. 또한 각각의 페이지 버퍼는 이븐 비트라인(BLe)과 오드 비트라인(BLo)중 특정 비트라인을 페이지 버퍼와 선택적으로 접속시키는 비트라인 선택부와 접속된 다.
실시 예에 따라 각 페이지 버퍼가 하나의 레지스터를 포함할 수 있으며, 3개 또는 5개 등 다양한 레지스터를 포함할 수 있다. 다만, 하나의 페이지 버퍼가 복수의 레지스터를 포함하는 경우 레지스터간에 데이터가 전달될 수 있도록 하는 데이터 전송부(217, 227, 237)가 더 포함된다. 페이지 버퍼 데이터 입출력부(215, 225, 235)의 경우 일반적으로 복수의 레지스터 중 어느 하나의 레지스터에만 접속되는바, 해당 레지스터에만 데이터가 입출력된다. 따라서 복수의 레지스터에 서로 다른 데이터를 저장하기 위해서는 제1 레지스터에 외부 데이터를 입력시키고, 데이터 전송부를 통하여 제1 레지스터에 저장된 데이터가 제2 레지스터에 저장되도록 전달한다. 다음으로, 페이지 버퍼 데이터입출력부를 통해 제1 레지스터에 상기 제2 레지스터에 저장된 데이터와 독립된 데이터를 인가할 수 있다.
이와 같은 구조로 인하여 각 페이지 버퍼가 n개의 레지스터를 포함하는 경우에는 단일 페이지 버퍼부가 n 개의 페이지를 저장할 수 있다. 도 2와 같은 듀얼 레지스터의 경우 각 페이지 버퍼의 제2 레지스터에 단일 페이지에 해당하는 데이터를 저장할 수 있고, 각 페이지 버퍼의 제1 레지스터에 또다른 페이지에 해당하는 데이터를 저장할 수 있는바 총 2 페이지의 데이터를 저장할 수 있는 것이다.
도 3은 3비트 멀티 레벨 셀 프로그램 동작에 사용되는 페이지 버퍼를 도시한 회로도이다.
상기 페이지 버퍼(300)는 총 5개의 레지스터(310, 320, 330, 340, 350), 데 이터 전송부(360), 페이지 버퍼 데이터 입출력부(370)를 포함한다. 일반적으로 알려진 페이지 버퍼의 구성과 유사하며 총 5개의 레지스터를 포함한다는 점이 특이하다. 이렇게 5개의 레지스터를 포함하는 페이지 버퍼의 경우 페이지 버퍼 데이터 입출력부(370)와 데이터 전송부(360)를 이용하여 서로 다른 5개의 데이터를 저장할 수 있다. 따라서 상기 페이지 버퍼를 포함하는 페이지 버퍼부는 총 5개의 페이지를 저장할 수 있다.
도 4는 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 프로그램 방법을 도시한 순서도이다.
먼저 외부 입력 데이터가 상기 데이터 입출력부(120)를 통하여 입력된다(단계 410).
상기 입력된 데이터는 별도의 입력버퍼를 거치지 않고 복수의 메모리 셀 유닛에 포함된 각각의 페이지 버퍼부에 순차적으로 저장된다. 각 메모리 셀 유닛은 서로 독립적으로 동작하는 페이지 버퍼부를 포함하며, 특정 메모리 셀 유닛이 프로그램 대상인 경우 나머지 메모리 셀 유닛에 대해서는 프로그램 동작이 수행되지 않는다.
즉, 프로그램 대상인 제1 메모리 셀 유닛의 페이지 버퍼부에 제1 페이지 데이터가 저장되고(단계 420), 나머지 입력되는 데이터는 프로그램 대상이 아닌 메모리 셀 유닛의 페이지 버퍼부에 각각 페이지 단위로 저장된다(단계 430). 상기 제어부(110)는 프로그램 대상이 아닌 메모리 셀 유닛, 예를 들어 제2 메모리 셀 유닛의 페이지 버퍼부에 제2 페이지 데이터를 저장한다. 이때 상기 제2 페이지 데이터는 상기 제1 페이지 데이터가 프로그램된 후 제1 메모리 셀 유닛에 저장될 데이터이다.
한편, 프로그램 대상이 아닌 메모리 셀 유닛의 페이지 버퍼부에 외부 입력데이터가 저장되는 동안 제1 메모리 셀 유닛에 대하여 제1 페이지 데이터의 프로그램 동작을 수행할 수 있다(단계 440).
이때, 상기 단계들(430, 440)의 동작은 선택에 따라 변경 가능하다. 즉 전체 페이지 데이터를 각 메모리 셀 유닛의 페이지 버퍼부에 저장시킨 후 제1 메모리 셀 유닛에 대하여 프로그램 동작을 수행하도록 할 수도 있다.
상기 제1 페이지 데이터에 대한 프로그램 동작이 완료되면, 다른 메모리 셀 유닛의 페이지 버퍼에 저장된 제2 페이지 데이터를 상기 제1 메모리 셀 유닛의 페이지 버퍼부에 전송시킨다(단계 450).
다음으로 상기 제1 메모리 셀 유닛에 대하여 제2 페이지 데이터의 프로그램 동작을 수행한다(단계 460).
이와 같이 특정 메모리 셀 유닛에 저장될 데이터를 타 메모리 셀 유닛의 페이지 버퍼에 저장시킴에 따라 별도의 입력 버퍼 없이도 프로그램 동작을 수행할 수 있다.
도 5는 본원 발명의 또 다른 실시예에 따른 불휘발성 메모리 장치의 프로그램 방법을 도시한 순서도이다.
먼저 n개의 페이지 데이터가 상기 데이터 입출력부(120)를 통하여 입력된다(단계 510).
각 메모리 셀 유닛의 페이지 버퍼부는 m 개의 레지스터를 포함하는 페이지버퍼를 포함하는바 각각 m 개의 페이지 데이터를 저장할 수 있다. 따라서 n 이 m 보다 작은 경우에는 다른 메모리 셀 유닛의 페이지 버퍼부를 이용하지 않고도 프로그램 동작을 완료할 수 있다. 그러나 n 이 m 보다 큰 경우에는 다른 메모리 셀 유닛의 페이지 버퍼부에 나머지 페이지 데이터를 저장하여 프로그램 동작을 신속하게 수행한다.
즉, 제1 메모리 셀 유닛의 페이지 버퍼부에 m 개의 페이지 데이터가 저장되고(단계 520), 나머지 입력되는 데이터는 프로그램 대상이 아닌 제2 내지 제n 메모리 셀 유닛의 페이지 버퍼부에 각각 m 개의 페이지 데이터를 순차적으로 저장시킨다(단계 530).
한편, 프로그램 대상이 아닌 메모리 셀 유닛의 페이지 버퍼부에 외부 입력데이터가 저장되는 동안 제1 메모리 셀 유닛에 대하여 제1 내지 제m 페이지 데이터의 프로그램 동작을 수행할 수 있다(단계 540).
예를 들어 도 2에 도시된 듀얼 레지스터 구조의 페이지 버퍼의 경우 제1 페이지 데이터가 제1 레지스터에 저장된 후 레지스터간 전송을 통하여 제2 레지스터에 저장된다. 다음으로, 제2 페이지 데이터가 제1 레지스터에 저장된다. 다음으로, 제2 레지스터에 저장된 제1 페이지 데이터가 감지노드에 인가되어 프로그램 동작이 수행되고, 상기 프로그램 동작이 완료되면 제1 레지스터에 저장된 제2 페이지 데이터가 감지노드에 인가되어 프로그램 동작이 수행된다.
이때, 상기 단계들(530, 540)의 동작은 선택에 따라 변경 가능하다. 즉 전체 페이지 데이터를 각 메모리 셀 유닛의 페이지 버퍼부에 저장시킨 후 제1 메모리 셀 유닛에 대하여 프로그램 동작을 수행하도록 할 수도 있다.
상기 제1 내지 제 m 페이지 데이터에 대한 프로그램 동작이 완료되면, 다음 메모리 셀 유닛의 페이지 버퍼에 저장된 m 개의 페이지 데이터를 상기 제1 메모리 셀 유닛의 페이지 버퍼부에 전달시킨다(단계 550).
다음으로 상기 제1 메모리 셀 유닛에 대하여 m 개의 페이지 데이터의 프로그램 동작을 수행한다(단계 560).
상기 단계(550, 560)를 반복수행하여 특정 메모리 셀 유닛에 대한 프로그램 동작을 완료한다. 이와 같이 특정 메모리 셀 유닛에 저장될 데이터를 타 메모리 셀 유닛의 페이지 버퍼에 저장시킴에 따라 별도의 입력 버퍼 없이도 프로그램 동작을 수행할 수 있다.
도 1은 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치를 도시한 블록도이다.
도 2는 본원 발명에 적용되는 페이지 버퍼부를 도시한 도면이다.
도 3은 3비트 멀티 레벨 셀 프로그램 동작에 사용되는 페이지 버퍼를 도시한 회로도이다.
도 4는 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 프로그램 방법을 도시한 순서도이다.
도 5는 본원 발명의 또 다른 실시예에 따른 불휘발성 메모리 장치의 프로그램 방법을 도시한 순서도이다.
<도면의 주요 부분에 대한 설명>
100: 불휘발성 메모리 장치
110: 제어부 120: 데이터 입출력부
130:제1 메모리 셀 유닛 132: 제1 페이지 버퍼부
140:제2 메모리 셀 유닛 142: 제2 페이지 버퍼부
150:제n 메모리 셀 유닛 152: 제n 페이지 버퍼부

Claims (14)

  1. 복수 개의 페이지 데이터가 입력되는 단계와,
    복수의 메모리 셀 유닛의 페이지 버퍼부에 각각 상기 복수개의 페이지 데이터의 단일 페이지 데이터를 저장시키는 단계와,
    제1 메모리 셀 유닛의 페이지 버퍼부에 저장된 제1 페이지 데이터를 프로그램시키는 단계와,
    제2 메모리 셀 유닛의 페이지 버퍼부에 저장된 제2 페이지 데이터를 제1 메모리 셀 유닛의 페이지 버퍼부에 전달하는 단계와,
    상기 전달된 제2 페이지 데이터를 제1 메모리 셀 유닛에 프로그램시키는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
  2. 제1항에 있어서, 상기 복수의 메모리 셀 유닛 중 상기 제1 메모리 셀 유닛을 제외한 메모리 셀 유닛의 페이지 버퍼부에 저장된 페이지 데이터를 상기 제1 메모리 셀 유닛의 페이지 버퍼부에 전달하는 데이터 전송 단계와,
    상기 전달된 페이지 데이터를 제1 메모리 셀 유닛에 프로그램시키는 프로그램 단계와,
    상기 복수개의 페이지 데이터가 모두 상기 제1 메모리 셀 유닛에 프로그램될 때까지 상기 데이터 전송 단계와 상기 프로그램 단계를 반복하는 단계를 더 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
  3. 복수개의 페이지 데이터가 입력되는 단계와,
    제1 메모리 셀 유닛의 페이지 버퍼부에 제1 페이지 데이터를 저장시키는 단계와,
    상기 제1 페이지 데이터를 상기 제1 메모리 셀 유닛에 프로그램시키는 단계와,
    제2 메모리 셀 유닛의 페이지 버퍼부에 제2 페이지 데이터를 저장시키는 단계와,
    상기 제1 페이지 데이터의 프로그램 동작이 완료되면 상기 제2 페이지 데이터를 제1 메모리 셀 유닛의 페이지 버퍼부에 전달하는 단계와,
    상기 전달된 제2 페이지 데이터를 제1 메모리 셀 유닛에 프로그램시키는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
  4. 제3항에 있어서, 상기 복수개의 페이지 데이터 중 상기 제1 페이지 데이터 및 상기 제2 페이지 데이터를 제외한 나머지 페이지 데이터를 상기 제1 및 제2 메모리 셀 유닛을 제외한 메모리 셀 유닛들의 페이지 버퍼부에 각각 저장시키는 저장 단계와,
    상기 저장된 나머지 페이지 데이터를 상기 제1 메모리 셀 유닛의 페이지 버퍼부에 전달하는 전송 단계와,
    상기 전달된 나머지 제k 페이지 데이터를 상기 제1 메모리 셀 유닛에 프로그램시키는 프로그램 단계와,
    상기 복수개의 페이지 데이터가 모두 프로그램될 때까지 상기 전송 단계와 상기 프로그램 단계를 반복하는 단계를 더 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
  5. n개의 페이지 데이터가 입력되는 단계와,
    복수의 메모리 셀 유닛의 페이지 버퍼부에 각각 상기 n보다 작은 m개의 페이지 데이터를 제1 그룹의 페이지 데이터로 하여 저장시키는 단계와,
    제1 메모리 셀 유닛의 페이지 버퍼부에 저장된 상기 제1 그룹의 페이지 데이터를 프로그램시키는 단계와,
    제2 메모리 셀 유닛의 페이지 버퍼부에 저장된 상기 n개의 페이지 데이터 중 상기 제1 그룹의 페이지 데이터를 제외한 제2 그룹의 페이지 데이터를 제1 메모리 셀 유닛의 페이지 버퍼부에 전달하는 단계와,
    상기 전달된 제2 그룹의 페이지 데이터를 상기 제1 메모리 셀 유닛에 프로그램시키는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
  6. 제5항에 있어서, 상기 m개의 페이지 데이터를 저장시키는 단계는 m 개의 레지스터가 포함된 페이지 버퍼를 포함하는 각 메모리 셀 유닛에 대하여 순차적으로 수행되는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
  7. 제5항에 있어서, 상기 제1 메모리 셀 유닛을 제외한 다른 메모리 셀 유닛의 페이지 버퍼부에 저장된 나머지 페이지 데이터를 제1 메모리 셀 유닛의 페이지 버퍼부에 전달하는 전달 단계와,
    상기 전달된 나머지 페이지 데이터를 제1 메모리 셀 유닛에 프로그램시키는 프로그램 단계와,
    상기 n개의 페이지 데이터가 모두 프로그램될 때까지 상기 전달 단계와 상기 프로그램 단계를 반복하는 단계를 더 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
  8. 복수개의 그룹을 갖는 페이지 데이터들이 입력되는 단계와,
    제1 메모리 셀 유닛의 페이지 버퍼부에 상기 페이지 테이터들 중 제1 그룹의 페이지 데이터를 저장시키는 단계와,
    상기 제1 그룹의 페이지 데이터를 상기 제1 메모리 셀 유닛에 프로그램시키는 단계와,
    제2 메모리 셀 유닛의 페이지 버퍼부에 저장된 제2 그룹의 페이지 데이터를 제1 메모리 셀 유닛의 페이지 버퍼부에 전달하는 단계와,
    상기 전달된 제2 그룹의 페이지 데이터를 상기 제1 메모리 셀 유닛에 프로그램시키는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
  9. 제8항에 있어서, 상기 제1 그룹의 페이지 데이터를 저장시키는 단계는 상기 제1 그룹의 페이지 데이터 수만큼의 레지스터가 포함된 페이지 버퍼를 포함하는 제1 메모리 셀 유닛에 대하여 상기 레지스터 수만큼의 페이지 데이터를 저장시키는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
  10. 제8항에 있어서, 상기 복수개의 그룹을 갖는 페이지 데이터 중 상기 제1 및 제2 그룹 페이지 데이터를 제외한 다른 그룹의 페이지 데이터를 상기 제1 및 제2 메모리 셀 유닛을 제외한 다른 메모리 셀 유닛의 페이지 버퍼부에 저장시키는 저장 단계와,
    상기 저장된 다른 그룹의 페이지 데이터를 상기 제1 메모리 셀 유닛의 페이지 버퍼부에 전달하는 전달 단계와,
    상기 전달된 다른 그룹의 페이지 데이터를 상기 제1 메모리 셀 유닛에 프로그램시키는 프로그램 단계와,
    상기 복수개의 그룹을 갖는 페이지 데이터들이 모두 프로그램될 때까지 상기 전달 단계와 상기 프로그램 단계를 반복하는 단계를 더 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
  11. 제1 메모리 셀 유닛의 페이지 버퍼부에 프로그램될 복수의 페이지 데이터를 복수의 메모리 셀 유닛의 각 페이지 버퍼부에 분산시켜 저장하는 단계와,
    상기 저장된 페이지 데이터를 순차적으로 상기 제1 메모리 셀 유닛에 프로그램시키는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
  12. 제11항에 있어서, 상기 저장하는 단계는 각 메모리 셀 유닛의 페이지 버퍼부에 단일 페이지 데이터를 저장시키는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
  13. 제11항에 있어서, 상기 저장하는 단계는 복수개의 레지스터가 포함된 페이지 버퍼를 포함하는 각 메모리 셀 유닛에 대하여 상기 레지스터의 수만큼의 페이지 데이터를 저장시키는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
  14. 제11항에 있어서, 상기 프로그램시키는 단계는 상기 제1 메모리 셀 유닛을 제외한 제n 메모리 셀 유닛의 페이지 버퍼에 저장된 페이지 데이터를 상기 제1 메모리 셀 유닛의 페이지 버퍼에 전달시키는 단계와,
    상기 전달된 페이지 데이터를 상기 제1 메모리 셀 유닛에 프로그램시키는 단계와,
    제n+1 메모리 셀 유닛의 페이지 버퍼에 저장된 페이지 데이터를 상기 제1 메모리 셀 유닛의 페이지 버퍼에 전달시키는 단계와,
    상기 전달된 페이지 데이터를 상기 제1 메모리 셀 유닛에 프로그램시키는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
KR1020080048620A 2008-05-26 2008-05-26 불휘발성 메모리 장치의 프로그램 방법 KR100953044B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080048620A KR100953044B1 (ko) 2008-05-26 2008-05-26 불휘발성 메모리 장치의 프로그램 방법
US12/164,015 US20090292860A1 (en) 2008-05-26 2008-06-28 Method of programming non-volatile memory device
CN2008101312255A CN101593556B (zh) 2008-05-26 2008-08-01 对非易失性存储器件进行编程的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080048620A KR100953044B1 (ko) 2008-05-26 2008-05-26 불휘발성 메모리 장치의 프로그램 방법

Publications (2)

Publication Number Publication Date
KR20090122683A KR20090122683A (ko) 2009-12-01
KR100953044B1 true KR100953044B1 (ko) 2010-04-14

Family

ID=41342916

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080048620A KR100953044B1 (ko) 2008-05-26 2008-05-26 불휘발성 메모리 장치의 프로그램 방법

Country Status (3)

Country Link
US (1) US20090292860A1 (ko)
KR (1) KR100953044B1 (ko)
CN (1) CN101593556B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4498426B2 (ja) * 2008-03-01 2010-07-07 株式会社東芝 メモリシステム
KR102470606B1 (ko) * 2015-11-26 2022-11-28 삼성전자주식회사 불휘발성 메모리 장치 및 불휘발성 메모리 장치를 포함하는 스토리지 장치
KR102606468B1 (ko) * 2015-11-26 2023-11-29 삼성전자주식회사 불휘발성 메모리 장치, 불휘발성 메모리 장치를 포함하는 스토리지 장치 및 불휘발성 메모리 장치에 데이터를 프로그램 하는 프로그램 방법
US9891864B2 (en) * 2016-01-19 2018-02-13 Micron Technology, Inc. Non-volatile memory module architecture to support memory error correction
US11790994B2 (en) * 2021-09-22 2023-10-17 Western Digital Technologies, Inc. Non-volatile memory with reverse state program

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980032527A (ko) * 1996-10-06 1998-07-25 이데이노부유키 고속 데이터프로그램동작이 가능한 불휘발성 플래시메모리
KR20080039191A (ko) * 2006-10-31 2008-05-07 주식회사 하이닉스반도체 불휘발성 메모리 장치의 멀티 레벨 셀 카피백 프로그램방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6374337B1 (en) * 1998-11-17 2002-04-16 Lexar Media, Inc. Data pipelining method and apparatus for memory control circuit
JP2004086991A (ja) * 2002-08-27 2004-03-18 Renesas Technology Corp 不揮発性記憶装置
KR100516301B1 (ko) * 2003-03-05 2005-09-21 주식회사 하이닉스반도체 플래시 메모리의 뱅크 분할 장치
EP1598831B1 (en) * 2004-05-20 2007-11-21 STMicroelectronics S.r.l. An improved page buffer for a programmable memory device
US7409473B2 (en) * 2004-12-21 2008-08-05 Sandisk Corporation Off-chip data relocation
KR100713984B1 (ko) * 2005-09-15 2007-05-04 주식회사 하이닉스반도체 멀티-플레인 구조를 갖는 비휘발성 메모리 장치의 프로그램방법
JP2007115099A (ja) * 2005-10-21 2007-05-10 Toshiba Corp メモリシステム、及び記録メディア
KR101178122B1 (ko) * 2006-02-22 2012-08-29 삼성전자주식회사 플래시 메모리 장치, 플래시 메모리 장치를 소거하는 방법,그리고 그 장치를 포함한 메모리 시스템
KR100908518B1 (ko) * 2006-09-29 2009-07-20 주식회사 하이닉스반도체 멀티 레벨 셀의 프로그램 방법
KR100830580B1 (ko) * 2006-10-20 2008-05-21 삼성전자주식회사 플래시 메모리 장치를 포함한 메모리 시스템의 데이터 복원방법
US8046527B2 (en) * 2007-02-22 2011-10-25 Mosaid Technologies Incorporated Apparatus and method for using a page buffer of a memory device as a temporary cache
US8086785B2 (en) * 2007-02-22 2011-12-27 Mosaid Technologies Incorporated System and method of page buffer operation for memory devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980032527A (ko) * 1996-10-06 1998-07-25 이데이노부유키 고속 데이터프로그램동작이 가능한 불휘발성 플래시메모리
KR20080039191A (ko) * 2006-10-31 2008-05-07 주식회사 하이닉스반도체 불휘발성 메모리 장치의 멀티 레벨 셀 카피백 프로그램방법

Also Published As

Publication number Publication date
CN101593556A (zh) 2009-12-02
KR20090122683A (ko) 2009-12-01
US20090292860A1 (en) 2009-11-26
CN101593556B (zh) 2012-10-03

Similar Documents

Publication Publication Date Title
KR100874441B1 (ko) 멀티-비트 데이터를 저장할 수 있는 플래시 메모리 장치,그것을 제어하는 메모리 제어기, 그리고 그것을 포함한메모리 시스템
KR100908542B1 (ko) 불휘발성 메모리 소자 및 그 프로그램 방법
KR100965071B1 (ko) 불휘발성 메모리 장치의 프로그램 방법
JP4828938B2 (ja) 不揮発性半導体記憶装置及びその駆動方法
US9734912B2 (en) Reprogramming single bit memory cells without intervening erasure
KR100813627B1 (ko) 멀티-비트 데이터를 저장할 수 있는 플래시 메모리 장치를제어하는 메모리 제어기와 그것을 포함한 메모리 시스템
US10838726B1 (en) Asynchronous FIFO buffer for redundant columns in memory device
KR100953044B1 (ko) 불휘발성 메모리 장치의 프로그램 방법
US10365834B2 (en) Memory system controlling interleaving write to memory chips
US20170220251A1 (en) Memory system and method of operating the same
JP2011065736A (ja) 不揮発性半導体記憶装置
KR101060258B1 (ko) 불휘발성 메모리 장치의 멀티 레벨 셀 프로그램 방법
JP5870017B2 (ja) 不揮発性半導体記憶装置
US8238156B2 (en) Nonvolatile semiconductor memory device and method of operating the same
KR100953062B1 (ko) 불휘발성 메모리 소자의 어드레스 입력 방법 및 동작 방법
US11152072B2 (en) Memory device including grouped page buffers and read operation method thereof
JP6767532B2 (ja) 半導体記憶装置
KR100960478B1 (ko) 불휘발성 메모리 장치의 듀얼 플레인 카피백 방법
KR20100040426A (ko) 불휘발성 메모리 장치의 동작 방법
KR100833396B1 (ko) 불휘발성 메모리 장치의 카피백 프로그램 방법
KR20090122686A (ko) 불휘발성 메모리 장치의 프로그램 방법
KR20100065505A (ko) 불휘발성 메모리 장치의 캐쉬리드 방법
KR20080084024A (ko) 불휘발성 메모리 장치의 카피백 프로그램 방법
KR20090056780A (ko) 불휘발성 메모리 소자의 동작 방법
KR20090120682A (ko) 불휘발성 메모리 장치의 캐쉬 리드 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee