KR20090122686A - 불휘발성 메모리 장치의 프로그램 방법 - Google Patents

불휘발성 메모리 장치의 프로그램 방법 Download PDF

Info

Publication number
KR20090122686A
KR20090122686A KR1020080048624A KR20080048624A KR20090122686A KR 20090122686 A KR20090122686 A KR 20090122686A KR 1020080048624 A KR1020080048624 A KR 1020080048624A KR 20080048624 A KR20080048624 A KR 20080048624A KR 20090122686 A KR20090122686 A KR 20090122686A
Authority
KR
South Korea
Prior art keywords
data
plane
group
page
stored
Prior art date
Application number
KR1020080048624A
Other languages
English (en)
Other versions
KR101081879B1 (ko
Inventor
박원선
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080048624A priority Critical patent/KR101081879B1/ko
Publication of KR20090122686A publication Critical patent/KR20090122686A/ko
Application granted granted Critical
Publication of KR101081879B1 publication Critical patent/KR101081879B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/14—Circuits or methods to write a page or sector of information simultaneously into a nonvolatile memory, typically a complete row or word line in flash memory

Landscapes

  • Read Only Memory (AREA)

Abstract

본원 발명의 불휘발성 메모리 장치의 프로그램 방법은 제1 및 제2 플레인의 페이지 버퍼부에 제1 그룹의 데이터가 저장되는 단계와, 제1 플레인에 상기 제1 그룹의 데이터를 프로그램시키는 단계와, 상기 프로그램 동작에 따라 페일 셀이 발생한 경우 상기 제2 플레인에 상기 제1 그룹의 데이터를 프로그램시키는 단계를 포함하는 것을 특징으로 한다.
또한 본원 발명의 불휘발성 메모리 장치의 프로그램 방법은 제1 및 제2 플레인의 페이지 버퍼부에 제1 그룹의 데이터가 저장되는 단계와, 제1 플레인에 상기 제1 그룹의 데이터를 프로그램시키는 단계와, 상기 프로그램 동작에 따라 페일 셀이 발생한 경우 상기 제2 플레인의 페이지 버퍼부에 저장된 제1 그룹의 데이터를 상기 제1 플레인의 페이지 버퍼부에 전송하는 단계와, 상기 제1 플레인의 페이지 버퍼부에 전송된 데이터를 상기 제1 플레인에 프로그램시키는 단계를 포함하는 것을 특징으로 한다.
호스트, 플레인, 프로그램

Description

불휘발성 메모리 장치의 프로그램 방법{Programming method of non volatile memory device}
본원 발명은 불휘발성 메모리 장치의 프로그램 방법에 관한 것이다.
최근 들어 전기적으로 프로그램(program)과 소거(erase)가 가능하고, 일정 주기로 데이터를 재작성해야하는 리프레시(refresh) 기능이 필요 없는 불휘발성 메모리 소자에 대한 수요가 증가하고 있다.
상기 불휘발성 메모리 셀은 전기적인 프로그램/소거 동작이 가능한 소자로서 얇은 산화막에 인가되는 강한 전기장에 의해 전자가 이동하면서 셀의 문턱전압을 변화시켜 프로그램 및 소거 동작을 수행한다.
상기 불휘발성 메모리 장치는 통상적으로 데이터가 저장되는 셀들이 매트릭스 형태로 구성된 메모리 셀 어레이, 상기 메모리 셀 어레이의 특정 셀들에 대하여 메모리를 기입하거나 특정 셀에 저장되었던 메모리를 독출하는 페이지 버퍼를 포함한다. 상기 페이지 버퍼는 특정 메모리 셀과 접속된 비트라인 쌍, 메모리 셀 어레이에 기록할 데이터를 임시저장하거나, 메모리 셀 어레이로부터 특정 셀의 데이터를 독출하여 임시 저장하는 레지스터, 특정 비트라인 또는 특정 레지스터의 전압 레벨을 감지하는 감지노드, 상기 특정 비트라인과 감지노드의 접속여부를 제어하는 비트라인 선택부를 포함한다.
통상적인 프로그램 동작을 수행하는 경우, 특정 페이지에 대한 프로그램 동작이 실패하게 되면, 페일이 발생한 페이지를 포함하는 메모리 셀 블록을 배드 블록 처리하고, 다른 메모리 셀 블록에 재프로그램 동작을 수행하게 된다. 다만 이러한 재프로그램 동작을 위해서는 프로그램 동작시에 저장하고자 했던 데이터를 호스트의 데이터 버퍼에 계속 저장시켜야 한다는 문제점이 있다. 즉, 상태 레지스터를 통해 프로그램 동작이 성공하였다는 정보를 확인하기 전까지는 프로그램 데이터를 데이터 버퍼에 계속 저장시켜야 한다. 상기 데이터 버퍼의 처리 능력을 향상시키기 위해서는 프로그램 동작의 수행과 동시에 상기 데이터 버퍼에 다음 프로그램할 데이터를 저장시키도록 할 필요가 있다.
전술한 필요성에 따라 본원 발명이 해결하고자 하는 과제는 프로그램 동작의 페일시에도 호스트로부터 데이터를 재전송받지 않고 재프로그램할 수 있는 불휘발성 메모리 장치의 프로그램 방법을 제공하는 것이다.
전술한 과제를 해결하기 위한 본원 발명의 불휘발성 메모리 장치의 프로그램 방법은 제1 및 제2 플레인의 페이지 버퍼부에 제1 그룹의 데이터가 저장되는 단계와, 제1 플레인에 상기 제1 그룹의 데이터를 프로그램시키는 단계와, 상기 프로그램 동작에 따라 페일 셀이 발생한 경우 상기 제2 플레인에 상기 제1 그룹의 데이터를 프로그램시키는 단계를 포함하는 것을 특징으로 한다.
또한 본원 발명의 불휘발성 메모리 장치의 프로그램 방법은 제1 및 제2 플레인의 페이지 버퍼부에 제1 그룹의 데이터가 저장되는 단계와, 제1 플레인에 상기 제1 그룹의 데이터를 프로그램시키는 단계와, 상기 프로그램 동작에 따라 페일 셀이 발생한 경우 상기 제2 플레인의 페이지 버퍼부에 저장된 제1 그룹의 데이터를 상기 제1 플레인의 페이지 버퍼부에 전송하는 단계와, 상기 제1 플레인의 페이지 버퍼부에 전송된 데이터를 상기 제1 플레인에 프로그램시키는 단계를 포함하는 것을 특징으로 한다.
전술한 본원 발명의 구성에 따라, 프로그램 동작의 페일 여부와 관계없이 호 스트의 데이터 버퍼에 저장된 데이터를 비우고, 다음 프로그램 대상 데이터를 저장할 수 있다. 따라서 데이터 버퍼의 데이터 처리량을 획기적으로 증가시킬 수 있다.
이하, 첨부된 도면들을 참조하여 본원 발명의 바람직한 실시예를 상세히 살펴보기로 한다. 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1은 본원 발명에 적용되는 불휘발성 메모리 장치와 호스트와의 관계를 도시한 블록도이다.
상기 불휘발성 메모리 장치(110)는 복수의 플레인(112, 114)과, 각 플레인과 접속되는 페이지 버퍼부(116, 118)를 포함한다. 또한, 상기 불휘발성 메모리 장치(110)의 프로그램 동작, 독출 동작, 소거 동작 등과 같은 각종 동작을 제어하는 제어부(120)를 포함한다. 상기 제어부에 포함된 상태 레지스터(120)에는 불휘발성 메모리 장치의 동작에 대한 상태 정보가 저장된다. 특히, 프로그램 동작의 페일 여부에 대한 정보가 저장되는바, 이를 근거로 페일시의 데이터 처리방법을 수행하게 된다. 이에 대해서는 별도로 설명하기로 한다.
상기 호스트(130)는 불휘발성 메모리 장치(110)의 외부에서 상기 불휘발성 메모리 장치(110)에 데이터를 저장시키거나, 저장된 데이터를 읽어들이는 동작을 수행한다. 이러한 호스트(130)의 동작을 제어하는 제어부(132)를 포함하며, 불휘발성 메모리 장치에 저장시킬 데이터를 임시저장하는 데이터 버퍼(134)를 포함한다.
이와 같은 구성에 있어서 발생하는 문제점에 대해 살펴보기로 한다.
통상적인 프로그램 동작을 수행하는 경우, 특정 페이지에 대한 프로그램 동작이 실패하게 되면, 페일이 발생한 페이지를 포함하는 메모리 셀 블록을 배드 블록 처리하고, 다른 메모리 셀 블록에 프로그램 동작을 수행하게 된다. 페일 발생 여부에 대한 정보는 상기 상태 레지스터(122)를 통해 확인할 수 있다. 다만 이러한 재프로그램 동작을 위해서는 상기 프로그램 동작시에 저장하고자 했던 데이터를 호스트(130)의 데이터 버퍼(134)에 계속 저장시켜야 한다는 문제점이 있다. 즉, 상태 레지스터(122)를 통해 프로그램 동작이 성공하였다는 정보를 확인하기 전까지는 프로그램 데이터를 데이터 버퍼(134)에 계속 저장시켜야 한다. 상기 데이터 버퍼(134)의 처리 능력을 향상시키기 위해서는 프로그램 동작의 수행과 동시에 상기 데이터 버퍼(134)에 다음 프로그램할 데이터를 저장시키도록 할 필요가 있다.
도 2는 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 프로그램 방법을 도시한 순서도이다.
먼저 상기 호스트(130)의 데이터 버퍼(134)에 제1 그룹의 데이터가 저장된다(단계 210). 불휘발성 메모리 장치에 저장될 데이터가 호스트의 데이터 버퍼(134)에 임시 저장되는 것이다.
다음으로, 제1 및 제2 플레인의 페이지 버퍼부(116, 118)에 상기 제1 그룹의 데이터가 각각 저장된다(단계 220). 예를 들어 제1 플레인에만 프로그램하고자 하는 경우에도 제2 플레인의 페이지 버퍼부(118)에 동일 데이터를 저장시킨다. 이는 동작하지 않는 플레인의 페이지 버퍼부(118)를 호스트의 데이터 버퍼부(134)처럼 사용하기 위함이다.
다음으로, 제1 플레인에 제1 그룹의 데이터를 프로그램한다(단계 230).
상기 프로그램 동작은 페이지 단위로 진행되는바, 제1 플레인에 포함된 페이지에 저장되게 된다.
한편, 상기 프로그램 동작과 함께, 상기 데이터 버퍼부에 저장된 제1 그룹의 데이터를 삭제할 수 있다. 프로그램 동작의 페일시에도 동작하지 않는 플레인의 페이지 버퍼에 저장된 데이터를 이용하여 재프로그램할 수 있는바, 프로그램 동작의 페일 여부와 무관하게 데이터 버퍼부에 저장된 데이터를 비울 수 있다. 이후에 프로그램시킬 데이터를 상기 데이터 버퍼부(290)에 저장할 수 도 있다.
다음으로, 상기 프로그램 동작의 페일 여부를 확인한다(단계 240).
상기 설명한 상태 레지스터(122)를 통해 페일 여부에 관한 정보를 확인할 수 있다. 불휘발성 메모리 장치에서는 프로그램 동작에 대하여 검증동작을 수반하게 된다. 즉, 프로그램 대상 셀이 특정 검증전압이상으로 프로그램되었는지 여부를 확인하는 동작이다. 전체 프로그램 대상 셀 중 하나의 셀이라도 검증전압이상으로 프로그램되지 않은 경우에는 해당 프로그램 동작은 페일인 것으로 판단된다.
상기 확인 결과 상기 프로그램 동작이 패스된 것으로 확인되면, 프로그램 동작을 종료한다(단계 240).
그러나 확인 결과 상기 프로그램 동작이 페일된 것으로 확인되면, 해당 셀이 포함된 블록을 배드블록 처리한다(단계 240, 250). 상기 불휘발성 메모리 장치(110)에 포함된 배드블록 테이블(미도시 됨)에 페일난 것으로 확인된 셀이 포함된 블록의 어드레스를 저장시킨다.
다음으로 상기 제1 그룹의 데이터를 재프로그램한다. 이때 재프로그램되는 데이터는 제2 플레인의 페이지 버퍼부에 저장된 데이터이다. 재프로그램하는 방법은 크게 두 가지로 나뉜다. 이와 같은 분류는 호스트의 제어부에 의하여 결정되며, 제1 플레인의 불량 블록의 개수, 웨어 레벨링(ware leveling)등을 고려하여 결정한다.
첫 번째는 제2 플레인의 페이지 버퍼부에 저장된 제1 그룹의 데이터를 동일한 플레인의 페이지에 프로그램하는 것이다(단계 280). 이 경우에는 별도의 데이터 전송 동작 없이, 제2 플레인의 특정 페이지를 지정하여 프로그램 동작을 수행하면 된다.
두 번째는 제2 플레인의 페이지 버퍼부에 저장된 제1 그룹의 데이터를 제1 플레인의 페이지 버퍼부로 전송시켜 제1 플레인에 포함된 페이지에 프로그램하는 것이다(단계 260, 270).
상기 전송과정을 도면을 참조하여 살펴보기로 한다.
도 3은 본원 발명에 적용되는 불휘발성 메모리 장치를 도시한 블록도이다.
상기 불휘발성 메모리 장치(300)는 제1 플레인(310), 제1 페이지 버퍼 부(312), 제1 컬럼 디코더부(314), 컬럼 카운터(320), 제2 플레인(330), 제2 페이지 버퍼부(332), 제2 컬럼 디코더부(334), 데이터 전송부(340), 데이터 입력부(350), 데이터 출력부(360)를 포함한다.
상기 제1 및 제2 플레인(310, 330)는 서로 독립적으로 동작하는 페이지 버퍼부와 접속된다. 즉, 제1 플레인(310)는 상기 제1 페이지 버퍼부(312)에 의하여 프로그램 동작, 독출동작, 소거동작등이 수행된다. 또한, 제2 플레인(330)는 상기 제2 페이지 버퍼부(332)에 의하여 프로그램 동작, 독출동작, 소거동작등이 수행된다.
상기 제1 페이지 버퍼부(312)와 제2 페이지 버퍼부(332)는 각 플레인의 비트라인 쌍과 접속된 페이지 버퍼를 복수 개 포함한다. 상기 각 페이지 버퍼는 통상적으로 사용되는 페이지 버퍼가 사용되는바 별도의 설명은 생략하기로 한다.
상기 제1 및 제2 컬럼 디코더부(314, 334)는 컬럼 어드레스를 디코딩하고, 외부에서 입력되는 데이터를 각 페이지 버퍼부로 전달한다.
상기 컬럼 카운터(320)는 상기 각 컬럼 디코더부(314, 334)에서 출력되는 데이터를 기초로 페일 비트의 개수를 카운팅 한다. 통상적인 불휘발성 메모리 장치의 검증동작에 따르면, 프로그램 대상 셀이 검증전압 이상으로 프로그램된 경우 페이지 버퍼에 포함된 래치의 특정노드에 제1 데이터( 예를 들어 ‘1’)가 저장된다. 소거 대상 셀의 경우에는 초기화시에 저장된 제1 데이터가 그대로 유지된다. 프로그램 대상 셀이 면서도 프로그램되지 못한 셀의 경우 제2 데이터( 예를 들어 ‘0’)가 저장된다.
따라서 각 페이지 버퍼에 포함된 래치의 특정노드에 저장된 데이터가 모두 제1 데이터인 경우에는 프로그램 대상 셀이 모두 검증 전압이상으로 프로그램되었고, 모두 정상 셀인 것으로 판단한다. 그러나 제2 데이터가 저장된 셀이 있는 경우에는 프로그램 동작에도 불구하고 검증 전압이상으로 프로그램되지 않은 셀이 있다는 것으로 판단하고, 해당 셀은 페일 셀인 것으로 판단한다. 정상적인 프로그램 동작을 수행하였음에도 불구하고 이러한 페일 셀이 나타난 블록은 배드 블록 처리 대상이 된다.
상기 데이터 전송부(340)는 상기 플레인간의 데이터 전송을 담당한다. 이를 위해, 제1 데이터 전송신호(P1TOP2_Enable)에 응답하여, 제1 플레인(310)의 데이터를 제2 플레인(330)로 전송하는 제1 버퍼(B344)와, 제2 데이터 전송신호(P2TOP1_Enable)에 응답하여, 제2 플레인(330)의 데이터를 제1 플레인(310)로 전송하는 제2 버퍼(B342)를 포함한다.
상기 데이터 입력부(350)는 IO에서 입력되는 데이터를 플레인 어드레스(Plane Address)에 따라 상기 제1 플레인(310) 또는 제2 플레인(330)로 전송한다. 이를 위해, 상기 플레인 어드레스에 따라 외부 입력 데이터를 제1 플레인(310) 또는 제2 플레인(330)으로 분배하는 디먹스(352)를 포함한다. 또한, 입력인에이블신호(Input_enable)에 따라 상기 디먹스(352)의 출력을 버퍼링하여 제1 플레인(310) 또는 제2 플레인으로 전달하는 제1 및 제2 버퍼(B354, B356)을 포함한다.
상기 데이터 출력부(360)는 상기 각 플레인에서 전달되는 데이터를 플레인 어드레스(Plane Address)에 따라 IO로 전송한다. 이를 위해, 상기 플레인 어드레스에 따라 제1 플레인(310) 또는 제2 플레인(330)에서 전달되는 데이터를 선택하는 먹스(362)를 포함한다. 또한, 출력인에이블신호(Output_enable)에 따라 상기 먹스(362)의 출력을 버퍼링하여 IO로 전달하는 버퍼(B364)를 포함한다.
이와 같은 불휘발성 메모리 장치의 구성에 따라 제2 플레인의 페이지 버퍼부(332)에 저장된 데이터를 데이터 전송부(346)를 통하여 제1 플레인의 페이지 버퍼부(312)로 전송할 수 있다. 또한, 역으로 제1 플레인의 페이지 버퍼부(312)에 저장된 데이터를 데이터 전송부(346)를 통하여 제2 플레인의 페이지 버퍼부(332)로 전송할 수 있다.
도 4a 및 도 4b는 본원 발명의 실시예에 따른 프로그램 동작과정을 도시한 도면이다.
먼저 도 4a는 상기 설명한 재프로그램 방법중 첫 번째 방법(도 2의 280)을 적용한 경우의 프로그램 동작을 도시한 도면이다.
먼저 정상적인 프로그램 동작에 따라 제1 그룹의 데이터가 제1 플레인에 포함된 페이지에 프로그램된다. 프로그램 시작 명령어(80h), 컬럼 어드레스와 로우 어드레스, 제1 그룹의 데이터, 확인 명령어(10h)가 순차적으로 입력된 후, 레디비지바신호(RB#)가 로우레벨로 활성화 되어 실제 프로그램 동작이 수행된다. 한편 제1 및 제2 플레인 페이지 버퍼에는 제1 그룹의 데이터가 동일하게 저장된다.
상기 프로그램 동작 후 페일 발생이 확인 되면, 재프로그램 동작 시작 명령어(8Xh), 컬럼 어드레스와 로우 어드레스, 확인 명령어(10h)가 순차적으로 입력된 후, 레디비지바신호(RB#)가 로우레벨로 활성화 되어 재프로그램 동작이 수행된다. 상기 재프로그램 동작에서는 제2 플레인 페이지 버퍼에 저장된 제1 그룹의 데이터가 그대로 사용되므로, 별도의 데이터 입력 동작이 필요없다.
도 4b는 상기 설명한 재프로그램 방법중 두 번째 방법(도 2의 260, 270)을 적용한 경우의 프로그램 동작을 도시한 도면이다.
먼저 정상적인 프로그램 동작은 도 4a의 경우와 동일하게 수행된다.
상기 프로그램 동작 후 페일 발생이 확인 되면, 재프로그램 동작 시작 명령어(8Xh), 컬럼 어드레스와 로우 어드레스, 확인 명령어(10h)가 순차적으로 입력된 후, 레디비지바신호(RB#)가 로우레벨로 활성화 되어 데이터 전송동작(T1), 재프로그램 동작(T2)이 순차적으로 수행된다. 마찬가지로, 상기 재프로그램 동작에서는 제2 플레인 페이지 버퍼에 저장된 제1 그룹의 데이터가 그대로 사용되므로, 별도의 데이터 입력 동작이 필요없다. 다만, 제2 플레인 페이지 버퍼에 저장된 데이터가 제1 플레인 페이지 버퍼로 전송되는 동작이 수행된다.
도 1은 본원 발명에 적용되는 불휘발성 메모리 장치와 호스트와의 관계를 도시한 블록도이다.
도 2는 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 프로그램 방법을 도시한 순서도이다.
도 3은 본원 발명에 적용되는 불휘발성 메모리 장치를 도시한 블록도이다.
도 4a 및 도 4b는 본원 발명의 실시예에 따른 프로그램 동작과정을 도시한 도면이다.

Claims (9)

  1. 제1 및 제2 플레인의 페이지 버퍼부에 제1 그룹의 데이터가 저장되는 단계와,
    제1 플레인에 상기 제1 그룹의 데이터를 프로그램시키는 단계와,
    상기 프로그램 동작에 따라 페일 셀이 발생한 경우 상기 제2 플레인에 상기 제1 그룹의 데이터를 프로그램시키는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
  2. 제1항에 있어서, 상기 제1 및 제2 플레인의 페이지 버퍼부에 제1 그룹의 데이터가 저장되는 단계는 호스트의 데이터 버퍼에 저장된 제1 그룹의 데이터가 상기 제1 및 제2 플레인의 페이지 버퍼부에 각각 전송되는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
  3. 제1항에 있어서, 상기 제2 플레인에 상기 제1 그룹의 데이터를 프로그램시키는 단계는 상기 제2 플레인의 페이지 버퍼부에 저장된 제1 그룹의 데이터를 상기 제2 플레인에 포함된 페이지에 프로그램시키는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
  4. 제1항에 있어서, 상기 프로그램 동작에 따라 페일 셀이 발생한 경우 페일 셀 이 발생한 블록을 배드블록 테이블에 저장시키는 단계를 더 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
  5. 제1항에 있어서, 상기 제1 플레인에 상기 제1 그룹의 데이터를 프로그램시키는 단계를 수행하면서 호스트의 데이터 버퍼부를 리셋시키는 단계를 더 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
  6. 제1 및 제2 플레인의 페이지 버퍼부에 제1 그룹의 데이터가 저장되는 단계와,
    제1 플레인에 상기 제1 그룹의 데이터를 프로그램시키는 단계와,
    상기 프로그램 동작에 따라 페일 셀이 발생한 경우 상기 제2 플레인의 페이지 버퍼부에 저장된 제1 그룹의 데이터를 상기 제1 플레인의 페이지 버퍼부에 전송하는 단계와,
    상기 제1 플레인의 페이지 버퍼부에 전송된 데이터를 상기 제1 플레인에 프로그램시키는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
  7. 제6항에 있어서, 상기 제1 및 제2 플레인의 페이지 버퍼부에 제1 그룹의 데이터가 저장되는 단계는 호스트의 데이터 버퍼에 저장된 제1 그룹의 데이터가 상기 제1 및 제2 플레인의 페이지 버퍼부에 각각 전송되는 단계를 포함하는 것을 특징으 로 하는 불휘발성 메모리 장치의 프로그램 방법.
  8. 제6항에 있어서, 상기 프로그램 동작에 따라 페일 셀이 발생한 경우 페일 셀이 발생한 블록을 배드블록 테이블에 저장시키는 단계를 더 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
  9. 제6항에 있어서, 상기 제1 플레인에 상기 제1 그룹의 데이터를 프로그램시키는 단계를 수행하면서 호스트의 데이터 버퍼부를 리셋시키는 단계를 더 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
KR1020080048624A 2008-05-26 2008-05-26 불휘발성 메모리 장치의 프로그램 방법 KR101081879B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080048624A KR101081879B1 (ko) 2008-05-26 2008-05-26 불휘발성 메모리 장치의 프로그램 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080048624A KR101081879B1 (ko) 2008-05-26 2008-05-26 불휘발성 메모리 장치의 프로그램 방법

Publications (2)

Publication Number Publication Date
KR20090122686A true KR20090122686A (ko) 2009-12-01
KR101081879B1 KR101081879B1 (ko) 2011-11-09

Family

ID=41685136

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080048624A KR101081879B1 (ko) 2008-05-26 2008-05-26 불휘발성 메모리 장치의 프로그램 방법

Country Status (1)

Country Link
KR (1) KR101081879B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8369163B2 (en) 2009-12-24 2013-02-05 SK Hynix Inc. Memory device for reducing programming time

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100536492B1 (ko) 2004-06-23 2005-12-14 주식회사 테라반도체 래치가 공유되는 페이지-버퍼를 구비한 플래쉬 메모리

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8369163B2 (en) 2009-12-24 2013-02-05 SK Hynix Inc. Memory device for reducing programming time

Also Published As

Publication number Publication date
KR101081879B1 (ko) 2011-11-09

Similar Documents

Publication Publication Date Title
KR100897591B1 (ko) 비-휘발성 메모리에 대해 신뢰성이 높은 데이터 복사작동을 위한 신규 방법 및 구조
US6868007B2 (en) Semiconductor memory system with a data copying function and a data copy method for the same
JP4455524B2 (ja) 複数のストリングを使用して状態情報を保存する方法及び不揮発性保存装置
JP5021220B2 (ja) 不揮発性メモリ装置及びそのマルチページコピーバック方法
US10566060B2 (en) Memory device and program/erase method therefor
KR101950758B1 (ko) 반도체 장치
CN101246738A (zh) 具有备份电路的存储系统及编程方法
KR20030068202A (ko) 비휘발성 메모리의 효율적인 데이터 검증 동작을 위한구조 및 방법
KR100967008B1 (ko) 불휘발성 메모리 장치 및 그 동작 방법
US7543104B2 (en) Non-volatile semiconductor device for use in memory card and memory system
US20100306579A1 (en) Nonvolatile memory device and method of programming the same
US7872941B2 (en) Nonvolatile memory device and method of operating the same
US8275934B2 (en) Nonvolatile memory device and cache read method using the same
KR100953044B1 (ko) 불휘발성 메모리 장치의 프로그램 방법
KR100837273B1 (ko) 플래시 메모리 장치
CN103650055B (zh) 记录数据的方法、存储器、和在存储器中进行记录的系统
US8085593B2 (en) Method of inputting address in nonvolatile memory device and method of operating the nonvolatile memory device
JP5731622B2 (ja) フラッシュメモリ、バッドブロックの管理方法および管理プログラム
KR101081879B1 (ko) 불휘발성 메모리 장치의 프로그램 방법
KR20100013962A (ko) 불휘발성 메모리 장치의 프로그램 방법
JP5284737B2 (ja) 不揮発性半導体記憶装置とそのフェイルビット数計数方法
KR100960478B1 (ko) 불휘발성 메모리 장치의 듀얼 플레인 카피백 방법
JP5207434B2 (ja) メモリシステム
JP2014006811A (ja) 不揮発性半導体記憶装置
US8886989B2 (en) Memory device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee