JP5021220B2 - 不揮発性メモリ装置及びそのマルチページコピーバック方法 - Google Patents

Description

本発明は不揮発性メモリ装置に係り、さらに具体的には不揮発性メモリ装置のためのマルチページコピーバック方法に関する。

半導体メモリ装置はデータを記憶しておき、必要時に読み出し可能な記憶装置である。半導体メモリ装置は大きくＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）とＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）に区別される。ＲＡＭは電源が切れれば記憶されたデータが消滅するいわゆる揮発性メモリである。ＲＡＭにはＤＲＡＭ（Ｄｙｎａｍｉｃ ＲＡＭ）とＳＲＡＭ（Ｓｔａｔｉｃ ＲＡＭ）などがある。ＲＯＭは電源が切れても記憶されたデータが消滅しない不揮発性メモリである。ＲＯＭにはＰＲＯＭ（Ｐｒｏｇｒａｍｍａｂｌｅｒｏｍ ＲＯＭ）、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ ＰＲＯＭ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ ＥＰＲＯＭ）、フラッシュメモリなどがある。不揮発性メモリの中でもフラッシュメモリはセルのデータを電気的に一括消去する機能を有しているので、コンピュータ及びメモリカードなどに広く用いられている。

フラッシュメモリはセルとビットラインの連結状態によってＮＯＲ型とＮＡＮＤ型に区別される。ＮＯＲ型フラッシュメモリは１つのビットラインに２つ以上のセルトランジスタが並列で連結された形態であり、チャンネルホットエレクトロン（ｃｈａｎｎｅｌ ｈｏｔ ｅｌｅｃｔｒｏｎ）方式を用いてデータを記憶して、Ｆ−Ｎトンネリング（Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ ｔｕｎｎｅｌｉｎｇ）方式を用いてデータを消去する。そして、ＮＡＮＤ型フラッシュメモリは１つのビットラインに２つ以上のセルトランジスタが直列で連結された形態であり、Ｆ−Ｎトンネリング方式を用いてデータを記憶及び消去する。一般的に、ＮＯＲ型フラッシュメモリは電流消費が大きくて高集積化には不利であるが、高速化に容易に対処することができる長所があり、ＮＡＮＤ型フラッシュメモリはＮＯＲ型フラッシュメモリに比べて少ないセル電流を用いるので、高集積化に有利な長所がある。ＮＡＮＤ型フラッシュメモリの消去及びプログラム方法は特許文献１及び２に各々記載されている。

一方、ＮＡＮＤフラッシュメモリ装置はページコピーバック動作（ｐａｇｅ ｃｏｐｙ−ｂａｃｋ ｏｐｅｒａｔｉｏｎ）を支援する。ページコピーバック動作とは、外部へデータを出力せず、１ページ（またはソースページ）に記憶されたデータを他のページ（または目標ページ）へ移すことを言う。例えば、フラッシュメモリ装置にデータを書き込む途中バッドブロック（Ｂａｄ Ｂｌｏｃｋ）が発生するようになれば、該当のブロックをバッドブロックとしてマーキングして使わなくなる。そして、以前まで順調に記憶されたデータを読み出して他のブロックに記憶するようになる。この際、ＮＡＮＤフラッシュメモリ装置で支援するページコピーバック動作を実行するようになれば、データの移動にかかる時間が減るようになる。

ページコピーバック動作を実行するＮＡＮＤ型フラッシュメモリの一例は特許文献３に記載されている。特許文献３の記載によると、ＮＡＮＤ型フラッシュメモリがページコピーバック動作を実行するためにはデュアルレジスタ構造を有する複雑な形態のページバッファを要する。このように複雑な形態のページバッファは制御が複雑であるだけでなく、費用が増加する短所がある。特に、前記のようなコピーバック方式を複数個のページデータに対するコピーバック動作にそのまま適用する場合には、その制御及び構造が一層複雑になる。
米国特許第５，４７３，５６３号 米国特許第５，６９６，７１７号 米国特許第６，６７１，２０４号

本発明の目的は、上述の問題点を解決するために提案されたものであり、簡単な回路構成を有して高速のコピーバック動作が実行できる装置及び方法を提供することにある。

本発明の目的は、複数個のページデータに対するマルチページコピーバック動作を高速で実行できる装置及び方法を提供することにある。

本発明の他の目的は、複数個のコピーバックデータの位置及び個数に対する制約を受けず、マルチページコピーバック動作が実行できる装置及び方法を提供することにある。

上述の本発明の目的を達成するために本発明の特徴によると、不揮発性メモリ装置は、データを記憶する複数個のマットと、前記複数個のマットに対応してデータの書き込み及び読み出しを実行する複数個のページバッファと、少なくとも一つ以上のマットから読み出されたコピーバックデータを記憶する複数個のバッファと、前記複数個のページバッファが前記コピーバックデータを前記複数個のバッファから対応する前記複数個のマットに同時にプログラムするように制御する制御部とを含むことを特徴とする。

上述の本発明の目的を達成するために本発明の特徴によると、不揮発性メモリ装置のマルチページコピーバック方法は、少なくとも一つ以上のマットからコピーバックデータを読み出す段階と、前記読み出されたコピーバックデータを複数個のバッファに記憶する段階と、前記複数個のバッファに記憶されている前記コピーバックデータを複数個のページバッファに連続して提供する段階と、前記複数個のページバッファに提供された前記コピーバックデータを対応する複数個のマットに同時にプログラムする段階とを含むことを特徴とする。

上述の本発明の目的を達成するために本発明の特徴によると、不揮発性メモリ装置は、複数個のページバッファと、複数個のバッファとを含み、前記複数個のページバッファは対応する複数個のマットから読み出されたコピーバックデータを記憶して、前記複数個のバッファは前記複数個のページバッファから前記コピーバックデータを受け入れて一時記憶して、前記複数個のバッファは前記コピーバックデータを前記複数個のページバッファに連続して提供して、前記複数個のページバッファは前記複数個のページバッファから提供された前記コピーバックデータを前記複数個のマットに同時にプログラムすることを特徴とする。

本発明によると、簡単な回路構成を有していても複数個のページに対するコピーバックを同時に実行できるようになる。特に、本発明によるマルチページコピーバック方法は、コピーバックデータの位置及び個数に対する制約を受けず、複数個のコピーバックデータに対するプログラムを同時に実行するので、コピーバックされるページの個数が増加するほどコピーバックにかかる全体の時間が顕著に減るようになる。

以下、本発明による実施形態を添付の図を参照して詳細に説明する。

本発明の不揮発性メモリ装置は、１つまたはそれ以上のマットから読み出された複数個のコピーバックデータを複数個のバッファに順に記憶した後、バッファに記憶されたデータを互いに異なるマットに同時にプログラムする方式のマルチページコピーバックを実行する。この際、複数個のコピーバックデータはマットの位置及び各マットから読み出されたコピーバックデータの個数に制限を受けずに読み出されることができ、読み出された複数個のコピーバックデータは複数個のマットに同時にプログラムされる。したがって、マットあたりコピーされるデータの位置及び個数に制限されず、コピーバックデータに対するプログラム時間が減るようになる。

図１は本発明の望ましい実施形態による不揮発性メモリ装置の概略的な構成を示すブロック図である。図１には本発明による不揮発性メモリ装置の一例として、ランダムアクセスが可能なバッファメモリ１７０を内蔵したフラッシュメモリ装置１００の構成が示している。

図１を参照すると、本発明によるフラッシュメモリ装置１００は大きくフラッシュメモリ１５０、バッファメモリ１７０、及びこれらメモリ１５０、１７０のデータ入出力を制御する制御部１１０で構成される。ここで、フラッシュメモリ１５０、バッファメモリ１７０、及び制御部１１０は各々が個別的な素子で構成されることもでき、単一素子内に全部具備されることもできる。

フラッシュメモリ装置１００はバスを通じてホスト（図示しない）と連結される。フラッシュメモリ装置１００は制御部１１０を通じてホストとのインターフェースを実行する。フラッシュメモリ装置１００は制御部１１０の制御に応じてデータをフラッシュメモリ１５０に入力するか、フラッシュメモリ１５０に記憶されたデータを出力する。

本発明に用いられるフラッシュメモリ１５０はコピーバック機能を支援するＮＡＮＤタイプのフラッシュメモリで構成される。フラッシュメモリ１５０内には各々が同一のメモリセルアレイ構造を有する複数個のマット１５１、１５３と、各々のマットに対するデータ入出力を実行する複数個のページバッファ１５５、１５７とが含まれる。ページバッファ１５５、１５７の個数はフラッシュメモリ１５０内に具備されたマット１５１、１５３の個数と同一である。この分野に対する通常の知識を持った者には周知のように、各々のページバッファ１５５、１５７内部には各々のマット１５１、１５３に書き込まれるデータと読み出されるデータとをラッチするラッチ回路が具備されている。本発明の場合、前記ページバッファ１５５、１５７は基本的なデータ感知及び書き込み動作を実行することができる程度の単純な構成だけ有してもよい。後述するが、本発明では特殊な構造のページバッファ１５５、１５７を使用しなくても、フラッシュメモリ装置１００の内部に具備されたバッファメモリ１７０を利用して複数個のページに対するコピーバックを同時に実行することができる。したがって、前記ページバッファ１５５、１５７は単純な形態（例えば、単一ラッチ構造）を有してもマルチページコピーバック機能を支援できるようになる。したがって、回路の構造が簡単になり、製造単価か低くなる。そして、前記ページバッファ１５５、１５７の各々は制御部１１０の制御に応答して、対応するマット１５１、１５３にデータを同時にプログラムすることができるマルチページプログラム機能を提供する。このために前記マット１５１、１５３は各々が別途のＸデコーダを具備することもでき、複数個のマットが一つのＸデコーダを共有することもできる。

一般的に、フラッシュメモリ１５０はＲＡＭに比べてデータを読み出して書き込む時間が長く、ランダムアクセスが不可能な問題を有している。このような問題を解決するため、本発明によるフラッシュメモリ装置１００はバッファメモリ１７０を利用してフラッシュメモリ１５０がデータを読み出して書き込む時間を向上させる。バッファメモリ１７０はランダムアクセスが可能なメモリ（例えば、ＤＲＡＭやＳＲＡＭ）で構成される。バッファメモリ１７０にはフラッシュメモリ１５０に含まれたマット１５１、１５３の個数と同一の個数のバッファ１７５、１７７が具備され、各々のバッファ１７５、１７７は少なくとも１ページ以上のメモリ容量を有する。フラッシュメモリ１５０内にＮ個のマットが具備された場合、バッファメモリ１７０にはＮ個のバッファが具備される。この場合、Ｎ個のページに対するプログラム動作が同時に実行されることができ、Ｎ個のページに対するコピーバック動作が同時に実行されることができる。

ランダムアクセスが可能なバッファメモリ１７０を具備したフラッシュメモリ装置１００は、ホストから伝送されたデータを直接フラッシュメモリ１５０に記憶せず、ランダムアクセスが可能なバッファメモリ１７０にまず記憶する。そして、バッファメモリ１７０に記憶されたデータをフラッシュメモリ１５０に記憶する。同様に、フラッシュメモリ１５０に記憶されたデータを読み出す場合、フラッシュメモリ１５０から読み出されたデータを直接ホストに伝送せず、バッファメモリ１７０にまず記憶した後、バッファメモリ１７０に記憶されたデータをホストに伝送する。このようなフラッシュメモリ１５０とバッファメモリ１７０との間のデータ入出力関係はノーマルデータだけでなく、コピーバックデータの場合にも同様に適用される。

特に、本発明によるフラッシュメモリ装置１００のコピーバック動作では、第１マット１５１から読み出されたデータが必ず第１バッファ１７５に記憶されるのではなく、第１バッファ１７５及び第２バッファ１７７のうちいずれか１つに記憶されることができる。同様に、第２マット１５３から読み出されたデータも必ず第２バッファ１７７に記憶されるのではなく、第１バッファ１７５及び第２バッファ１７７のうちいずれか１つに記憶されることができる。すなわち、本発明によるフラッシュメモリ装置１００はマルチページコピーバック動作の際、１つまたはそれ以上のマット１５１、１５３から読み出された複数個のコピーバックデータを複数個のバッファ１７５、１７７に順に記憶した後、バッファ１７５、１７７に記憶されたデータを互いに異なるマット１５１、１５３に同時にプログラムする。この際、複数個コピーバックデータはマット１５１、１５３の位置及び各マットから読み出されるコピーバックデータの個数に制限されず、読み出し可能であり、読み出された複数個のコピーバックデータは複数個のページバッファ１５５、１５７を通じて複数個のマット１５１、１５３に同時に書き込まれる。この場合、第１バッファ１７５に記憶されたコピーバックデータは第１マット１５１に書き込まれ、第２バッファ１７７に記憶されたコピーバックデータは第３マット１５３に各々書き込まれる。もし、第１バッファ１７５及び第２バッファ１７７に記憶されたコピーバックデータが全部第１マット１５１から読み出されたコピーバックデータの場合、前記コピーバックデータは互いに重複されない複数個のマット１５１、１５３に同時に書き込まれる。そして、第１バッファ１７５及び第２バッファ１７７に記憶されたコピーバックデータが各々第１マット１５１及び第２マット１５３から読み出されたコピーバックデータの場合にも、前記コピーバックデータは互いに重複されない複数個のマット１５１、１５３に同時に書き込まれる。

本発明では説明の便宜のために、２つのマット１５１、１５３と２つのバッファ１７５、１７７とが具備された場合のマルチページコピーバックについて説明しているが、これは一例に過ぎず、Ｎ個のマットとＮ個のバッファとが具備された不揮発性メモリ装置にも本発明によるマルチページコピーバック方式がそのまま適用できる。また、本発明による複数個のページに対するデータの読み出し及び再書き込み動作は、コピーバック動作だけでなく、読み出されたデータの内容を部分的に補正して再び書き込む場合にも適用されることができる。本発明によるフラッシュメモリ装置１００のマルチページコピーバック方法をより具体的に説明すれば、次の通りになる。

図２及び図３は本発明の望ましい実施形態によるマルチページコピーバック方法を示す図である。図２には１つのマットから複数個のコピーバックデータを読み出してコピーバックを実行する場合が示されており、図３には各々のマットからコピーバックデータを読み出してコピーバックを実行する場合が各々示されている。

まず、図２を参照すると、フラッシュメモリ１５０に含まれた複数個のマット１５１、１５３のうちいずれか一つのマット１５３に複数個のエラーが発生した場合、まずページバッファ１５７を通じてエラーが発生したページから１番目のコピーバックデータを読み出す（矢印１参照、ｔＲの時間がかかる）。この際読み出されるコピーバックデータは１ページのデータ大きさ（例えば、２Ｋ Ｂｙｔｅ）を有する。ページバッファ１５７から読み出された１番目のコピーバックデータは複数個のバッファ１７５、１７７のうち１番目のバッファ１７５に記憶される（矢印２参照、ｔＴの時間がかかる）。そしてから、前記ページバッファ１５７を通じてエラーが発生したページから２番目のコピーバックデータが読み出される（矢印３参照、ｔＲの時間がかかる）。ページバッファ１５７から読み出された２番目のコピーバックデータは複数個のバッファ１７５、１７７のうち２番目のバッファ１７５に順に記憶される（矢印４参照、ｔＴの時間がかかる）。第１及び第２バッファ１７５、１７７にコピーバックデータが全部記憶されてからは、第１バッファ１７５に記憶された１番目のコピーバックデータは第１ページバッファ１５５にローディングされ（矢印５参照、ｔＴの時間がかかる）、第２バッファ１７７に記憶された１番目のコピーバックデータは第２ページバッファ１５７に各々ローディングされる（矢印６参照、ｔＴの時間がかかる）。そして、各々のコピーバックデータは第１及び第２ページバッファ１５５、１５７を通じて第１及び第２マット１５１、１５３の新しいターゲットページに同時にプログラムされる（矢印７参照、ページの個数に関係なしに総ｔＰＲＯＧの時間がかかる）。このようなフラッシュメモリ１５０とバッファメモリ１７０との間で内部的に実行されるコピーバックデータの読み出し及び書き込み動作は制御部１１０の制御によって実行される。フラッシュメモリ１５０のエラーが発生されたページと、コピーバックデータが移動されたターゲットページのアドレスなどはＦＴＬ（ｆｌａｓｈ ｔｒａｎｓｌａｔｉｏｎ ｌａｙｅｒ）によって管理される。

続いて、図３を参照すると、フラッシュメモリ１５０に含まれた各々のマット１５１、１５３にエラーが発生した場合、まず第１ページバッファ１５５を通じて第１マット１５１から１番目のコピーバックデータが読み出される（矢印１参照、ｔＲの時間がかかる）。第１マット１５１から読み出された１番目のコピーバックデータは複数個のバッファ１７５、１７７のうち１番目のバッファ１７５に記憶される（矢印２参照、ｔＴの時間がかかる）。そしてから、第２ページバッファ１５７を通じて第２マット１５３から２番目のコピーバックデータが読み出される（矢印３参照、ｔＲの時間がかかる）。第２マット１５３から読み出された２番目のコピーバックデータは複数個のバッファ１７５、１７７のうち２番目のバッファ１７５に記憶される（矢印４参照、ｔＴの時間がかかる）。第１及び第２バッファ１７５、１７７にコピーバックデータが全部記憶されてからは、第１バッファ１７５に記憶された１番目のコピーバックデータは第１ページバッファ１５５にローディングされ（矢印５参照、ｔＴの時間がかかる）、第２バッファ１７７に記憶された１番目のコピーバックデータは第２ページバッファ１５７に各々ローディングされる（矢印６参照、ｔＴの時間がかかる）。そして、各々のページバッファ１５５、１５７にコピーバックデータが全部ローディングされてからは、第１及び第２ページバッファ１５５、１５７は自己にローディングされたコピーバックデータを第１及び第２マット１５１、１５３に同時にプログラムする（矢印７参照、ページの個数に関係なく総ｔＰＲＯＧの時間がかかる）。フラッシュメモリ１５０とバッファメモリ１７０との間で内部的に実行されるコピーバックデータの読み出し及び書き込み動作も制御部１１０の制御によって実行される。マットに発生したエラーは制御部１１０の内部に具備されたＥＣＣ回路またはフラッシュメモリ１５０の内部に具備されたベリファイ回路（図示しない）などを通じて検出される。

上述の本発明によるフラッシュメモリ装置１００のマルチページコピーバック方法と従来のコピーバック方法でかかるコピーバック時間を比較すると、次の通りになる。

図４は従来のコピーバック方法で必要とする複数個のページに対するコピーバック時間を示す図であり、図５は本発明で必要とする複数個のページに対するコピーバック時間を示す図である。

まず、図４を参照すると、従来の不揮発性メモリ装置では複数個のページに対するコピーバックを実行する場合、１つのページに対するコピーバックが全部完了した後、次のページに対するコピーバック動作を実行する。例えば、１つのページに該当するコピーバックデータを読み出して（ｔＲの時間がかかる）バッファに記憶した後（ｔＴの時間がかかる）、これをページバッファにローディングする（ｔＴの時間がかかる）。そして、ページバッファにローディングされたデータを該当のマット（またはメモリセルアレイ）に記憶する（各々のページ別にｔＰＲＯＧの時間がかかる）。この場合、１つのページをコピーバックするのにかかる時間はｔＲ＋２ｔＴ＋ｔＰＲＯＧであり、Ｎ個のページをコピーバックするにはＮｘ（ｔＲ＋２ｔＴ＋ｔＰＲＯＧ）の時間がかかる。すなわち、従来のコピーバック方式によると、ページの個数に比例してコピーバックにかかる時間が増加するようになる。

一方、図５に示したように、本発明によるフラッシュメモリ装置１００のマルチページコピーバック方法は、１つのページに対するコピーバック動作が全部完了するまで次のページに対するコピーバック動作を待機させず、複数個のページに対するコピーバック動作を同時に実行する。

例えば、本発明によるマルチページコピーバック方法では、１つまたはそれ以上のマットから読み出された複数個のコピーバックデータを複数個のバッファに順に記憶する。そして、バッファに記憶されたデータを互いに異なるマットに同時にプログラムする。この際、複数個のコピーバックデータはマットの位置及び各マットから読み出されるコピーバックデータの個数に制限を受けず、読み出すことができ、読み出された複数個のコピーバックデータは複数個のマットに同時にプログラムされる。その結果、コピーバック動作で最大の時間がかかるプログラム時間ｔＰＲＯＧが顕著に減るようになり、コピーバックにかかる全体の時間は減るようになる。本発明によるマルチページコピーバックにかかる時間は、Ｎ個のページに対するコピーバックを実行する場合、Ｎｘ（ｔＲ＋２ｔＴ）＋ｔＰＲＯＧの時間がかかる。本発明によるコピーバック時間の節減効果は同時にプログラムできるページの個数が増加するほど一層大きくなる。

以上、本発明による回路の構成及び動作を上述の説明及び図によって示したが、これは例をあげて説明したに過ぎず、本発明の技術的思想を逸脱しない範囲内で多様な変化及び変更が可能であることは勿論である。例えば、上記では複数個のページに対するコピーバック方法について説明したが、コピーバックはもちろん複数個のページデータの内容を一部変更した後、再び書き込む場合にも本発明の特徴がそのまま適用できる。

一方、図面と明細書の記述において、特定の用語が使用されたが、これはただ本発明を説明するための目的として使用されたものであり、意味の限定や特許請求の範囲に記載した本発明の範囲を制限するために使用したものではない。したがって、本技術分野の通常の知識を持った者であれば、今後、多様な変形及び均等な他の実施形態が可能であることが分かるであろう。したがって、本発明の真の技術的保護範囲は特許請求の範囲の技術的思想によって決められるべきである。

また、本発明はコンピュータで読み出せる記録媒体にコンピュータが読み出せるコードとして実現することが可能である。コンピュータが読み出せる記録媒体はコンピュータシステムによって読み出されるデータが記憶されるすべての種類の記録装置を含む。コンピュータが読み出せる記録媒体の例としては、ＲＯＭ、ＲＡＭ、ＣＤ−ＲＯＭ、磁気テープ、フロッピー（登録商標）ディスク、光データ記憶装置などがあり、またキャリアウエーブ（例えばインターネットを通じた伝送）の形態で実現されることも含む。またコンピュータが読み出せる記録媒体はネットワークで連結されたコンピュータシステムに分散して、分散方式でコンピュータが読み出せるコードに記憶されて実行できる。

本発明の望ましい実施形態による不揮発性メモリ装置の概略的な構成を示すブロック図である。 本発明の望ましい実施形態によるマルチページコピーバック方法を示す図である。 本発明の望ましい実施形態によるマルチページコピーバック方法を示す図である。 従来のコピーバック方法で必要とする複数個のページに対するコピーバック時間を示す図である。 本発明で必要とする複数個のページに対するコピーバック時間を示す図である。

符号の説明

１００ 不揮発性メモリ装置
１１０ 制御部
１５０ フラッシュメモリ
１７０ バッファメモリ

Claims (20)

1. データを記憶する複数個のマットと、
   前記複数個のマットに対応してデータの書き込み及び読み出しを実行する複数個のページバッファと、
   少なくとも一つ以上のマットから読み出されたコピーバックデータを記憶する複数個のバッファと、
   前記複数個のページバッファが前記コピーバックデータを前記複数個のバッファから対応する前記複数個のマットに同時にプログラムするように、前記複数個のページバッファを制御する制御部とを含み、
   前記各バッファに記憶されたコピーバックデータを、各バッファと対応する一つのページバッファを経由して、対応する一つのマットに対して前記コピーバックデータをプログラムする構成を備え、
   前記バッファと前記ページバッファとの間は、互いに一対マットの総数の関係となるように電気的にマルチ接続される
   ことを特徴とする不揮発性メモリ装置。
2. 前記複数個のページバッファは前記複数個のマットから前記コピーバックデータをランダムに読み出す
   ことを特徴とする請求項１に記載の不揮発性メモリ装置。
3. 前記複数個のページバッファは同一のマットの互いに異なるページから前記コピーバックデータを読み出す場合に、
   エラーが発生したページから１ページのデータ大きさの１番目のコピーバックデータを読み出して１番目のバッファに記憶した後、エラーが発生したページから２番目のコピーバックデータを読み出し、２番目のバッファに順に記憶する
   ことを特徴とする請求項１に記載の不揮発性メモリ装置。
4. 前記複数個のページバッファは互いに異なる２つ以上のマットから前記コピーバックデータを読み出す
   ことを特徴とする請求項１に記載の不揮発性メモリ装置。
5. 前記マットと同一の個数の前記ページバッファを具備する
   ことを特徴とする請求項１に記載の不揮発性メモリ装置。
6. 前記ページバッファは少なくとも１ページ以上のデータ記憶空間を有する
   ことを特徴とする請求項１に記載の不揮発性メモリ装置。
7. 前記各々のコピーバックデータは１ページのデータサイズを有する
   ことを特徴とする請求項１に記載の不揮発性メモリ装置。
8. 少なくとも一つ以上のマットからコピーバックデータを読み出す段階と、
   前記読み出されたコピーバックデータを複数個のバッファに記憶する段階と、
   前記複数個のバッファに記憶されている前記コピーバックデータを複数個のページバッファに連続して提供する段階と、
   前記複数個のページバッファに提供された前記コピーバックデータを対応する複数個のマットに同時にプログラムする段階とを含み、
   前記各バッファに記憶されたコピーバックデータを、各バッファと対応する一つのページバッファを経由して、対応する一つのマットに対して前記コピーバックデータをプログラムする構成を備え、
   前記バッファと前記ページバッファとの間は、互いに一対マットの総数の関係となるように電気的にマルチ接続される
   ことを特徴とする不揮発性メモリ装置のマルチページコピーバック方法。
9. 前記読み出し段階は前記少なくとも１つのマットから前記コピーバックデータをランダムに読み出す
   ことを特徴とする請求項８に記載の不揮発性メモリ装置のマルチページコピーバック方法。
10. 前記読み出し段階は前記少なくとも１つのマットの互いに異なるページから前記コピーバックデータを読み出す
    ことを特徴とする請求項８に記載の不揮発性メモリ装置のマルチページコピーバック方法。
11. 前記読み出し段階は互いに異なる２つ以上のマットから前記コピーバックデータを読み出す
    ことを特徴とする請求項８に記載の不揮発性メモリ装置のマルチページコピーバック方
    法。
12. 前記複数個のページバッファと前記複数個のマットの個数は同一である
    ことを特徴とする請求項８に記載の揮発性メモリ装置のマルチページコピーバック方法。
13. 前記各々のバッファは少なくとも１ページのデータ記憶空間を有する
    ことを特徴とする請求項８に記載の不揮発性メモリ装置のマルチページコピーバック方法。
14. 前記読み出し段階は１ページのデータサイズを有する前記コピーバックデータを読み出す
    ことを特徴とする請求項８に記載の不揮発性メモリ装置のマルチページコピーバック方法。
15. 複数個のページバッファと、
    複数個のバッファとを含み、
    前記複数個のページバッファは対応する複数個のマットから読み出されたコピーバックデータを記憶して、
    前記複数個のバッファは前記複数個のページバッファから前記コピーバックデータを受け入れて一時記憶して、
    前記複数個のバッファは前記コピーバックデータを前記複数個のページバッファに連続して提供して、
    前記複数個のページバッファは前記複数個のバッファから提供された前記コピーバックデータを前記複数個のマットに同時にプログラムし、
    前記各バッファに記憶されたコピーバックデータを、各バッファと対応する一つのページバッファを経由して、対応する一つのマットに対して前記コピーバックデータをプログラムする構成を備え、
    前記バッファと前記ページバッファとの間は、互いに一対マットの総数の関係となるように電気的にマルチ接続される
    ことを特徴とする不揮発性メモリ装置。
16. 前記複数個のページバッファは前記少なくとも一つのマットから前記コピーバックデータをランダムに読み出す
    ことを特徴とする請求項１５に記載の不揮発性メモリ装置。
17. 前記コピーバックデータは少なくとも１ページのデータサイズを有する
    ことを特徴とする請求項１５に記載の不揮発性メモリ装置。
18. 前記複数個のページバッファは同一のマットの互いに異なるページから前記コピーバックデータを読み出す場合に、
    エラーが発生したページから１ページのデータ大きさの１番目のコピーバックデータを読み出して１番目のバッファに記憶した後、エラーが発生したページから２番目のコピーバックデータを読み出し、２番目のバッファに順に記憶する
    ことを特徴とする請求項１５に記載の不揮発性メモリ装置。
19. 前記複数個のページバッファは互いに異なる２つ以上のマットから前記コピーバックデータを読み出す
    ことを特徴とする請求項１５に記載の不揮発性メモリ装置。
20. 前記ページバッファは前記複数個のマットと同一の個数を有する
    ことを特徴とする請求項１５に記載の不揮発性メモリ装置。