KR0172366B1 - 불휘발성 반도체 메모리 장치의 독출 및 프로그램 방법과 그 회로 - Google Patents

불휘발성 반도체 메모리 장치의 독출 및 프로그램 방법과 그 회로 Download PDF

Info

Publication number
KR0172366B1
KR0172366B1 KR1019950040639A KR19950040639A KR0172366B1 KR 0172366 B1 KR0172366 B1 KR 0172366B1 KR 1019950040639 A KR1019950040639 A KR 1019950040639A KR 19950040639 A KR19950040639 A KR 19950040639A KR 0172366 B1 KR0172366 B1 KR 0172366B1
Authority
KR
South Korea
Prior art keywords
data
row
memory
reading
page
Prior art date
Application number
KR1019950040639A
Other languages
English (en)
Other versions
KR970029868A (ko
Inventor
김진기
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950040639A priority Critical patent/KR0172366B1/ko
Priority to DE19646216A priority patent/DE19646216C2/de
Priority to US08/744,437 priority patent/US5996041A/en
Priority to IT96MI002323A priority patent/IT1286092B1/it
Priority to JP29900596A priority patent/JP3647996B2/ja
Priority to TW085115921A priority patent/TW347537B/zh
Publication of KR970029868A publication Critical patent/KR970029868A/ko
Application granted granted Critical
Publication of KR0172366B1 publication Critical patent/KR0172366B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits

Landscapes

  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)

Abstract

1. 청구 범위에 기재된 발명이 속한 기술분야: 불휘발성 반도체 메모리 장치의 독출 및 프로그램 방법과 그 회로
2. 발명이 해결하려고 하는 기술적 과제: 불휘발성 반도체 메모리의 메모리 셀에 저장된 데이터를 임의의 행에서 다른행으로 페이지 복사하고 이를 독출하는 경우에, 원래의 데이터의 논리상태를 반전시킴없이 독출할 수 있는 회로 및 방법을 제공한다.
3. 발명의 해결방법의 요지: 전기적으로 소거 및 프로그램이 가능한 NAND셀형 플래쉬 메모리 장치는, 메인 셀 어레이가 로우 및 컬럼의 매트릭스로 구성되며, 데이터 리드시에 한 행의 셀 데이터를 일괄적으로 판독하고 일시 저장하며 프로그램시에 입력 데이터를 저장하는 데이터 판독저장수단을 가지며, 임의의 행 데이터를 다른 임의의 행으로 이동하는 경우에 상기 데이터 판독저장수단에 저장된 데이터를 외부로의 출력없이 반전하여 저장하고 이를 외부로 독출시 다시 반전시켜 출력하는 수단을 가짐을 특징으로 한다.
4. 발명의 중요한 용도: 반도체 메모리의 페이지 복사에 적합하게 사용된다.

Description

불휘발성 반도체 메모리 장치의 독출 및 프로그램 방법과 그 회로
제1도는 종래기술의 페이지 복사를 설명하기 위해 제시된 블록도.
제2도는 제1도에 따른 페이지 복사에 관련된 동작 타이밍도.
제3도는 또다른 종래기술의 페이지 복사를 설명하기 위해 제시된 블록도.
제4도는 본 발명에 따른 페이지 복사를 설명하기 위해 제시된 블록도.
제5도는 본 발명에 적용되는 페이지 버퍼의 세부회로도.
제6도는 제5도에 따른 페이지 버퍼의 독출 타이밍도.
제7도는 제5도에 따른 페이지 버퍼의 프로그램 타이밍도.
제8도는 본 발명에 따른 노말 프로그램된 페이지에서의 복사 프로그램을 설명하기 위해 제시된 블록도.
제9도는 본 발명에 따른 페이지 복사 프로그램된 페이지에서의 복사 프로그램을 설명하기 위해 제시된 블록도.
제10도는 본 발명에 따른 노말 프로그램된 페이지의 독출 동작도.
제11도는 본 발명에 따른 페이지복사 프로그램된 페이지의 독출 동작도.
제12도는 본 발명에 적용되는 노말 페이지프로그램시 외부입력 동작타이밍도.
제13도는 본 발명에 따른 페이지복사 프로그램시 외부입력 동작타이밍도.
본 발명은 전기적으로 소거 및 프로그램이 가능한 불휘발성 반도체 메모리장치에 관한 것으로 특히, 낸드타입 플래쉬 메모리의 독출 및 프로그램 방법과 그에 따른 회로에 관한 것이다.
최근에 불휘발성 반도체 메모리는 고밀도로 집적되는 추세에 있고 동시에 그 성능 및 동작 속도 또한 향상되고 있는 실정이다. 통상적으로, EEPROM등과 같은 불휘발성 반도체 메모리는 플로우팅 게이트, 제어케이트, 소스 및 드레인을 가지는 모오스 트랜지스터를 메모리셀로서 사용하고 있다. 다수의 메모리 셀은 행과 열의 매트릭스 형으로 배열되며 동일행들에 배열된 메모리셀들의 제어게이트들은 다수의 워드라인과 접속되어 있고 동일열들에 배열된 메모리셀들의 드레인들은 다수의 비트라인과 연결되어 있다. 따라서, 상기 메모리셀들은 상기 다수의 워드라인들과 비트라인들에 연결되어 메모리셀 어레이를 구성한다.
이러한 불휘발성 반도체 메모리에서, 동작속도를 향상하기 위하여 다수의 워드라인들 중 하나의 선택된 워드라인과 접속된 모든 메모리셀들에 저장된 데이터를 상기 다수의 비트라인을 통하여 일시에 독출하는데, 이를 본 분야에서는 페이지 독출(리드) 동작이라 칭하고 있다. 상기 다수의 비트라인들 상의 독출 데이터는 페이지 버퍼라 불리우는 데이터 래치들에 일시적으로 저장된다. 한편 기입(라이트) 즉, 프로그램 동작은 데이터 입출력 패드 또는 단자를 통하여 인가되는 데이터를 상기 페이지 버퍼에 순차적으로 저장한 후, 그 저장된 데이터를 하나의 선택된 워드라인에 접속된 메모리셀들로 일시에 프로그램하는 것에 의해 행해진다. 그러한 프로그램 동작은 페이지 프로그램 동작이라 불리운다.
본 분야에서 보다 상세한 페이지 독출 동작과 페이지 프로그램 동작은 1994년 8월 19일자로 공개된 대한민국 공개특허번호 94-18870호에 개시되어있다. 페이지 독출 및 페이지 프로그램(기입) 동작은 응용측면에 있어서, 메모리셀에 저장되어 있는 임의의 행 데이터를 임의의 다른 행으로 복사(카피, 트랜스터라고도 칭함)하는 경우가 있다. 이러한 복사동작은 독출동작과 프로그램동작의 복합적 수행에 의해 이루어진다. 종래의 기술에서는 복사될 행의 데이터를 독출하여 메모리셀들과는 별도로 외부기억장치에 일시적으로 저장하고, 복사할 행의 어드레스 및 데이터를 일괄적으로 입력하여 상기 외부기억장치에 저장된 데이터가 메모리 셀에 일괄적으로 프로그램되게 함으로써, 동일 칩내의 임의의 행에서 다른 임의의 행으로 데이터를 복사하는 것이 후술되는 바와 같이 가능하였다.
제1도는 상기와 같은 페이지 복사에 대한 종래기술의 동작을 설명하기 위해 도시된 블록도로서, 페이지 복사시 메모리 주요부의 데이터 이동경로를 부여준다. 제2도는 제1도에 따른 동작을 수행하기 위해 불휘발성 반도체 메모리에 인가되는 외부신호들의 입력동작에 관한 타이밍도이다. 제2도의 타이밍도를 참조하여 제1도의 페이지 복사에 대한 메모리의 주요부 구성 및 동작을 설명한다. 제1도를 참조하면, 페이지 복사를 위해 필요한 기술적 구성은 데이터를 저장하는 메모리 셀어레이(100)와, 페이지 독출 및 페이지 프로그램 동작시 데이터를 일시 저장하는 페이지 버퍼(300)로 구성되며, 메모리셀과는 별도로 메모리 외부에 위치되어 데이터를 저장할 수 있는 외부기억장치(400)는 상기 페이지 버퍼(300)와 연결되어 있다. 제1도에서, 페이지 복사를 수행하기 위해서는 메모리 셀어레이(100) 내의 복사될 행(101)의 데이터를 독출하여 메모리셀과는 별도의 외부기억장치(400)에 임시적으로 저장하고 이를 다시 복사할 행(102)에 프로그램 하여야 한다. 그러한 복사동작을 수행하기 위해서는 예를들어 16메가비트 씨모오스 낸드 EEPROM의 외부 핀들에는 제2도에 도시된 신호들이 제공되어져야 한다. 제2도를 참조하면, 코멘드 래치 인에이블 단자 CLE, 어드레스 래치 인에이블 단자 ALE, 라이트 인에이블단자, 및 독출 인에이블 단자에 각기 대응되는 신호파형을 인가하고, 입출력단자 I/O를 통해 독출명령을 인가하면 상기 메모리는 해당동작을 수행하기 시작한다. 먼저, 구간 T1동안에 상기 독출명령 00h를 인가후, 뒤이어 구간 T2동안에 3싸이클의 어드레스를 제공하면, 상기 메모리는 상기 어드레스에 대응되는 행의 모든 메모리 셀에 저장된 데이터를 비트라인들을 통해 일괄적으로 출력하기 시작한다. 출력되는 데이터는 상기 페이지 버퍼(300)의 내부 레지스터에 저장된다. 이 동작이 구간 T3동안에 수행되며, 이는 데이터 감지동작에 해당된다. 이어서 독출 인에이블신호가 제2도에 도시된 바와 같이 토글(toggle)되어 상기 단자에 인가되면, 구간 T4 동안에 상기 페이지 버퍼(300)에 저장된 데이터를 입출력 핀 I/O을 통해 출력하는 데이터 출력동작이 진행된다.제2도의 구간 T4에는 예를들어 256byte의 데이터가 순차적으로 독출되는 것을 보여준다. 상기 구간동안에 페이지 독출된 데이터는 페이지 복사를 위해 마이크로 프로세서등과 같은 제어수단의 제어에 의해 별도의 외부기억장치(400)에 저장된다. 이후 상기 입출력 핀 I/O를 통해 데이터 로딩명령 80h를 입력시키고, 뒤이어 구간 T5동안에 3사이클의 어드레스를 인가하면, 상기 외부기억장치(400)에 일시 저장된 256byte의 데이터가 상기 메모리 내부로 순차적으로 로딩된다. 이 것이 구간 T6동안에 일어난다. 그리고 최종적으로 페이지 프로그램명령 10h가 구간 T7동안에 입력되면, 구간 T8동안에 메모리셀의 복사할 행(102)에 대응되는 모든 메모리 셀에는 데이터가 일괄적으로 프로그램된다. 이에 따라 복사 동작이 완료되어진다.
그러나, 상기와 같은 종래의 복사기술은 별도의 외부기억장치(400)가 필요하면 복사될 데이터(101)를 페이지 단위로 독출하고 이를 다시 복사할 행에 기입할 경우에 많은 시간이 요구되는 단점이 있다, 예컨데, 하나의 행이 256byte이고 이에 대응하는 페이지 버퍼의 크기가 256byte일때, 데이터를 페이지버퍼(300)에서 외부기억장치(400)로 출력하고 다시 페이지 버퍼(300)로 입력할 때의 독출사이클과 기입사이클을 각각 80ns라고 가정하면, 전체적으로 복사에 걸리는 시간은 약 41us로 추정된다. 따라서, 이러한 긴 시간은 칩의 성능을 떨어뜨리는 요인이 되고 있다.
상기와 같은 문제점을 해결하기 위하여 또다른 종래기술의 블록도가 제3도에 도시되어 있다. 제3도는 제1도에서 보여진 바와 같은 외부기억장치(400)를 사용하지 않고, 메모리 셀어레이(100)와 페이지버퍼(300)만으로 페이지 복사를 수행하는 것을 보여주는 블록도이다. 제3도에 보여지는 기술적 특징은 복사될 행(101)의 데이터를 일괄적으로 페이지 버퍼(300)에 저장한 후, 이를 외부로 출력하여 재입력함이 없이, 페이지 버퍼(300)에 저장된 데이터를 복사할 행(102)에 곧 바로 프로그램하는 것에 있다. 이에 따라 복사 시간이 제1도의 기술에 비해 단축되고 외부기억장치가 필요치 않는 장점이 있게 된다. 그러나, 여기에는 출력시 근본적인 복사 데이터의 반전 문제점이 존재한다. 즉, 페이지 버퍼(300)의 구조에 기인하여 데이터 독출시와 데이터 프로그램시의 페이지버퍼(300)의 출력 논리 상태가 정반대가 되는데, 이 기술을 그대로 이용할 경우 출력시에 복사된 데이터가 반전되어 출력되는 것이다. 이러한 제3도에 따른 페이지 복사는 엄밀한 의미에서는 복사가 아니라 한행에서 다른행으로의 데이터 반전 이동저장이 되며, 복사를 행한 후 출력되는 데이터는 원래의 데이터의 반전논리로 제공된다.
따라서, 본 발명의 목적은 상기한 바와 같은 종래의 페이지 복사에 대한 문제점을 해소할 수 있는 개선된 페이지 복사방법을 제공함에 있다.
본 발명의 다른 목적은 불휘발성 반도체 메모리의 메모리 셀에 저장된 데이터를 임의의 행에서 다른행으로 페이지 복사하는 경우에, 외부기억장치를 사용하지 않고서도 페이지 복사를 고속으로 할 수 있는 페이지 복사방법을 제공함에 있다.
본 발명의 또 다른 목적은 불휘발성 반도체 메모리의 메모리 셀에 저장된 데이터를 임의의 행에서 다른행으로 페이지 복사하고 이를 독출하는 경우에, 원래의 데이터의 논리상태를 반전시킴없이 독출할 수 있는 데이터 독출 및 프로그램 방법과 그에 따른 회로를 제공함에 있다.
상기의 목적을 달성하기 위한 본 발명의 장치는 이진 데이터를 나타내는 전하들을 축적하는 플로팅게이트, 제어게이트, 소오스 및 드레인을 각각 가지는 다수의 메모리 트랜지스터들을 행과 열의 매트릭스 형태로 배열한 구조를 가지는 메모리 셀 어레이를 포함하는 전기적으로 소거 및 프로그램 가능한 불휘발성 반도체 메모리장치를 대상으로 한 것으로, 상기 메모리 셀 어레이의 1행마다 대응되어 연결된 상기 메모리 트랜지스터와 동일한 트랜지스터들을 포함하며, 상기 메모리 셀어레이에 데이터가 프로그램될 때 한 행에서 다른 행으로의 데이터 이동을 나타내는 페이지 복사동작에 관련된 프로그램유무의 정보를 저장하는 플래그 셀부와; 상기 메모리 셀 어레이의 열라인마다 연결되고 상기 플래그 셀부의 열 라인에 연결된 데이터 래치들을 포함하며, 데이터의 독출과 프로그램 모우드에 각기 응답하여 내부나 외부의 데이터 및 상기 플래그 셀부의 상기 정보를 판독하고 일시적으로 저장하기 위한 데이터 판독 저장수단과; 상기 데이터 판독처장수단과 출력버퍼간에 위치되며, 페이지 복사동작 후의 데이터 출력시에 출력되는 데이터의 논리상태를 보정하기 위해 상기 데이터 판독 저장수단에 각기 판독후 저장된 메모리 셀들의 데이터와 상기 플래그 셀부의 상기 플래그 정보를 비교하여 원래의 복사된 데이터를 출력하는 보정수단을 구비함을 특징으로 한다.
또한, 본 발명의 복사동작에 따른 데이터 독출방법은 상기 메모리 셀에 저장된 데이터를 임의의 행에서 다른행으로 페이지 복사하고 이를 독출하는 경우에, 상기 임의의 행에서 다른행으로 페이지 복사하고 이를 독출하는 경우에, 상기 임의의 행에 연결된 상기 메모리 셀들의 데이터를 페이지버퍼에 저장시키는 단계와; 상기 페이지 버퍼에 저장된 데이터를 상기 다른 행에 연결된 상기 메모리 셀에 반전된 논리로써 프로그램하고 이를 대응되는 행의 플래그 셀에 표시하는 단계와; 상기 프로그램한 데이터를 외부로 출력시에 상기 플래그 셀의 표시에 따라 반전하여 외부로 제공하는 단계를 가진다.
이하 본 발명의 바람직한 실시예를 첨부한 도면과 함께 상세히 설명한다.
제4도는 본 발명에 따른 페이지 복사회로의 블록 구성도로서, 메모리 셀어레이(100)와, 상기 메모리 셀어레이(100)에 데이터가 프로그램될 때 페이지 복사에 관련된 프로그램유무의 정보를 저장하는 페이지복사 플래그 셀부(200)와, 독출시와 프로그램시 데이터를 일시적으로 저장하기 위한 페이지버퍼(300)와, 상기 페이지 버퍼(300)와 출력버퍼(600)간에 위치되어 페이지 복사동작 후 출력되는 데이터의 논리상태를 보정하기 위해 상기 페이지 버퍼(300)에 저장된 메모리 셀들의 데이터와 상기 플래그 셀부(200)의 플래그 정보를 비교하여 원래의 복사된 데이터를 출력하는 보정부(500)로 구성되어 있다.
본 발명의 보다 상세한 설명을 위하여 상기 페이지 버퍼(300)의 구성 및 복사동작 즉, 데이터 독출시와 데이터 프로그램시의 동작을 제5도 및 제5도의 회로도와 관련된 제6도와 제7도의 타이밍도를 참조하여 설명한다.
도시의 편의상 제5도는 제4도의 페이지 버퍼(300)중 하나의 단위 페이지 버퍼 및 메모리 셀어레이((100)내의 메모리 셀 스트링(301)과의 연결관계를 도시한 것으로서, 단위 페이지 버퍼(300)는 각 비트라인 BL마다 연결되어 있고, 각 비트라인 BL에는 선택 트랜지스터와 플로팅 게이트를 가지는 메모리 셀 트랜지스터들이 직렬로 접속되어 이루어진 낸드구조의 메모리 셀 스트링(301)이 접속되고, 상기 비트라인 BL과 단위 페이지 버퍼(300) 사이에는 데이터의 소거시 비트라인 BL과 페이지버퍼(300)를 분리시키는 분리용 트랜지스터(302)이 접속되고, 상기 비트라인 BL과 단위 페이지 버퍼(300) 사이에는 데이터의 소거시 비트라인 BL과 페이지버퍼(300)를 분리시키는 분리용 트랜지스터(302)가 배치된다. 상기 단위 페이지 버퍼(300)의 내부구성은 독출시 상기 비트라인 BL에 전류를 공급하는 피모오스 트랜지스터(307), 비트라인 BL 및 상기 단위 페이지 버퍼(300)에 있는 전하를 그라운드로 방전시키는 엔모오스 트랜지스터(303), 감지노드 SO와 상기 단위 페이지 버퍼(300)를 전기적으로 격리시키는 엔모오스 트랜지스터(304), 2의 인버터(305, 306)로 이루어진 래치회로(310), 상기 감지노드 SO에 게이트가 연결된 감지 트랜지스터(308), 및 상기 트랜지스터(308)의 소오스에 드레인이 연결되고 래치신호에 응답하는 감지 활성화 트랜지스터(309)로 이루어져 있다.
선택된 메모리 셀에 저장된 데이터를 독출하는 상기 페이지 버퍼(300)의 독출동작을 제6도의 타이밍도를 참조하여 설명한다. 제6도를 참조하면, 독출동작은 구간 T11동안에 페이지 버퍼(300)의 리셋, 구간 T22동안의 데이터 감지, 구간 T33동안의 데이터 래치동작의 순서로 진행되는데, 먼저 리셋 구간에서 콘트롤 신호 SBL과 DCB를 소정의 구간동안 하이 상태로 하여주면 제5도의 비트라인 BL 및 래치회로(301)의 노드 PB가 접지전압 예를들면, 0V로 리셋된다. 이 경우에 래치회로(310)의 인버터(305)의 출력단에는 전원전압 레벨 Vcc이 된다. 상기 페이지 버퍼(300)의 리셋이 끝난 후 데이터 감지구간에서는 상기 제6도와 같은 타이밍에 의해 상기 분리용 트랜지스터(302)는 도통되고 트랜지스터(304)는 차단되어 메모리 셀의 플로팅 게이트에 저장된 데이터를 감지하게 되는데, 이때 기준 전압 Vref는 소정의 전압 예를들어, 1.7V가 트랜지스터(307)의 게이트에 인가되어, 전류는 감지노드 SO를 통해 비트라인 BL상에 공급된다. 이때 메모리 셀의 데이터가 1일때 즉, 메모리셀이 디플리션 모우드의 트랜지스터로 형성되어 있을 경우에는 로드 트랜지스터(307)에서 흐르는 전류가 메모리 셀 스트링(301)을 통해 모두 방전되므로 상기 감지노드 SO는 약 0.6V를 유지하게 되고 이로 인해 감지 트랜지스터(308)는 차단된다. 반면, 메모리셀의 데이터가 0인 경우 즉, 인핸스먼트 모우드의 트랜지스터인 경우에는 비트라인 BL과 연결된 로드 트랜지스터(307)가 공급하는 전류가 메모리셀 스트링(301)을 통해 흐르지 못하므로 감지노드 SO는 약 VCC로 유지되고 따라서, 감지 트랜지스터(308)는 도통된다. 데이터 래치구간에서는 래치신호 Φlatch를 소정의 구간동안 VCC로 유지시키면 감지 활성화 트랜지스터(309)는 도통된다. 이때, 메모리셀 데이터가 1인 경우에는 감지트랜지스터(308)가 차단상태이어서 페이지 버퍼(300)의 상태는 그대로 유지되며, 노드 PB는 0볼트로 유지된다. 반대로, 메모리셀 데이터가 0인 경우에는 감지트랜지스터(308)가 도통상태이어서 래치회로(310)의 인버터(305)의 출력노드가 0볼트를 향해 방전한다. 그러므로, 인버터(306)에 의해 노드 PB는 0볼트에서 VCC로 바뀐다. 결국 독출시 메모리셀 데이터가 1일 때는 래치회로(310)의 노드 PB는 0V, 메모리셀 데이터가 0일때는 래치회로(310)의 노드 PB는 VCC가 됨을 알 수 있다.
상기 제6도의 설명과 유사하게, 선택된 메모리 셀에 데이터를 기입하는 상기 페이지 버퍼(300)의 프로그램 동작을 제7도의 타이밍도를 참조하여 설명한다. 프로그램 동작은 제7도의 구간 T21동안에 페이지 버퍼(300)의 리셋, 구간 T31동안의 데이터 로딩, 구간 T41동안의 프로그램의 순서로 진행되는데, 먼저 리셋 구간에서 콘트롤 신호 SBL과 DCB를 소정의 구간동안 하이상태로 유지시키면 비트라인 BL 및 래치회로(31)의 상기 노드 PB가 0V로 리셋된다. 이때, 기준전압Vref는 Vcc이므로 제5도의 로드 트랜지스터(307)는 차단된다. 상기 페이지 버퍼(300)를 리셋한 후, 데이터 로딩 구간에서는 외부입력 데이터가 논리 1로서 입력되면 래치회로(310)의 노드 PB는 Vcc로 되고, 반대로 외부입력 데이터가 논리 0로서 입력되면 래치회로(310)의 노드 PB는 0V로 셋팅된다. 이후, 프로그램 구간에서는 데이터가 1인 경우에 래치회로(310)의 노드 PB의 Vcc는 비트라인 BL에 전달되고 이로 인해 프로그램이 방지되고 선택된 메모리 셀은 디플리션 모우드의 트랜지스터 상태로 유지된다. 반면, 데이터가 0일 경우에 래치회로(310)의 노드 PB의 0V는 비트라인 BL에 전달되어 선택된 메모리 셀은 프로그램 가능한 상태가 되므로, 인핸스먼트 모우드의 트랜지스터로 변경된다.
상기와 같은 페이지 버퍼의 독출 및 프로그램 동작에 더 나아가서, 본 발명의 페이지 복사를 위한 페이지 프로그램 및 페이지 독출 동작은 제8도, 제9도, 제10도 및 제11도를 참조하여 이하에서 설명될 것이다.
제8도에서, 본 발명에 따른 페이지 복사 플래그 셀부(200)는 메모리 셀어레이(100)에 접속되는데, 1행마다 하나씩 전체 1열로 이루어진 메모리 트랜지스터들로 구성된다. 즉, 하나의 복사 플래그 셀은 상기 메모리의 메모리 셀 트랜지스터와 동일하게 만들어지며, 메모리의 설계시 하나의 열을 더 추가하여 이를 통상의 메모리 셀이 아닌 복사를 위한 메모리 트랜지스터로서 활용하는 것이다. 이렇게 하여 노말 프로그램동작에 의해 데이터가 선택된 메모리 셀에 프로그램 될 경우에는 대응되는 행의 페이지 복사 플래그 셀(200)을 예를 들어 데이터 0로 기입하여주고, 본 발명에 따른 페이지 복사시에 수행하는 기입(이하 페이지 복사 프로그램이라 함)동작에 의해 데이터를 메모리 셀에 프로그램할 경우에는 대응되는 행의 페이지 복사 플래그 셀(200)을 데이터 1로 프로그램한다. 즉, 본 발명에서는 페이지 복사후의 데이터 출력시 데이터의 반전출력을 방지하기 위해, 한행에 있는 데이터를 다른행으로 이동시켜 프로그램하는 페이지 복사 프로그램시 상기 메모리 셀 이외의 메모리 셀인 상기 플래그 셀에 특정한 경우를 나타내는 표시 데이터로서 데이터 1을 기입하여 주며, 일반적인 메모리 셀로의 데이터 프로그램시에는 이를 알리는 표시 데이터로서 데이터 0을 상기 플래그 셀에 기입하여 주는 것이다.
제8도에서, 노말 프로그램에 의해 데이터 [10011001:0(페이지 복사 프래그)]로 프로그램된 행(101)의 데이터를 다른 행으로의 페이지 복사를 할 경우에는, 전술한 제3도의 경우에 마찬가지로 데이터 [10100110:1]로서 반전 저장된다. 그러나, 이경우에 상기 해당 행의 플래그 셀은 데이터 1이 저장됨을 알 수 있다. 노말 프로그램된 행(101)을 독출하는 동작을 설명하기 위해 제10도를 참조하면, 행(101)의 데이터는 전술한 리드동작에 의해 페이지 버퍼(300)에 그대로 저장된다. 그리고 페이지 복사 플래그는 상기 페이지 버퍼(300)에 0로서 저장된다. 따라서, 이 경우에는 배타적 논리합 게이트로 구성된 상기 보정부(500)의 일측입력이 0로 되어 있으므로, 출력 버퍼(600)를 통하여 출력되는 데이터는 원래의 데이터[10011001]로 된다. 그러나, 제11도에서는 이와 다른 출력동작이 일어난다. 즉, 페이지 복사시에 프로그램된 데이터를 독출시에는 원래의 데이터가 출력버퍼(600)를 통해 출력되는 것이다. 다시 설명하면, 페이지 복사에 의해 프로그램된 행(102)의 데이터[01100110:1]는 페이지 복사 플래그가 1로 되어 있는데, 이 데이터는 페이지 버퍼(300)에는 그대로 저장되나, 출력은 그 반대가 된다. 이는 보정부(500)가 상기 페이지 버퍼(300)에서 판독된 데이터[01100110]를 각기 데이터 1과 배타적 논리합 게이팅을 행하기 때문이다. 따라서, 상기 XOR게이트(500)는 두입력이 같으면 논리0를, 다르면, 논리 1을 출력하므로, 데이트의 출력 버퍼(600)를 통하여 출력되는 최종적인 데이터는 [10011001]로 되어 원래의 복사된 데이터가 반전없이 정상적으로 출력된다.
제9도에서 보여지는 바와 같이, 만약 복사된 행(102)이 이미 페이지 복사 프로그램에 의해 프로그램된 페이지 데이터일때, 이를 다시 페이지 복사 프로그램에 의해 복사된 행(103)의 데이터는 반전되지 않은 정상적인 데이터이어야 하므로, 페이지 복사 프래그 셀(200)의 데이터는 0로 프로그램되며, 이에 따라 이의 독출시는 반전되지 않은 정상적인 데이터가 출력됨을 알 수 있다.
제12도는 노말 페이지 프로그램시의 외부입력 동작 타이밍도이다. 제12도를 참조하면, 코맨드 래치 인에이블 단자 CLE, 어드레스 래치 인에이블 단자 ALE, 라이트 인에이블 단자, 및 독출 인에이블 단자에 각기 대응되는 신호파형을 해당 타이밍도와 같이 인가하고, 구간 T30에서 상기 입출력 핀 I/O를 통해 데이터 로딩명령 80h를 입력시키고, 뒤이어 구간 T31동안에 3사이클의 어드레스를 인가하면, 256byte의 데이터가 상기 페이지 버퍼(300)로 순차적으로 입력된다. 이것이 구간 T32동안에 일어난다. 그리고 최종적으로 페이지 프로그램 명령 10h가 구간 T33동안에 입력되면, 구간 T34동안에 메모리셀의 노말 프로그램 동작이 완료되어진다. 상기의 프로그램 동작은 코멘드 래치 인에이블 신호 CLE가 하이일 때, 기입 인에이블 신호의 토글에 의해 상기 입출력 단자로 입력된 데이터는 로딩 명령으로 메모리에서 인식되기 때문이다. 또한, 어드레스 래치 인에이블 신호 ALE가 하이인 구간동안 입출력 단자 I/O를 통해 인가되는 데이트를 상기 메모리는 어드레스로서 인식하기 때문이다. 그리고 코멘드 래치 인에이블 신호CLE 및 어드레스 래치 인에이블 신호 ALE가 모두 로우일때, 기입 인에이블 신호의 토글에 의해 입출력 단자를 통해 입력된 데이터는 프로그램을 위한 입력 데이터로서 인식된다. 또한 코멘드 래치 인에이블 신호 CLE 및 어드레스 래치 인에이블 신호 ALE가 모두 로우이고, 독출 인에이블 신호가 로우이면 입출력 단자 I/O를 통해 내부로 제공된다. 따라서, 1페이지를 256byte로 구성한 경우, 노말 프로그램시에 데이터 로딩 명령 80h를 입력하고 이어서 3사이클의 어드레스를 입력하면 256byte의 데이터가 순차적으로 일괄 입력된다. 마지막으로 페이지 프로그램 명령 10h가 입력되면 선택된 행의 모든 메모리 셀이 페이지 프로그램 된다. 이 경우에 상기 대응되는 행의 복사 플래그 셀은 상기 메모리 셀이 노말 프로그램(기입)에 따른 데이터 저장이므로 데이터0으로 기입된다.
제13도는 본 발명의 페이지 복사 프로그램의 실시예에 따른 외부 입력 동작 타이밍도이다. 우선, 코멘드 래치 인에이블 단자 CLE, 어드레스 래치 인에이블 단자 ALE, 라이트 인에이블 단자, 및 독출 인에이블 단자에 각기 대응되는 신호파형을 해당 타이밍도와 같이 인가하고, 구간 T40동안에 독출명령00h를 입력하고 구간 T41동안에 3사이클의 어드레스를 입력하면 구간 T42동안 데이터 감지가 진행된다. 데이터 감지 후에 페이지 버퍼에는 데이터가 일시 저장되어 있으며, 구간 T43동안 페이지 복사 프로그램 명령 15h를 인가한 후, 복사할 행의 어드레스를 알리는 3사이클의 어드레스를 제공하면, 상기 페이지 버퍼에 저장된 데이터는 외부로 출력됨이 없이 바로 해당 행의 메모리 셀로 프로그램된다. 이 경우에 상기 대응되는 행의 복사 플래그 셀은 상기 메모리 셀이 복사동작의 프로그램(기입)에 따른 데이터 저장이므로 데이터1로 기입된다.
페이지 복사동작에 의해 프로그램된 데이터를 독출시에는 상기 페이지 복사 플래그가 1로 되어있으므로, 상기 제4도의 보정부(500)의 비교동작에 의해 원래의 데이터가 출력버퍼(600)를 통해 출력되는 것이다. 즉, 출력 버퍼(600)를 통하여 출력되는 최종적인 데이터는 반전하여 프로그램된 데이터를 다시 반전한 것이므로, 결국 원래의 복사된 데이터가 반전없이 정상적으로 출력되는 형태가 됨을 알 수 있다.
상술한 바와 같은 본 발명에 따르면, 1열로 된 복사 플래그 셀부를 추가하여야 하나, 외부기억장치를 사용하지 않으므로 페이지 복사를 고속으로 할 수 있는 장점이 있다. 또한, 불휘발성 반도체 메모리의 메모리 셀에 저장된 데이터를 임의의 행에서 다른행으로 페이지 복사하고 이를 독출하는 경우에, 원래의 데이터의 논리상태를 반전시킴없이 독출할 수 있는 고유한 효과가 있다.

Claims (6)

  1. 이진 데이터를 나타내는 전하들을 축적하는 플로팅게이트, 제어게이트, 소오스 및 드레인을 각기 가지는 다수의 메모리 트랜지스터들의 행과 열의 매트릭스 형태로 배열한 구조를 가지는 메모리 셀 어레이를 포함하는 전기적으로 소거 및 프로그램 가능한 불휘발성 반도체 메모리장치에 있어서; 상기 메모리 셀 어레이의 1행마다 대응되어 연결된 상기 메모리 트랜지스터와 동일한 트랜지스터들을 포함하며, 상기 메모리 셀어레이에 데이터가 프로그램될 때 한 행에서 다른 행으로의 데이터 이동을 나타내는 페이지 복사동작에 관련된 프로그램유무의 정보를 저장하는 플래그 셀부와; 상기 메모리 셀 어레이의 열라인마다 연결되고 상기 플래그 셀부의 열 라인에 연결된 데이터 래치들을 포함하며, 데이터의 독출과 프로그램 모우드에 각기 응답하여 내부나 외부의 데이터 및 상기 플래그 셀부의 상기 정보를 판독하고 일시적으로 저장하기 위한 데이터 판독 저장수단과; 상기 데이터 판독저장수단과 출력버퍼간에 위치되며, 페이지 복사동작 후의 데이터 출력시에 출력되는 데이터의 논리상태를 보정하기 위해 상기 데이터 판독 저장수단에 각기 판독 후 저장된 메모리 셀들의 데이터와 상기 플래그 셀부의 상기 플래그 정보를 비교하여 원래의 복사된 데이타를 출력하는 보정수단을 구비함을 특징으로 하는 전기적으로 소거 및 프로그램이 가능한 불휘발성 반도체 메모리 장치.
  2. 이진 데이터를 나타내는 전하들을 축적하는 플로팅게이트, 제어게이트, 소오스 및 드레인을 각기 가지는 다수의 메모리 트랜지스터들을 행과 열의 매트릭스 형태로 배열한 구조를 가지는 메모리 셀 어레이를 포함하는 전기적으로 소거 및 프로그램 가능한 불휘발성 반도체 메모리장치에 있어서; 데이터 독출시에는 행단위의 상기 메모리 트랜지스터들의 전 데이터를 일괄적으로 판독하고 일시 저장하며 프로그램시에는 입력되는 데이터를 저장하는 페이지 버퍼와; 외부 입력 데이터의 프로그램 또는 내부 입력 데이터의 프로그램 여부를 나타내는 정보를 저장하기 위해 상기 메모리 셀 어레이의 각 행마다 연결된 플래그 메모리 셀과; 상기 메모리 트랜지스터에 저장된 데이터를 출력버퍼를 통해 독출시에 상기 선택된 메모리 트랜지스터의 행에 대응하는 상기 플래그 메모리 셀의 정보에 따라 상기 페이지 버퍼에 저장된 데이터를 반전 또는 비반전시켜 출력하는 수단을 가짐을 특징으로 하는 불휘발성 반도체 메모리 장치.
  3. 이진 데이터를 나타내는 전하들을 축적하는 플로팅게이트, 제어게이트, 소오스 및 드레인을 각기 가지는 다수의 메모리 트랜지스터들을 행과 열의 매트릭스 형태로 배열한 구조를 가지는 메모리 셀 어레이와; 프로그램 모우드와 데이터 독출 모우드에 서 어드레스에 의해 지정되는 적어도 하나의 메모리 트랜지스터를 선택하고 상기 프로그램 모우드에서 데이터를 기입하기 위해 상기 선택된 메모리 트랜지스터의 제어 게이트에 프로그램전압을 인가하고, 상기 데이트 독출 모우드에서 독출 데이터를 읽어내기 위해 상기 선택된 메모리 트랜지스터의 제어 게이트에 독출전압을 인가하는 제어수단을 가지는 전기적으로 소거 및 프로그램 가능한 불휘발성 반도체 메모리장치에 있어서; 상기 메모리 셀 어레이의 1행마다 대응되어 연결된 상기 메모리 트랜지스터와 동일한 트랜지스터들을 포함하며, 상기 메모리 셀어레이에 데이터가 프로그램될 때 한 행에서 다른 행으로의 데이터 이동을 나타내는 페이지 복사동작에 관련된 프로그램유무의 정보를 저장하는 플래그 셀부와; 상기 열방향의 비트라인들의 각각에 대응하고 데이터를 일시 저장하고 증폭하는 데이터 래치들과; 상기 메모리 트랜지스터에 저장된 복사 데이터를 출력버퍼를 통해 출력시에 상기 선택된 메모리 트랜지스터의 행에 대응되는 상기 플래그 메모리 셀의 정보에 따라 상기 페이지 버퍼에 저장된 데이터를 보정하여 출력하는 수단을 가짐을 특징으로 하는 불휘발성 반도체 메모리 장치.
  4. 전기적으로 소거 및 프로그램이 가능한 NAND셀형 플래쉬 메모리 장치에 있어서, 메인 셀 어레이가 로우 및 컬럼의 매트릭스로 구성되며, 데이터 리드시에 한 행의 셀 데이터를 일괄적으로 판독하고 일시 저장하며 프로그램시에 입력 데이터를 저장하는 데이터 판독저장수단을 가지며, 임의의 행 데이터를 다른 임의의 행으로 이동하는 경우에 상기 데이터 판독저장수단에 저장된 데이터를 외부로의 출력없이 반전하여 저장하고 이를 외부로 독출시 다시 반전시켜 출력하는 수단을 가짐을 특징으로 하는 메모리 장치.
  5. 제1항에 있어서, 상기 보정수단은 일측입력이 상기 플래그 셀부의 데이터를 래치하는 상기 데이터 래치에 공통연결되고 타측입력들이 각기 상기 데이터 래치들에 연결된 배타적 논리합 게이트들을 포함하는 것을 특징으로 하는 전기적으로 소거 및 프로그램이 가능한 불휘발성 반도체 메모리 장치.
  6. 데이터 저장용 플로팅 게이트를 각기 가지는 다수의 메모리 셀들이 스트링단위로 이루어진 메모리 셀 어레이를 가지는 불휘발성 반도체 메모리 장치의 데이터 독출방법에 있어서; 상기 메모리 셀에 저장된 데이터를 임의의 행에서 다른 행으로 페이지 복사하고 이를 독출하는 경우에, 상기 임의의 행에 연결된 상기 메모리 셀들의 데이터를 페이지버퍼에 저장시키는 단계와; 상기 페이지 버퍼에 저장된 데이터를 상기 다른 행에 연결된 상기 메모리 셀에 반전된 논리로써 프로그램하고 이를 대응되는 행의 플래그 셀에 표시하는 단계와; 상기 프로그램한 데이터를 외부로 출력시에 상기 플래그 셀의 표시에 따라 반전하여 외부로 제공하는 단계를 가짐을 특징으로 하는 방법.
KR1019950040639A 1995-11-10 1995-11-10 불휘발성 반도체 메모리 장치의 독출 및 프로그램 방법과 그 회로 KR0172366B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1019950040639A KR0172366B1 (ko) 1995-11-10 1995-11-10 불휘발성 반도체 메모리 장치의 독출 및 프로그램 방법과 그 회로
DE19646216A DE19646216C2 (de) 1995-11-10 1996-11-08 Nicht-flüchtige Halbleiterspeichervorrichtung und Verfahren zum Betreiben derselben
US08/744,437 US5996041A (en) 1995-11-10 1996-11-08 Integrated circuit memory devices having page flag cells which indicate the true or non-true state of page data therein and methods of operating the same
IT96MI002323A IT1286092B1 (it) 1995-11-10 1996-11-08 Procedimento di programmazione e lettura di dati in un dispositivo di memoria a semiconduttore non volatile e circuito per esso
JP29900596A JP3647996B2 (ja) 1995-11-10 1996-11-11 不揮発性半導体メモリ装置とその読出及びプログラム方法
TW085115921A TW347537B (en) 1995-11-10 1996-12-23 Method of programming and reading data in a nonvolatile semiconductor memory device and circuit therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950040639A KR0172366B1 (ko) 1995-11-10 1995-11-10 불휘발성 반도체 메모리 장치의 독출 및 프로그램 방법과 그 회로

Publications (2)

Publication Number Publication Date
KR970029868A KR970029868A (ko) 1997-06-26
KR0172366B1 true KR0172366B1 (ko) 1999-03-30

Family

ID=19433644

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950040639A KR0172366B1 (ko) 1995-11-10 1995-11-10 불휘발성 반도체 메모리 장치의 독출 및 프로그램 방법과 그 회로

Country Status (6)

Country Link
US (1) US5996041A (ko)
JP (1) JP3647996B2 (ko)
KR (1) KR0172366B1 (ko)
DE (1) DE19646216C2 (ko)
IT (1) IT1286092B1 (ko)
TW (1) TW347537B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7911841B2 (en) 2006-10-02 2011-03-22 Samsung Electronics, Co., Ltd. Non-volatile memory device and method for operating the memory device

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001006379A (ja) * 1999-06-16 2001-01-12 Fujitsu Ltd 複写、移動機能を有するフラッシュメモリ
US6463003B2 (en) 2000-06-07 2002-10-08 Advanced Micro Devices, Inc. Power saving scheme for burst mode implementation during reading of data from a memory device
AU2000264226A1 (en) * 2000-08-17 2002-02-25 Xemics Sa Control module comprising a read-only memory with reduced power consumption
JP2003030993A (ja) 2001-07-17 2003-01-31 Toshiba Corp 半導体記憶装置
US7042770B2 (en) * 2001-07-23 2006-05-09 Samsung Electronics Co., Ltd. Memory devices with page buffer having dual registers and method of using the same
US6671204B2 (en) 2001-07-23 2003-12-30 Samsung Electronics Co., Ltd. Nonvolatile memory device with page buffer having dual registers and methods of using the same
KR100454119B1 (ko) * 2001-10-24 2004-10-26 삼성전자주식회사 캐쉬 기능을 갖는 불 휘발성 반도체 메모리 장치 및 그것의 프로그램, 읽기, 그리고 페이지 카피백 방법들
KR100437461B1 (ko) 2002-01-12 2004-06-23 삼성전자주식회사 낸드 플래시 메모리 장치 및 그것의 소거, 프로그램,그리고 카피백 프로그램 방법
JP4004811B2 (ja) * 2002-02-06 2007-11-07 株式会社東芝 不揮発性半導体記憶装置
KR100472726B1 (ko) * 2002-10-29 2005-03-10 주식회사 하이닉스반도체 고속 데이터억세스를 위한 반도체 메모리장치 및 그구동방법
JP3935139B2 (ja) 2002-11-29 2007-06-20 株式会社東芝 半導体記憶装置
KR100543447B1 (ko) * 2003-04-03 2006-01-23 삼성전자주식회사 에러정정기능을 가진 플래쉬메모리장치
JP4563715B2 (ja) * 2003-04-29 2010-10-13 三星電子株式会社 パーシャルコピーバック動作モードを有するフラッシュメモリ装置
DE10336225B3 (de) * 2003-08-07 2005-01-13 Giesecke & Devrient Gmbh Zustandskennzeichen (Flag) für einen bezüglich Löschen und Schreiben asymmetrischen Speicher
US7379333B2 (en) * 2004-10-28 2008-05-27 Samsung Electronics Co., Ltd. Page-buffer and non-volatile semiconductor memory including page buffer
KR100626393B1 (ko) * 2005-04-07 2006-09-20 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 멀티-페이지 카피백 방법
JP5014125B2 (ja) * 2005-05-30 2012-08-29 スパンション エルエルシー 半導体装置及びプログラムデータ冗長方法
US7958430B1 (en) 2005-06-20 2011-06-07 Cypress Semiconductor Corporation Flash memory device and method
US7233179B2 (en) * 2005-10-28 2007-06-19 Analog Devices, Inc. Output stage interface circuit for outputting digital data onto a data bus
JP4955990B2 (ja) * 2005-12-14 2012-06-20 株式会社東芝 不揮発性半導体記憶装置
JP4734110B2 (ja) * 2005-12-14 2011-07-27 株式会社東芝 不揮発性半導体記憶装置
KR100684909B1 (ko) * 2006-01-24 2007-02-22 삼성전자주식회사 읽기 에러를 방지할 수 있는 플래시 메모리 장치
JP4984666B2 (ja) 2006-06-12 2012-07-25 ソニー株式会社 不揮発性メモリ
KR100758300B1 (ko) * 2006-07-26 2007-09-12 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법
KR100837274B1 (ko) * 2006-08-28 2008-06-11 삼성전자주식회사 오토 멀티-페이지 카피백 기능을 갖는 플래시 메모리 장치및 그것의 블록 대체 방법
US7885112B2 (en) * 2007-09-07 2011-02-08 Sandisk Corporation Nonvolatile memory and method for on-chip pseudo-randomization of data within a page and between pages
US7734861B2 (en) * 2006-09-08 2010-06-08 Sandisk Corporation Pseudo random and command driven bit compensation for the cycling effects in flash memory
US7606966B2 (en) * 2006-09-08 2009-10-20 Sandisk Corporation Methods in a pseudo random and command driven bit compensation for the cycling effects in flash memory
EP2070090B1 (en) * 2006-09-08 2014-01-08 SanDisk Technologies Inc. Pseudo random and command driven bit compensation for the cycling effects in flash memory and methods therefor
KR100826654B1 (ko) * 2007-04-24 2008-05-06 주식회사 하이닉스반도체 플래시 메모리소자의 동작방법 및 이를 위한 제어회로
KR101248942B1 (ko) * 2007-10-17 2013-03-29 삼성전자주식회사 비휘발성 메모리 장치
JP2010027163A (ja) * 2008-07-22 2010-02-04 Toshiba Corp 半導体メモリコントローラ、および半導体メモリシステム、および半導体メモリシステムの記録再生方法
KR101497545B1 (ko) * 2008-09-12 2015-03-03 삼성전자주식회사 프리 페이지 검출 방법 및 장치와 이를 이용한 에러 정정 코드 디코딩 방법 및 장치
KR101044533B1 (ko) * 2009-06-29 2011-06-27 주식회사 하이닉스반도체 불휘발성 메모리 장치 및 이것의 카피백 프로그램 방법
KR20110092090A (ko) * 2010-02-08 2011-08-17 삼성전자주식회사 불 휘발성 메모리 장치 및 그것을 포함한 메모리 시스템
US9135998B2 (en) 2010-11-09 2015-09-15 Micron Technology, Inc. Sense operation flags in a memory device
US8843693B2 (en) 2011-05-17 2014-09-23 SanDisk Technologies, Inc. Non-volatile memory and method with improved data scrambling
US8842476B2 (en) * 2011-11-09 2014-09-23 Sandisk Technologies Inc. Erratic program detection for non-volatile storage
US8630118B2 (en) 2011-11-09 2014-01-14 Sandisk Technologies Inc. Defective word line detection
KR101799765B1 (ko) * 2011-11-21 2017-11-22 삼성전자주식회사 비휘발성 메모리 장치의 프로그램 방법
KR102327076B1 (ko) * 2014-12-18 2021-11-17 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
JP6271460B2 (ja) * 2015-03-02 2018-01-31 東芝メモリ株式会社 半導体記憶装置
KR102422478B1 (ko) 2016-05-10 2022-07-19 삼성전자주식회사 불휘발성 메모리 장치의 독출 방법
US11017848B2 (en) * 2019-10-22 2021-05-25 Samsung Electronics Co., Ltd. Static random-access memory (SRAM) system with delay tuning and control and a method thereof

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03162800A (ja) * 1989-08-29 1991-07-12 Mitsubishi Electric Corp 半導体メモリ装置
JPH0447595A (ja) * 1990-06-15 1992-02-17 Mitsubishi Electric Corp 不揮発性半導体記憶装置
JPH04255996A (ja) * 1991-02-08 1992-09-10 Mitsubishi Electric Corp 不揮発性半導体記憶装置
KR950000273B1 (ko) * 1992-02-21 1995-01-12 삼성전자 주식회사 불휘발성 반도체 메모리장치 및 그 최적화 기입방법
JPH06267283A (ja) * 1993-03-16 1994-09-22 Mitsubishi Electric Corp データ書き込み可能な読み出し専用メモリ及びそのデータ書き込み／読み出し方法
JP2922116B2 (ja) * 1993-09-02 1999-07-19 株式会社東芝 半導体記憶装置
KR0140179B1 (ko) * 1994-12-19 1998-07-15 김광호 불휘발성 반도체 메모리
KR0142367B1 (ko) * 1995-02-04 1998-07-15 김광호 열 리던던씨를 가지는 불휘발성 반도체 메모리의 소거 검증회로
US5682345A (en) * 1995-07-28 1997-10-28 Micron Quantum Devices, Inc. Non-volatile data storage unit method of controlling same
KR0172441B1 (ko) * 1995-09-19 1999-03-30 김광호 불휘발성 반도체 메모리의 프로그램 방법
KR0169412B1 (ko) * 1995-10-16 1999-02-01 김광호 불휘발성 반도체 메모리 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7911841B2 (en) 2006-10-02 2011-03-22 Samsung Electronics, Co., Ltd. Non-volatile memory device and method for operating the memory device

Also Published As

Publication number Publication date
DE19646216A1 (de) 1997-05-15
TW347537B (en) 1998-12-11
JP3647996B2 (ja) 2005-05-18
IT1286092B1 (it) 1998-07-07
KR970029868A (ko) 1997-06-26
US5996041A (en) 1999-11-30
JPH09180477A (ja) 1997-07-11
ITMI962323A0 (it) 1996-11-08
DE19646216C2 (de) 1999-09-09
ITMI962323A1 (it) 1998-05-08

Similar Documents

Publication Publication Date Title
KR0172366B1 (ko) 불휘발성 반도체 메모리 장치의 독출 및 프로그램 방법과 그 회로
KR0172441B1 (ko) 불휘발성 반도체 메모리의 프로그램 방법
KR950000273B1 (ko) 불휘발성 반도체 메모리장치 및 그 최적화 기입방법
US6717857B2 (en) Non-volatile semiconductor memory device with cache function and program, read, and page copy-back operations thereof
US6031760A (en) Semiconductor memory device and method of programming the same
JP3898349B2 (ja) 半導体記憶装置
KR100476923B1 (ko) 듀얼 레지스터들을 갖는 페이지 버퍼가 구비된 메모리장치들 및 그것의 사용 방법
US7180778B2 (en) Semiconductor storage device having page copying function
CN105283919A (zh) 半导体装置、预写程序以及复原程序
US5327384A (en) Flash memory
US20050265060A1 (en) Adjustable timing circuit of an integrated circuit
KR100286188B1 (ko) 비휘발성 메모리 및 그것을 구비하는 반도체 장치
KR940006611B1 (ko) 전기적으로 소거 및 프로그램이 가능한 반도체 메모리장치의 자동 소거 최적화회로 및 방법
US6826081B2 (en) Nonvolatile semiconductor memory device, nonvolatile semiconductor memory device-integrated system, and defective block detecting method
US6023423A (en) Nonvolatile semiconductor memory device
EP0842514A4 (en) REDUCED DISTURBANCE FLASH MEMORY SYSTEM AND METHOD
CN109801651B (zh) 半导体存储装置以及读出方法
JP3193810B2 (ja) 不揮発性半導体記憶装置及びその試験方法
JPH113594A (ja) 不揮発性メモリおよびデータ書込み、読出し方法
US5917750A (en) Nonvolatile semiconductor memory with a protect circuit
US6115293A (en) Non-volatile semiconductor memory device
JP2000048582A (ja) 半導体記憶装置
US6973003B1 (en) Memory device and method
KR100245413B1 (ko) 불 휘발성 반도체 메모리 장치의 기입 방법
KR100200693B1 (ko) 불휘발성 메모리장치의 페이지버퍼회로 및 이를 이용한 테스트 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091016

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee