KR100837274B1 - 오토 멀티-페이지 카피백 기능을 갖는 플래시 메모리 장치및 그것의 블록 대체 방법 - Google Patents

오토 멀티-페이지 카피백 기능을 갖는 플래시 메모리 장치및 그것의 블록 대체 방법 Download PDF

Info

Publication number
KR100837274B1
KR100837274B1 KR1020060081740A KR20060081740A KR100837274B1 KR 100837274 B1 KR100837274 B1 KR 100837274B1 KR 1020060081740 A KR1020060081740 A KR 1020060081740A KR 20060081740 A KR20060081740 A KR 20060081740A KR 100837274 B1 KR100837274 B1 KR 100837274B1
Authority
KR
South Korea
Prior art keywords
page
address
program
flash memory
memory device
Prior art date
Application number
KR1020060081740A
Other languages
English (en)
Other versions
KR20080019421A (ko
Inventor
강상철
정용택
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060081740A priority Critical patent/KR100837274B1/ko
Priority claimed from JP2007221350A external-priority patent/JP5378664B2/ja
Publication of KR20080019421A publication Critical patent/KR20080019421A/ko
Application granted granted Critical
Publication of KR100837274B1 publication Critical patent/KR100837274B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • G11C16/102External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628Programming or writing circuits; Data input circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418Disturbance prevention or evaluation; Refreshing of disturbed memory data

Abstract

본 발명에 따른 플래시 메모리 장치의 블록 대체 방법은 프로그램/읽기 페일이 검출될 때 제공되는 페이지 어드레스를 저장하는 단계와; 멀티-페이지 카피백 프로그램 정보의 입력시, 상기 저장된 페이지 어드레스에 의거하여 상기 페일된 페이지를 포함한 메모리 블록의 복사될 페이지들 각각을 선택하기 위한 어드레스를 순차적으로 발생하는 단계와; 그리고 상기 순차적으로 발생된 어드레스들에 응답하여 상기 메모리 블록의 복사될 페이지들의 데이터를 빈 메모리 블록의 대응하는 페이지들로 순차적으로 복사하는 단계를 포함한다.

Description

오토 멀티-페이지 카피백 기능을 갖는 플래시 메모리 장치 및 그것의 블록 대체 방법{FLASH MEMORY DEVICE WITH AUTOMATIC MULTI-PAGE COPYBACK FUNCTION AND BLOCK REPLACING METHOD THEREOF}

도 1은 프로그램 페일시 수행되는 블록 대체 동작을 설명하기 위한 도면이다.

도 2는 프로그램 페일시 수행되는 블록 대체 동작을 설명하기 위한 타이밍도이다.

도 3은 읽기 페일시 수행되는 블록 대체 동작을 설명하기 위한 도면이다.

도 4는 본 발명에 따른 플래시 메모리 장치를 개략적으로 보여주는 블록도이다.

도 5는 도 4에 도시된 플래시 메모리 장치의 예시적인 실시예를 보여주는 블록도이다.

도 6은 도 5에 도시된 어드레스 발생기를 보여주는 블록도이다.

도 7은 본 발명에 따른 멀티-페이지 카피백 프로그램 동작을 설명하기 위한 흐름도이다.

도 8은 본 발명의 플래시 메모리 장치에 따른 블록 대체 동작을 설명하기 위한 타이밍도이다.

도 9a 내지 도 9c는 본 발명의 플래시 메모리 장치에 따른 상태 읽기 동작을 설명하기 위한 도면들이다.

도 10은 도 5에 도시된 메모리 제어기를 개략적으로 보여주는 블록도이다.

도 11은 본 발명의 다른 실시예에 따른 플래시 메모리 장치를 개략적으로 보여주는 블록도이다.

도 12 및 도 13은 본 발명의 다른 실시예에 따른 플래시 메모리 장치를 개략적으로 보여주는 블록도들이다.

도 14 및 도 15은 본 발명에 따른 플래시 메모리 장치를 포함한 시스템을 개략적으로 보여주는 블록도들이다.

* 도면의 주요 부분에 대한 부호 설명 *

1000 : 메모리 코어 1100 : 메모리 셀 어레이

1200 : 프로그램/읽기 회로 2000 : 제어 유니트

2100 : 어드레스 발생기 2200 : 프로그램/읽기 제어기

2300 : 패스/페일 체크 회로 2400 : 상태 레지스터

2500 : 메모리 제어기

본 발명은 반도체 메모리 장치에 관한 것으로, 좀 더 구체적으로는 카피백 프로그램 기능을 갖는 플래시 메모리 장치에 관한 것이다.

반도체 메모리 장치에 저장된 데이터의 리프레시 없이 전기적으로 소거 및 프로그램 가능한 반도체 메모리 장치들에 대한 요구가 점차적으로 증가되고 있다. 또한, 메모리 장치의 저장 용량 및 집적도를 높이는 것이 주된 흐름이다. 저장된 데이터의 리프레시 없이 대용량 및 높은 집적도를 제공하는 불 휘발성 반도체 메모리 장치의 일예가 낸드 플래시 메모리 장치이다. 파워-오프시 조차 데이터를 그대로 유지하기 때문에, 그러한 플래시 메모리 장치는 전원이 갑자기 차단될 수 있는 전자 장치들 (예를 들면, 휴대용 단말기, 휴대용 컴퓨터, PMP, PDA, MP3 플레이어, 등)에 폭넓게 사용되고 있다.

낸드 플래시 메모리 장치와 같은 불 휘발성 반도체 메모리 장치는 전기적으로 소거 및 프로그램 가능한 롬 셀들(Electrically Erasable and Programmable Read-Only Memory cells)을 포함하며, "플래시 EEPROM 셀들"이라 불린다. 통상적으로, 플래시 EEPROM 셀은 셀 트랜지스터를 포함하며, 셀 트랜지스터는 제 1 도전형 (예를 들면, P형)의 반도체 기판 (또는 벌크), 서로 소정 간격 떨어진 제 2 도전형 (예를 들면, N형)의 소오스 및 드레인 영역들, 소오스 및 드레인영역들 (source and drain regions) 사이의 채널 영역 상에 위치하며 전하들을 저장하는 부유 게이트 (floating gate), 그리고 부유 게이트 상에 위치한 제어 게이트 (control gate)를 포함한다.

낸드 플래시 메모리 장치의 경우, 그러한 메모리 셀들의 어레이는 복수의 메모리 블록들로 구성될 수 있다. 각 메모리 블록은 복수의 페이지들을 포함하며, 각 페이지에는 복수의 메모리 셀들이 전기적으로 연결되어 있다. 일반적으로, 낸드 플 래시 메모리 장치는 메모리 블록의 페이지들을 오름차순으로 프로그램하도록 구현된다. 예를 들면, 임의 메모리 블록이 선택될 때, 접지 선택 라인에 바로 인접한 페이지의 메모리 셀들이 프로그램될 것이다. 다음의 프로그램 동작은 이전에 프로그램된 메모리 셀들의 페이지의 바로 위쪽에 위치한 페이지의 메모리 셀들에 대해서 수행될 것이다.

잘 알려진 바와 같이, 프로그램 동작은 일련의 프로그램 루프들을 통해 수행되며, 각 프로그램 루프는 데이터 로딩 구간, 프로그램 구간, 그리고 검증 구간을 포함할 것이다. 데이터 로딩 구간 동안, 프로그램 데이터가 플래시 메모리 장치 내에 로드된다. 프로그램 구간 동안, 로드된 프로그램 데이터가 선택된 페이지의 메모리 셀들에 프로그램될 것이다. 마지막으로, 검증 구간 동안, 선택된 페이지의 메모리 셀들이 정상적으로 프로그램되었는 지의 여부가 판별될 것이다. 선택된 페이지의 메모리 셀들이 모두 프로그램되지 않은 경우, 다음의 프로그램 루프가 수행될 것이다. 프로그램 루프가 정해진 횟수만큼 반복된 후 선택된 페이지의 메모리 셀들 중 적어도 하나가 프로그램되지 않은 경우, 즉, 프로그램 페일이 발생하는 경우, 프로그램 페일된 페이지를 포함한 메모리 블록은 잘 알려진 카피백 프로그램 동작을 통해 빈 메모리 블록으로 대체될 것이다. 이는 "블록 대체 기능"이라 불린다.

카피백 프로그램 동작이란 한 페이지의 데이터 정보를 다른 페이지로 복사하는 것이다. 페이지 카피 프로그램 동작은 U.S. Patent No. 5,996,041에 "INTEGRATED CIRCUIT MEMORY DEVICES HAVING PAGE FLAG CELLS WHICH INDICATE THE TRUE OR NON-TRUE STATE OF PAGE DATA THEREIN AND METHODS OF OPERATING THE SAME"라는 제목으로 그리고 U.S. Patent No. 5,996,041에 "INTEGRATED CIRCUIT MEMORY DEVICES HAVING PAGES FLAG CELLS WHICH INDICATE THE TRUE OR NON-TRUE STATE OF PAGE DATA AND METHODS OF OPERATING THE SAME"라는 제목으로 각각 게재되어 있으며, 이 출원의 레퍼런스로 포함된다.

블록 대체 스킴에 따르면, 도 1에 도시된 바와 같이, 프로그램 페일된 페이지를 제외한 프로그램된 페이지들은 카피백 프로그램 동작을 통해 빈 메모리 블록의 대응하는 페이지들로 각각 복사될 것이다. 이러한 경우, 복사된 페이지들을 각각 복사하기 위해서는 어드레스 정보, 카피백 프로그램 명령, 그리고 상태 읽기 명령이 복사된 페이지들 각각에 대해서 요구될 것이다. 예를 들면, 도 2에 도시된 바와 같이, 페이지 어드레스 정보와 카피백 프로그램 명령이 플래시 메모리 장치에 입력된 후, 플래시 메모리 장치는 소정 시간 동안 비지 상태로 유지될 것이다. 비지 상태 동안, 입력된 페이지 어드레스 정보에 대응하는 페이지로부터 데이터가 읽혀지고, 그렇게 읽혀진 데이터는 빈 메모리 블록의 대응하는 페이지에 프로그램될 것이다. 일단 카피백 프로그램 동작이 종료되면, 카피백 프로그램 동작이 성공하였는 지의 여부를 점검하기 위한 상태 읽기 명령이 플래시 메모리 장치에 제공될 것이다. 상태 정보가 프로그램 성공을 나타낼 때, 나머지 페이지들 각각에 대한 카피백 프로그램 동작이 앞서 설명된 것과 동일하게 수행될 것이다.

도 2에서 알 수 있듯이, 카피백 프로그램 동작은 복사된 페이지들의 수만큼 어드레스 및 명령들(예를 들면, 카피백 프로그램 명령 및 상태 읽기 명령)의 입력을 필요로 한다. 이는 블럭 대체 동작을 수행하는 데 많은 시간이 소요됨을 의미한 다. 다시 말해서, 앞서 언급된 바와 같은 블럭 대체 동작은 플래시 메모리 장치의 성능을 저하시키는 요인이 될 수 있다.

블럭 대체 동작은 프로그램 페일이 발생할 때 수행될 뿐만 아니라 읽기 페일이 발생할 때도 수행된다. 읽기 페일이란 선택된 페이지로부터 데이터를 읽을 때 특정 패턴의 1-비트 에러가 발생하는 경우를 의미한다. 그러한 1-비트 에러는 잘 알려진 에러 검사 정정(Error Checking and Correction: ECC) 스킴을 통해 정정될 것이다. 그럼에도 불구하고, 그러한 1-비트 에러가 발생한 페이지를 포함하는 메모리 블록은, 도 3에 도시된 바와 같이, 앞서 설명된 것과 동일한 방식에 따라 빈 메모리 블록으로 대체된다. 이러한 경우, 그러한 1-비트 에러가 발생한 페이지를 포함하는 메모리 블록은 빈 메모리 블록으로 할당되도록 소거될 것이다. 따라서, 읽기 페일이 발생할 때 역시 블록 대체 동작이 요구되며, 이는 플래시 메모리 장치의 성능을 저하시키는 요인이 될 것이다.

따라서, 블록 대체 동작을 수행하는 데 걸리는 시간을 단축시킴으로써 플래시 메모리 장치의 성능이 상술한 블록 대체 동작으로 인해 저하되는 것을 방지할 수 있는 새로운 기술이 절실히 요구되고 있다.

본 발명의 목적은 향상된 블록 대체 기능을 갖는 있는 플래시 메모리 장치를 제공하는 것이다.

본 발명의 다른 목적은 블록 대체 동작을 수행하는 데 걸리는 시간을 단축시킬 수 있는 플래시 메모리 장치를 제공하는 것이다.

본 발명의 예시적인 실시예들은 플래시 메모리 장치의 블록 대체 방법을 제공하며, 이 블록 대체 방법은 a) 프로그램/읽기 페일이 검출될 때 제공되는 페이지 어드레스를 저장하는 단계와; b) 멀티-페이지 카피백 프로그램 정보의 입력시, 상기 저장된 페이지 어드레스에 의거하여 상기 페일된 페이지를 포함한 메모리 블록의 복사될 페이지들 각각을 선택하기 위한 어드레스를 순차적으로 발생하는 단계와; 그리고 c) 상기 순차적으로 발생된 어드레스들에 응답하여 상기 메모리 블록의 복사될 페이지들의 데이터를 빈 메모리 블록의 대응하는 페이지들로 순차적으로 복사하는 단계를 포함한다.

예시적인 실시예에 있어서, 상기 복사될 페이지들을 선택하기 위한 어드레스의 생성은 상기 순차적으로 생성된 어드레스들 각각이 상기 저장된 페이지 어드레스와 같거나 큰 지의 여부에 따라 중지된다.

예시적인 실시예에 있어서, 상기 (c) 단계는 상기 메모리 블록의 복사될 페이지들 각각에 대한 복사 동작이 종료될 때마다 상태 레지스터에 상태값을 저장하는 단계를 포함한다.

예시적인 실시예에 있어서, 상기 레지스터에 저장된 상태값은 프로그램 페일 수를 나타낸다.

예시적인 실시예에 있어서, 상기 레지스터에 저장된 상태값은 상기 복사될 페이지들 각각에 대한 프로그램 패스/페일을 나타내는 값들을 포함한다.

예시적인 실시예에 있어서, 상기 레지스터에 저장된 상태값은 상기 복사될 페이지들 각각에 대한 복사 동작이 완료될 때마다 출력된다.

예시적인 실시예에 있어서, 상기 메모리 블록의 복사될 페이지들의 데이터는 에러 검사 및 정정 회로를 통해 상기 빈 메모리 블록의 대응하는 페이지들로 순차적으로 복사된다.

본 발명의 다른 실시예들은 플래시 메모리 장치를 제공하며, 이 플래시 메모리 장치는 각각이 복수의 페이지들을 포함한 메모리 블록들의 어레이와; 상기 어레이에 대한 프로그램/읽기 동작을 수행하도록 구성된 프로그램/읽기 회로와; 멀티-페이지 카피백 프로그램 동작시 제공되는 어드레스를 저장하도록 구성된 어드레스 발생기와; 그리고 멀티-페이지 카피백 프로그램 정보에 응답하여 동작하는 프로그램/읽기 제어기를 포함하며, 상기 프로그램/읽기 제어기는, 상기 멀티-페이지 카피백 프로그램 정보의 입력시, 페일된 페이지를 포함한 메모리 블록의 복사될 페이지들 각각을 선택하기 위한 어드레스를 순차적으로 발생하도록 상기 어드레스 발생기를 제어하며; 그리고 상기 프로그램/읽기 회로는 상기 순차적으로 발생된 어드레스들에 응답하여 상기 메모리 블록의 복사될 페이지들의 데이터를 빈 메모리 블록의 대응하는 페이지들로 순차적으로 복사하도록 구성된다.

예시적인 실시예에 있어서, 상기 프로그램/읽기 제어기는 선택된 페이지에 대한 복사 동작이 완료된 후 다음의 페이지의 어드레스를 생성하도록 상기 어드레스 발생기를 제어한다.

예시적인 실시예에 있어서, 상기 어드레스 발생기는 복사될 페이지를 선택하기 위한 어드레스가 상기 저장된 어드레스와 같거나 큰 지의 여부를 나타내는 플래 그 신호를 선택적으로 활성화시킨다.

예시적인 실시예에 있어서, 상기 프로그램/읽기 제어기는 상기 플래그 신호의 활성화에 응답하여 상기 멀티-페이지 카피백 프로그램 동작을 종료시킨다.

예시적인 실시예에 있어서, 상기 어드레스 발생기는 상기 멀티-페이지 카피백 프로그램 동작시 제공되는 어드레스를 저장하는 레지스터와; 상기 프로그램/읽기 제어기의 제어에 따라 어드레스를 발생하도록 구성된 카운터와; 그리고 상기 카운터에 의해서 생성되는 어드레스가 상기 레지스터에 저장된 어드레스와 같거나 큰 지의 여부를 판별하고 판별 결과로서 상기 플래그 신호를 출력하는 비교기를 포함한다.

예시적인 실시예에 있어서, 상기 프로그램/읽기 제어기는 상기 복사될 페이지들 각각에 대한 복사 동작이 완료될 때마다 카운트-업 동작을 수행하도록 상기 카운터를 제어한다.

예시적인 실시예에 있어서, 상기 레지스터에 저장된 어드레스는 상기 페일된 페이지의 어드레스이다.

예시적인 실시예에 있어서, 상기 비교기는 상기 카운터에 의해서 생성되는 어드레스가 상기 레지스터에 저장된 어드레스와 같을 때 상기 플래그 신호를 활성화시킨다.

예시적인 실시예에 있어서, 상기 레지스터에 저장된 어드레스는 상기 페일된 페이지의 바로 이전 페이지를 선택하기 위한 어드레스이다.

예시적인 실시예에 있어서, 상기 비교기는 상기 카운터에 의해서 생성되는 어드레스가 상기 레지스터에 저장된 어드레스보다 클 때 상기 플래그 신호를 활성화시킨다.

예시적인 실시예에 있어서, 상기 프로그램/읽기 제어기로부터 출력되는 상태값을 저장하는 상태 레지스터를 더 포함하며, 상기 상태값은 상기 복사될 페이지들 각각에 대한 프로그램 상태를 나타낸다.

예시적인 실시예에 있어서, 상기 상태 레지스터에 저장된 상태값은 프로그램 페일 수를 나타낸다.

예시적인 실시예에 있어서, 상기 상태 레지스터에 저장된 상태값은 상기 복사될 페이지들 각각에 대한 프로그램 패스/페일을 나타내는 값들을 포함한다.

예시적인 실시예에 있어서, 상기 상태 레지스터에 저장된 상태값은 상기 복사될 페이지들 각각에 대한 복사 동작이 완료될 때마다 출력된다.

본 발명의 또 다른 실시예들은 플래시 메모리 장치를 제공하며, 이 플래시 메모리 장치는 각각이 복수의 페이지들을 포함한 메모리 블록들의 어레이와; 상기 어레이에 대한 프로그램/읽기 동작을 수행하도록 구성된 프로그램/읽기 회로와; 멀티-페이지 카피백 프로그램 동작시 어드레스 및 멀티-페이지 카피백 프로그램 정보를 출력하도록 구성된 메모리 제어기와; 상기 메모리 제어기로부터 제공되는 어드레스를 저장하도록 구성된 어드레스 발생기와; 상기 멀티-페이지 카피백 프로그램 정보에 응답하여 동작하는 프로그램/읽기 제어기를 포함하며, 상기 프로그램/읽기 제어기는, 상기 멀티-페이지 카피백 프로그램 정보의 입력시, 페일된 페이지를 포함한 메모리 블록의 복사될 페이지들 각각을 선택하기 위한 어드레스를 순차적으로 발생하도록 상기 어드레스 발생기를 제어하며; 그리고 상기 프로그램/읽기 회로는 상기 순차적으로 발생된 어드레스들에 응답하여 상기 메모리 블록의 복사될 페이지들의 데이터를 빈 메모리 블록의 대응하는 페이지들로 순차적으로 복사하도록 구성된다.

예시적인 실시예에 있어서, 상기 메모리 제어기는 읽기 페일 및 프로그램 페일 중 어느 하나가 발생될 때 상기 어드레스 및 상기 멀티-페이지 카피백 프로그램 정보를 출력하도록 구성된다.

예시적인 실시예에 있어서, 상기 메모리 제어기는 상기 복사될 페이지들 각각에 대한 복사 동작 동안 상기 프로그램/읽기 회로에 의해서 읽혀진 데이터에 대한 에러 검사 및 정정 동작을 수행하도록 구성된다.

앞의 일반적인 설명 및 다음의 상세한 설명 모두 예시적이라는 것이 이해되어야 하며, 청구된 발명의 부가적인 설명이 제공되는 것으로 여겨져야 한다.

참조 부호들이 본 발명의 바람직한 실시 예들에 상세히 표시되어 있으며, 그것의 예들이 참조 도면들에 표시되어 있다. 가능한 어떤 경우에도, 동일한 참조 번호들이 동일한 또는 유사한 부분을 참조하기 위해서 설명 및 도면들에 사용된다.

아래에서, 반도체 메모리 장치로서 플래시 메모리 장치가 본 발명의 특징 및 기능을 설명하기 위한 한 예로서 사용된다. 하지만, 이 기술 분야에 정통한 사람은 여기에 기재된 내용에 따라 본 발명의 다른 이점들 및 성능을 쉽게 이해할 수 있을 것이다. 본 발명은 다른 실시 예들을 통해 또한, 구현되거나 적용될 수 있을 것이다. 게다가, 상세한 설명은 본 발명의 범위, 기술적 사상 그리고 다른 목적으로부 터 상당히 벗어나지 않고 관점 및 응용에 따라 수정되거나 변경될 수 있다.

도 4는 본 발명에 따른 플래시 메모리 장치를 개략적으로 보여주는 블록도이다.

도 4를 참조하면, 본 발명에 따른 플래시 메모리 장치는 메모리 코어(1000)와 제어 유니트(2000)를 포함한다. 메모리 코어(1000)는 복수의 메모리 블록들(MB0∼MB(n-1))을 포함하며, 메모리 블록들(MB0∼MB(n-1)) 각각은 복수의, 예를 들면, 32개의 페이지들을 갖는다. 비록 도면에는 도시되지 않았지만, 각 페이지에는 부유 게이트 트랜지스터로 각각 구성된 메모리 셀들이 연결될 것이다. 제어 유니트(2000)는 메모리 코어(1000)의 전반적인 동작을 제어하도록 구성될 것이다. 제어 유니트(2000)는 페일된 페이지를 포함한 메모리 블록(예를 들면, MB0)을 빈 메모리 블록(예를 들면, MB(n-1))으로 대체하기 위한 블록 대체 동작을 수행하도록 메모리 코어(1000)를 제어할 것이다. 제어 유니트(2000)는 메모리 코어(1000)로 제공될 어드레스를 발생하도록 구성된 어드레스 발생기(2100)를 포함한다. 블록 대체 동작이 수행될 때, 특히, 어드레스 발생기(2100)는 페일된 페이지(예를 들면, i번째 페이지)의 어드레스 정보 또는 페일된 페이지 이전의 페이지(예를 들면, (i-1)번째 페이지)의 어드레스 정보를 저장하도록 구성될 것이다. 어드레스 발생기(2100)는 저장된 어드레스 정보를 이용하여 메모리 블록(MB0)의 페이지들(예를 들면, 0번째 페이지∼(i-1)번째 페이지)을 선택하기 위한 어드레스들을 순차적으로 발생하도록 구성될 것이다.

어드레스 발생기(2100)에 의해서 생성된 어드레스는 메모리 코어(1000)로 전 송되고, 메모리 코어(1000)는 제어 유니트(2000)의 제어하에 어드레스 발생기(2100)로부터의 어드레스를 이용하여 카피백 프로그램 동작을 수행할 것이다. 카피백 프로그램 동작 동안, 메모리 블록(예를 들면, MB0)의 페이지에 저장된 데이터는 메모리 블록(예를 들면, MB(n-1))의 대응하는 페이지로 복사될 것이다. 이러한 카피백 프로그램 동작은 어드레스 발생기(2100)에 의해서 어드레스가 생성될 때마다(또는 메모리 블록(MB0)의 페일된 페이지(i번째 페이지) 이전의 모든 페이지들(0번째∼(i-1)번째 페이지들)이 선택될 때까지) 제어 유니트(2000)의 제어하에 자동적으로 수행될 것이다. 이하, 본 발명에 따른 카피백 프로그램 동작을 "멀티-페이지 카피백 프로그램 동작"이라 칭한다. 멀티-페이지 카피백 프로그램 동작은 멀티-페이지 카피백 프로그램 명령에 따라 제어 유니트(2000)의 제어하에 자동적으로 수행될 것이다. 이는 이후 상세히 설명될 것이다.

따라서, 본 발명에 따른 플래시 메모리 장치는 페일된 페이지의 어드레스 정보와 멀티-페이지 카피백 프로그램 명령이 단지 한번 요구되는 멀티-페이지 카피백 프로그램 동작을 통해 결함/페일된 페이지를 포함한 메모리 블록(배드 블록이라 불림)을 빈 메모리 블록으로 대체한다. 그러한 까닭에, 블록 대체 동작으로 인해 플래시 메모리 장치의 성능이 저하되는 것을 방지할 수 있다.

도 5는 도 4에 도시된 플래시 메모리 장치의 예시적인 실시예를 보여주는 블록도이다. 도 5에 도시된 플래시 메모리 장치는 OneNANDTM 플래시 메모리 장치이다.

도 5를 참조하면, 본 발명에 따른 플래시 메모리 장치는 메모리 셀 어레 이(1100)와 프로그램/읽기 회로(1200)를 포함한다. 메모리 셀 어레이(1100)는 복수의 메모리 블록들(MB0∼MB(n-1))을 포함한다. 메모리 블록들(MB0∼MB(n-1)) 각각은, 비록 도면에는 도시되지 않았지만, 복수의, 예를 들면, 32개의 페이지들로 구성될 것이다. 프로그램/읽기 회로(1200)는 프로그램/읽기 제어기(2200)에 의해서 제어되며, 메모리 셀 어레이(1100)로부터/로 데이터를 읽도록/쓰도록 구성될 것이다. 비록 도면에는 도시되지 않았지만, 프로그램/읽기 회로(1200)는 이 분야에 잘 알려진 행 선택 회로, 열 선택 회로, 페이지 버퍼 회로, 고전압 발생 회로, 등을 포함할 것이다. 메모리 셀 어레이(1100)와 프로그램/읽기 회로(1200)는 도 4의 메모리 코어(1000)를 구성할 것이다.

계속해서 도 5를 참조하면, 본 발명에 따른 플래시 메모리 장치는 어드레스 발생기(2100), 프로그램/읽기 제어기(2200), 패스/페일 체크 회로(2300), 상태 레지스터(2400), 그리고 메모리 제어기(2500)를 더 포함한다. 어드레스 발생기(2100), 프로그램/읽기 제어기(2200), 패스/페일 체크 회로(2300), 상태 레지스터(2400), 그리고 메모리 제어기(2500)는 도 4에 도시된 제어 유니트(2000)를 구성할 것이다.

어드레스 발생기(2100)는 프로그램/읽기 제어기(2200)에 의해서 제어되며, 멀티-페이지 카피백 프로그램 동작 동안 어드레스들을 순차적으로 발생하도록 구성될 것이다. 예를 들면, 도 6에 도시된 바와 같이, 어드레스 발생기(2100)는 레지스터(2110), 카운터(2120), 그리고 비교기(2130)로 구성될 것이다. 레지스터(2110)는 멀티-페이지 카피백 프로그램 동작시 메모리 제어기(2500)로부터 제공되는 어드레 스(ADD)를 저장하도록 구성될 것이다. 여기서, 메모리 제어기(2500)로부터 제공되는 어드레스(ADD)는 임의의 메모리 블록의 페일된 페이지를 지정하기 위한 어드레스이다. 카운터(2120)는 멀티-페이지 카피백 프로그램 동작시 프로그램/읽기 제어기(2200)의 제어에 따라 어드레스(IADD)를 순차적으로 발생하도록 구성된다. 여기서, 어드레스(IADD)는 페일된 페이지를 포함하는 메모리 블록에 속하는 복사된 페이지들 중 하나를 선택하기 위한 어드레스이다. 예를 들면, 카운터(2120)는 페일된 페이지(예를 들면, MB0의 i번째 페이지) 이전의 모든 페이지들(예를 들면, MB0의 0번째 페이지부터 (i-1)번째 페이지까지)이 선택될 때까지 어드레스(IADD)를 발생한다. 프로그램/읽기 제어기(2200)는 하나의 페이지에 대한 카피백 프로그램 동작이 완료될 때마다 카운트-업 동작을 수행하도록 카운터(2120)를 제어할 것이다. 비교기(2130)는 카운터(2120)에 의해서 생성된 어드레스(IADD)가 레지스터(2110)에 저장된 어드레스(ADD)와 일치하는 지의 여부를 판별한다. 카운터(2120)에 의해서 생성된 어드레스(IADD)가 레지스터(2110)에 저장된 어드레스(ADD)와 일치할 때, 비교기(2130)는 플래그 신호(FOK)를 활성화시킨다. 플래그 신호(FOK)의 활성화는 페일된 페이지(예를 들면, MB0의 i번째 페이지) 이전의 모든 페이지들(예를 들면, MB0의 0번째 페이지부터 (i-1)번째 페이지까지)이 선택되었음을 나타낸다.

레지스터(2110)에는 페일된 페이지(예를 들면, i번째 페이지)의 어드레스 정보 대신에 페일된 페이지의 바로 이전 페이지(예를 들면, (i-1)번째 페이지)의 어드레스 정보가 저장될 수 있다. 이 경우, 비교기(2130)는 카운터(2120)에 의해서 생성된 어드레스(IADD)의 값이 레지스터(2110)에 저장된 어드레스의 값보다 큰 지 의 여부를 판별하도록 구성될 것이다. 카운터(2120)에 의해서 생성된 어드레스(IADD)의 값이 레지스터(2110)에 저장된 어드레스의 값보다 클 때, 비교기(2130)는 플래그 신호(FOK)를 활성화시킬 것이다.

다시 도 5를 참조하면, 프로그램/읽기 제어기(2200)는 메모리 제어기(2500)로부터 제공되는 명령에 응답하여 선택된 페이지에 대한 프로그램/읽기 동작을 제어한다. 프로그램/읽기 동작 동안, 프로그램/읽기 제어기(2200)는 레디/비지 상태를 나타내는 정보를 메모리 제어기(2500)로 출력한다. 패스/페일 체크 회로(2300)는 프로그램 동작의 검증 구간 동안 프로그램/읽기 회로(1200)로부터 출력되는 데이터가 패스 데이터인 지의 여부를 판별한다. 프로그램/읽기 회로(1200)로부터 출력되는 데이터가 패스 데이터일 때, 프로그램/읽기 제어기(2200)는 프로그램 동작을 종료시킨다. 이때, 상태 레지스터(2400)에는 프로그램 패스를 나타내는 상태값이 프로그램/읽기 제어기(2200)에 의해서 저장될 것이다. 프로그램/읽기 회로(1200)로부터 출력되는 데이터가 페일 데이터일 때, 프로그램/읽기 제어기(2200)는 정해진 프로그램 루프 횟수 내에서 프로그램 동작이 반복적으로 수행되도록 프로그램/읽기 회로(1200)를 제어할 것이다. 정해진 프로그램 루프 수만큼 프로그램 동작이 수행되었음에도 불구하고 프로그램/읽기 회로(1200)로부터 출력되는 데이터가 페일 데이터인 경우, 상태 레지스터(2400)에는 프로그램 페일을 나타내는 상태값이 프로그램/읽기 제어기(2200)에 의해서 저장될 것이다.

메모리 제어기(2500)는 프로그램 동작의 종료시 상태 레지스터(2400)의 상태값을 읽고, 읽혀진 상태값에 따라 멀티-페이지 카피백 프로그램 동작을 위한 명령 및 어드레스를 발생하도록 구성된다. 예를 들면, 읽혀진 상태값이 프로그램 페일을 나타낼 때, 메모리 제어기(2500)는 프로그램 페일된 페이지의 어드레스를 어드레스 발생기(2100)로 그리고 멀티-페이지 카피백 프로그램 명령을 프로그램/읽기 제어기(2200)로 출력할 것이다. 프로그램/읽기 제어기(2200)는 프로그램 페일된 페이지를 갖는 메모리 블록이 빈 메모리 블록으로 대체되도록 멀티-페이지 카피백 프로그램 명령에 응답하여 프로그램/읽기 회로(1200) 및 어드레스 발생기(2200)를 제어하며, 이는 이후 상세히 설명될 것이다.

상술한 바와 같이, 임의의 페이지에 대한 프로그램 동작이 페일되는 경우, 프로그램 페일된 페이지를 포함한 메모리 블록은 빈 메모리 블록으로 대체될 것이다. 이를 위해서, 페일된 페이지의 어드레스 정보가 어드레스 발생기(2100)에 설정되고 멀티-페이지 카피백 프로그램 명령이 프로그램/읽기 제어기(2200)에 인가될 것이다. 이후, 추가적인 어드레스 및 명령 없이 프로그램/읽기 제어기(220)의 제어하에 어드레스 발생기(2100)에 의해서 순차적으로 생성되는 어드레스를 이용하여 멀티-페이지 카피백 프로그램 동작이 자동적으로 수행될 것이다. 따라서, 플래시 메모리 장치의 성능이 블록 대체 동작으로 인해 저하되는 것을 방지할 수 있다.

도 7은 본 발명에 따른 멀티-페이지 카피백 프로그램 동작을 설명하기 위한 흐름도이다. 이하, 본 발명에 따른 멀티-페이지 카피백 프로그램 동작이 참조 도면들에 의거하여 상세히 설명될 것이다.

외부(예를 들면, 호스트)로부터 프로그램 동작이 요구될 때, 메모리 제어기(2500)는 외부로부터의 프로그램 명령에 응답하여 프로그램 동작을 제어할 것이 다. 예를 들면, 메모리 제어기(2500)는 프로그램 명령과 함께 제공된 어드레스 정보를 어드레스 발생기(2100)로 출력하고, 프로그램 데이터를 프로그램/읽기 회로(1200)로 전달하며, 프로그램 명령을 프로그램/읽기 제어기(2200)로 출력할 것이다. 이후, 프로그램/읽기 제어기(2200)는 입력된 어드레스에 대응하는 페이지에 프로그램 데이터가 프로그램되도록 프로그램/읽기 회로(1200)를 제어할 것이다. 이는 이 분야의 통상적인 지식을 습득한 자들에게 잘 알려져 있으며, 그것에 대한 설명은 그러므로 생략될 것이다.

프로그램 동작은 일련의 프로그램 루프들을 통해 수행되며, 각 프로그램 루프는 프로그램 구간과 검증 구간을 포함한다. 검증 구간 동안, 프로그램/읽기 회로(1200)는 선택된 페이지의 메모리 셀들로부터 데이터를 읽고, 패스/페일 체크 회로(2300)는 프로그램/읽기 회로(1200)에 의해서 읽혀진 데이터가 패스 데이터인 지의 여부를 판별할 것이다. 프로그램/읽기 회로(1200)에 의해서 읽혀진 데이터가 패스 데이터인 경우, 프로그램/읽기 제어기(2200)는 프로그램 동작을 종료시킨다. 이때, 상태 레지스터(2400)에는 프로그램 패스를 나타내는 상태값이 프로그램/읽기 제어기(2200)에 의해서 저장될 것이다. 이후, 프로그램/읽기 제어기(2200)는 레디/비지 상태를 알리는 정보를 메모리 제어기(2500)로 출력한다. 메모리 제어기(2500)는 레디/비지 상태를 알리는 정보에 따라 레지스터(2400)에 저장된 상태값을 읽고, 읽혀진 상태값에 따라 블록 대체 동작이 필요한 지의 여부를 결정할 것이다. 만약 읽혀진 상태값이 프로그램 패스를 나타내면, 프로그램 절차는 종료될 것이다. 만약 읽혀진 상태값이 프로그램 페일을 나타내면, 메모리 제어기(2500)의 제어에 따라 멀티-페이지 카피백 프로그램 동작이 수행되며, 이는 이하 상세히 설명될 것이다.

일단 읽혀진 상태값이 프로그램 페일로서 판별되면, 단계(100)에서, 메모리 제어기(2500)는 프로그램 페일된 페이지의 어드레스로 어드레스 발생기(2100)의 레지스터(2110)를 설정한다. 여기서, 프로그램 페일된 페이지(예를 들면, i번째 페이지)의 어드레스 대신 프로그램 페일된 페이지 아래의 페이지(예를 들면, (i-1)번째 페이지)의 어드레스 정보로 레지스터(2110)가 설정될 수 있을 것이다. 단계(110)에서, 메모리 제어기(2500)는 멀티-페이지 카피백 프로그램 명령을 프로그램/읽기 제어기(2200)로 출력한다. 프로그램/읽기 제어기(2200)는 멀티-페이지 카피백 프로그램 명령에 응답하여 멀티-페이지 카피백 프로그램 동작을 제어할 것이다. 멀티-페이지 카피백 프로그램 동작 동안, 페일된 페이지(예를 들면, i번째 페이지)를 포함한 메모리 블록 중 복사된 페이지들(예를 들면, 0번째 페이지부터 (i-1)번째 페이지) 각각 대한 카피백 프로그램 동작이 수행될 것이다.

먼저, 어드레스 발생기(2100)는 메모리 블록(예를 들면, MB0)의 0번째 페이지를 선택하기 위한 어드레스(IADD)를 프로그램/읽기 회로(1200)로 출력한다. 이때, 어드레스 발생기(2100)의 비교기(2130)는 카운터(2120)로부터 출력되는 어드레스(IADD)가 레지스터(2110)에 저장된 어드레스와 일치하는 지의 여부를 판별할 것이다. 일치하지 않으면, 플래그 신호(FOK)는 비활성화될 것이다. 프로그램/읽기 제어기(2200)의 제어하에, 프로그램/읽기 회로(1200)는 입력된 어드레스에 대응하는 메모리 블록(예를 들면, MB0)의 페이지로부터 데이터를 읽고 읽혀진 데이터를 메모리 블록(예를 들면, MB(i+1))의 대응하는 페이지에 프로그램한다. 즉, 단계(120)에 서, 한 페이지에 대한 카피백 프로그램 동작이 이 분야에 잘 알려진 방식에 따라 수행될 것이다.

카피백 프로그램 동작이 수행되는 동안, 패스/페일 체크 회로(2300)는 앞서 언급된 것과 동일한 방식으로 매 프로그램 루프에서 프로그램 패스/페일을 판별할 것이다. 만약 0번째 페이지에 대한 카피백 프로그램 동작이 프로그램 패스로서 판별되면, 프로그램/읽기 제어기(2200)는 상태 레지스터(2400)에 프로그램 패스를 나타내는 상태값을 저장할 것이다. 상태 레지스터(2400)에 상태값을 저장하는 방식들이 다양하게 구현될 수 있으며, 이는 이후 상세히 설명될 것이다. 단계(130)에서, 프로그램/읽기 제어기(2200)는 메모리 블록(MB0)의 다음의 페이지(예를 들면, 1번째 페이지)를 선택하기 위한 어드레스(IADD)를 발생하도록 어드레스 발생기(2100)를 제어할 것이다. 즉, 어드레스 발생기(2100)의 카운터(2120)는 프로그램/읽기 제어기(2200)의 제어에 따라 카운트-업 동작을 수행하며, 그 결과 메모리 블록(MB0)의 다음의 페이지(예를 들면, 1번째 페이지)를 선택하기 위한 어드레스(IADD)가 생성될 것이다.

단계(140)에서, 어드레스 발생기(2100)의 비교기(2130)는 카운터(2120)로부터 출력된 어드레스(IADD)가 레지스터(2110)에 저장된 어드레스와 일치하는 지의 여부를 판별하고, 판별 결과로서 플래그 신호(FOK)를 출력할 것이다. 카운터(2120)로부터 출력된 어드레스(IADD)가 레지스터(2110)에 저장된 어드레스와 일치하지 않을 때, 플래그 신호(FOK)는 비활성화 상태로 유지될 것이다. 이는 앞서 설명된 것과 동일한 방식으로 카피백 프로그램 동작이 계속해서 수행됨을 의미한다. 카운 터(2120)로부터 출력된 어드레스(IADD)가 레지스터(2110)에 저장된 어드레스와 일치할 때, 플래그 신호(FOK)는 활성화된다. 이는 페일된 페이지 이전의 모든 페이지들에 대한 카피백 프로그램 동작이 수행되었음을 의미한다. 따라서, 멀티-페이지 카피백 프로그램 동작은 종료될 것이다.

이상의 설명으로부터 알 수 있듯이, 멀티-페이지 카피백 프로그램 동작을 수행하기 위해서 어드레스 및 명령이 단지 한번 설정된다. 멀티-페이지 카피백 프로그램 동작을 수행하기 위해서 어드레스 및 명령이 설정된 후, 도 8에 도시된 바와같이, 추가적인 어드레스 및 명령 없이 프로그램/읽기 제어기(220)의 제어하에 어드레스 발생기(2100)에 의해서 순차적으로 생성되는 어드레스를 이용하여 멀티-페이지 카피백 프로그램 동작을 자동적으로 수행함으로써 플래시 메모리 장치의 성능이 블록 대체 동작으로 인해 저하되는 것을 방지할 수 있다.

앞서 언급된 바와 같이, 복사될 페이지들 각각의 프로그램 패스/페일을 나타내는 상태값을 상태 레지스터(2400)에 저장하는 방식들(또는, 메모리 제어기(2500)로 전송하는 방식들)이 다양하게 구현될 수 있다.

먼저, 도 9a에 도시된 바와 같이, 일단 멀티-페이지 카피백 프로그램 동작이 수행되면, 프로그램/읽기 제어기(2200)는 레디 또는 비지 상태를 나타내는 플래그 신호(Ready)를 메모리 제어기(2500)로 전송할 것이다. 멀티-페이지 카피백 프로그램 동작이 수행될 때, 레디 또는 비지 상태를 나타내는 플래그 신호는 하이 레벨에서 로우 레벨로 천이한다. 이후, 앞서 설명된 것과 동일한 방식으로 카피백 프로그램 동작이 반복적으로 수행될 것이다. 도 9a에 도시된 바와 같은 방식이 적용되는 경우, 카피백 프로그램 동작에 따른 프로그램 패스/페일 정보는 상태 레지스터(2400)에 축적/누적될 것이다. 이때, 누적되는 값은 프로그램 페일 수를 나타낼 것이다. 그렇게 누적된 값은 블록 대체 동작이 완료된 후 메모리 제어기(2500)에 의해서 참조될 것이다. 누적된 값이 '1' 또는 그 보다 큰 정수일 때, 즉, 멀티-페이지 카피백 프로그램 동작이 프로그램 페일로서 판별된 경우, 앞서 언급된 바와 같은 방식으로 블록 대체 동작이 다시 수행될 것이다. 다른 실시예로서, 상태 레지스터(2400)가 메모리 블록의 페이지들 각각에 대한 프로그램 패스/페일 정보를 저장하도록 구성될 수 있다. 이러한 경우, 앞서 언급된 누적 스킴 대신에 복사된 페이지들 각각에 대한 프로그램 패스/페일 정보가 상태 레지스터(2400)에 저장될 수 있다.

또는, 도 9b에 도시된 바와 같이, 임의의 페이지에 대한 카피백 프로그램 동작이 프로그램 페일로 판별되는 경우, 프로그램/읽기 제어기(2200)는 플래그 신호(Ready)를 하이로 비활성화시킨다. 메모리 제어기(2500)는 비활성화된 플래그 신호에 응답하여 상태 레지스터(2400)의 상태값을 읽는다. 읽혀진 상태값이 프로그램 페일을 나타낼 때, 앞서 언급된 바와 같은 방식으로 블록 대체 동작이 다시 수행될 것이다. 또는, 9c에 도시된 바와 같이, 프로그램/읽기 제어기(2200)는 하나의 페이지에 대한 카피백 프로그램 동작이 완료될 때마다 플래그 신호(Ready)를 하이로 비활성화시키며, 메모리 제어기(2500)는 플래그 신호(Ready)의 비활성화에 응답하여 상태 레지스터(2400)의 상태값을 읽는다. 소정 시간이 경과한 후, 프로그램/읽기 제어기(2200)는 다음 페이지에 대한 카피백 프로그램 동작을 수행하기 위해서 플래 그 신호(Ready)를 로우로 활성화시킨다. 이러한 방식에 따라 상태 레지스터(2400)의 상태값이 메모리 제어기(2500)로 전송될 수 있다. 멀티-페이지 카피백 프로그램 동작이 수행되는 동안, 읽혀진 상태값이 프로그램 페일을 나타낼 때, 메모리 제어기(2500)는 멀티-페이지 카피백 프로그램 동작을 종료시키고 앞서 설명된 것과 같은 방식으로 멀티-페이지 카피백 프로그램 동작을 다시 수행할 것이다. 또는, 메모리 제어기(2500)는 멀티-페이지 카피백 프로그램 동작이 완료된 후 앞서 설명된 것과 같은 방식으로 멀티-페이지 카피백 프로그램 동작을 다시 수행할 것이다.

본 발명에 따른 멀티-페이지 카피백 프로그램 동작에 있어서, 프로그램/읽기 회로(1200)는 선택된 페이지로부터 데이터를 읽고, 읽혀진 데이터를 직접 다른 페이지에 프로그램할 수 있다. 또는, 프로그램/읽기 회로(1200)는 선택된 페이지로부터 데이터를 읽고, 읽혀진 데이터를 메모리 제어기(2500)로 전송하고, 메모리 제어기(2500)로부터 전송된 데이터를 다른 페이지에 프로그램할 수 있다. 전자의 경우, 프로그램/읽기 회로(1200)는 읽혀진 데이터에 대한 에러를 검사/정정하도록 구성될 수 있다. 후자의 경우, 메모리 제어기(2500)는 입력된 데이터에 대한 1-비트 에러 검사/정정 동작을 수행하도록 구성될 수 있다.

도 10은 도 5에 도시된 메모리 제어기를 개략적으로 보여주는 블록도이다.

도 10을 참조하면, 본 발명에 따른 메모리 제어기(2500)는 제어 로직(2510), 레지스터(2520), 버퍼 메모리(2530), 그리고 에러 검사 및 정정 회로(2540) (도면에는, "ECC"로 표기됨)를 포함한다. 제어 로직(2510)은, 예시적인 실시예에 있어서, 이 분야에 잘 알려진 상태 머진(state machine)으로 구현될 수 있다. 제어 로 직(2510)은 프로그램 동작시 프로그램/읽기 제어기(2200)로부터 제공되는 레디/비지 상태를 나타내는 플래그 정보에 응답하여 동작한다. 레지스터(2520)는 외부(예를 들면, 호스트)로부터의 어드레스 및 명령 정보를 저장하도록 구성된다. 제어 로직(2510)은 레지스터(2520)에 저장된 어드레스 및 명령 정보에 따라 어드레스 및 제어 신호들을 발생할 것이다. 버퍼 메모리(2530)는 제어 로직(2510)의 제어하에 외부 또는 프로그램/읽기 회로(1200)로부터의 데이터를 임시 저장한다. 에러 검사 및 정정 회로(2540)는 버퍼 메모리(2530)에서 프로그램/읽기 회로(1200)로 전송되는 데이터로부터 에러 정정 코드를 생성하도록 구성될 것이다. 에러 검사 및 정정 회로(2540)는 프로그램/읽기 회로(1200)에서 버퍼 메모리(2530)로 전송되는 데이터로부터 에러를 검사하도록 구성될 것이다. 에러가 검출될 때, 에러 검사 및 정정 회로(2540)는 제어 로직(2510)의 제어에 따라 에러가 발생된 데이터를 정정하도록 구성된다. 에러 검사 및 정정 회로(2540)는 에러가 검출될 때 에러 검출 정보를 제어 로직(2510)으로 제공하도록 구성될 것이다.

본 발명의 메모리 제어기(2500)는 읽기 동작시 읽기 페일이 발생할 때 읽기 페일된 페이지를 포함한 메모리 블록을 빈 메모리 블록으로 대체하도록 구성된다. 블록 대체는 앞서 언급된 멀티-페이지 카피백 프로그램 동작을 이용하여 수행될 것이다. 이러한 경우, 어드레스 발생기(2100)의 레지스터(2110)에는 메모리 블록의 마지막 페이지를 지정하기 위한 어드레스 정보가 저장될 것이다. 이는 읽기 페일된 페이지를 포함한 메모리 블록의 모든 페이지들이 순차적으로 선택됨을 의미한다. 카피백 프로그램 동작이 수행될 때, 프로그램/읽기 제어기에 의해서 읽혀진 데이터 는 메모리 제어기(2500)로 전송될 것이다. 메모리 제어기(2500)는 앞서 설명된 방식으로 입력된 데이터에 대한 에러 검사/정정 동작을 수행하고, 프로그램/읽기 회로(1200)로 에러 검사/정정된 데이터를 출력할 것이다. 이는 읽기 페일된 페이지의 데이터가 정정될 수 있음을 의미한다. 모든 페이지들이 빈 메모리 블록으로 복사된 후, 읽기 페일된 페이지를 포함한 메모리 블록은 빈 메모리 블록이 되도록 소거될 것이다. 읽기 페일이 생길 때 수행되는 블록 대체는 데이터 신뢰성을 향상시키기 위한 것이다. '1' 값이 '0'으로 읽혀질 때 생기는 읽기 페일은 읽기 디스터브로 인한 것으로, 읽기 페일된 페이지를 포함한 메모리 블록은 빈 메모리 블록으로 대체되고 그 다음에 재사용을 위해 소거될 것이다.

도 11은 본 발명의 다른 실시예에 따른 플래시 메모리 장치를 개략적으로 보여주는 블록도이다.

도 11을 참조하면, 본 발명의 다른 실시예에 따른 플래시 메모리 장치는 표준 플래시 메모리 장치이며, 메모리 셀 어레이(3100), 프로그램/읽기 회로(3200), 어드레스 발생기(3300), 프로그램/읽기 제어기(3400), 패스/페일 점검 회로(3500), 상태 레지스터(3600), 그리고 인터페이스 블록(3700)을 포함한다. 도 10에 도시된 구성 요소들(31003600)은 도 5에 도시된 것과 실질적으로 동일하며, 그것에 대한 설명은 그러므로 생략될 것이다. 도 5에 도시된 OneNANDTM 플래시 메모리 장치와 달리, 도 10에 도시된 플래시 메모리 장치는 프로그램 페일이 발생할 때 외부(이 분야에 잘 알려진 메모리 제어기)로부터의 멀티-페이지 카피백 프로그램 명령과 페일 된 페이지의 어드레스를 제공받고, 앞서 설명된 것과 실질적으로 동일한 방식으로 멀티-페이지 카피백 프로그램 동작을 수행할 것이다.

따라서, 추가적인 어드레스 및 명령 없이 프로그램/읽기 제어기(3400)의 제어하에 어드레스 발생기(3300)에 의해서 순차적으로 생성되는 어드레스를 이용하여 멀티-페이지 카피백 프로그램 동작을 자동적으로 수행함으로써 플래시 메모리 장치의 성능이 블록 대체 동작으로 인해 저하되는 것을 방지할 수 있다.

본 발명에 따른 플래시 메모리 장치는 서스펜드 & 리쥼 기능을 지원하도록 구성될 수 있다. 예를 들면, 도 12에 도시된 바와 같이, 본 발명에 따른 OneNANDTM 플래시 메모리 장치에는 서스펜드 & 리쥼 제어기(2600)가 제공될 것이다. 서스펜드 & 리쥼 제어기(2600)는 메모리 제어기(2500)로부터 출력되는 서스펜드 명령에 응답하여 동작하며, 현재 수행되는 멀티-페이지 카피백 프로그램 동작이 중지되도록 어드레스 발생기(2100) 및 프로그램/읽기 제어기(2200)를 제어한다. 메모리 제어기(2500)로부터 출력되는 리쥼 명령이 제공될 때, 서스펜드 & 리쥼 제어기(2600)는 중지된 멀티-페이지 카피백 프로그램 동작이 재개되도록 어드레스 발생기(2100) 및 프로그램/읽기 제어기(2200)를 제어한다. 마찬가지로, 도 13에 도시된 바와 같이, 본 발명에 따른 표준 플래시 메모리 장치에도 서스펜드 & 리쥼 제어기(3800)가 제공될 수 있음은 자명하다. 도 13에 도시된 서스펜드 & 리쥼 제어기(3800)는 도 12에 도시된 것과 실질적으로 동일하며, 그것에 대한 설명은 그러므로 생략될 것이다.

플래시 메모리 장치는 전력이 차단되어도 저장된 데이터를 유지할 수 있는 불 휘발성 메모리 장치이다. 셀룰러 폰, PDA 디지털 카메라, 포터블 게임 콘솔, 그리고 MP3P와 같은 모바일 장치들의 사용 증가에 따라, 플래시 메모리 장치는 데이터 스토리지 뿐만 아니라 코드 스토리지로서 보다 널리 사용된다. 플래시 메모리 장치는, 또한, HDTV, DVD, 라우터, 그리고 GPS와 같은 홈 어플리케이션에 사용될 수 있다. 본 발명에 따른 플래시 메모리 장치를 포함한 시스템이 도 14에 개략적으로 도시되어 있다. 컴퓨팅 시스템, 모바일 장치, 등과 같은 본 발명에 따른 시스템은 버스(4001)에 전기적으로 연결된 마이크로프로세서(4100), 사용자 인터페이스(4200), 베이스밴드 칩셋(baseband chipset)과 같은 모뎀(4300), 그리고 플래시 메모리 장치(4400)를 포함하며, 플래시 메모리 장치(4400)는 도 5에서 설명된 OneNANDTM 플래시 메모리로 구현될 것이다. 플래시 메모리 장치(4400)는 마이크로프로세서(4100)에 의해서 처리된/처리될 N-비트 데이터(N은 1 또는 그 보다 큰 정수)를 저장할 것이다. 본 발명에 따른 시스템이 모바일 장치인 경우, 시스템의 동작 전압을 공급하기 위한 배터리(4500)가 추가적으로 제공될 것이다. 비록 도면에는 도시되지 않았지만, 본 발명에 따른 시스템에는 응용 칩셋(application chipset), 카메라 이미지 프로세서(Camera Image Processor: CIS), 모바일 디램, 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.

도 13에 도시된 바와 같이, OneNANDTM 플래시 메모리 대신에 표준 플래시 메모리 장치가 시스템에 사용될 수 있다. 이러한 경우, 플래시 메모리 장치(5500)는 이 분야에 잘 알려진 메모리 제어기(5400)의 제어에 따라 동작할 것이다. 이러한 점을 제외하면 도 15에 도시된 시스템은 도 14에 도시된 것과 실질적으로 동일하며, 그것에 대한 설명은 그러므로 생략될 것이다.

본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 이 분야에 숙련된 자들에게 자명하다. 상술한 내용을 고려하여 볼 때, 만약 본 발명의 수정 및 변경이 아래의 청구항들 및 동등물의 범주 내에 속한다면, 본 발명이 이 발명의 변경 및 수정을 포함하는 것으로 여겨진다.

상술한 바와 같이, 추가적인 어드레스 및 명령 없이 프로그램/읽기 제어기의 제어하에 어드레스 발생기에 의해서 순차적으로 생성되는 어드레스를 이용하여 멀티-페이지 카피백 프로그램 동작을 자동적으로 수행함으로써 플래시 메모리 장치의 성능이 블록 대체 동작으로 인해 저하되는 것을 방지할 수 있다.

Claims (38)

  1. a) 프로그램/읽기 페일이 검출될 때 제공되는 페이지 어드레스를 저장하는 단계와;
    b) 멀티-페이지 카피백 프로그램 정보의 입력시, 상기 저장된 페이지 어드레스에 의거하여 상기 페일된 페이지를 포함한 메모리 블록의 복사될 페이지들 각각을 선택하기 위한 어드레스를 순차적으로 발생하는 단계와; 그리고
    c) 상기 순차적으로 발생된 어드레스들에 응답하여 상기 메모리 블록의 복사될 페이지들의 데이터를 빈 메모리 블록의 대응하는 페이지들로 순차적으로 복사하는 단계를 포함하는 플래시 메모리 장치의 블럭 대체 방법.
  2. 제 1 항에 있어서,
    상기 복사될 페이지들을 선택하기 위한 어드레스의 생성은 상기 순차적으로 생성된 어드레스들 각각이 상기 저장된 페이지 어드레스와 같거나 큰 지의 여부에 따라 중지되는 플래시 메모리 장치의 블록 대체 방법.
  3. 제 1 항에 있어서,
    상기 (c) 단계는 상기 메모리 블록의 복사될 페이지들 각각에 대한 복사 동작이 종료될 때마다 상태 레지스터에 상태값을 저장하는 단계를 포함하는 플래시 메모리 장치의 블록 대체 방법.
  4. 제 3 항에 있어서,
    상기 레지스터에 저장된 상태값은 프로그램 페일 수를 나타내는 플래시 메모리 장치의 블록 대체 방법.
  5. 제 3 항에 있어서,
    상기 레지스터에 저장된 상태값은 상기 복사될 페이지들 각각에 대한 프로그램 패스/페일을 나타내는 값들을 포함하는 플래시 메모리 장치의 블록 대체 방법.
  6. 제 3 항에 있어서,
    상기 레지스터에 저장된 상태값은 상기 복사될 페이지들 각각에 대한 복사 동작이 완료될 때마다 출력되는 플래시 메모리 장치의 블록 대체 방법.
  7. 제 1 항에 있어서,
    상기 메모리 블록의 복사될 페이지들의 데이터는 에러 검사 및 정정 회로를 통해 상기 빈 메모리 블록의 대응하는 페이지들로 순차적으로 복사되는 플래시 메모리 장치의 블록 대체 방법.
  8. 각각이 복수의 페이지들을 포함한 메모리 블록들의 어레이와;
    상기 어레이에 대한 프로그램/읽기 동작을 수행하도록 구성된 프로그램/읽기 회로와;
    멀티-페이지 카피백 프로그램 동작시 제공되는 어드레스를 저장하도록 구성된 어드레스 발생기와; 그리고
    멀티-페이지 카피백 프로그램 정보에 응답하여 동작하는 프로그램/읽기 제어기를 포함하며,
    상기 프로그램/읽기 제어기는, 상기 멀티-페이지 카피백 프로그램 정보의 입력시, 페일된 페이지를 포함한 메모리 블록의 복사될 페이지들 각각을 선택하기 위한 어드레스를 순차적으로 발생하도록 상기 어드레스 발생기를 제어하며; 그리고 상기 프로그램/읽기 회로는 상기 순차적으로 발생된 어드레스들에 응답하여 상기 메모리 블록의 복사될 페이지들의 데이터를 빈 메모리 블록의 대응하는 페이지들로 순차적으로 복사하도록 구성되는 플래시 메모리 장치.
  9. 제 8 항에 있어서,
    상기 프로그램/읽기 제어기는 선택된 페이지에 대한 복사 동작이 완료된 후 다음의 페이지의 어드레스를 생성하도록 상기 어드레스 발생기를 제어하는 플래시 메모리 장치.
  10. 제 8 항에 있어서,
    상기 어드레스 발생기는 복사될 페이지를 선택하기 위한 어드레스가 상기 저장된 어드레스와 같거나 큰 지의 여부를 나타내는 플래그 신호를 선택적으로 활성 화시키는 플래시 메모리 장치.
  11. 제 10 항에 있어서,
    상기 프로그램/읽기 제어기는 상기 플래그 신호의 활성화에 응답하여 상기 멀티-페이지 카피백 프로그램 동작을 종료시키는 플래시 메모리 장치.
  12. 제 8 항에 있어서,
    상기 어드레스 발생기는
    상기 멀티-페이지 카피백 프로그램 동작시 제공되는 어드레스를 저장하는 레지스터와;
    상기 프로그램/읽기 제어기의 제어에 따라 어드레스를 발생하도록 구성된 카운터와; 그리고
    상기 카운터에 의해서 생성되는 어드레스가 상기 레지스터에 저장된 어드레스와 같거나 큰 지의 여부를 판별하고 판별 결과로서 상기 플래그 신호를 출력하는 비교기를 포함하는 플래시 메모리 장치.
  13. 제 12 항에 있어서,
    상기 프로그램/읽기 제어기는 상기 복사될 페이지들 각각에 대한 복사 동작이 완료될 때마다 카운트-업 동작을 수행하도록 상기 카운터를 제어하는 플래시 메모리 장치.
  14. 제 12 항에 있어서,
    상기 레지스터에 저장된 어드레스는 상기 페일된 페이지의 어드레스인 플래시 메모리 장치.
  15. 제 14 항에 있어서,
    상기 비교기는 상기 카운터에 의해서 생성되는 어드레스가 상기 레지스터에 저장된 어드레스와 같을 때 상기 플래그 신호를 활성화시키는 플래시 메모리 장치.
  16. 제 12 항에 있어서,
    상기 레지스터에 저장된 어드레스는 상기 페일된 페이지의 바로 이전 페이지를 선택하기 위한 어드레스인 플래시 메모리 장치.
  17. 제 16 항에 있어서,
    상기 비교기는 상기 카운터에 의해서 생성되는 어드레스가 상기 레지스터에 저장된 어드레스보다 클 때 상기 플래그 신호를 활성화시키는 플래시 메모리 장치.
  18. 제 8 항에 있어서,
    상기 프로그램/읽기 제어기로부터 출력되는 상태값을 저장하는 상태 레지스터를 더 포함하며, 상기 상태값은 상기 복사될 페이지들 각각에 대한 프로그램 상 태를 나타내는 플래시 메모리 장치.
  19. 제 18 항에 있어서,
    상기 상태 레지스터에 저장된 상태값은 프로그램 페일 수를 나타내는 플래시 메모리 장치.
  20. 제 18 항에 있어서,
    상기 상태 레지스터에 저장된 상태값은 상기 복사될 페이지들 각각에 대한 프로그램 패스/페일을 나타내는 값들을 포함하는 플래시 메모리 장치.
  21. 제 18 항에 있어서,
    상기 상태 레지스터에 저장된 상태값은 상기 복사될 페이지들 각각에 대한 복사 동작이 완료될 때마다 출력되는 플래시 메모리 장치.
  22. 각각이 복수의 페이지들을 포함한 메모리 블록들의 어레이와;
    상기 어레이에 대한 프로그램/읽기 동작을 수행하도록 구성된 프로그램/읽기 회로와;
    멀티-페이지 카피백 프로그램 동작시 어드레스 및 멀티-페이지 카피백 프로그램 정보를 출력하도록 구성된 메모리 제어기와;
    상기 메모리 제어기로부터 제공되는 어드레스를 저장하도록 구성된 어드레스 발생기와;
    상기 멀티-페이지 카피백 프로그램 정보에 응답하여 동작하는 프로그램/읽기 제어기를 포함하며,
    상기 프로그램/읽기 제어기는, 상기 멀티-페이지 카피백 프로그램 정보의 입력시, 페일된 페이지를 포함한 메모리 블록의 복사될 페이지들 각각을 선택하기 위한 어드레스를 순차적으로 발생하도록 상기 어드레스 발생기를 제어하며; 그리고 상기 프로그램/읽기 회로는 상기 순차적으로 발생된 어드레스들에 응답하여 상기 메모리 블록의 복사될 페이지들의 데이터를 빈 메모리 블록의 대응하는 페이지들로 순차적으로 복사하도록 구성되는 플래시 메모리 장치.
  23. 제 22 항에 있어서,
    상기 프로그램/읽기 제어기는 선택된 페이지에 대한 복사 동작이 완료된 후 다음의 페이지의 어드레스를 생성하도록 상기 어드레스 발생기를 제어하는 플래시 메모리 장치.
  24. 제 22 항에 있어서,
    상기 어드레스 발생기는 복사될 페이지를 선택하기 위한 어드레스가 상기 저장된 어드레스와 같거나 큰 지의 여부를 나타내는 플래그 신호를 선택적으로 활성화시키는 플래시 메모리 장치.
  25. 제 24 항에 있어서,
    상기 프로그램/읽기 제어기는 상기 플래그 신호의 활성화에 응답하여 상기 멀티-페이지 카피백 프로그램 동작을 종료시키는 플래시 메모리 장치.
  26. 제 22 항에 있어서,
    상기 어드레스 발생기는
    상기 멀티-페이지 카피백 프로그램 동작시 제공되는 어드레스를 저장하는 레지스터와;
    상기 프로그램/읽기 제어기의 제어에 따라 어드레스를 발생하도록 구성된 카운터와; 그리고
    상기 카운터에 의해서 생성되는 어드레스가 상기 레지스터에 저장된 어드레스와 같거나 큰 지의 여부를 판별하고 판별 결과로서 상기 플래그 신호를 출력하는 비교기를 포함하는 플래시 메모리 장치.
  27. 제 26 항에 있어서,
    상기 프로그램/읽기 제어기는 상기 복사될 페이지들 각각에 대한 복사 동작이 완료될 때마다 카운트-업 동작을 수행하도록 상기 카운터를 제어하는 플래시 메모리 장치.
  28. 제 26 항에 있어서,
    상기 레지스터에 저장된 어드레스는 상기 페일된 페이지의 어드레스인 플래시 메모리 장치.
  29. 제 28 항에 있어서,
    상기 비교기는 상기 카운터에 의해서 생성되는 어드레스가 상기 레지스터에 저장된 어드레스와 같을 때 상기 플래그 신호를 활성화시키는 플래시 메모리 장치.
  30. 제 26 항에 있어서,
    상기 레지스터에 저장된 어드레스는 상기 페일된 페이지의 바로 이전 페이지를 선택하기 위한 어드레스인 플래시 메모리 장치.
  31. 제 30 항에 있어서,
    상기 비교기는 상기 카운터에 의해서 생성되는 어드레스가 상기 레지스터에 저장된 어드레스보다 클 때 상기 플래그 신호를 활성화시키는 플래시 메모리 장치.
  32. 제 22 항에 있어서,
    상기 프로그램/읽기 제어기로부터 출력되는 상태값을 저장하는 상태 레지스터를 더 포함하며, 상기 상태값은 상기 복사될 페이지들 각각에 대한 프로그램 상태를 나타내는 플래시 메모리 장치.
  33. 제 32 항에 있어서,
    상기 상태 레지스터에 저장된 상태값은 프로그램 페일 수를 나타내는 플래시 메모리 장치.
  34. 제 32 항에 있어서,
    상기 상태 레지스터에 저장된 상태값은 상기 복사될 페이지들 각각에 대한 프로그램 패스/페일을 나타내는 값들을 포함하는 플래시 메모리 장치.
  35. 제 32 항에 있어서,
    상기 상태 레지스터에 저장된 상태값은 상기 복사될 페이지들 각각에 대한 복사 동작이 완료될 때마다 상기 메모리 제어기로 출력되는 플래시 메모리 장치.
  36. 제 22 항에 있어서,
    상기 메모리 제어기는 읽기 페일 및 프로그램 페일 중 어느 하나가 발생될 때 어드레스 및 상기 멀티-페이지 카피백 프로그램 정보를 출력하도록 구성된 플래시 메모리 장치.
  37. 제 22 항에 있어서,
    상기 메모리 제어기는 상기 복사될 페이지들 각각에 대한 복사 동작 동안 상기 프로그램/읽기 회로에 의해서 읽혀진 데이터에 대한 에러 검사 및 정정 동작을 수행하도록 구성된 플래시 메모리 장치.
  38. 제 22 항에 있어서,
    상기 멀티-페이지 카피백 프로그램 동작의 중지 및 재개 동작들을 제어하도록 구성된 서스펜드 및 리쥼 제어기를 더 포함하는 플래시 메모리 장치.
KR1020060081740A 2006-08-28 2006-08-28 오토 멀티-페이지 카피백 기능을 갖는 플래시 메모리 장치및 그것의 블록 대체 방법 KR100837274B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060081740A KR100837274B1 (ko) 2006-08-28 2006-08-28 오토 멀티-페이지 카피백 기능을 갖는 플래시 메모리 장치및 그것의 블록 대체 방법

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR1020060081740A KR100837274B1 (ko) 2006-08-28 2006-08-28 오토 멀티-페이지 카피백 기능을 갖는 플래시 메모리 장치및 그것의 블록 대체 방법
EP07016257A EP1895542A3 (en) 2006-08-28 2007-08-20 Flash memory device having multi-page copyback functionality and related block replacement methods
US11/843,902 US7684241B2 (en) 2006-08-28 2007-08-23 Flash memory devices having multi-page copyback functionality and related block replacement methods
CN 200710305150 CN101221812B (zh) 2006-08-28 2007-08-28 具有多页复录功能的闪存器件及相关的块替换方法
JP2007221350A JP5378664B2 (ja) 2006-08-28 2007-08-28 マルチ−ページコピーバック機能を有するフラッシュメモリー装置及びそのブロック置換方法

Publications (2)

Publication Number Publication Date
KR20080019421A KR20080019421A (ko) 2008-03-04
KR100837274B1 true KR100837274B1 (ko) 2008-06-11

Family

ID=38780067

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060081740A KR100837274B1 (ko) 2006-08-28 2006-08-28 오토 멀티-페이지 카피백 기능을 갖는 플래시 메모리 장치및 그것의 블록 대체 방법

Country Status (4)

Country Link
US (1) US7684241B2 (ko)
EP (1) EP1895542A3 (ko)
KR (1) KR100837274B1 (ko)
CN (1) CN101221812B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9158622B2 (en) 2012-06-01 2015-10-13 Samsung Electronics Co. Ltd. Storage device including non-volatile memory device and repair method
US9405673B2 (en) 2012-09-03 2016-08-02 Samsung Electronics Co., Ltd. Memory controller, and electronic device having the same and method for operating the same

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009080884A (ja) * 2007-09-26 2009-04-16 Panasonic Corp 不揮発性半導体記憶装置
US8271515B2 (en) * 2008-01-29 2012-09-18 Cadence Design Systems, Inc. System and method for providing copyback data integrity in a non-volatile memory system
KR101044533B1 (ko) * 2009-06-29 2011-06-27 주식회사 하이닉스반도체 불휘발성 메모리 장치 및 이것의 카피백 프로그램 방법
US8443263B2 (en) * 2009-12-30 2013-05-14 Sandisk Technologies Inc. Method and controller for performing a copy-back operation
US20120110244A1 (en) * 2010-11-02 2012-05-03 Micron Technology, Inc. Copyback operations
US8726104B2 (en) * 2011-07-28 2014-05-13 Sandisk Technologies Inc. Non-volatile memory and method with accelerated post-write read using combined verification of multiple pages
US9158621B2 (en) * 2011-08-29 2015-10-13 Sandisk Technologies Inc. System and method of copying data
KR20160061703A (ko) 2014-11-24 2016-06-01 삼성전자주식회사 내부 카피 동작을 수행하는 메모리 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05282883A (ja) * 1992-03-31 1993-10-29 Toshiba Corp 不揮発性半導体メモリ装置
KR20030025406A (ko) * 2001-09-20 2003-03-29 주식회사 하이닉스반도체 비휘발성 강유전체 메모리 장치의 칼럼 리페어 회로
KR20030061877A (ko) * 2002-01-12 2003-07-23 삼성전자주식회사 낸드 플래시 메모리 장치 및 그것의 소거, 프로그램,그리고 카피백 프로그램 방법
KR20040008717A (ko) * 2002-07-19 2004-01-31 주식회사 하이닉스반도체 플래시 메모리 장치
US6850436B2 (en) 2003-01-27 2005-02-01 Renesas Technology Corp. Non-volatile semiconductor device having a means to relieve a deficient erasure address

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4520441A (en) * 1980-12-15 1985-05-28 Hitachi, Ltd. Data processing system
KR0172366B1 (ko) * 1995-11-10 1999-03-30 김광호 불휘발성 반도체 메모리 장치의 독출 및 프로그램 방법과 그 회로
JP2003030993A (ja) * 2001-07-17 2003-01-31 Toshiba Corp 半導体記憶装置
US6671204B2 (en) 2001-07-23 2003-12-30 Samsung Electronics Co., Ltd. Nonvolatile memory device with page buffer having dual registers and methods of using the same
JP3802411B2 (ja) 2001-12-20 2006-07-26 東芝マイクロエレクトロニクス株式会社 不揮発性半導体記憶装置のデータコピー方法
JP4563715B2 (ja) * 2003-04-29 2010-10-13 三星電子株式会社Samsung Electronics Co.,Ltd. パーシャルコピーバック動作モードを有するフラッシュメモリ装置
US20050005058A1 (en) * 2003-07-01 2005-01-06 Wee-Kuan Gan Interleaving management method for upgrading data processing speed
KR100572328B1 (ko) * 2004-07-16 2006-04-18 삼성전자주식회사 배드 블록 관리부를 포함하는 플래시 메모리 시스템
US7187583B2 (en) * 2005-01-25 2007-03-06 Phison Electronics Corp. Method for reducing data error when flash memory storage device using copy back command

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05282883A (ja) * 1992-03-31 1993-10-29 Toshiba Corp 不揮発性半導体メモリ装置
KR20030025406A (ko) * 2001-09-20 2003-03-29 주식회사 하이닉스반도체 비휘발성 강유전체 메모리 장치의 칼럼 리페어 회로
KR20030061877A (ko) * 2002-01-12 2003-07-23 삼성전자주식회사 낸드 플래시 메모리 장치 및 그것의 소거, 프로그램,그리고 카피백 프로그램 방법
KR20040008717A (ko) * 2002-07-19 2004-01-31 주식회사 하이닉스반도체 플래시 메모리 장치
US6850436B2 (en) 2003-01-27 2005-02-01 Renesas Technology Corp. Non-volatile semiconductor device having a means to relieve a deficient erasure address

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9158622B2 (en) 2012-06-01 2015-10-13 Samsung Electronics Co. Ltd. Storage device including non-volatile memory device and repair method
US9405673B2 (en) 2012-09-03 2016-08-02 Samsung Electronics Co., Ltd. Memory controller, and electronic device having the same and method for operating the same

Also Published As

Publication number Publication date
US20080068886A1 (en) 2008-03-20
EP1895542A2 (en) 2008-03-05
CN101221812B (zh) 2012-04-18
KR20080019421A (ko) 2008-03-04
US7684241B2 (en) 2010-03-23
CN101221812A (zh) 2008-07-16
EP1895542A3 (en) 2008-10-22

Similar Documents

Publication Publication Date Title
JP5660615B2 (ja) マルチビットメモリ装置を含んだデータ格納システム及びそれの動作方法
JP5421127B2 (ja) ダイナミックマルチモード動作を有する不揮発性メモリ
US7843732B2 (en) Methods of operating multi-bit flash memory devices and related systems
JP4129381B2 (ja) 不揮発性半導体記憶装置
DE602004003275T2 (de) Nichtflüchtiger Speicher mit Seiten-Kopierfunktion und entsprechendes Verfahren
CN101436434B (zh) 提供快速编程及读操作的非易失性存储设备、系统和方法
US7403436B2 (en) Non-volatile semiconductor memory device
US8254181B2 (en) Nonvolatile memory device and programming method
US7663933B2 (en) Memory controller
US7336531B2 (en) Multiple level cell memory device with single bit per cell, re-mappable memory block
JP2007305210A (ja) 半導体記憶装置
US20050289314A1 (en) Simultaneous external read operation during internal programming in a flash memory device
JP4554900B2 (ja) Nandフラッシュメモリをシステム駆動用及びデータ貯蔵用として使用する装置
CN100474452C (zh) 用于非易失存储器的高效数据验证操作的方法和结构
US20100020611A1 (en) Flash memory systems and operating methods using adaptive read voltage levels
JP2004280790A (ja) Ecc制御装置
EP1635261B1 (en) Memory with embedded error correction code circuit
KR20100093739A (ko) 비휘발성 메모리 장치의 읽기 방법
KR101572830B1 (ko) 비휘발성 메모리 장치의 프로그램 방법, 비휘발성 메모리 장치 및 비휘발성 메모리 시스템
US8644065B2 (en) Memory system with user configurable density/performance option
JP3982639B2 (ja) マルチレベルセルを有するメモリからデータを読み取る方法
JP2009016028A (ja) 変更された読み出し電圧を用いるマルチレベルセルを含む不揮発性メモリ装置及びシステム、並びにその動作方法
KR100875539B1 (ko) 프로그램 방식을 선택할 수 있는 메모리 시스템
US7616507B2 (en) Microprocessor boot-up controller, nonvolatile memory controller, and information processing system
KR20130049332A (ko) 메모리 시스템 및 그것의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160531

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 12