ITMI962323A1 - Procedimento di programmazione e lettura di dati in un dispositivo di memoria a semiconduttore non volatile e circuito per esso - Google Patents

Procedimento di programmazione e lettura di dati in un dispositivo di memoria a semiconduttore non volatile e circuito per esso Download PDF

Info

Publication number
ITMI962323A1
ITMI962323A1 IT96MI002323A ITMI962323A ITMI962323A1 IT MI962323 A1 ITMI962323 A1 IT MI962323A1 IT 96MI002323 A IT96MI002323 A IT 96MI002323A IT MI962323 A ITMI962323 A IT MI962323A IT MI962323 A1 ITMI962323 A1 IT MI962323A1
Authority
IT
Italy
Prior art keywords
data
memory
matrix
reading
row
Prior art date
Application number
IT96MI002323A
Other languages
English (en)
Inventor
Jin-Ki Kim
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of ITMI962323A0 publication Critical patent/ITMI962323A0/it
Publication of ITMI962323A1 publication Critical patent/ITMI962323A1/it
Application granted granted Critical
Publication of IT1286092B1 publication Critical patent/IT1286092B1/it

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits

Description

D E S C R I Z I O N E
La presente invenzione riguarda un dispositivo di memoria a semiconduttore non volatile e elettricamente cancellabile e programmabile, e pi? particolarmente un procedimento di programmazione e lettura di dati in una memoria flash di tipo NAND e circuito per esso. La presente domanda ? basata sulla domanda coreana No. 40639/95, che ? qui incorporata per riferimento.
I dispositivi di memoria a semiconduttore non volatili quali EEPROM, che sono stati sviluppati per avere densit? di integrazione sempre pi? elevata, solitamente impiegano come celle di memoria transistori MOS con porta flottante, porta di controllo, sorgente e pozzo. Una pluralit? di celle di memoria sono disposte in righe e colonne di una matrice per formare una matrice di celle di memoria costituente una pluralit? di linee di parola e linee di bit, in cui le porte di controllo delle celle di memoria sono collegate alle linee di parola e i pozzi a linee di bit.
Tali dispositivi di memoria a semiconduttore non volatile sono solitamente azionati in base a cosiddetto processo di lettura di pagina, che serve per leggere come un lotto i dati memorizzati in tutte le celle di memoria di una linea di parola selezionata tra una pluralit? di linee di bit. I dati letti attraverso linee di bit sono memorizzati temporaneamente in elementi di aggancio di dati chiamati memorie temporanee di pagina. Il processo di scrittura o programmazione ? eseguito memorizzando sequenzialmente i dati applicati attraverso una piazzola di ingresso/uscita di dati o terminale nelle memorie temporanee di pagina, e poi programmando come un lotto i dati memorizzati nelle celle di memoria di una linea di parola selezionata. I processi di lettura e programmazione di pagina sono descritti in modo pi? specifico nella pubblicazione brevettuale coreana pubblicata non esaminata No. 94-18870 del 19 Agosto 1994.
Nel processo di lettura e programmazione di pagina, vi sono molti casi che richiedono che i dati memorizzati nelle celle di memoria di una riga siano trasferiti o copiati in un'altra riga. Questo processo di trasferimento o copiatura comprende le fasi che consistono nel leggere e programmare i dati. A questo fine, la tecnica convenzionale include le fasi che consistono nel leggere dapprima i dati di una riga sorgente, e movimentare temporaneamente in una memoria esterna, designare gli indirizzi delle celle di memoria di una riga obiettiva per memorizzare i dati, e trasferire come un lotto i dati memorizzati nella memoria esterna nella riga obiettivo. Questo ? descritto in modo pi? specifico nel seguito.
Facendo riferimento alla figura 1, il circuito convenzionale per effettuare una copia di pagina consiste in una matrice di celle di memoria 100, circuito di memoria temporanea di pagina 300 per memorizzare temporaneamente dati sull'operazione di lettura e programmazione di pagina, e memoria addizionale esterna 400 collegata con il circuito di memoria temporanea di pagina 300. Quando si effettua una copia di pagina, i dati di una riga sorgente 101 della matrice di celle di memoria 100 sono dapprima letti, poi memorizzati nella memoria esterna 400. Infine, i dati memorizzati nella memoria esterna sono trasferiti ad una riga obiettivo 102. A questo fine, i piedini esterni di una EEPROM di tipo NAND a CMOS di 16 Megabyte, per esempio, sono forniti con i segnali di temporizzazione come mostrato nella figura 2, dove il numero di riferimento CLE rappresenta il segnale di abilitazione di aggancio di comando, ALE il segnale di abilitazione di aggancio di indirizzo, WE il segnale di abilitazione di scrittura, e RE il segnale di abilitazione di lettura.
Durante il funzionamento, dopo l'applicazione di un comando di lettura "00h" attraverso il terminale di ingresso/uscita I/O durante l'intervallo T1, gli indirizzi di tre cicli sono forniti durante l'intervallo T2, in modo tale che il dispositivo di memoria emetta come un lotto i dati memorizzati in tutte le celle di memoria della riga designata dagli indirizzi attraverso linee di bit. I dati di uscita sono memorizzati nel circuito di registro interno del circuito 300 di memoria temporanea di pagina durante l'intervallo T3, che ? chiamata operazione di rilevamento di dati. Poi, come mostrato nella figura 2, il segnale di abilitazione di lettura RE ? applicato commutato al I/O i modo da eseguire l'operazione di immissione di dati per emettere i dati memorizzati nel circuito 300 di memoria temporanea di pagina tramite il I/O nell'intervallo T4, durante il quale dati di 256 byte, per esempio, sono sequenzialmente letti. I dati ottenuti dal processo di lettura di pagina sono dapprima memorizzati nella memoria esterna 400 sotto il controllo di mezzi di controllo quali microprocessore, attendendo l'operazione di copiatura di pagina. Dopo l'immissione del comando di caricamento di dati "80h", se gli indirizzi di tre cicli sono applicati nell'intervallo T5, i dati di 256 byte sono temporaneamente memorizzati nella memoria esterna 400 e sono sequenzialmente caricati nella memoria durante l?intervallo T6. Infine, il comando "10h" di programmazione di pagina ? immesso nell'intervallo T7, in modo tale che tutte le celle di memoria della riga obiettivo siano programmate come un lotto nell'intervallo T8.
Tale processo di copiatura di pagina convenzionale richiede una memoria esterna addizionale 400, che consuma molto tempo per leggere dati dalla riga di sorgente 101 e programmarli nella riga obiettivo. Per esempio, assumendo che i cicli di lettura e scrittura siano rispettivamente 80ns per trasferire i dati dal circuito 300 di memorai temporanea di pagina alla memoria esterna 400 e viceversa per realizzare il processo di copiatura di pagina quando una riga ha 256 byte e quindi la memoria temporanea di pagina corrispondente 256 byte, tutto il tempo preso per il processo di copiatura di pagina ? stimato come 41 ps. Tale tempo lungo degrada la prestazione di un chip.
Allo scopo di risolvere tale inconveniente, ? stata proposta un'altra tecnica convenzionale come mostrato nella figura 3. A differenza della figura 2, il processo di copiatura di pagina ? eseguito solamente con la matrice di celle di memoria 100 e il circuito 300 di memoria temporanea di pagina senza impiegare una memoria esterna addizionale. In questo caso, i dati della riga sorgente 101 sono memorizzati come un lotto nel circuito 300 di memoria temporanea di pagina, che trasferisce direttamente i dati memorizzati alla riga obiettivo 102, riducendo quindi il tempo preso per copiatura di pagina in confronto con la tecnica della figura 1. Tuttavia, questo fa s? che i dati copiati della riga obiettivo siano nello stato invertito dai dati originali della riga sorgente a causa delle caratteristiche intrinseche del circuito 300 di memoria temporanea di pagina. Quindi, i dati emessi dalla riga obiettivo sono invertiti dallo stato logico dei dati orignali, il che ? completamente differente dalla copia vera della pagina.
Uno scopo della presente invenzione ? fornire un procedimento di copiatura in modo velocizzato dei dati memorizzati in una riga sorgente di un dispositivo di memoria a semiconduttore non volatile ad una riga obiettivo senza impiegare una memoria esterna ed invertire lo stato logico di dati originali, e circuito per esso.
Secondo un aspetto della presente invenzione, un dispositivo di memoria a semiconduttore non volatile elettricamente cancellabile e programmabile comprende una matrice di celle di memoria consistente in una pluralit? di transistori di memoria disposti in righe e colonne in una forma matriciale, ciascuno dei transistori avendo una porta flottante, porta di controllo, sorgente e pozzo, i transistori di memoria essendo in grado di memorizzare cariche per rappresentare dati binari, una parte di cella indicatrice avente una pluralit? di transistori indicatori collegati rispettivamente alle righe della matrice di celle di memoria per memorizzare un dato di copia di pagina per rappresentare il trasferimento di dati dalla riga ad un'altra della matrice di celle di memoria in seguito alla copertura dei dati della riga all'altra riga, i transistori indicatori essendo dello stesso tipo dei transistori di memoria, mezzi di lettura e memorizzazione di dati includente una pluralit? di elementi di aggancio di dati collegati rispettivamente alle linee di colonna della matrice di celle di memoria e alla linea di colonna della parte di cella indicatrice per leggere e memorizzare temporaneamente dati interni o esterni insieme con i dati della parte di cella indicatrice in una modalit? di lettura e programmazione di dati, e mezzi di conversione collegati tra i mezzi di lettura e memorizzazione di dati e mezzi di memoria temporanea di uscita per convertire i dati di cella di memoria copiati memorizzati nei mezzi di lettura e memorizzazione di dati nello stato originale come nella riga della matrice di celle di memoria in base ai dati di cella indicatrice corrispondenti pure memorizzati nei mezzi di lettura e memorizzazione di dati.
Secondo un altro aspetto della presente invenzione ? fornito un procedimento di lettura di dati in un dispositivo di memoria a semiconduttore no volatile avente una matrice di celle di memorizza consistente in una pluralit? di celle di memoria ciascuna con una porta flottante di memorizzazione di dati disposta in una pluralit? di unit? di stringa, che comprende le fasi che consistono nel memorizzare i dati delle celle di memoria collegate in una riga selezionata della matrice di celle di memoria in una memoria temporanea di pagina, programmare i dati memorizzati nella memoria temporanea di pagina nelle celle di memoria di un'altra riga della matrice di celle di memoria nello spazio invertito, immettere un dato di copia di pagina rappresentante lo stato invertito dei dati programmati nella cella indicatrice corrispondente a detta un'altra riga, e invertire i dati programmati emessi secondo i dati della cella indicatrice.
La presente invenzione verr? ora descritta in modo pi? specifico con riferimento ai disegni allegati solamente a titolo di esempio.
La figura 1 ? uno schema a blocchi per illustrare un processo di copiatura di pagina convenzionale di una matrice di cella di memoria;
la figura 2 illustra impulsi di temporizzazione per eseguire il processo di copiatura di pagina come mostrato nella figura 1;
la figura 3 ? uno schema a blocchi per illustrare un altro processo di copertura di pagina convenzionale di una matrice di celle di memoria;
la figura 4 ? uno schema a blocchi per illustrare il processo di copertura di pagina secondo la presente invenzione;
la figura 5 ? uno schema circuitale per illustrare una memoria temporanea di pagina applicata alla presente invenzione;
la figura 6 illustra impulsi di temporizzazione di lettura della memoria temporanea di pagina della figura 5;
la figura 7 ? un diagramma di temporizzazione per illustrare l'operazione di programmazione della memoria temporanea di pagina della figura 5;
la figura 8 ? uno schema a blocchi per illustrare la programmazione di copia da una pagina normalmente programmata secondo la presente invenzione;
la figura 9 ? uno schema a blocchi per illustrare la programmazione di copia dalla pagina copiata secondo la presente invenzione;
la figura 10 ? uno schema a blocchi per illustrare il processo di lettura di una pagina normalmente programmato secondo la presente invenzione;
la figura 11 ? uno schema a blocchi per illustrare il processo di lettura di una pagina copiata secondo la presente invenzione;
la figura 12 illustra gli impulsi di temporizzazione per programmare normalmente una pagina secondo la presente invenzione; e
la figura 13 illustra gli impulsi di temporizzazione per effettuare una copia di pagina secondo la presente invenzione.
Il circuito di copia di pagina inventivo comprende, come mostrato nella figura 4, una matrice 100 di celle di memoria, parte 200 di celle indicatrici di copia di pagina per memorizzare un dato di copia di pagina per rappresentare il trasferimento di dati da una riga ad un'altra della matrice di celle di memoria in seguito a copiatura dei dati della riga all'altra riga, circuito 300 di memoria temporanea di pagina per memorizzare temporaneamente dati nella modalit? di lettura o programmazione, e circuito di conversione 500 collegato tra il circuito 300 di memoria temporanea di pagina e il circuito 600 di memoria temporanea di uscita per convertire i dati di cella di memoria accoppiati memorizzati nel circuito di memoria temporanea di dati nello stato originale come nella riga della matrice di celle di memoria in base ai dati di celle indicatrici corrispondenti pure memorizzati nel circuito di memoria temporanea.
Descrivendo il processo di lettura e programmazione di dati del circuito 300 di memoria temporanea di pagina con riferimento a figure 5, 6 e 7, ? mostrata una memoria temporanea 300 di pagina unitaria collegata con una stringa 301 di celle di memoria di una matrice 100 di celle di memoria. Ciascuna delle linee di bit BL ha la memoria temporanea 300 di pagina unitaria collegata con una stringa 301 di celle di memoria di tipo NAND, che consiste in un transistore di selezione collegato in serie con una pluralit? di transitori di celle di memoria ciascuno avente una porta flottante. Fornito tra linee di bit BL e la memoria temporanea 300 di pagina unitaria vi ? un transistore di isolamento 302 per isolare la linea di bit BL dalla memoria temporanea di pagina 300 in seguito a cancellazione di dati. La memoria temporanea 300 di pagina unitaria comprende un transistore PMOS 307 per alimentare una corrente alla linea di bit BL in seguito a letture di dati, transistore NMOS 303 per scaricare le cariche sulla linea di bit BL e memoria temporanea 300 di pagina unitaria a massa, il transistore NMOS 304 per isolare elettricamente il nodo di rilevamento SO dalla memoria temporanea 300 di pagina unitaria, il circuito di aggancio 310 consistente in due invertitori 305 e 306, il transistore di rilevamento 308 con la porta collegata al nodo di rilevamento SO, e il transistore di attivazione di rilevamento 309 con il pozzo collegato alla sorgente del transistore 308 per rispondere ad un segnale di aggancio.
Facendo riferimento alla figura 6, il processo di lettura dei dati memorizzati in una cella di memoria selezionata ? eseguito nella sequenza. In primo luogo, la memoria temporanea di pagina 300 ? ripristinata nell'intervallo T11. In secondo luogo, i dati sono rilevati nell'intervallo T22. In terzo luogo, i dati sono agganciati nell'intervallo T33. Cio?, se i segnali di controllo SBL e DCB sono indotti ad essere nello stato "alto" nell'intervallo di ripristino, il nodo PB della linea di bit BL e il circuito di aggancio 310 come mostrato nella figura 5 sono ripristinati a tensione di massa, per esempio, OV. In questo caso, al terminale di uscita dell'invertitore 305 del circuito di aggancio 310 ? applicata la tensione di sorgente Vcc. Nell'intervallo di rilevamento di dati, il transistore di isolamento 302 ? attivato e il transistore 304 ? disattivato secondo gli impulsi di temporizzazione come mostrato nella figura 6 in modo da rilevare i dati memorizzati nella porta flottante della cella di memoria, quando la tensione di riferimento Vref di un dato valore, per esempio, 1,7V ? applicata alla porta del transistore 307 in modo tale che la corrente sia alimentata tramite il nodo di rilevamento SO alla linea di bit BL. In questo caso, se il dato della cella di memoria ? "1", cio?, la cella di memoria ? tutta scaricata attraverso la stringa 301 di cella di memoria, in modo tale che il nodo di rilevamento SO sia mantenuto as 0,6V per scollegare il transistore di rilevamento 308. Al contrario, se il dato della cella di memoria ? "0", cio? nel transistore a modalit? di accrescimento la corrente alimentata dal transistore di carico 307 collegato con la linea di bit BL non passa la stringa 301 di cella di memoria, in modo tale che il nodo di rilevamento SO ? mantenuto a circa Vcc per attivare il transistore di rilevamento 308. Nell'intervallo di aggancio di dati, se il segnale di aggancio 0latch ? mantenuto a Vcc, il transistore 309 di attivazione di rilevamento ? attivato. In questo caso, se il dato della cella di memoria ? "1", la memoria temporanea di pagina 300 non cambia lo stato poich? il transistore di rilevamento 308 ? disattivato, e il nodo PB ? mantenuto a OV. Al contrario, se il dato del dato di cella di memoria ? "0", il transistore di rilevamento 308 ? attivato facendo s? che il nodo di uscita dell'invertitore 305 nel circuito di aggancio 310 sia scaricato in OV. Quindi, l'invertitore 306 fa s? che il nodo PB cambi stato da 0V a Vcc. Conseguentemente nel processo di lettura di dati, si nota che il nodo PB del circuito di aggancio 310 ? in OV o Vcc secondo che il dato della cella di memoria ? "1" o "0".
Parimenti, il processo di programmazione della memoria temporanea di pagina 300 per scrivere dati in una cella di memoria selezionata ? descritto con riferimento alla figura 7. Il processo di programmazione include le fasi che consistono nel ripristinare la memoria temporanea di pagina 300 nell'intervallo T21, caricare i dati nell'intervallo T31, e programmare nell'intervallo T41. Nell'intervallo di ripristino, se i segnali di controllo LBL e DCB sono mantenuti nello stato "alto", il nodo PB della linea di bit VI e il circuito di aggancio 310 sono ripristinati a OV. In questo caso, dato che la tensione di riferimento Vref ? Vcc, il transistore di carico 307 ? scollegato. Nell'intervallo di caricamento di dati, il nodo PB del circuito di aggancio 310 ? impostato a Vcc o OV secondo se il dato di ingresso esterno rappresenta lo stato logico di 1 o 0. Nell'intervallo di programmazione, se il dato ? "1", il nodo PB del circuito di aggancio 310 trasferisce Vccd alla linea di bit BL in modo da impedire programmazione, e la cella di memoria selezionata ? mantenuta come il transistore a modalit? di svuotamento. Al contrario, se il dato ? "0", il nodo PB del circuito di aggancio 310 trasferisce 0V alla linea di bit, la cella di memoria selezionata diventa programmabile cambiata nel transistore a modalit? di accrescimento. Qui di seguito, l'operazione di lettura e programmazione di pagina per il processo di copertura di pagina inventivo ? descritta in modo pi? specifico con riferimento a figure 8, 9, 10 e 11.
Facendo riferimento alla figura 8, la parte 200 di cella indicatrice di copia di pagina ? collegata con la matrice di celle di memoria, e consiste in una pluralit? di transistori di memoria rispettivamente collegati alle righe della matrice di celle di memoria per formare una colonna addizionale delle celle indicatrici. Cio?, i transistori di celle indicatrici sono fatti dello stesso tipo dei transistori di celle di memoria, rispettivamente aggiunti alle righe della matrice di celle di memoria in modo da formare una colonna di celle di memoria addizionale usata per memorizzare dati rappresentanti l'operazione di copia di pagina. Descrivendo in modo pi? specifico, ciascuna cella della parte 200 di celle indicatrici di copia di pagine ? programmata per avere dati "0" o "1" secondo sia la riga corrispondente della matrice di cella di memoria programmata originalmente o per copia di pagina (qui di seguito chiamata copia di pagina programmata). Questo serve per impedire l'inversione dei dati quando i dati in una riga selezionata sono copiati in un'altra riga. Per esempio, se una riga selezionata ? copiata in un'altra riga, la cella indicatrice attaccata alla riga selezionata ? scritta con dato "0", e l'altra riga con dato "1". Cio?, se una cella indicatrice ha dato "1", la riga corrispondente della cella di memoria ha un dato copiato di pagina.
Facendo riferimento alla figura 8, una riga selezionata 101 che ? normalmente o originalmente programmata ha dati [10011001:0 (dato di cella indicatrice)] ? copiata in un'altra riga 102 per avere dati [01100110:1] invertiti da dati originali. Come descritto in precedenza, la cella indicatrice attaccata alla riga selezionata 101 ha dato "0" rappresentante i dati originalmente programmati mentre la cella indicatrice attaccata all'altra riga 102 ha dato "1" rappresentante i dati copiati di pagina.
Quando si legge la riga normalmente programmata 101 come mostrato nella figura 10, i dati nella riga 101 sono memorizzati nella memoria temporanea di pagina 300 come programmati. Naturalmente, il dato "0" della corrispondente cella indicatrice che ? pure memorizzato nella memoria temporanea di pagina come "0". Questo dato di cella indicatrice "0" ? trasferito ad un ingresso del circuito di conversione 500 consistente in porte di OR esclusive, in modo tale che l'uscita del circuito di conversione 500 produca i dati originali [10011001] attraverso la memoria temporanea di uscita 600. Alternativamente, in seguito alla lettura della riga copiata di pagina 102 con il dato di cella indicatrice "1", i dati [01100110] invertiti dai dati originali sono memorizzati nella memoria temporanea di pagina 300 cos? come sono. Tuttavia, i dati invertiti sono ancora invertiti tramite il circuito di conversione 500 emessi come i dati originalmente programmati [10011001] poich? il dato "1" di cella indicatrice di copia di pagina ? inviato ad un ingresso del circuito di conversione 500 consistente in porte di OR esclusivo. Conseguentemente i dati sono infine prodotti attraverso la memoria temporanea di uscita 600 come originalmente programmati, per esempio, "10011001" poich? la porta XOR produce dati logici "0" per i dure ingressi, lo stesso dato logico o dati logici "1" per i due ingressi dello stato logico opposto.
Parimenti, facendo riferimento alla figura 9, se la riga copiata 102 di pagina ? copiata ancora attraverso la memoria temporanea di pagina 300 in una terza riga 103, la terza riga 101 giunge ad avere i dati della riga originalmente programmata 101 con il dato di "0" di cella indicatrice corrispondente. Quindi, la lettura della terza riga 103 produce i dati originalmente programmati attraverso la memoria temporanea di uscita 600.
Come mostrato nella figura 12, gli impulsi di temporizzazione immessi dalla programmazione di pagina normale sono un segnale di abilitazione di aggancio di comando CLE, segnale di abilitazione di aggancio di indirizzo ALE, segnale di abilitazione di scrittura WE, e segnale di abilitazione di lettura RE. Quando un comando di caricamento di dati "80h" ? applicato al I/O nell'intervallo T30, gli indirizzi di tre cicli nell'intervallo T31, allora dati di 256 byte sono sequenzialmente immessi alla memoria temporanea di pagina 300 nell'intervallo T32. Infine, un comando "10h" di programmazione di pagina ? immesso nell'intervallo T33, e la programmazione di pagina ? realizzata nell'intervallo T34. Questo ? ottenuto tramite commutazione del segnale di abilitazione di scrittura WE con il segnale di abilitazione di aggancio di comando CLE di stato logico alto, che fa s? che i dati immessi siano riconosciuti dalla memoria come comando di caricamento. Inoltre, la memoria riconosce come indirizzo i dati immessi tramite il I/O nell'intervallo durante il quale il segnale di abilitazione di aggancio di indirizzo ALE ? "alto". I dati immessi tramite il I/O tramite commutazione del segnale di abilitazione di scrittura WE sono identificati come i dati di ingresso per programmare quando il segnale di abilitazione di aggancio di comando e il segnale di abilitazione di aggancio di indirizzo ALE e CLE sono tutti "bassi". Inoltre, se il segnale di abilitazione di aggancio di comando e il segnale di abilitazione di aggancio di indirizzo CLE e ALE sono tutti "bassi" e il segnale di abilitazione di lettura RE ? pure "basso", i dati sono internamente immessi tramite il I/O. Per esempio, se una pagina contiene 256 byte, e se il comando "80h" di caricamento di dati ? immesso e poi l'indirizzo di tre cicli per programmazione normale, i dati di 256 byte sono sequenzialmente immessi come un lotto. Infine immettendo il comando di programmazione di pagina "10", tutte le celle di memoria di una riga selezionata sono programmate. In questo caso, la cella indicatrice attaccata alla riga selezionata ? scritta con "0" per la programmazione normale.
Descrivendo la programmazione di copia di pagina con riferimento alla figura 13, in primo luogo applicati sono il segnale di abilitazione di aggancio di comando CLE, il segnale di abilitazione di aggancio di indirizzo ALE, il segnale di abilitazione di scrittura WE, e il segnale di abilitazione di lettura RE. Se il comando di lettura M00h" ? applicato nell'intervallo T40, e gli indirizzi di tre cicli nell'intervallo T41, i dati sono rilevati nell'intervallo T42 per memorizzare temporaneamente i dati nella memoria temporanea di pagina. Fornendo gli indirizzi di tre cicli identificanti l'indirizzo della riga obiettivo per copiare i dati dopo aver applicato il comando di programmazione di copia di pagina "15h" nell'intervallo T43, i dati memorizzati nella memoria temporanea di pagina sono programmati direttamente alle celle di memoria lega obiettivo senza essere esternamente emessi. In questo caso, la cella indicatrice attaccata alla lega obiettivo ? scritta con dato "1".
Quando si leggono i dati della riga programmata di copia, il dato "1" della cella indicatrice attaccata alla riga fa s? che il circuito di conversione 500 inverta lo stato logico di dati copiati allo stato logico dei dati originalmente programmati in modo da produrre infine i dati originali tramite una memoria temporanea di uscita. Cio?, i dati infine
emessi attraverso la memoria temporanea di uscita 600 sono ottenuti invertendo due volte i dati originali.

Claims (6)

  1. R I V E N D I C A Z I O N I 1. Dispositivo di memoria a semiconduttore non volatile elettricamente cancellabile e programmabile comprendente: una matrice di celle di memoria consistente in una pluralit? di transistori di memoria disposti in righe e colonne in una forma a matrice, ciascuno di detti transistori avendo una porta flottante, porta di controllo, sorgente e pozzo, detti transistori di memoria essendo in grado di memorizzare cariche per rappresentare dati binari; una parte di celle indicatrici aventi una pluralit? di transistori indicatori collegati rispettivamente alle righe di detta matrice di celle di memoria per memorizzare un dato di copia di pagina per rappresentare il trasferimento di dati da una riga ad un'alta di detta matrice di celle di memoria in seguito a copiatura dei dati di detta una riga a detta un'altra riga, detti transistori indicatori essendo dello stesso tipo di detti transistori di memoria; mezzi di lettura e memorizzazione di dati includenti una pluralit? di elementi di aggancio di dati collegati rispettivamente alle linee di colonna di detta matrice di celle di memoria e alla linea di colonna di detta parte di cella indicatrice per leggere e memorizzare temporaneamente dati interni o esterni insieme con i dati di detta parte di cella indicatrice per leggere e memorizzare temporaneamente dati interni o esterni insieme con i dati di detta parte di cella indicatrice in una modalit? di lettura e programmazione; e mezzi di conversione collegati tra detti mezzi di lettura e memorizzazione di dati e mezzi di memoria temporanea di uscita per convertire i dati di cella di memoria copiati memorizzati in detti mezzi di lettura e memorizzazione di dati e mezzi di memoria temporanea di uscita per convertire i dati di cella di memoria copiati memorizzati in detti mezzi di lettura e memorizzazione di dati nello stato originale come in detta una riga di detta matrice di celle di memoria in base ai dati di cella indicatrice corrispondenti pure memorizzati in detti mezzi di lettura e memorizzazione di dati.
  2. 2. Dispositivo di memoria a semiconduttore non volatile elettricamente cancellabile e programmabile comprendente: una matrice di celle di memoria consistente in una pluralit? di transistori di memoria disposti in righe e colonne in una forma matriciale, ciascuno di detti transistori avendo una porta flottante, porta di controllo, sorgente e pozzo, detti transistori di memoria essendo in grado di memorizzare cariche per rappresentare dati binari; una memoria temporanea di pagina per leggere e memorizzare temporaneamente come un lotto tutti i dati memorizzati nei transistori di memoria di una riga di detta matrice di celle di memoria nella modalit? di lettura di dati e memorizzare anche i dati di ingresso nella modalit? di programmazione: una pluralit? di celle di memoria indicatrici collegate rispettivamente alle righe di detta matrice di celle di memoria per memorizzare dati rappresentanti se ciascuna di dette righe memorizza dati esterni o dati interni di copia; e mezzi di conversione per rendere invertiti o non invertiti i dati memorizzati in detta memoria temporanea di pagina secondo il dato indicatore della cella di memoria indicatrice corrispondente e infine la lettura dei dati memorizzati in detti transistori di memoria di una riga selezionata tramite memoria temporanea di uscita.
  3. 3. Dispositivo di memoria a semiconduttore non volatile elettricamente cancellabile e programmabile comprendente una matrice di celle di memoria consistente in una pluralit? di transitori di memoria disposti in riga e colonne in una forma matriciale, ciascuno di questi transistori avendo una porta flottante, porta di controllo, sorgente e pozzo, detti transistori di memoria essendo in grado di memorizzare cariche per rappresentare dati binari; mezzi di controllo per selezionare almeno uno di detti transistori di memoria programmati nella modalit? di programmazione o leggere nella modalit? di lettura secondo un indirizzo applicando una tensione di programmazione o lettura alla porta di controllo del transistore selezionato; una parte di celle indicatrici aventi una pluralit? di transistori indicatori collegati rispettivamente alle righe di detta matrice di celle di memoria per memorizzare dati di copia di pagina per rappresentare il trasferimento di dati da una riga ad un'altra di detta matrice di celle di memoria in seguito a copiatura dei dati di detta una riga a detta un'altra riga, detti transistori indicatori essendo dello stesso tipo di detti transistori di memoria; una pluralit? di elementi di aggancio di dati rispettivamente collegati con linee di bit di detta matrice di celle di memoria per memorizzare temporaneamente e amplificare dati; e mezzi di conversione per convertire i dati copiati memorizzati in detti transistori di celle di memoria negli stati originali come in detta una riga di detta matrice di celle di memoria in base ai dati di cella indicatrice corrispondente memorizzati in detta parte di celle indicatrici.
  4. 4. Dispositivo di memoria flash di tipo a celle NAND elettricamente cancellabile e programmabile comprendente una matrice di celle principale consistente in una pluralit? di transistori di memoria disposti in righe e colonne in una forma matriciale, mezzi di lettura e memorizzazione di dati per leggere e memorizzare temporaneamente come un lotto tutti i dati memorizzati nei transistori di memoria di una riga di detta matrice di celle di memoria nella modalit? di lettura di dati e memorizzare pure dati di ingresso nella modalit? di programmazione, e un circuito di memorizzazione temporanea e conversione per invertire e memorizzare i dati da detti mezzi di lettura e memorizzazione di dati senza emettere esternamente quando si trasferiscono i dati di una di dette righe ad un'altra e per emettere dati invertiti ancora nella modalit? di lettura di dati.
  5. 5. Dispositivo di memoria a semiconduttore non volatile elettricamente cancellabile e programmabile come definito nella rivendicazione 1, in cui detti mezzi di conversione includono una pluralit? di porte di OR esclusivo con primi ingressi collegati in comune all'elemento di aggancio di dati per agganciare i dati di detta parte di celle indicatrici e gli altri ingressi collegati rispettivamente a detti elementi di aggancio di dati.
  6. 6. In un dispositivo di memoria a semiconduttore non volatile comprendente una matrice di celle di memoria, che consiste in una pluralit? di celle di memoria ciascuna con una porta flottante memorizzante dati disposti in una pluralit? di unit? di stringhe, un procedimento di lettura di dati comprendente le fasi che consistono nel: memorizzare i dati delle celle di memoria collegate in una riga selezionata di detta matrice di celle di memoria in una memoria temporanea di pagina; programmare i dati memorizzati in detta memoria temporanea di pagina nelle celle di memoria di un'altra riga di detta matrice di celle di memoria nello stato invertito; immettere un dato di copia di pagina rappresentante lo stato invertito di dati programmati nella cella indicatrice corrispondente a detta altra riga; e invertire detti dati programmati emessi secondo i dati di detta cella indicatrice.
IT96MI002323A 1995-11-10 1996-11-08 Procedimento di programmazione e lettura di dati in un dispositivo di memoria a semiconduttore non volatile e circuito per esso IT1286092B1 (it)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950040639A KR0172366B1 (ko) 1995-11-10 1995-11-10 불휘발성 반도체 메모리 장치의 독출 및 프로그램 방법과 그 회로

Publications (3)

Publication Number Publication Date
ITMI962323A0 ITMI962323A0 (it) 1996-11-08
ITMI962323A1 true ITMI962323A1 (it) 1998-05-08
IT1286092B1 IT1286092B1 (it) 1998-07-07

Family

ID=19433644

Family Applications (1)

Application Number Title Priority Date Filing Date
IT96MI002323A IT1286092B1 (it) 1995-11-10 1996-11-08 Procedimento di programmazione e lettura di dati in un dispositivo di memoria a semiconduttore non volatile e circuito per esso

Country Status (6)

Country Link
US (1) US5996041A (it)
JP (1) JP3647996B2 (it)
KR (1) KR0172366B1 (it)
DE (1) DE19646216C2 (it)
IT (1) IT1286092B1 (it)
TW (1) TW347537B (it)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001006379A (ja) * 1999-06-16 2001-01-12 Fujitsu Ltd 複写、移動機能を有するフラッシュメモリ
US6463003B2 (en) * 2000-06-07 2002-10-08 Advanced Micro Devices, Inc. Power saving scheme for burst mode implementation during reading of data from a memory device
DK200300237A (da) * 2000-08-17 2003-02-17 Xemics Sa Styremodul omfattende en ROM med reduceret elektrisk forbrug
JP2003030993A (ja) 2001-07-17 2003-01-31 Toshiba Corp 半導体記憶装置
US6671204B2 (en) 2001-07-23 2003-12-30 Samsung Electronics Co., Ltd. Nonvolatile memory device with page buffer having dual registers and methods of using the same
US7042770B2 (en) * 2001-07-23 2006-05-09 Samsung Electronics Co., Ltd. Memory devices with page buffer having dual registers and method of using the same
KR100454119B1 (ko) * 2001-10-24 2004-10-26 삼성전자주식회사 캐쉬 기능을 갖는 불 휘발성 반도체 메모리 장치 및 그것의 프로그램, 읽기, 그리고 페이지 카피백 방법들
KR100437461B1 (ko) 2002-01-12 2004-06-23 삼성전자주식회사 낸드 플래시 메모리 장치 및 그것의 소거, 프로그램,그리고 카피백 프로그램 방법
JP4004811B2 (ja) * 2002-02-06 2007-11-07 株式会社東芝 不揮発性半導体記憶装置
KR100472726B1 (ko) * 2002-10-29 2005-03-10 주식회사 하이닉스반도체 고속 데이터억세스를 위한 반도체 메모리장치 및 그구동방법
JP3935139B2 (ja) * 2002-11-29 2007-06-20 株式会社東芝 半導体記憶装置
KR100543447B1 (ko) * 2003-04-03 2006-01-23 삼성전자주식회사 에러정정기능을 가진 플래쉬메모리장치
JP4563715B2 (ja) * 2003-04-29 2010-10-13 三星電子株式会社 パーシャルコピーバック動作モードを有するフラッシュメモリ装置
DE10336225B3 (de) * 2003-08-07 2005-01-13 Giesecke & Devrient Gmbh Zustandskennzeichen (Flag) für einen bezüglich Löschen und Schreiben asymmetrischen Speicher
US7379333B2 (en) 2004-10-28 2008-05-27 Samsung Electronics Co., Ltd. Page-buffer and non-volatile semiconductor memory including page buffer
KR100626393B1 (ko) * 2005-04-07 2006-09-20 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 멀티-페이지 카피백 방법
JP5014125B2 (ja) * 2005-05-30 2012-08-29 スパンション エルエルシー 半導体装置及びプログラムデータ冗長方法
US7958430B1 (en) 2005-06-20 2011-06-07 Cypress Semiconductor Corporation Flash memory device and method
US7233179B2 (en) * 2005-10-28 2007-06-19 Analog Devices, Inc. Output stage interface circuit for outputting digital data onto a data bus
JP4955990B2 (ja) * 2005-12-14 2012-06-20 株式会社東芝 不揮発性半導体記憶装置
JP4734110B2 (ja) * 2005-12-14 2011-07-27 株式会社東芝 不揮発性半導体記憶装置
KR100684909B1 (ko) * 2006-01-24 2007-02-22 삼성전자주식회사 읽기 에러를 방지할 수 있는 플래시 메모리 장치
JP4984666B2 (ja) * 2006-06-12 2012-07-25 ソニー株式会社 不揮発性メモリ
KR100758300B1 (ko) * 2006-07-26 2007-09-12 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법
KR100837274B1 (ko) * 2006-08-28 2008-06-11 삼성전자주식회사 오토 멀티-페이지 카피백 기능을 갖는 플래시 메모리 장치및 그것의 블록 대체 방법
WO2008031074A1 (en) * 2006-09-08 2008-03-13 Sandisk Corporation Pseudo random and command driven bit compensation for the cycling effects in flash memory and methods therefor
US7885112B2 (en) * 2007-09-07 2011-02-08 Sandisk Corporation Nonvolatile memory and method for on-chip pseudo-randomization of data within a page and between pages
US7606966B2 (en) * 2006-09-08 2009-10-20 Sandisk Corporation Methods in a pseudo random and command driven bit compensation for the cycling effects in flash memory
US7734861B2 (en) * 2006-09-08 2010-06-08 Sandisk Corporation Pseudo random and command driven bit compensation for the cycling effects in flash memory
KR100782329B1 (ko) 2006-10-02 2007-12-06 삼성전자주식회사 메모리 셀 어레이에 분산 배열된 플래그 셀 어레이를구비하는 비휘발성 메모리 장치 및 상기 메모리 장치의구동 방법
KR100826654B1 (ko) * 2007-04-24 2008-05-06 주식회사 하이닉스반도체 플래시 메모리소자의 동작방법 및 이를 위한 제어회로
KR101248942B1 (ko) * 2007-10-17 2013-03-29 삼성전자주식회사 비휘발성 메모리 장치
JP2010027163A (ja) * 2008-07-22 2010-02-04 Toshiba Corp 半導体メモリコントローラ、および半導体メモリシステム、および半導体メモリシステムの記録再生方法
KR101497545B1 (ko) * 2008-09-12 2015-03-03 삼성전자주식회사 프리 페이지 검출 방법 및 장치와 이를 이용한 에러 정정 코드 디코딩 방법 및 장치
KR101044533B1 (ko) * 2009-06-29 2011-06-27 주식회사 하이닉스반도체 불휘발성 메모리 장치 및 이것의 카피백 프로그램 방법
KR20110092090A (ko) * 2010-02-08 2011-08-17 삼성전자주식회사 불 휘발성 메모리 장치 및 그것을 포함한 메모리 시스템
US9135998B2 (en) 2010-11-09 2015-09-15 Micron Technology, Inc. Sense operation flags in a memory device
US8843693B2 (en) 2011-05-17 2014-09-23 SanDisk Technologies, Inc. Non-volatile memory and method with improved data scrambling
US8630118B2 (en) 2011-11-09 2014-01-14 Sandisk Technologies Inc. Defective word line detection
US8842476B2 (en) * 2011-11-09 2014-09-23 Sandisk Technologies Inc. Erratic program detection for non-volatile storage
KR101799765B1 (ko) * 2011-11-21 2017-11-22 삼성전자주식회사 비휘발성 메모리 장치의 프로그램 방법
KR102327076B1 (ko) * 2014-12-18 2021-11-17 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
JP6271460B2 (ja) * 2015-03-02 2018-01-31 東芝メモリ株式会社 半導体記憶装置
KR102422478B1 (ko) 2016-05-10 2022-07-19 삼성전자주식회사 불휘발성 메모리 장치의 독출 방법
US11017848B2 (en) * 2019-10-22 2021-05-25 Samsung Electronics Co., Ltd. Static random-access memory (SRAM) system with delay tuning and control and a method thereof

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03162800A (ja) * 1989-08-29 1991-07-12 Mitsubishi Electric Corp 半導体メモリ装置
JPH0447595A (ja) * 1990-06-15 1992-02-17 Mitsubishi Electric Corp 不揮発性半導体記憶装置
JPH04255996A (ja) * 1991-02-08 1992-09-10 Mitsubishi Electric Corp 不揮発性半導体記憶装置
KR950000273B1 (ko) * 1992-02-21 1995-01-12 삼성전자 주식회사 불휘발성 반도체 메모리장치 및 그 최적화 기입방법
JPH06267283A (ja) * 1993-03-16 1994-09-22 Mitsubishi Electric Corp データ書き込み可能な読み出し専用メモリ及びそのデータ書き込み／読み出し方法
JP2922116B2 (ja) * 1993-09-02 1999-07-19 株式会社東芝 半導体記憶装置
KR0140179B1 (ko) * 1994-12-19 1998-07-15 김광호 불휘발성 반도체 메모리
KR0142367B1 (ko) * 1995-02-04 1998-07-15 김광호 열 리던던씨를 가지는 불휘발성 반도체 메모리의 소거 검증회로
US5682345A (en) * 1995-07-28 1997-10-28 Micron Quantum Devices, Inc. Non-volatile data storage unit method of controlling same
KR0172441B1 (ko) * 1995-09-19 1999-03-30 김광호 불휘발성 반도체 메모리의 프로그램 방법
KR0169412B1 (ko) * 1995-10-16 1999-02-01 김광호 불휘발성 반도체 메모리 장치

Also Published As

Publication number Publication date
TW347537B (en) 1998-12-11
ITMI962323A0 (it) 1996-11-08
JP3647996B2 (ja) 2005-05-18
DE19646216C2 (de) 1999-09-09
KR0172366B1 (ko) 1999-03-30
IT1286092B1 (it) 1998-07-07
JPH09180477A (ja) 1997-07-11
DE19646216A1 (de) 1997-05-15
KR970029868A (ko) 1997-06-26
US5996041A (en) 1999-11-30

Similar Documents

Publication Publication Date Title
ITMI962323A1 (it) Procedimento di programmazione e lettura di dati in un dispositivo di memoria a semiconduttore non volatile e circuito per esso
US11295823B2 (en) Semiconductor integrated circuit adapted to output pass/fail results of internal operations
KR100476923B1 (ko) 듀얼 레지스터들을 갖는 페이지 버퍼가 구비된 메모리장치들 및 그것의 사용 방법
US6717857B2 (en) Non-volatile semiconductor memory device with cache function and program, read, and page copy-back operations thereof
US4975878A (en) Programmable memory data protection scheme
KR0172441B1 (ko) 불휘발성 반도체 메모리의 프로그램 방법
US5724303A (en) Non-volatile programmable memory having an SRAM capability
US7623377B2 (en) Flash memory device having single page buffer structure and related programming operations
US5247478A (en) Programmable transfer-devices
US7535775B2 (en) Page buffer and a method for driving the same in a nonvolatile memory device
US20070001516A1 (en) Semiconductor integrated circuit device with power-on reset circuit for detecting the operating state of an analog circuit
US7573751B2 (en) Flash memory device having single page buffer structure
CN109801651B (zh) 半导体存储装置以及读出方法
US6307792B1 (en) Memory incorporating column register and method of writing in said memory
KR19980034807A (ko) 불휘발성 반도체 메모리 장치
JP2004110883A (ja) 不揮発性メモリ回路および不揮発性半導体記憶装置
JPH05274891A (ja) 半導体記憶装置
JPH03165400A (ja) 不揮発性半導体集積回路

Legal Events

Date Code Title Description
0001 Granted