DE19646216A1

DE19646216A1 - Verfahren zum Programmieren und Auslesen von Daten bei einer nicht-flüchtigen Halbleiterspeichervorrichtung und Schaltung hierfür

Info

Publication number: DE19646216A1
Application number: DE19646216A
Authority: DE
Inventors: Jin-Ki Kim
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 1995-11-10
Filing date: 1996-11-08
Publication date: 1997-05-15
Anticipated expiration: 2016-11-09
Also published as: TW347537B; ITMI962323A0; ITMI962323A1; JP3647996B2; DE19646216C2; KR0172366B1; IT1286092B1; JPH09180477A; KR970029868A; US5996041A

Description

Hintergrund der Erfindung 1. Gebiet der Erfindung

Die vorliegende Erfindung betrifft eine elektrisch löschbare und programmierbare nicht-flüchtige Halbleiterspeichervorrich tung und insbesondere ein Verfahren zum Programmieren und Aus lesen eines Flashspeichers vom NAND-Typ und eine Schaltung hierfür. Die vorliegende Anmeldung gründet sich auf die korea nische Patentanmeldung 40639/95, deren Inhalt in den vorliegen den Anmeldungstext durch Bezugnahme eingeschlossen wird.

2. Beschreibung des Standes der Technik

Nicht-flüchtige Halbleiterspeichervorrichtungen, wie beispiels weise ein EEPROM, die dahingehend entwickelt worden sind, daß sie mehr und mehr eine höhere Integrationsdichte aufweisen, verwenden gewöhnlich als Speicherzellen MOS-Transistoren mit schwebendem Gate, Steuergate, Source und Drain. Mehrere Spei cherzellen sind in Reihen und Spalten einer Matrix angeordnet, um eine Speicherzellengruppe zu bilden, die mehrere Wortleit ungen und Bitleitungen bilden, wobei die Steuergates der Spei cherzellen mit den Wortleitungen und die Drains mit den Bitlei tungen verbunden sind.

Solche nicht-flüchtigen Halbleiterspeichervorrichtungen werden gewöhnlich auf der Grundlage eines sogenannten Seitenlesever fahrens betrieben, bei dem die in allen Speicherzellen einer ausgewählten Wortleitung gespeicherten Daten als Gruppe über mehrere Bitleitungen ausgelesen werden. Die über die Bitleitun gen ausgelesenen Daten werden in Datenverriegelungsspeichern, die Seitenpuffer genannt werden, zwischengespeichert. Der Schreib- oder Programmiervorgang wird durch sequentielles Spei chern der Daten ausgeführt, die über einen Dateneingabe- /Ausgabepad oder -anschluß an die Pufferspeicher angelegt wer den, und dann als Gruppe in die Speicherzellen einer ausgewähl ten Wortleitung einprogrammiert. Der Seitenlese- und der Pro grammiervorgang sind genauer in der koreanischen Offenlegungs schrift 94-18870 vom 19.08.1994 beschrieben.

Beim Seitenlese- und -programmiervorgang gibt es viele Fälle, die verlangen, daß die in den Speicherzellen einer Reihe ge speicherten Daten in eine andere Reihe übertragen oder kopiert werden. Dieser Transfer- oder Kopiervorgang umfaßt die Schritte des Lesens und Programmierens der Daten. Zu diesem Zweck umfaßt die konventionelle Technik die Schritte: Zunächst das Lesen der Daten einer Quellenreihe, das Zwischenspeichern in einem exter nen Speicher, das Designieren der Adressen der Speicherzellen einer Zielreihe zum Speichern der Daten, und das Übertragen der in dem externen Speicher gespeicherten Daten als Gruppe in die Zielreihe. Dieses wird nachfolgend genauer erläutert.

Gemäß Fig. 1 besteht eine konventionelle Schaltung zum Erstel len einer Seitenkopie aus einer Speicherzellengruppe 100, einer Seitenpufferschaltung 300 zum Zwischenspeichern von Daten der gelesenen Seite und zum Programmieren, und einen zusätzlichen äußeren Speicher 400, der mit der Seitenpufferschaltung 300 verbunden ist. Wenn eine Seitenkopie erstellt wird, werden die Daten einer Quellenreihe 101 der Speicherzellengruppe 100 zu nächst ausgelesen dann in den äußeren Speicher 400 eingespei chert. Schließlich werden die in dem äußeren Speicher gespei cherten Daten in eine Zielreihe 102 übertragen. Zu diesem Zweck werden die äußeren Stifte eines CMOS NAND EEPROM von 16 Mega byte beispielsweise mit den Zeitsignalen versorgt, wie in Fig. 2 gezeigt, wo das Bezugszeichen CLE das Freigabesignal für die Befehlsverriegelung, ALE das Freigabesignal für die Adressver riegelung, WE das Freigabesignal zum Schreiben und RE das Frei gabesignal zum Lesen bezeichnen.

Im Betrieb werden nach dem Zuführen eines Lesebefehls "00h" über den Eingangs-/Ausgangsanschluß I/O während des Intervalls T1 Adressen der drei Zyklen während des Intervalls T2 gelie fert, so daß die Speichervorrichtung als Gruppe die in allen durch die Adressen designierten Speicherzellen der Reihe ge speicherten Daten über die Bitleitungen ausgibt. Die ausgegebe nen Daten werden in die interne Registerschaltung der Seiten pufferschaltung 300 während des Intervalls T3 eingespeichert, was Datenerfassungsbetrieb genannt wird. Sodann wird, wie in Fig. 2 gezeigt, das Lesefreigabesignal RE auf den I/O umge schaltet, um den Datenausgabebetrieb auszuführen, um die Daten, die in der Seitenpufferschaltung 300 gespeichert sind, im In tervall T4 über das I/O auszugeben, während dem Daten von 256 Bytes beispielsweise sequentiell ausgelesen werden. Die durch den Seitenlesebetrieb erhaltenen Daten werden zunächst in den äußeren Speicher 400 unter Steuerung durch eine Steuereinrich tung, wie beispielsweise einen Mikroprozessor, gespeichert, wo bei auf den Seitenkopiervorgang gewartet wird. Nach dem Einge ben des Datenladebefehls "80h", wenn Adressen von drei Zyklen im Intervall T5 zugeführt werden, werden die Daten von 256 Bytes, die im äußeren Speicher 400 zwischengespeichert sind, sequentiell im Intervall T6 in den Speicher geladen. Schließ lich wird der Seitenprogrammierbefehl "10h" im Intervall T7 eingegeben, so daß die Speicherzellen der Zielreihe als Gruppe im Intervall T8 programmiert werden.

Ein solcher konventioneller Seitenkopiervorgang benötigt einen zusätzlichen äußeren Speicher 400, was sehr viel Zeit erfor dert, um Daten aus der Quellenreihe 101 auszulesen und sie in die Zielreihe zu programmieren. Nimmt man beispielsweise an, daß die Lese- und Schreibzyklen jeweils 80ns zum Übertragen der Daten aus der Seitenpufferschaltung 300 zum äußeren Speicher 400 und umgekehrt verlangen, um den Seitenkopiervorgang auszu führen, wenn eine Reihe 256 Bytes hat und somit der entspre chende Seitenpuffer 256 Bytes aufweist, dann beträgt die Ge samtzeit, die für den Seitenkopiervorgang erforderlich ist, et wa 41 µs. Eine solch lange Zeit verschlechtert das Betriebsver halten eines Chip.

Um einen solchen Nachteil zu vermeiden, ist eine andere konven tionelle Technik vorgeschlagen worden, die in Fig. 3 darge stellt ist. Anders als bei Fig. 1 wird der Seitenkopiervorgang nur mit der Speicherzellengruppe 100 und der Seitenpufferschal tung 300 ausgeführt, ohne einen zusätzlichen äußeren Speicher zu verwenden. In diesem Falle werden die Daten der Quellenreihe 101 als Gruppe in die Seitenpufferschaltung 300 eingespeichert, die die gespeicherten Daten direkt in die Zielreihe 102 über trägt, wodurch die Zeit gegenüber der Technik nach Fig. 1 ver mindert wird, die erforderlich ist, um eine Seite zu kopieren. Dies hat jedoch zur Folge, daß die kopierten Daten der Zielrei he sich gegenüber den ursprünglichen Daten der Quellenreihe im invertierten Zustand befinden wegen der der Seitenpufferschal tung 300 innewohnenden Eigenschaften. Die von der Zielreihe ausgegebenen Daten sind daher in ihrem logischen Zustand gegen über den ursprünglichen Daten invertiert, was keinesfalls eine echte Kopie der Seite darstellt.

Übersicht über die Erfindung

Der Erfindung liegt die Aufgabe zugrunde, eine Vorrichtung zum schnellen Kopieren von in einer Quellenreihe einer nicht flüchtigen Halbleiterspeichervorrichtung gespeicherten Daten in eine Zielreihe anzugeben, die keinen äußeren Speicher verwendet und eine Invertierung des logischen Zustands der Originaldaten vermeidet.

Diese Aufgabe wird durch die im Anspruch 1 angegebenen Merkmale gelöst. Weitere Lösungen dieser Aufgabe und Weiterbildungen sind Gegenstand der weiteren Ansprüche.

Gemäß der Erfindung werden Daten in einer nicht-flüchtigen Halbleiterspeichervorrichtung, die eine Speicherzellengruppe aus mehreren Speicherzellen aufweist, die jeweils ein daten speicherndes schwebendes Gate aufweisen und in mehreren Strangeinheiten angeordnet sind, gelesen, wobei die Daten von Speicherzellen, die in einer ausgewählten Reihe der Speicher zellengruppe verbunden sind, in einen Seitenpuffer gespeichert werden, die in dem Seitenpuffer gespeicherten Daten werden in die Speicherzellen einer anderen Reihe der Speicherzellengruppe in invertiertem Zustand programmiert, eine Seitenkopiedate, die den invertierten Zustand der programmierten Daten repräsen tiert, wird in die Kennzeichenzelle eingegeben, die der genann ten anderen Reihe entspricht, und die ausgegebenen programmier ten Daten werden gemäß der Date der kennzeichnenden Zelle in vertiert.

Die Erfindung wird nun unter Bezugnahme auf die Zeichnungen nä her erläutert.

=Kurzbeschreibung der Zeichnungen

Fig. 1 zeigt ein Blockdiagramm zur Erläuterung eines konventionellen Seitenkopiervorgangs einer Speicherzellengruppe;

Fig. 2 zeigt die Zeitimpulse zum Ausführen des Seiten kopiervorgangs nach Fig. 1;

Fig. 3 ist ein Blockdiagramm zur Erläuterung eines weiteren konventionellen Seitenkopiervorgangs einer Speicherzellengruppe;

Fig. 4 ist ein Blockdiagramm zur Erläuterung des Seitenkopiervorgangs nach der vorliegenden Erfindung;

Fig. 5 ist ein Schaltbild zur Erläuterung eines Seiten puffers bei der vorliegenden Erfindung;

Fig. 6 zeigt die Lesezeitimpulse des Seitenpuffers von Fig. 5;

Fig. 7 ist ein Zeitdiagramm zur Erläuterung des Pro grammiervorgangs des Seitenpuffers von Fig. 5;

Fig. 8 ist ein Blockdiagramm zur Erläuterung der Ko pierprogrammierung von einer normal programmier ten Seite gemäß der vorliegenden Erfindung;

Fig. 9 ist ein Blockdiagramm zur Erläuterung der Kopier programmierung von der kopierten Seite gemäß der vorliegenden Erfindung;

Fig. 10 ist ein Blockdiagramm zur Erläuterung des Lesevorgangs einer normal programmierten Seite gemäß der vorliegenden Erfindung;

Fig. 11 ist ein Blockdiagramm zur Erläuterung des Lesevorgangs einer kopierten Seite gemäß der vorliegenden Erfindung;

Fig. 12 zeigt die Zeitimpulse zum normalen Programmieren einer Seite gemäß der vorliegenden Erfindung, und

Fig. 13 zeigt die Zeitimpulse zur Erstellung einer Seitenkopie gemäß der vorliegenden Erfindung.

Detaillierte Beschreibung der bevorzugten Ausführungsform

Die erfindungsgemäße Seitenkopierschaltung enthält, wie in Fig. 4 gezeigt, eine Speicherzellengruppe 100, einen Seitenko pier-Kennzeichenzellenteil 200 zum Speichern einer Seitenko pierdate zur Darstellung des Datentransfers von einer Reihe zu einer anderen der Speicherzellengruppe beim Kopieren der Daten von der einen Reihe zur anderen Reihe, eine Seitenpufferschal tung 300 zum Zwischenspeichern von Daten im Lese- oder Program miermode, und eine Konverterschaltung 500, die zwischen die Seitenpufferschaltung 300 und die Ausgabepufferschaltung 600 geschaltet ist, um die kopierten Speicherzellendaten, die in der Datenpufferschaltung gespeichert sind, in den Ursprungszu stand der einen Reihe der Speicherzellengruppe auf der Grundla ge der entsprechenden Kennzeichenzellendate, die ebenfalls in der Pufferschaltung gespeichert ist, zu konvertieren.

Bezugnehmend auf die Fig. 5, 6 und 7 wird der Datenlese- und -programmiervorgang der Seitenpufferschaltung 300 erläutert. Die Seitenpufferschaltung 300 ist mit einem Speicherzel lenstrang 301 einer Speicherzellengruppe 100 verbunden. Jede der Bitleitungen BL verbindet den Einheitsseitenpuffer 300 mit einem Speicherzellenstrang 301 vom NAND-Typ, der aus einem Wähltransistor besteht, der in Serie mit mehreren Speicherzell transistoren geschaltet ist, die jeweils ein schwebendes Gate aufweisen. Zwischen der Bitleitung BL und dem Einheitsseiten puffer 300 befindet sich ein Trenntransistor 302, um die Bit leitung BL vom Seitenpuffer 300 beim Daten löschen zu isolie ren. Der Einheitsseitenpuffer 300 enthält einen PMOS-Transistor 307 zum Zuführen eines Stroms zur Bitleitung BL beim Daten le sen, einen NMOS-Transistor 303 zum Entladen der Ladungen auf der Bitleitung BL und des Einheitsseitenpuffers 300 nach Masse, einen NMOS-Transistor 304 zum elektrischen Isolieren des Erfas sungsknotens SO vom Einheitsseitenpuffer 300, eine Verriege lungsschaltung 310 aus zwei Invertern 305 und 306, einen Erfas sungstransistor 308, dessen Gate mit dem Erfassungsknoten SO verbunden ist, und einen Erfassungsaktiviertransistor 309, des sen Drain mit dem Source des Transistors 308 verbunden ist, um auf ein Verriegelungssignal anzusprechen.

Gemäß Fig. 6 wird der Vorgang des Lesens der in einer ausge wählten Speicherzelle gespeicherten Daten in einer Folge ausge führt. Zunächst wird der Seitenpuffer 300 im Intervall T11 rückgesetzt. Sodann werden im Intervall T22 die Daten erfaßt. Drittens werden im Intervall T33 die Daten verriegelt. Wenn nämlich die Steuersignale SBL und DCB im Rücksetzintervall im "hohen" Zustand sind, werden der Knoten PB der Bitleitung BL und die Verriegelungsschaltung 310, wie in Fig. 5 gezeigt, auf Massespannung, beispielsweise 0 v, rückgesetzt. In diesem Falle wird der Ausgangsanschluß des Inverters 305 der Verriegelungs schaltung 310 mit der Quellenspannung Vcc versorgt. Im Datener fassungsintervall wird der Trenntransistor 302 eingeschaltet, und der Transistor 304 wird ausgeschaltet in Übereinstimmung mit den Zeitimpulsen, wie-in Fig. 6 gezeigt, um die im schwe benden Gate der Speicherzelle gespeicherten Daten zu erfassen, wenn die Bezugsspannung Vref eines gegebenen Wertes, beispiels weise 1,7 V, an das Gate des Transistors 307 angelegt wird, so daß der Strom über den Erfassungsknoten SO der Bitleitung BL zugeführt wird. Wenn in diesem Falle die Date der Speicherzelle gleich "1" ist, die Speicherzelle ist nämlich ein Transistor vom Verarmungstyp, dann wird der Strom vom Ladetransistor 307 über den Speicherzellenstrang 301 entladen, so daß der Erfas sungsknoten SO auf 0,6 V gehalten wird, um den Erfassungstran sistor 308 auszuschalten. Wenn andererseits die Date in der Speicherzelle gleich "0" ist, wenn es sich nämlich um einen Transistor vom Anreicherungstyp handelt, dann fließt der Strom, der von dem mit der Bitleitung BL verbundenen Ladetransistor 307 geliefert wird, nicht durch den Speicherzellenstrang 301, so daß der Erfassungsknoten SO auf etwa Vcc gehalten wird, um den Erfassungstransistor 308 einzuschalten. Wenn im Datenver riegelungsintervall das Verriegelungssignal ⌀latch auf Vcc ge halten wird, dann wird der Erfassungsaktivierungstransistor 309 eingeschaltet. Wenn in diesem Falle die Date der Speicherzelle gleich "1" ist, dann wechselt der Pufferspeicher 300 seinen Zu stand nicht, weil der Erfassungstransistor 308 ausgeschaltet ist, und der Knoten PB wird auf 0 V gehalten. Wenn hingegen die Date der Speicherzelle gleich "0" ist, dann wird der Erfas sungstransistor 308 eingeschaltet, was zur Folge hat, daß der Ausgangsknoten des Inverters 305 der Verriegelungsschaltung 310 auf 0 V entladen wird. Der Inverter 306 bewirkt daher, daß der Knoten PB sich von 0 V auf Vcc verändert. Es ist somit anzumer ken, daß im Datenlesevorgang der Knoten PB der Verriegelungs schaltung 310 entweder 0 V oder Vcc führt, je nachdem, ob die Date der Speicherzelle gleich "1" oder "0" ist.

In gleicher Weise wird der Programmiervorgang des Seitenpuffers 300 zum Einschreiben von Daten in eine ausgewählte Speicherzel le unter Bezugnahme auf Fig. 7 beschrieben. Der Programmier vorgang umfaßt die Schritte Rücksetzen des Seitenpuffers 300 im Intervall T21, Laden der Daten im Intervall T31 und Programmie ren im Intervall T41. Wenn die Steuersignale LBL und DCB im Rücksetzintervall im "hohen" Zustand gehalten werden, dann wer den der Knoten PB der Bitleitung BL und die Verriegelungsschal tung 310 auf 0 V rückgesetzt. Da in diesem Falle die Bezugs spannung Vref gleich Vcc ist, wird der Ladetransistor 307 aus geschaltet. Im Datenladeintervall wird der Knoten PB der Ver riegelungsschaltung 310 auf Vcc oder 0 V gesetzt, je nachdem, ob die äußere Eingabedate den logischen Zustand 1 oder 0 reprä sentiert. Wenn im Programmierintervall die Date gleich "1" ist, überträgt der Knoten PB der Verriegelungsschaltung 310 die Spannung Vcc zur Bitleitung BL, um eine Programmierung zu ver hindern, und die ausgewählte Speicherzelle wird als Verar mungstyptransistor gehalten. Wenn andererseits die Date gleich "0" ist, überträgt der Knoten PB der Verriegelungsschaltung 310 die Spannung 0 V auf die Bitleitung, die ausgewählte Speicher zelle wird programmierbar, geändert in den Anreichungstyp- Transistor. Nachfolgend wird der Seitenlese- und Programmierbe trieb für den erfindungsgemäßen Seitenkopiervorgang detaillier ter unter Bezugnahme auf die Fig. 8 bis 11 erläutert.

Gemäß Fig. 8 ist der Seitenkopier-Kennzeichenzellenteil 200 mit der Speicherzellengruppe verbunden und besteht aus mehreren Speichertransistoren, die jeweils mit den Reihen der Speicher zellengruppe verbunden sind, um eine zusätzliche Spalte der Kennzeichenzellen zu bilden. Die Kennzeichenzellentransistoren bestehen nämlich aus derselben Art wie die Speicherzellentran sistoren, die jeweils den Reihen der Speicherzellengruppe hin zugefügt sind, um eine zusätzliche Speicherzellenspalte zu bil den, die für die Speicherung von Daten verwendet wird, die den Seitenkopiervorgang darstellen. Genauer gesagt wird jede Zelle des Seitenkopier-Kennzeichenzellenteils 200 so programmiert, daß er als Date "0" oder "1" hat, je nachdem, ob die entspre chende Reihe der Speicherzellengruppe ursprünglich oder für Seitenkopie programmiert ist (nachfolgend als für Seitenkopie programmiert bezeichnet). Hierdurch wird die Invertierung der Daten verhindert, wenn die Daten einer ausgewählten Reihe in eine andere Reihe kopiert werden. Wenn beispielsweise eine aus gewählte Reihe in eine andere Reihe kopiert wird, dann wird die Kennzeichenzelle, die der ausgewählten Reihe zugehorig ist, mit der Date "0" eingeschrieben, und die andere Reihe wird mit der Date "1" beschrieben. Wenn nämlich eine Kennzeichenzelle die Date "1" hat, dann hat die korrespondierende Reihe der Spei cherzelle eine Seite kopierter Daten.

Gemäß Fig. 8 hat eine ausgewählte Reihe 101, die normal oder ursprünglich programmiert ist und Daten 10011001 : 0 (Kennzei chenzellendaten) hat, in eine andere Reihe 102 kopiert, die Da ten 01100110 : 1 hat, die gegenüber den ursprünglichen Daten in vertiert sind. Wie oben beschrieben, hat die der ausgewählten Reihe 101 zugehörige Kennzeichenzelle die Date "0", was die ur sprünglich programmierten Daten darstellt, während die der an deren Reihe 102 zugehörige Kennzeichenzelle die Date "1" hat, was darstellt, daß diese Seite kopierte Daten darstellt.

Wenn man die normal programmierte Reihe 101 liest, wie in Fig. 10 gezeigt, dann werden die Daten der Reihe 101 in den Seiten puffer 300 eingespeichert, wie programmiert. Selbstverständlich wird auch die Date "0" der zugehörigen Kennzeichenzelle eben falls in den Seitenpuffer als "0" gespeichert. Diese Kennzei chenzellendate "0" wird zum einen Eingang der Wandlerschaltung 500 übertragen, die aus Exklusiv-Oder-Schaltungen besteht, so daß der Ausgang der Wandlerschaltung 500 die ursprünglichen Da ten 10011001 über den Ausgabepuffer 600 erzeugt. Alternativ werden beim Lesen der Seiten-kopierten Reihe 102 mit der Kenn zeichenzellendate "1" die aus den ursprünglichen Daten inver tierten Daten 01100110 in den Seitenpuffer 300 eingespeichert, wie sie sind. Die invertierten Daten werden jedoch wieder über die Wandlerschaltung 500 invertiert als die ursprünglich pro grammierten Daten 10011001 ausgegeben, weil die Date der Sei tenkopier-Kennzeichenzelle gleich "1" ist, die dem einen Ein gang der Wandlerschaltung 500 zugeführt wird, die aus Exklusiv- Oder-Schaltungen besteht. Die Daten werden daher schließlich durch den Ausgabepuffer 600 wie ursprünglich programmiert er zeugt, das heißt als 10011001, weil die Exklusiv-Oder-Schaltung logische Daten "0" für die zwei Eingänge desselben logischen Zustandes oder logische Daten "1" für die zwei Eingänge entge gengesetzten logischen Zustandes erzeugt.

In gleicher Weise wird gemäß Fig. 9, wenn die Seiten-kopierte Reihe 102 wieder durch den Seitenpuffer 300 in eine dritte Rei he 103 kopiert wird, bewirkt, daß die dritte Reihe 103 die sel ben Daten wie die ursprünglich programmierte Reihe 101 hat, wo bei die Date der zugehörigen Kennzeichenzelle gleich "0" ist. Das Auslesen der dritten Reihe 103 erzeugt daher die ursprüng lich programmierten Daten durch den Ausgabepuffer 600.

Wie in Fig. 12 gezeigt, sind die Zeitimpulse, die beim norma len Seitenprogrammieren eingegeben werden, ein Freigabesignal für Befehlsverriegelung CLE, ein Freigabesignal für Adressver riegelung ALE, ein Freigabesignal zum Einschreiben WE und ein Freigabesignal zum Lesen RE. Wenn ein Datenladebefehl "80h" im Intervall T30 an das I/O angelegt wird und Adressen von drei Zyklen im Intervall T31 zugeführt werden, dann werden Daten von 256 Bytes sequentiell dem Seitenpuffer 300 im Intervall T32 eingegeben. Schließlich wird ein Seitenprogrammierbefehl "10h" im Intervall T33 eingegeben, und die Seitenprogrammierung wird im Intervall T34 ausgeführt. Dieses wird erreicht, in dem das Schreibfreigabesignal WE auf Freigabesignal für Befehlsverrie gelung CLE von logisch hohem Zustand umgeschaltet wird, was zur Folge hat, daß die Eingabedaten vom Speicher als Ladebefehl er kannt werden. Außerdem erkennt der Speicher als Adresse die Da ten, die durch den I/O im Intervall eingegebenen Daten, während dem das Adressverriegelungs-Freigabesignal ALE "hoch" ist. Die über das I/O eingegebenen Daten durch Umschalten des Schreib freigabesignals WE werden als Eingabedaten für die Programmie rung identifiziert, wenn das Befehlsverriegelungsfreigabesignal und das Adressverriegelungsfreigabesignal ALE und CLE sämtlich "niedrig" sind. Wenn das Befehlsverriegelungsfreigabesignal und das Adressverrieglungsfreigabesignal CLE und ALE sämtlich "niedrig" sind, und auch das Lesefreigabesignal RE "niedrig" ist, dann werden die Daten intern durch das I/O eingegeben. Wenn beispielsweise eine Seite 256 Bytes enthält und wenn der Datenladebefehl "80h" eingegeben wird, und anschließend die Adressen von drei Zyklen für normales Programmieren, dann wer den die Daten von 256 Bytes sequentiell als Gruppe eingegeben. Wenn schließlich der Seitenprogrammierbefehl "10" eingegeben wird, werden die Speicherzellen einer ausgewählten Reihe pro grammiert. In diesem Falle wird die der ausgewählten Reihe zu gehörige Kennzeichenzelle mit "0" für das normale Programmieren beschrieben.

Unter Bezugnahme auf Fig. 13 wird nun die Seitenkopierprogram mierung beschrieben. Zunächst wird das Freigabesignal für Be fehlsverriegelung CLE, das Freigabesignal für Adressverriege lung ALE, das Freigabesignal für Schreiben WE und das Freigabe signal für Lesen RE zugeführt. Wenn der Lesebefehl "00h" im In tervall T40 zugeführt wird und wenn die Adressen der drei Zy klen im Intervall T41 zugeführt werden, dann werden die Daten im Intervall T42 erfaßt, um die Daten im Seitenpuffer zwischen zu speichern. In dem die Adressen von drei Zyklen, die die Adresse der Zielreihe zum Kopieren der Daten nach Anlegen des Seitenkopierprogrammierbefehls "15h" im Intervall T43 zur Ver fügung gestellt wird, werden die im Seitenpuffer gespeicherten Daten direkt in die Speicherzellen der Zielreihe programmiert, ohne nach außen ausgegeben zu werden. In diesem Falle wird die Kennzeichenzelle, die der Zielreihe zugehörig ist, mit der Date "1" beschrieben.

Wenn die Daten der Kopier-programmierten Reihe ausgelesen wer den, bewirkt die Date "1" der Kennzeichenzelle, die zu der Rei he gehört, daß die Wandlerschaltung 500 den logischen Zustand der kopierten Daten auf den logischen Zustand der ursprünglich programmierten Daten invertiert, um schließlich durch den Aus gabepuffer die ursprünglichen Daten zu erzeugen. Die schließ lich durch den Ausgabepuffer 600 ausgegebenen Daten werden so mit durch zweimaliges invertieren der ursprünglichen Daten er halten.

Claims

1. Elektrisch löschbare und programmierbare, nicht-flüchtige Halbleiterspeichervorrichtung, enthaltend:
eine Speicherzellengruppe aus mehreren Speichertransistoren, die in Reihen und Spalten in Matrixform angeordnet sind, wobei jeder der Transistoren ein schwebendes Gate, ein Steuergate, Source und Drain haben und die Speichertransistoren in der Lage sind, Ladungen zu speichern, die Binärdaten repräsentieren;
ein Kennzeichenzellenteil mit mehreren Kennzeichentransistoren, die jeweils mit den Reihen der Speicherzellengruppe verbunden sind, um Seitenkopierdaten zu speichern, um den Transfer von Daten von einer Reihe zu einer anderen der Speicherzellengruppe beim Kopieren der Daten der genannten einen Reihe zu der ge nannten anderen Reihe zu repräsentieren, wobei die Kennzeichen transistoren von der selben Art sind, wie die Speichertransi storen;
Datenlese- und -speichereinrichtungen, enthaltend mehrere Da tenverriegelungen, die jeweils mit den Spaltenleitungen der Speicherzellengruppe und der Spaltenleitung des Kennzeichenzel lenteils verbunden sind, um interne oder externe Daten zusammen mit den Daten des Kennzeichenzellenteils in einem Datenlese- und -programmiermode zu lesen und zwischen zu speichern; und
eine Wandlereinrichtung, die zwischen die Datenlese- und -spei chereinrichtung und die Ausgabepuffereinrichtung geschaltet ist, um die kopierten Speicherzellendaten, die in der Datenle se- und -speichereinrichtung gespeichert sind, in den ursprüng lichen Zustand wie in der einen Reihe der Speicherzellengruppe rückzuwandeln auf der Grundlage der entsprechenden Kennzeichen zellendaten, die ebenfalls in der Datenlese- und -speicherein richtung gespeichert sind.

2. Elektrisch löschbare und programmierbare, nicht-flüchtige Halbleiterspeichervorrichtung, enthaltend:
eine Speicherzellengruppe aus mehreren Speichertransistoren, die in Reihen und Spalten in Matrixform angeordnet sind, wobei jeder der Transistoren ein schwebendes Gate, ein Steuergate, Source und Drain aufweist und die Speichertransistoren in der Lage sind, Ladungen zu speichern, die Binärdaten repräsentie ren;
einen Seitenpuffer zum Lesen und Zwischenspeichern aller Daten, die in den Speichertransistoren einer Reihe der Speicherzellen gruppe gespeichert sind, als Gruppe im Datenlesebetrieb und auch zum Speichern der Eingabedaten im Programmierbetrieb;
mehrere Kennzeichenspeicherzellen, die jeweils mit den Reihen der Speicherzellengruppe verbunden sind, um Daten zu speichern, die angeben, ob jede der Reihen externe Daten speichert oder interne Daten kopiert, und
eine Wandlereinrichtung, die die in dem Seitenpuffer gespei cherten Daten in Übereinstimmung mit den Kennzeichendaten der korrespondierenden Kennzeichenspeicherzelle beim Lesen der in den Speichertransistoren einer ausgewählten Reihe gespeicherten Daten mittels Ausgabepuffern invertiert oder nicht invertiert.

3. Elektrisch löschbare und programmierbare, nicht-flüchtige Halbleiterspeichervorrichtung, enthaltend:
eine Speicherzellengruppe, die aus mehreren Speichertransisto ren besteht, die in Reihen und Spalten in Matrixform angeordnet sind, wobei jeder der Transistoren ein schwebendes Gate, ein Steuergate, Source und Drain aufweist und die Speichertransi storen in der Lage sind, Ladungen zu speichern, die Primärdaten repräsentieren;
eine Steuereinrichtung zum Auswählen wenigstens einer der Spei chertransistoren, der im Programm-Mode programmiert wird oder im Lese-Mode gelesen wird in Übereinstimmung mit einer Adresse durch Anlegen einer Programmier- oder Lesespannung an das Steu ergate des ausgewählten Transistors;
ein Kennzeichenzellenteil mit mehreren Kennzeichentransistoren, die jeweils mit den Reihen der Speicherzellengruppe verbunden sind, um Seitenkopierdaten zu speichern, um den Transfer von Daten von einer Reihe zu einer anderen der Speicherzellengruppe beim Kopieren der Daten von der genannten einen Reihe zu der anderen Reihe zu repräsentieren, wobei die Kennzeichentransi storen von der gleichen Art sind, wie die Speichertransistoren;
mehrere Datenverriegelungen, die jeweils mit den Bitleitungen der Speicherzellengruppe verbunden sind, um Daten zwischen zu speichern und zu verstärken, und
eine Wandlereinrichtung zum Wandeln der kopierten Daten, die in den Speicherzellentransistoren gespeichert sind, in die ur sprünglichen Zustände wie in der einen Reihe der genannten Speicherzellengruppe auf der Grundlage der zugehörigen Kennzei chenzellendaten, die in dem Kennzeichenzellenteil gespeichert sind.

4. Elektrisch löschbare und programmierbare NAND-Zellen -Flashspeichervorrichtung, enthaltend eine Hauptzellengruppe aus mehreren Speichertransistoren, die in Reihen und Spalten in Matrixform angeordnet sind, eine Datenlese- und -speicherein richtung zum Lesen und Zwischenspeichern der in den Speicher transistoren einer Reihe der Speicherzellengruppe gespeicherten Daten als Gruppe im Datenlesemode und zum Speichern der einge gebenen Daten im Programmode, und eine Puffer- und Wandler schaltung zum Umwandeln und Speichern der Daten aus der Daten lese- und -speichereinrichtung ohne Ausgabe nach außen, wenn die Daten von einer der Reihen zu einer anderen übertragen wer den und zum Ausgeben der nochmals invertierten Daten im Daten lesemode.

5. Elektrisch löschbare und programmierbare, nicht-flüchtige Halbleiterspeichervorrichtung nach Anspruch 1, bei der die Wandlereinrichtung mehrere Exklusiv-Oder-Schaltungen enthält, von denen die einen Eingänge zusammen mit der Datenverriegelung verbunden sind, um die Daten des Kennzeichenzellenteils zu ver riegeln und die anderen Eingänge jeweils mit den Datenverriege lungen verbunden sind.

6. Nicht-flüchtige Halbleiterspeichervorrichtung, enthaltend eine Speicherzellengruppe, die aus mehreren Speicherzellen be steht, jeweils mit einem schwebenden Datenspeichergate, die in mehreren Strangeinheiten angeordnet sind, wobei die Daten mit folgenden Verfahrensschritten ausgelesen werden:
Speichern der Daten der Speicherzellen, die in einer ausgewähl ten Reihe der Speicherzellengruppe verbunden sind, in einen Seitenpuffer;
Programmieren der in dem Seitenpuffer gespeicherten Daten in die Speicherzellen einer anderen Reihe der Speicherzellengruppe in invertiertem Zustand;
Eingeben einer Seitenkopierdate, die den invertierten Zustand der programmierten Daten repräsentiert, in die Kennzeichenzel le, die der genannten anderen Reihe entspricht, und
Invertieren der ausgegebenen programmierten Daten in Überein stimmung mit der Date der Kennzeichenzelle.