TWI426522B - 資料儲存裝置及將測試資料寫入記憶體之方法 - Google Patents

資料儲存裝置及將測試資料寫入記憶體之方法 Download PDF

Info

Publication number
TWI426522B
TWI426522B TW098126688A TW98126688A TWI426522B TW I426522 B TWI426522 B TW I426522B TW 098126688 A TW098126688 A TW 098126688A TW 98126688 A TW98126688 A TW 98126688A TW I426522 B TWI426522 B TW I426522B
Authority
TW
Taiwan
Prior art keywords
volatile memory
memory
command
address
data
Prior art date
Application number
TW098126688A
Other languages
English (en)
Other versions
TW201106366A (en
Inventor
Mau Jung Lu
Original Assignee
Silicon Motion Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Motion Inc filed Critical Silicon Motion Inc
Priority to TW098126688A priority Critical patent/TWI426522B/zh
Priority to US12/705,644 priority patent/US8151150B2/en
Publication of TW201106366A publication Critical patent/TW201106366A/zh
Application granted granted Critical
Publication of TWI426522B publication Critical patent/TWI426522B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36Data generation devices, e.g. data inverters
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36Data generation devices, e.g. data inverters
    • G11C2029/3602Pattern generator

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Description

資料儲存裝置及將測試資料寫入記憶體之方法
本發明係有關於記憶體,特別是有關於記憶體之測試。
次級品記憶體(downgrade memory)係用來指稱有缺陷的記憶體晶片。當生產廠商完成一批記憶體晶片的生產時,會對該批記憶體晶片進行品質測試。若該批記憶體晶片無法通過品質測試,該批記憶體晶片便被標註為次級品記憶體。此時,生產廠商便會以低於正常的定價銷售該批次級品記憶體晶片。
一般而言,次級品記憶體並非完全無法用以儲存資料,只是由於生產過程的缺陷,造成晶片內有許多記憶單元無法正常儲存資料。因此,當一資料儲存裝置運用次級品記憶體以儲存資料時,資料儲存裝置的控制器就必須事先對次級品記憶體的記憶單元進行掃描,以確定並紀錄有缺陷的記憶單元。如此,控制器便可於儲存資料時避開有缺陷的記憶單元,而將資料儲存於次級品記憶體中可正常運作的記憶單元。
第1圖為測試一記憶體的習知方法100的流程圖,控制器可藉方法100辨別初次級品記憶體之缺陷的記憶單元。假設控制器欲檢測記憶體之一檢測範圍的記憶單元是否正常運作。首先,控制器向記憶體傳送一寫入命令及該檢測範圍中之一寫入位址(步驟102)。接著,控制器向記憶體傳送一測試資料(步驟104)。記憶體收到測試資料後,便會依據寫入命令將測試資料寫入記憶體之寫入位址。此時,控制器檢查是否記憶體之檢測範圍已全被寫入測試資料(步驟106)。若否,則控制器將寫入位址更新為記憶體之檢測範圍的其他位址(步驟108),再依序向記憶體發送寫入命令、更新之寫入位址、以及測試資料(步驟102、104)。如此,控制器便可逐次將記憶體之檢測範圍寫滿測試資料。
當記憶體之檢測範圍寫滿測試資料後,控制器便向記憶體傳送一讀取命令及檢測範圍之一讀取位址(步驟110)。當記憶體收到讀取命令及讀取位置,便會依讀取命令自讀取位置讀取資料。當控制器自記憶體接收讀出資料時(步驟112),便將讀出資料與測試資料相比較。若讀出資料與測試資料不符合(步驟114),表示讀取位址對應的記憶單元有損壞,控制器便紀錄讀取位址為損壞位址。若讀出資料與測試資料相符合(步驟114),控制器便自檢測範圍選取其他讀取位址以更新讀取位址之值(步驟120),並持續比較自更新後讀取位址讀出的資料以確定該讀取位址是否損壞,直到記憶體之檢測範圍已全被讀取完畢為止(步驟118)。如此,控制器便可找出記憶體之檢測範圍內所有損壞的位址。
第1圖之記憶體的習知測試方法100雖可正確的找出損壞位址,但仍有缺點。每當控制器向記憶體寫入一次測試資料,控制器便需向記憶體傳送一遍測試資料。測試資料的傳送需耗費許多時間,而拖延了測試流程。第2A圖為一資料儲存裝置200的區塊圖。資料儲存裝置200包括一控制器202及一非揮發性記憶體204。控制器202包括一資料緩衝器214用以儲存測試資料。每當控制器202發送一次寫入命令,控制器202便需將資料緩衝器214中儲存的測試資料向非揮發性記憶體204傳送。而非揮發性記憶體204於收到測試資料後將測試資料儲存於資料暫存器224,再將資料暫存器224中儲存的測試資料寫入具寫入位址的記憶單元。例如,第一次將測試資料寫入記憶單元241時,控制器202需沿資料路徑231將測試資料傳送至非揮發性記憶體204;而第二次將測試資料寫入記憶單元242時,控制器202需沿資料路徑232再次將測試資料傳送至非揮發性記憶體204。
由於一般而言控制器一次寫入記憶體的資料量大約是一頁(page),而一頁資料量很大,因而反覆於控制器與記憶體間傳送供寫入的測試資料會造成測試流程的延遲。第2B圖顯示控制器傳送寫入命令與寫入資料至記憶體的時序示意圖。控制器首先向記憶體發送寫入命令80h。接著,控制器向記憶體傳送寫入位址,其中寫入位址包括列位址CA1 、CA2 以及行位址RA1 、RA2 、RA3 。最後,控制器首先向記憶體發送寫入的測試資料D1 ~DN 。假設記憶體之一頁資料包括2KB,而控制器與記憶體間一個時脈週期可傳送1位元組,則2KB資料需耗費2K個時脈週期,造成系統的延遲。因此,需要一種可快速將測試資料寫入記憶體之方法,以提升系統的效能。
有鑑於此,本發明之目的在於提供一種將測試資料寫入記憶體之方法,以解決習知技術存在之問題。於一實施例中,該記憶體包括一資料暫存器。首先,將一測試資料寫入至該記憶體之一記憶區間。接著,向該記憶體傳送一讀回命令(read-back command)及該記憶區間之一讀回位址,以使該記憶體將儲存於該讀回位址之該測試資料讀取至該資料暫存器。接著,向該記憶體傳送一回寫命令(copy-back command)及該記憶體之一檢測範圍內之一回寫位址,以使該記憶體將儲存於該資料暫存器之該測試資料寫入至該回寫位址。接著,當該記憶體之該檢測範圍尚未全被寫入該測試資料時,重複執行該讀回命令及該讀回位址之傳送步驟,並於更改該回寫位址後重複執行該回寫命令及該回寫位址之傳送步驟。
本發明更提供一種記憶體之測試方法。首先,命令一記憶體將一記憶區間之一讀回位址儲存之一測試資料讀回至該記憶體之一資料暫存器。接著,命令該記憶體將儲存於該資料暫存器之該測試資料回寫至一檢測範圍之一回寫位址。當該記憶體之該檢測範圍尚未全被寫入該測試資料時,重複命令該記憶體讀回該測試資料,並於更改該回寫位址後重複命令該記憶體回寫該測試資料至該更改之回寫位址。當該記憶體之該檢測範圍全被寫入該測試資料時,命令該記憶體讀取該檢測範圍之多個讀取位址,以得到多個讀出資料。接著,比對該等讀出資料與該測試資料。最後,當該等讀出資料其中之多個讀出錯誤資料與該測試資料不相符時,紀錄該等讀出錯誤資料對應之該等讀取位址。
本發明提供一種資料儲存裝置。於一實施例中,該資料儲存裝置包括一記憶體及一控制器。該記憶體包括一資料暫存器。該控制器將一測試資料寫入至該記憶體之一記憶區間,向該記憶體傳送一讀回命令(read-back command)及該記憶區間之一讀回位址以使該記憶體將儲存於該讀回位址之該測試資料讀取至該資料暫存器,向該記憶體傳送一回寫命令(copy-back command)及該記憶體之一檢測範圍內之一回寫位址以使該記憶體將儲存於該資料暫存器之該測試資料寫入至該回寫位址,以及當該記憶體之該檢測範圍尚未全被寫入該測試資料時,重複傳送該讀回命令及該讀回位址至該記憶體,並於更改該回寫位址後重複傳送該回寫命令及該更改之回寫位址至該記憶體。
本發明更提供一種資料儲存裝置。於一實施例中,該資料儲存裝置包括一記憶體及一控制器。該記憶體包括一資料暫存器。該控制器命令該記憶體將一記憶區間之一讀回位址儲存之一測試資料讀回至該資料暫存器,命令該記憶體將儲存於該資料暫存器之該測試資料回寫至該記憶體之一檢測範圍之一回寫位址,當該記憶體之該檢測範圍尚未全被寫入該測試資料時重複命令該記憶體讀回該測試資料並於更改該回寫位址後重複命令該記憶體回寫該測試資料至該更改之回寫位址,當該記憶體之該檢測範圍全被寫入該測試資料時命令該記憶體讀取該檢測範圍之多個讀取位址以得到多個讀出資料,比對該等讀出資料與該測試資料,以及當該等讀出資料其中之多個讀出錯誤資料與該測試資料不相符時紀錄該等讀出錯誤資料對應之該等讀取位址。
為了讓本發明之上述和其他目的、特徵、和優點能更明顯易懂,下文特舉數較佳實施例,並配合所附圖示,作詳細說明如下:
第3圖為依據本發明之資料儲存系統300的區塊圖。資料儲存系統300包括一控制器302及一非揮發性記憶體304。控制器302可逐步將測試資料寫入非揮發性記憶體304之一檢測範圍,再比較測試資料與自非揮發性記憶體304之檢測範圍所讀出之讀出資料,以找出非揮發性記憶體304之檢測範圍內損毀的記憶單元。當控制器302將測試資料寫入非揮發性記憶體304時,控制器302不需反覆將測試資料傳送至非揮發性記憶體304以供寫入非揮發性記憶體304之檢測範圍。控制器302只需將測試資料寫入非揮發性記憶體304一次,然後命令非揮發性記憶體304將測試資料自先前被寫入的位址讀出至其資料暫存器324,再命令非揮發性記憶體304將測試資料自資料暫存器324寫入檢測範圍的其他位址。如此,控制器302可避免反覆地傳送測試資料至非揮發性記憶體304,以減少傳送資料所需的時間,而提升系統的效能。
於一實施例中,控制器302包括控制電路312、資料緩衝器314、儲存介面316、以及主機介面318,而非揮發性記憶體304包括記憶單元陣列332、資料暫存器324、以及儲存介面326。主機介面318溝通主機與控制器302。控制電路312為控制器302的核心,管理控制器302的其他模組。儲存介面316與326負責控制器302與非揮發性記憶體304間的資料傳遞。非揮發性記憶體304具有一記憶單元陣列322,其包括多個記憶單元以供儲存資料。當控制器302欲將測試資料寫入非揮發性記憶體304時,控制器302首先將測試資料儲存於資料緩衝器314。接著,控制器302將資料緩衝器314中儲存的測試資料經由儲存介面316傳送至非揮發性記憶體304。接著,非揮發性記憶體304將儲存介面326所收到的測試資料儲存於資料暫存器324中。接著,非揮發性記憶體304依據自控制器302所收到的寫入命令之指示將資料暫存器324儲存的測試資料寫入位於寫入位址的記憶單元341。
控制器302第一次將測試資料寫入非揮發性記憶體304時,係經由資料路徑311將測試資料傳遞至非揮發性記憶體304。然而,當控制器後續將測試資料寫入非揮發性記憶體304的其他位址時,控制器302便不再經由資料路徑311將測試資料傳遞至非揮發性記憶體304。假設控制器302接著欲將測試資料寫入非揮發性記憶體304的記憶單元342。此時非揮發性記憶體304的記憶單元341已儲存了測試資料。控制器302首先向非揮發性記憶體304發送一讀回命令(readback command),以指示非揮發性記憶體304自記憶單元341將測試資料讀回至資料暫存器324,如路徑332所示。接著,控制器302向非揮發性記憶體304發送一回寫命令(copyback command),以指示非揮發性記憶體304將資料暫存器324中儲存的測試資料寫入至記憶單元342,如路徑333所示。因此,控制器302僅向非揮發性記憶體304發送了一讀回命令及一回寫命令,就可將測試資料寫入非揮發性記憶體304的檢測範圍之其他位址,而不需再次傳送測試資料。因此,依據本發明的控制器302可以較高的效率與較短的時間完成非揮發性記憶體304的測試,從而提升資料儲存系統300的效能。
第4圖為依據本發明之記憶體之測試方法400的流程圖。控制器302依據測試方法400以對非揮發性記憶體304之一檢測範圍進行測試。首先,控制器302將測試資料寫入至記憶體304之一記憶區間(步驟402)。該記憶區間可為第3圖中記憶單元陣列的記憶單元341。於一實施例中,該記憶區間為記憶體304之一儲存頁(page)。於另一實施例中,該記憶區間為記憶體304之一記憶區塊(block)。接著,控制器302向記憶體304傳送一讀回命令(readback command)及該記憶區間之一讀回位址(步驟404)。當記憶體304收到讀回命令及讀回位址時,便會依據讀回命令自讀回位址之記憶單元341將測試資料讀出而儲存於資料暫存器324中。接著,控制器302向記憶體304傳送一回寫命令(copyback command)及檢測範圍之一回寫位址(步驟406)。假設該回寫位址為檢測範圍之另一記憶單元342之位址,則記憶體304會依據回寫命令將資料暫存器324中的測試資料寫入回寫位址之記憶單元342。如此,控制器302可在不需再次傳送測試資料的情況下,直接將測試資料寫入非揮發性記憶體304。
接著,控制器302判斷是否記憶體304之檢測範圍已全被寫入測試資料(步驟408)。若記憶體304之檢測範圍尚未完全被寫入測試資料,則控制器302將回寫位址更新為記憶體之檢測範圍的其他位址(步驟410),再依序向記憶體發送讀回命令、回寫命令、以及更新之回寫位址(步驟404、406)。如此,控制器便可逐次將記憶體之檢測範圍寫滿測試資料。於另一實施例中,由於寫滿測試資料的記憶區間的資料容量可能大於資料暫存器324的容量,則控制器302於步驟410中一併將讀回位址更新為記憶區間之其他後續位址,以便於步驟404中使記憶體304自其他讀回位址讀取資料至資料暫存器324中。
當記憶體304之檢測範圍寫滿測試資料後(步驟408),控制器302便向記憶體304傳送一讀取命令及檢測範圍之一讀取位址(步驟412)。當記憶體304收到讀取命令及讀取位置,便會依讀取命令自讀取位置讀取資料。當控制器302自記憶體304接收讀出資料時(步驟414),便將讀出資料與測試資料相比較。若讀出資料與測試資料不符合(步驟416),表示讀取位址對應的記憶單元有損壞,控制器302便紀錄該讀取位址為損壞位址(步驟418)。若讀出資料與測試資料相符合(步驟416),控制器302便自檢測範圍選取其他讀取位址以更新讀取位址之值(步驟422),並持續比較自更新後讀取位址讀出的資料以確定該讀取位址是否損壞,直到記憶體304之檢測範圍已全被讀取完畢為止(步驟420)。如此,控制器302便可找出記憶體304之檢測範圍內所有損壞的位址。
第5A圖為依據本發明之讀回命令之傳送時序的示意圖。控制器302首先傳送讀回命令之00h指令至記憶體304。接著,控制器302傳送讀回位址至記憶體304,其中讀回位址包括列位址CA1 、CA2 以及行位址RA1 、RA2 、RA3 。最後,控制器302傳送讀回位址之35h指令至記憶體304。第5B圖為依據本發明之回寫命令之傳送時序的示意圖。控制器302首先傳送回寫命令之85h指令至記憶體304。接著,控制器302傳送回寫位址至記憶體304,其中回寫位址包括列位址CA1 、CA2 以及行位址RA1 、RA2 、RA3 。最後,控制器302傳送回寫位址之10h指令至記憶體304。第5A圖及第5B圖中之讀回命令及回寫命令與第2B圖之寫入命令相較,不需傳送寫入資料D1 ~DN 至記憶體,因此節省了將測試資料寫入記憶體304之檢測範圍的時間,而提高了測試過程的效率。
第6A圖為依據本發明之將測試資料寫入記憶體之一實施例的示意圖。假設控制器事先將記憶體之一記憶區塊610寫滿測試資料,而記憶區塊610包括多個儲存頁611、612、613、…、61N。因此,控制器可逐次發送讀回命令指示記憶體讀出記憶區塊610之儲存頁611、612、613、…、61N內之測試資料至記憶體之資料緩衝器,並逐次發送回寫命令將記憶體之資料緩衝器內之測試資料寫入檢測範圍之其他記憶區塊620的對應儲存頁621、622、623、…、62N。因此,記憶區塊610之儲存頁611的測試資料被寫入記憶區塊620之對應儲存頁621,記憶區塊610之儲存頁612的測試資料被寫入記憶區塊620之對應儲存頁622,而記憶區塊610之儲存頁61N的測試資料被寫入記憶區塊620之對應儲存頁62N。
第6B圖為依據本發明之將測試資料寫入記憶體之另一實施例的示意圖。假設控制器事先將記憶體之一記憶區塊650的一儲存頁651寫滿測試資料,而記憶區塊650尚包括多個其他儲存頁652、653、…、65N。因此,控制器可逐次發送讀回命令指示記憶體讀出記憶區塊650之儲存頁651內之測試資料至記憶體之資料緩衝器,並逐次發送回寫命令將記憶體之資料緩衝器內之測試資料寫入檢測範圍之記憶區塊620的其他儲存頁652、653、…、65N。因此,記憶區塊650之儲存頁651的測試資料被直接寫入記憶區塊620之儲存頁652、653、…、65N。
雖然本發明已以較佳實施例揭露如上,然其並非用以限定本發明,任何熟習此項技術者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
(第2圖)
200...資料儲存系統
202...控制器
204...非揮發性記憶體
212...控制電路
214...資料緩衝器
216...儲存介面
218...主機介面
222...記憶單元陣列
224...資料暫存器
226...儲存介面
(第4圖)
400...資料儲存系統
402...控制器
404...非揮發性記憶體
412...控制電路
414...資料緩衝器
416...儲存介面
418...主機介面
422...記憶單元陣列
424...資料暫存器
426...儲存介面
(第6A圖)
610、620...記憶區塊
611-61N、621-62N...儲存頁
(第6B圖)
650...記憶區塊
651-65N...儲存頁
第1圖為測試一記憶體的習知方法的流程圖;
第2A圖為一資料儲存裝置的區塊圖;
第2B圖為控制器傳送寫入命令與寫入資料至記憶體的時序示意圖;
第3圖為依據本發明之資料儲存系統的區塊圖;
第4圖為依據本發明之記憶體之測試方法的流程圖;
第5A圖為依據本發明之讀回命令之傳送時序的示意圖;
第5B圖為依據本發明之回寫命令之傳送時序的示意圖;
第6A圖為依據本發明之將測試資料寫入記憶體之一實施例的示意圖;以及
第6B圖為依據本發明之將測試資料寫入記憶體之另一實施例的示意圖。
300...資料儲存系統
302...控制器
304...非揮發性記憶體
312...控制電路
314...資料緩衝器
316...儲存介面
318...主機介面
322...記憶單元陣列
324...資料暫存器
326...儲存介面

Claims (22)

  1. 一種將測試資料寫入非揮發性記憶體之方法,其中該非揮發性記憶體包括一資料暫存器,該方法包括下列步驟:將一測試資料寫入至該非揮發性記憶體之一記憶區間;向該非揮發性記憶體傳送一讀回命令(read-back command)及該記憶區間之一讀回位址,以使該非揮發性記憶體將儲存於該讀回位址之該測試資料讀取至該資料暫存器;向該非揮發性記憶體傳送一回寫命令(copy-back command)及該非揮發性記憶體之一檢測範圍內之一回寫位址,以使該非揮發性記憶體將儲存於該資料暫存器之該測試資料寫入至該回寫位址;以及當該非揮發性記憶體之該檢測範圍尚未全被寫入該測試資料時,重複執行該讀回命令及該讀回位址之傳送步驟,並於更改該回寫位址後重複執行該回寫命令及該回寫位址之傳送步驟;其中該記憶區間為該非揮發性記憶體之一第一記憶區塊(block),且該第一記憶區塊為一抹除單位。
  2. 如申請專利範圍第1項所述之將測試資料寫入非揮發性記憶體之方法,其中該讀回命令及該讀回位址之傳送步驟包括:傳送該讀回命令之00h指令至該非揮發性記憶體;傳送該讀回位址至該非揮發性記憶體;以及 傳送該讀回命令之35h指令至非揮發性該記憶體。
  3. 如申請專利範圍第1項所述之將測試資料寫入非揮發性記憶體之方法,其中該回寫命令及該回寫位址之傳送步驟包括:傳送該回寫命令之85h指令至該非揮發性記憶體;傳送該回寫位址至該非揮發性記憶體;以及傳送該回寫命令之13h指令至該非揮發性記憶體。
  4. 如申請專利範圍第1項所述之將測試資料寫入非揮發性記憶體之方法,其中該檢測範圍為該非揮發性記憶體之一第二記憶區塊。
  5. 如申請專利範圍第1項所述之將測試資料寫入非揮發性記憶體之方法,其中該讀回命令及該讀回位址之傳送步驟於重複執行前該讀回位址會更改,而該等更改之讀回位址於該記憶區間中之位置與該等更改之回寫位址於該檢測範圍中之位置相對應。
  6. 一種非揮發性記憶體之測試方法,包括下列步驟:命令一非揮發性記憶體將一記憶區間之一讀回位址儲存之一測試資料讀回至該非揮發性記憶體之一資料暫存器;命令該非揮發性記憶體將儲存於該資料暫存器之該測試資料回寫至一檢測範圍之一回寫位址;當該非揮發性記憶體之該檢測範圍尚未全被寫入該測試資料時,重複命令該非揮發性記憶體讀回該測試資料,並於更改該回寫位址後重複命令該非揮發性記憶體回寫該測試資料至該更改之回寫位址; 當該非揮發性記憶體之該檢測範圍全被寫入該測試資料時,命令該非揮發性記憶體讀取該檢測範圍之多個讀取位址,以得到多個讀出資料;比對該等讀出資料與該測試資料;以及當該等讀出資料其中之多個讀出錯誤資料與該測試資料不相符時,紀錄該等讀出錯誤資料對應之該等讀取位址;其中該記憶區間為該非揮發性記憶體之一第一記憶區塊(block),且該第一記憶區塊為一抹除單位。
  7. 如申請專利範圍第6項所述之非揮發性記憶體之測試方法,其中命令該非揮發性記憶體讀回該測試資料之步驟包括向該非揮發性記憶體傳送一讀回命令(read-back command)及該讀回位址。
  8. 如申請專利範圍第7項所述之非揮發性記憶體之測試方法,其中該讀回命令及該讀回位址之傳送步驟包括:傳送該讀回命令之00h指令至該非揮發性記憶體;傳送該讀回位址至該非揮發性記憶體;以及傳送該讀回命令之35h指令至該非揮發性記憶體。
  9. 如申請專利範圍第6項所述之非揮發性記憶體之測試方法,其中命令該非揮發性記憶體回寫該測試資料之步驟包括向該非揮發性記憶體傳送一回寫命令(copy-back command)及該回寫位址。
  10. 如申請專利範圍第9項所述之非揮發性記憶體之測試方法,其中該回寫命令及該回寫位址之傳送步驟包括:傳送該回寫命令之85h指令至該非揮發性記憶體;傳送該回寫位址至該非揮發性記憶體;以及 傳送該回寫命令之13h指令至該非揮發性記憶體。
  11. 如申請專利範圍第6項所述之非揮發性記憶體之測試方法,其中該檢測範圍為該非揮發性記憶體之一第二記憶區塊。
  12. 一種資料儲存裝置,包括:一非揮發性記憶體,包括一資料暫存器;以及一控制器,耦接至該非揮發性記憶體,將一測試資料寫入至該非揮發性記憶體之一記憶區間,向該非揮發性記憶體傳送一讀回命令(read-back command)及該記憶區間之一讀回位址以使該非揮發性記憶體將儲存於該讀回位址之該測試資料讀取至該資料暫存器,向該非揮發性記憶體傳送一回寫命令(copy-back command)及該非揮發性記憶體之一檢測範圍內之一回寫位址以使該非揮發性記憶體將儲存於該資料暫存器之該測試資料寫入至該回寫位址,以及當該非揮發性記憶體之該檢測範圍尚未全被寫入該測試資料時,重複傳送該讀回命令及該讀回位址至該非揮發性記憶體,並於更改該回寫位址後重複傳送該回寫命令及該更改之回寫位址至該非揮發性記憶體;其中該記憶區間為該非揮發性記憶體之一第一記憶區塊(block),且該第一記憶區塊為一抹除單位。
  13. 如申請專利範圍第12項所述之資料儲存裝置,其中該控制器先傳送該讀回命令之00h指令至該非揮發性記憶體,接著傳送該讀回位址至該非揮發性記憶體,最後傳送該讀回命令之35h指令至該非揮發性記憶體,以傳送該讀回命令及該讀回位址至該非揮發性記憶體。
  14. 如申請專利範圍第12項所述之資料儲存裝置,其中該控制器先傳送該回寫命令之85h指令至該非揮發性記憶體,接著傳送該回寫位址至該非揮發性記憶體,最後傳送該回寫命令之13h指令至該非揮發性記憶體,以傳送該回寫命令及該回寫位址至該非揮發性記憶體。
  15. 如申請專利範圍第12項所述之資料儲存裝置,其中該檢測範圍為該非揮發性記憶體之一第二記憶區塊。
  16. 如申請專利範圍第12項所述之資料儲存裝置,其中該控制器於重複傳送該讀回命令及該讀回位址之前會更改該讀回位址,而該等更改之讀回位址於該記憶區間中之位置與該等更改之回寫位址於該檢測範圍中之位置相對應。
  17. 一種資料儲存裝置,包括:一非揮發性記憶體,包括一資料暫存器;以及一控制器,命令該非揮發性記憶體將一記憶區間之一讀回位址儲存之一測試資料讀回至該資料暫存器,命令該非揮發性記憶體將儲存於該資料暫存器之該測試資料回寫至該非揮發性記憶體之一檢測範圍之一回寫位址,當該非揮發性記憶體之該檢測範圍尚未全被寫入該測試資料時重複命令該非揮發性記憶體讀回該測試資料並於更改該回寫位址後重複命令該記憶體回寫該測試資料至該更改之回寫位址,當該非揮發性記憶體之該檢測範圍全被寫入該測試資料時命令該非揮發性記憶體讀取該檢測範圍之多個讀取位址以得到多個讀出資料,比對該等讀出資料與該測試資料,以及當該等讀出資料其中之多個讀出錯誤資料與該測 試資料不相符時紀錄該等讀出錯誤資料對應之該等讀取位址;其中該記憶區間為該非揮發性記憶體之一第一記憶區塊(block),且該第一記憶區塊為一抹除單位。
  18. 如申請專利範圍第17項所述之資料儲存裝置,其中該控制器向該非揮發性記憶體傳送一讀回命令(read-back command)及該讀回位址,以命令該非揮發性記憶體由該讀回位址讀回該測試資料。
  19. 如申請專利範圍第18項所述之資料儲存裝置,其中該控制器先傳送該讀回命令之00h指令至該非揮發性記憶體,接著傳送該讀回位址至該記憶體,最後傳送該讀回命令之35h指令至該非揮發性記憶體,以傳送該讀回命令及該讀回位址至該非揮發性記憶體。
  20. 如申請專利範圍第17項所述之資料儲存裝置,其中該控制器向該非揮發性記憶體傳送一回寫命令(copy-back command)及該回寫位址,以命令該非揮發性記憶體回寫該測試資料至該回寫位址。
  21. 如申請專利範圍第20項所述之資料儲存裝置,其中該控制器首先傳送該回寫命令之85h指令至該非揮發性記憶體,接著傳送該回寫位址至該非揮發性記憶體,最後傳送該回寫命令之13h指令至該非揮發性記憶體,以傳送該回寫命令及該回寫位址至該非揮發性記憶體。
  22. 如申請專利範圍第17項所述之資料儲存裝置,其中該檢測範圍為該非揮發性記憶體之一第二記憶區塊。
TW098126688A 2009-08-10 2009-08-10 資料儲存裝置及將測試資料寫入記憶體之方法 TWI426522B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW098126688A TWI426522B (zh) 2009-08-10 2009-08-10 資料儲存裝置及將測試資料寫入記憶體之方法
US12/705,644 US8151150B2 (en) 2009-08-10 2010-02-15 Data storage device and method for writing test data to a memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098126688A TWI426522B (zh) 2009-08-10 2009-08-10 資料儲存裝置及將測試資料寫入記憶體之方法

Publications (2)

Publication Number Publication Date
TW201106366A TW201106366A (en) 2011-02-16
TWI426522B true TWI426522B (zh) 2014-02-11

Family

ID=43535704

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098126688A TWI426522B (zh) 2009-08-10 2009-08-10 資料儲存裝置及將測試資料寫入記憶體之方法

Country Status (2)

Country Link
US (1) US8151150B2 (zh)
TW (1) TWI426522B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1928828B1 (en) * 2005-09-02 2012-03-14 Semiconductor Energy Laboratory Co., Ltd. Anthracene derivative
US7804685B2 (en) 2005-09-19 2010-09-28 Chatsworth Products, Inc. Ducted exhaust equipment enclosure
US8107238B2 (en) 2005-09-19 2012-01-31 Chatsworth Products, Inc. Ducted exhaust equipment enclosure
TWI468946B (zh) 2011-04-27 2015-01-11 Silicon Motion Inc 用來進行主裝置指揮運作之方法以及記憶裝置及控制器
US9934117B2 (en) * 2015-03-24 2018-04-03 Honeywell International Inc. Apparatus and method for fault detection to ensure device independence on a bus

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5469443A (en) * 1993-10-01 1995-11-21 Hal Computer Systems, Inc. Method and apparatus for testing random access memory
US6397349B2 (en) * 1998-10-13 2002-05-28 Agere Systems Guardian Corp. Built-in self-test and self-repair methods and devices for computer memories comprising a reconfiguration memory device
US6556484B2 (en) * 1999-12-20 2003-04-29 Nec Corporation Plural line buffer type memory LSI
US20060050576A1 (en) * 2004-09-09 2006-03-09 Samsung Electronics Co., Ltd. NAND flash memory device and copyback program method for same
US20060227607A1 (en) * 2005-04-07 2006-10-12 Min-Gun Park Non-volatile memory device including multi-page copyback system and method
US7257027B2 (en) * 2005-06-30 2007-08-14 Hynix Semiconductor Inc. Non-volatile memory device, and multi-page program, read and copyback program method thereof

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101005164B1 (ko) * 2009-05-29 2011-01-04 주식회사 하이닉스반도체 불휘발성 메모리 소자 및 이의 프로그램 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5469443A (en) * 1993-10-01 1995-11-21 Hal Computer Systems, Inc. Method and apparatus for testing random access memory
US6397349B2 (en) * 1998-10-13 2002-05-28 Agere Systems Guardian Corp. Built-in self-test and self-repair methods and devices for computer memories comprising a reconfiguration memory device
US6556484B2 (en) * 1999-12-20 2003-04-29 Nec Corporation Plural line buffer type memory LSI
US20060050576A1 (en) * 2004-09-09 2006-03-09 Samsung Electronics Co., Ltd. NAND flash memory device and copyback program method for same
US20060227607A1 (en) * 2005-04-07 2006-10-12 Min-Gun Park Non-volatile memory device including multi-page copyback system and method
US7257027B2 (en) * 2005-06-30 2007-08-14 Hynix Semiconductor Inc. Non-volatile memory device, and multi-page program, read and copyback program method thereof

Also Published As

Publication number Publication date
TW201106366A (en) 2011-02-16
US8151150B2 (en) 2012-04-03
US20110035636A1 (en) 2011-02-10

Similar Documents

Publication Publication Date Title
US8375273B2 (en) Semiconductor device including a NAND flash memory
US8386699B2 (en) Method for giving program commands to flash memory for writing data according to a sequence, and controller and storage system using the same
US8332569B2 (en) Nonvolatile memory system using data interleaving scheme
US8301827B2 (en) Data read method for processing a plurality of host read commands, and flash memory controller and storage system using the same
US9009399B2 (en) Flash memory storage system and controller and data writing method thereof
US20130346671A1 (en) On-Chip Bad Block Management for NAND Flash Memory
US20110055456A1 (en) Method for giving read commands and reading data, and controller and storage system using the same
TWI443668B (zh) 取代有缺陷的記憶體區塊以回應外部位址
US20100057979A1 (en) Data transmission method for flash memory and flash memory storage system and controller using the same
TWI426522B (zh) 資料儲存裝置及將測試資料寫入記憶體之方法
US20120278539A1 (en) Memory apparatus, memory control apparatus, and memory control method
KR101889362B1 (ko) 비휘발성 메모리 장치 및 그 동작 방법, 이를 이용하는 데이터 처리 시스템
US20120185740A1 (en) Data writing method for non-volatile memory module and memory controller and memory storage apparatus using the same
JP4569182B2 (ja) 半導体装置
CN101996686B (zh) 将测试数据写入存储器的方法和装置
JP2010262507A5 (zh)
US9773571B2 (en) Memory repair redundancy with array cache redundancy
US10802759B2 (en) Memory system including memory device and memory controller, and operating method thereof
US8423819B2 (en) Data storage device, controller, and data access method for a downgrade memory
US11443818B2 (en) Safety and correctness data reading and programming in a non-volatile memory device
JP4849637B2 (ja) メモリカード及びメモリコントローラ
JP2011118922A (ja) 半導体記憶装置の読出し・書き込み方法
US8166228B2 (en) Non-volatile memory system and method for reading and storing sub-data during partially overlapping periods
TWI718889B (zh) 改善快閃記憶體之讀取重試的方法、控制器以及相關儲存裝置
CN102063382A (zh) 数据储存装置、控制器及于次等级存储器存取数据的方法