KR101889362B1

KR101889362B1 - 비휘발성 메모리 장치 및 그 동작 방법, 이를 이용하는 데이터 처리 시스템

Info

Publication number: KR101889362B1
Application number: KR1020120011814A
Authority: KR
Inventors: 김민수
Original assignee: 에스케이하이닉스 주식회사
Priority date: 2012-02-06
Filing date: 2012-02-06
Publication date: 2018-09-20
Also published as: KR20130090575A; US20130201767A1; US20160071620A1; US9224445B2; US9312032B2

Abstract

리던던시 메모리 영역을 효율적으로 사용할 수 있는 비휘발성 메모리 장치 및 그 동작 방법과, 이를 이용한 데이터 처리 시스템에 관한 것으로, 본 기술의 일 실시예에 의한 비휘발성 메모리 장치는 복수의 뱅크를 포함하는 메인 메모리 영역, 적어도 하나의 리던던시 메모리 영역 및 복수의 뱅크 각각의 데이터를 각각 외부와 교환하는 복수의 글로벌 데이터 라인을 포함하고, 복수의 글로벌 데이터 라인 중 적어도 하나는 리던던시 메모리 영역에서 공통 사용되는 공통 글로벌 데이터 라인일 수 있다.

Description

비휘발성 메모리 장치 및 그 동작 방법, 이를 이용하는 데이터 처리 시스템{Non-Volatile Memory Apparatus and Operating Method, Data Processing System Using the Same}

본 발명은 집적 회로 시스템에 관한 것으로, 보다 구체적으로는 비휘발성 메모리 장치 및 그 동작 방법, 이를 이용하는 데이터 처리 시스템에 관한 것이다.

메모리 장치는 수율을 확보하기 위해 메인 메모리 셀에 결함이 발생한 경우 이를 대체하기 위한 리던던시 셀을 마련하여 두고 있다. 그리고, 리페어 동작을 통해 결함이 발생한 메인 메모리 셀을 리던던시 셀로 대체한 후에는 리페어가 이루어진 메인 메모리 셀로의 액세스를 리던던시 셀로 변경하기 위해 리페어 어드레스를 저장해 둔다. 리페어 어드레스 저장은 퓨즈를 이용하는 방식으로부터 CAM(Code Addressable Memory)을 이용하는 방식으로 발전해 왔다.

도 1은 일반적인 비휘발성 메모리 장치의 구성도이다.

도 1에 도시한 것과 같이, 일반적인 비휘발성 메모리 장치(10)는 메모리 영역(110), 페이지 버퍼(Page Buffer; PB) 회로부(120), 입출력 제어 회로(130), 주변 회로(140) 및 컨트롤러(150)를 포함한다.

메모리 영역(110)은 복수의 플레인으로 구성될 수 있으며, 하나의 플레인은 복수의 뱅크(BANK0, BANK1)를 포함할 수 있다. 아울러, 각각의 플레인은 뱅크(BANK0, BANK1)에 포함된 메인 메모리 셀에 결함이 발생한 경우 이를 대체하기 위해 리던던시 메모리 영역(RED0, RED1)을 포함할 수 있다. 일반적으로, 리던던시 메모리 영역(RED0, RED1)은 각각의 뱅크(BANK0, BANK1) 마다 대응되도록 구비된다.

페이지 버퍼 회로부(120)는 뱅크(BANK0, BANK1) 내 메인 메모리 셀과 데이터를 송수신하는 메인 페이지 버퍼부(PB0, PB1) 및 리던던시 메모리 영역(RED0, RED1) 내 리던던시 메모리 셀과 데이터를 송수신하는 리던던시 페이지 버퍼부(RPB0, RPB1)를 포함할 수 있다.

입출력 제어 회로(130)는 페이지 버퍼 회로부(120)에 래치된 데이터를 글로벌 데이터 라인(GDL)을 통해 외부로 출력하거나, 외부로부터 제공된 데이터를 글로벌 데이터 라인(GDL)을 통해 수신하여 페이지 버퍼 회로부(120)로 제공한다.

주변회로(140)는 메모리 영역(110)에 데이터를 프로그램하거나, 메모리 영역(110)에 저장된 데이터를 리드하기 위한 회로부를 포함하며, 어드레스 디코더, 전압 공급 회로 등이 포함될 수 있다.

컨트롤러(150)는 메모리 영역(110), 페이지 버퍼 회로부(120), 입출력 제어 회로(130) 및 주변 회로(140)를 제어한다. 특히, 컨트롤러(150)는 프로그램/리드/소거 동작시 메모리 영역(110)에 접근하기 위해 제공되는 어드레스가 리페어 어드레스인지에 따라 페이지 버퍼 회로부(120)를 구성하는 페이지 버퍼부를 선택하기 위한 제어 신호를 출력한다.

도 1에 도시한 비휘발성 메모리 장치(10)를 참조하면, 하나의 뱅크(BANK)와 하나의 메인 페이지 버퍼부(PB)가 비트라인을 통해 접속되고, 하나의 리던던시 메모리 영역(RED)이 하나의 리던던시 페이지 버퍼부(RPB)와 비트라인을 통해 접속됨을 알 수 있다. 즉, 현재의 비휘발성 메모리 장치는 뱅크마다 리던던시 메모리 영역을 할당하여, 특정 뱅크에 결함이 발생한 경우 해당 뱅크에 대응하도록 형성된 메모밀 영역으로 리페어가 이루어지게 된다.

메모리 뱅크(BANK0)에 결함 셀이 발생하여 대응하는 리던던시 메모리 영역(RED0)으로 리페어되는 경우를 가정하자. 그리고, 메모리 뱅크(BANK1)에는 결함 셀이 발생하지 않은 것으로 가정한다. 이 때 리페어할 수 있는 결함 셀의 개수는 리던던시 메모리 영역(RED0)의 개수로 제한된다.

만약, 메모리 뱅크(BANK0)의 결함 셀 개수가 리페어 가능 개수를 초과하게 되면 이 메모리 장치는 더 이상 사용할 수 없게 된다. 메모리 뱅크(BANK1) 영역에 마련된 리던던시 메모리 영역(RED1)이 미사용 상태로 남아 있지만, 메모리 뱅크(BANK0)에서 핸들링하고자 하는 데이터를 리던던시 메모리 영역(RED1)으로 라우팅할 수 없기 때문이다.

또한, 일반적인 비휘발성 메모리 장치(10)는 메인 페이지 버퍼부(PB0, PB1)가 각각의 리던던시 페이지 버퍼부(RPB0, RPB1)와 입출력 제어 회로(130)를 통한 IO라인을 공유한다. 따라서, 메인 메모리 영역에 대한 데이터 입출력 동작이 수행되는 구간과는 별도의 구간에서 리던던시 메모리 영역에 대한 데이터 입출력 동작이 이루어진다. 이는 데이터 입출력 동작에 소요되는 시간을 증가시키는 결과를 가져오며, 결국 비휘발성 메모리 장치(10)의 전체적인 동작 속도를 증가시키는 결과를 초래한다.

비휘발성 메모리 장치(10)에 리던던시 메모리 영역을 마련해 둠에 따라, 메모리 영역(110)에 데이터를 프로그램하거나 리드할 때에는 리페어 어드레스를 판정하는 과정이 수반된다. 일반적으로, 리페어 어드레스를 판정할 때에는 레지스터에 저장된 캠(CAM) 어드레스를 입력되는 외부 어드레스와 일일이 비교한다. 그런데, 메모리 장치는 점점 고용량화 되고 있으며 상술한 방법으로 리페어 여부를 판정하게 되면 프로그램/리드 동작에 소요되는 시간이 증가하여 고속 데이터 처리를 방해하는 요소로 작용할 수 있다.

대한민국 공개특허공보 10-2003-0061877

본 발명의 실시예는 리던던시 메모리 영역을 효율적으로 사용할 수 있는 비휘발성 메모리 장치 및 그 동작 방법과, 이를 이용한 데이터 처리 시스템을 제공할 수 있다.

본 발명의 실시예는 향상된 데이터 처리 속도를 갖는 비휘발성 메모리 장치 및 그 동작 방법과, 이를 이용한 데이터 처리 시스템을 제공할 수 있다.

본 발명의 실시예에 따른 비휘발성 메모리 장치는 복수의 뱅크를 포함하는 메인 메모리 영역; 적어도 하나의 리던던시 메모리 영역; 및 상기 복수의 뱅크 각각의 데이터를 각각 외부와 교환하는 복수의 글로벌 데이터 라인을 포함하고, 상기 복수의 글로벌 데이터 라인 중 적어도 하나는 상기 리던던시 메모리 영역에서 공통 사용되는 공통 글로벌 데이터 라인일 수 있다.

한편, 본 발명의 다른 실시예에 의한 비휘발성 메모리 장치는 각각 글로벌 데이터 라인을 통해 외부와 데이터를 송수신하는 메인 메모리 영역을 포함하는 복수의 메모리 뱅크 및, 상기 글로벌 데이터 라인 중 어느 하나를 공통 글로벌 데이터 라인으로 사용하는 적어도 하나의 리던던시 메모리 영역을 포함하는 메모리 영역; 및 리던던시 프로그램 모드, 리던던시 리드 모드 또는 리던던시 소거 모드가 인에이블됨에 따라, 상기 공통 글로벌 데이터 라인을 통해 데이터가 송수신되도록 하는 컨트롤러;를 포함할 수 있다.

다른 한편, 본 발명의 실시예에 따른 데이터 처리 시스템은 호스트 장치; 및 호스트 인터페이스를 통해 상기 호스트 장치와 접속되는 비휘발성 메모리 장치;를 포함하고, 상기 비휘발성 메모리 장치는, 복수의 뱅크를 포함하는 메인 메모리 영역 및 적어도 하나의 리던던시 메모리 영역을 포함하여, 상기 적어도 하나의 리던던시 메모리 영역이 공통 글로벌 데이터 라인을 공유하도록 구성되는 메모리 영역을 구비할 수 있다.

아울러, 본 발명의 실시예에 따른 비휘발성 메모리 장치의 프로그램 방법은 메인 메모리 영역에 접속되는 메인 페이지 버퍼부를 포함하고, 적어도 하나의 리던던시 메모리 영역에 각각 접속되는 리던던시 페이지 버퍼부가 공통 글로벌 데이터 라인을 공유하는 비휘발성 메모리 장치의 프로그램 방법으로서, 어드레스 신호가 제공되고 프로그램 동작이 개시됨에 따라 상기 메인 페이지 버퍼부로 데이터를 입력하는 단계; 상기 메인 메모리 영역이 리페어된 경우, 상기 공통 글로벌 데이터 라인을 통해 상기 메인 페이지 버퍼부의 데이터를 대응하는 리던던시 페이지 버퍼부로 입력하는 데이터 전달 단계; 및 상기 리던던시 페이지 버퍼부의 데이터를 대응하는 리던던시 메모리 영역에 기록하는 프로그램 단계;를 포함할 수 있다.

한편, 본 발명의 실시예에 따른 비휘발성 메모리 장치의 리드 방법은 메인 메모리 영역에 접속되는 메인 페이지 버퍼부를 포함하고, 적어도 하나의 리던던시 메모리 영역에 각각 접속되는 리던던시 페이지 버퍼부가 공통 글로벌 데이터 라인을 공유하는 비휘발성 메모리 장치의 리드 방법으로서, 어드레스 신호가 제공되고 리드 동작이 개시됨에 따라 상기 어드레스 신호에 대응하는 리던던시 메모리 영역의 데이터를 리던던시 페이지 버퍼부로 출력하는 단계; 상기 공통 글로벌 데이터 라인을 통해 상기 리던던시 페이지 버퍼부의 데이터를 대응하는 메인 메모리 영역의 메인 페이지 버퍼부로 입력하는 데이터 전달 단계; 및 상기 메인 페이지 버퍼부의 데이터를 외부로 출력하는 리드 단계;를 포함할 수 있다.

다른 한편, 본 발명의 실시예에 따른 비휘발성 메모리 장치의 소거 방법은 메인 메모리 영역에 접속되는 메인 페이지 버퍼부를 포함하고, 적어도 하나의 리던던시 메모리 영역에 각각 접속되는 리던던시 페이지 버퍼부가 공통 글로벌 데이터 라인을 공유하는 비휘발성 메모리 장치의 소거 방법으로서, 어드레스 신호가 제공되고 소거 동작이 개시됨에 따라 상기 어드레스 신호에 대응하는 메인 메모리 영역이 리페어되었는지 확인하는 단계; 상기 메인 메모리 영역이 리페어된 경우 대응하는 메인 페이지 버퍼부를 프로그램 금지 상태로 설정하는 단계; 상기 리던던시 메모리 영역 중 리페어에 사용되지 않은 리던던시 메모리 영역에 대응하는 리던던시 페이지 버퍼부를 프로그램 금지 상태로 설정하는 단계; 및 소거 전압을 인가하는 단계;를 포함할 수 있다.

본 기술에 의하면 리던던시 메모리 영역을 효율적으로 사용할 수 있고, 고속 데이터 처리를 보장할 수 있다.

도 1은 일반적인 비휘발성 메모리 장치의 구성도,
도 2는 본 발명의 일 실시예에 의한 메모리 장치의 구성도,
도 3은 컬럼 선택 신호에 의해 페이지 버퍼를 선택하는 개념을 설명하기 위한 도면,
도 4는 본 발명의 일 실시예에 의한 제어로직의 구성도,
도 5는 도 4에 도시한 어드레스 생성부의 일 예시도,
도 6은 도 5에 도시한 어드레스 디코딩부의 일 예시도,
도 7 및 도 8은 본 발명의 일 실시예에 의한 프로그램 방법을 설명하기 위한 흐름도,
도 9 및 도 10은 본 발명의 일 실시예에 의한 리드 방법을 설명하기 위한 흐름도,
도 11은 본 발명의 일 실시예에 의한 소거 방법을 설명하기 위한 흐름도,
도 12는 본 발명의 일 실시예에 의한 프로그램 방법을 설명하기 위한 타이밍도,
도 13은 본 발명의 일 실시예에 의한 리드 방법을 설명하기 위한 타이밍도,
도 14는 본 발명의 일 실시예에 의한 소거 방법을 설명하기 위한 타이밍도,
도 15는 본 발명의 일 실시예에 의한 데이터 처리 시스템의 구성도이다.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 구체적으로 설명한다.

도 2는 본 발명의 일 실시예에 의한 메모리 장치의 구성도이다.

도 2를 참조하면, 본 발명의 일 실시예에 의한 메모리 장치(20)는 메모리 영역(210), 페이지 버퍼 회로부(220), 입출력 제어 회로부(230), 주변 회로(240) 및 컨트롤러(250)를 포함하도록 구성할 수 있다.

메모리 영역(210)은 복수의 플레인을 포함할 수 있으며, 각각의 플레인은 도 2에 도시한 것과 같이 메인 메모리 영역으로서의 복수의 뱅크(BANK0, BANK1)를 포함할 수 있다. 그리고, 각각의 뱅크는 하위 뱅크 및 상위 뱅크로 구분(BANK0L, BANKOH, BANK1L, BANK1H)될 수 있으나, 이에 한정되는 것은 아니다. 각각의 플레인은 리던던시 메모리 영역(RED0L, RED0H, RED1L, RED1H)을 포함할 수 있고, 나아가 옵션 정보나 플래그 정보 등을 저장하기 위한 스페어 메모리 영역(SPR0, SPR1)을 더 포함할 수 있다.

페이지 버퍼 회로부(220)는 뱅크(BANK0L, BANKOH, BANK1L, BANK1H) 내 메인 메모리 셀과 데이터를 송수신하는 메인 페이지 버퍼부(PB0L, PB0H, PB1L, PB1H) 및 리던던시 메모리 영역(RED0L, RED0H, RED1L, RED1H) 내 리던던시 메모리 셀과 데이터를 송수신하는 리던던시 페이지 버퍼부(RPB0L, RPB0H, RPB1L, RPB1H)를 포함할 수 있다.

페이지 버퍼 회로부(220)는 입출력 라인(IO)을 통해 입출력 제어 회로부(230)와 접속되며, 입출력 제어 회로부(230)는 페이지 버퍼 회로부(220)에 래치된 데이터를 글로벌 데이터 라인(GDL_B0<0:15>, GDL_B1<0:15>)을 통해 외부로 출력하거나, 외부로부터 제공된 데이터를 글로벌 데이터 라인(GDL)을 통해 수신하여 페이지 버퍼 회로부(220)로 제공한다. 이를 위해, 입출력 제어 회로부(230)는 각각의 페이지 버퍼부와 접속되는 입출력 제어회로 OL, OH, 1L, 1H를 포함할 수 있으며, 각 입출력 제어회로 OL, OH, 1L, 1H는 각각의 글로벌 데이터라인(GDL_B0<0:7>, GDL_B0<8:15>, GDL_B1<0:7>, GDL_B1<8:15>)을 통해 외부와 데이터를 송수신한다.

특히 본 발명의 일 실시예에서, 복수의 뱅크(BANK0L, BANKOH, BANK1L, BANK1H) 중 어느 하나(예를 들어 BANK0L)로 데이터를 핸들링하는 글로벌 데이터 라인(GDL_B0<0:7>)은 모든 입출력 제어 회로 OL, OH, 1L, 1H에서 공통으로 사용될 수 있다.

공통 글로벌 데이터 라인(GDL<0:7>)은 리던던시 메모리 영역(RED0L, RED0H, RED1L, RED1H)으로부터 데이터를 리드하거나, 리던던시 메모리 영역(RED0L, RED0H, RED1L, RED1H)에 데이터를 프로그램하거나, 또는 리던던시 메모리 영역(RED0L, RED0H, RED1L, RED1H)의 데이터를 소거할 때, 데이터를 전송하는 경로가 된다.

프로그램, 리드 또는 소거 동작시 접근하고자 하는 메모리 영역의 어드레스(뱅크 어드레스, 로우 어드레스 및 컬럼 어드레스)는 주변 회로(240) 내의 어드레스 디코더에 의해 디코딩되고, 디코딩된 어드레스는 컨트롤러(250)로 제공되어 리페어 여부가 확인된다. 그리고, 컨트롤러(250)는 디코딩된 컬럼 어드레스가 리페어 어드레스인지에 따라 페이지 버퍼 회로부(220)를 구성하는 페이지 버퍼부를 선택하기 위한 제어 신호(CS)를 출력한다.

프로그램 동작시, 공통 글로벌 데이터 라인(GDL<0:7>)을 통해 입력되는 데이터는 복수의 뱅크(BANK0L, BANKOH, BANK1L, BANK1H) 중 선택된 뱅크의 지정된 메모리 셀들에 기록될 수 있다. 그리고, 프로그램을 위해 접근할 메인 메모리 셀(컬럼)이 리페어되어 있는 경우 해당 메인 메모리 셀에 기록될 데이터는 복수의 리던던시 메모리 영역(RED0L, RED0H, RED1L, RED1H) 중 어느 하나의 지정된 위치에 기록되게 된다.

뱅크마다 리던던시 메모리 영역이 구분지어져 있는 메모리 장치에서는 특정 뱅크의 결함 셀은 대응하는 리던던시 메모리 영역으로만 리페어된다. 하지만, 본 발명에서는 하나의 플레인 내에서 리던던시 메모리 영역을 통합하여 사용한다. 이는 공통 글로벌 데이터 라인(GDL<0:7>)을 통해 가능하게 되며, 컨트롤러(250)는 페이지 버퍼부를 선택하기 위한 제어 신호(CS) 생성시 외부 컬럼 어드레스, CAM에 기 저장된 리페어 어드레스 및 리던던시 메모리 영역의 어드레스를 이용하여 접근하고자 하는 플레인 내 복수의 리던던시 메모리 영역 중, 결함이 발생한 메인 메모리 셀을 대체하기 위한 리던던시 페이지 버퍼부를 선택하는 제어 신호(CS)를 생성한다.

다시 말해, 컨트롤러(250)는 메인 메모리 영역의 특정 메모리 셀 또는 컬럼에 결함이 발생한 경우, 해당 플레인 내의 모든 리던던시 메모리 영역 중 어느 하나의 리던던시 셀 또는 리던던시 컬럼으로 결함이 발생한 메모리 셀 또는 컬럼을 대체할 수 있게 된다.

따라서, 본 발명의 일 실시예에 의한 비휘발성 메모리 장치(20)는 프로그램 동작시 프로그램할 데이터가 메인 페이지 버퍼부로 입력된다. 그리고, 컨트롤러(250)는 데이터를 기록할 메인 메모리 영역의 리페어 여부를 판단한다. 그리고 리페어 된 컬럼이 존재하는 것으로 확인되면, 리던던시 동작을 주관하는 컨트롤러(250) 내부 또는 외부의 제어로직의 어드레스 확인 동작에 의해, 리페어된 컬럼이 접속된 메인 페이지 버퍼부에 입력되어 있던 데이터를 대체된 리던던시 메모리 영역의 페이지 버퍼로 전달하며, 이때 공통 글로벌 데이터 라인(GDL<0:7>)이 전송 경로로 이용된다. 아울러, 리페어된 메인 메모리 영역에 접속된 페이지 버퍼는 프로그램 금지 상태로 설정한다. 이후, 주변 회로(240)의 프로그램 동작에 따라 페이지 버퍼부에 임시 저장된 데이터가 메인 메모리 영역 및/또는 리던던시 메모리 영역에 기록되게 된다.

더욱이 이러한 동작은 프로그램 동작 모드로 진입함에 따라 인에이블되는 R/B(Ready/Busy) 신호의 비지(Busy) 구간 중 데이터 셋팅이 이루어지는 구간 이전에 수행될 수 있다. 이와 같이 제어하는 경우 리던던시 메모리 영역에 데이터를 프로그램하는 데 소요되는 시간을 단축시킬 수 있어 메모리 장치의 고속 동작이 가능하게 된다.

한편, 리드 동작시 외부 컬럼 어드레스의 디코딩 결과에 따라 메인 메모리 영역 또는 리던던시 메모리 영역에 저장되어 있는 데이터가 페이지 버퍼부로 출력된다. 만약, 리드 동작을 위해 접근하고자 하는 메인 메모리 영역이 리던던시 메모리 영역으로 리페어되어 있다면, 리던던시 메모리 영역으로부터 출력된 데이터는 리던던시 페이지 퍼버부로 전달된다. 본 발명에서, 하나의 플레인 내 리던던시 메모리 영역은 모든 뱅크에서 통합 이용되므로, 리던던시 페이지 버퍼부로 출력된 데이터를 대응하는 즉, 리페어되기 전의 메인 페이지 버퍼부로 전달한 후 출력할 수 있다.

즉, 특정 컬럼 어드레스에 대응하는 메모리 셀이 리던던시 메모리 셀로 대체되고, 이 메모리 셀에 저장된 데이터의 리드 동작이 요구되는 경우를 가정한다. 이 경우, 대체된 리던던시 메모리 셀로부터 리던던시 페이지 버퍼부로 데이터가 출력되면, 이를 대체하기 전 메인 메모리 셀이 접속된 메인 페이지 버퍼부로 전달하며, 이때 공통 글로벌 데이터 라인(GDL<0:7>)이 데이터 전송 경로로 이용된다. 메인 페이지 버퍼부로 전달된 데이터는 주변회로(240)의 리드 동작 제어에 따라 입출력 제어회로를 통해 외부로 전달될 수 있다.

이러한 리드 동작은 R/B 신호가 인에이블된 후 비지 신호의 마지막 구간, 즉 페이지 버퍼부로 전달된 데이터가 안정화된 이후의 구간에 수행될 수 있다. 리던던시 메모리 영역의 데이터 리드 동작이 비지 구간의 마지막 구간에 수행되도록 함으로써, 데이터 출력에 소요되는 시간을 단축시킬 수 있다.

도 3은 컬럼 선택 신호에 의해 페이지 버퍼를 선택하는 개념을 설명하기 위한 도면이다.

페이지 버퍼부는 메인 메모리 영역과 접속되는 메인 페이지 버퍼부(PB) 및 리던던시 메모리 영역과 접속되는 리던던시 페이지 버퍼부(RPB)를 포함한다. 페이지 버퍼부와 입출력 제어 회로 간의 데이터 입출력 라인(IO<0:7>)은 메인 페이지 버퍼부(PB)와 리던던시 페이지 버퍼부(RPB)에서 공통으로 사용된다. 그리고, 컬럼 선택 신호(CS<0:K>) 중 일부(CS<0:N>)는 메인 페이지 버퍼부(PB)를 선택하는 데 사용되고, 나머지(CS<N+1:K>)는 리던던시 페이지 버퍼부(RPB)를 선택하는 데 사용된다.

입출력 라인(IO<0:7>)을 공통으로 사용하는 메인 페이지 버퍼부(PB) 및 리던던시 페이지 버퍼부(RPB)는 메인 메모리 영역의 데이터와 리던던시 메모리 영역의 데이터를 동시에 입출력할 수 없다. 이에 따라, 메인 메모리 영역에 대한 프로그램/리드/소거 동작과 별도로 정의된 리던던시 프로그램/리드/소거 구간에서 리던던시 메모리 영역의 데이터를 입출력할 수 밖에 없었다. 따라서, 메인 메모리 영역을 위한 동작 시간에 더하여 리던던시 메모리 영역을 위한 동작 시간이 추가로 필요하게 된다.

하지만, 본 발명에서는 프로그램/리드/소거 모드에 진입함에 따라 인에이블되는 R/B 신호의 특정 구간(데이터 세팅 전(프로그램), 데이터 세팅 후(리드), 리던던시 데이터 입력 구간(소거))에서 리던던시 영역에 대한 접근이 가능하도록 제어한다.

또한, 리던던시 메모리 영역으로의 데이터 입출력시, 복수의 뱅크 중 어느 한 뱅크의 데이터를 핸들링하는 글로벌 데이터 라인을 이용한다. 결국, 하나의 플레인 내에서 각각 별도의 영역에 구비된 리던던시 메모리 영역이 플레인 내 모든 뱅크에서 공통으로 사용될 수 있도록 통합 관리될 수 있다. 따라서 특정 뱅크의 결함 메모리 셀이 어느 하나의 리던던시 메모리 영역으로 대체할 수 있는 개수 이상으로 발생하더라도, 다른 리던던시 메모리 영역으로 대체가 가능하여 메모리 장치의 수율이 대폭 향상된다.

이러한 점에서 착안하여 리던던시 메모리 영역의 수를 종전보다 감소시키는 것도 가능하여 리페어 관련 면적을 10~15% 정도로 감소시킬 수 있다.

도 4는 본 발명의 일 실시예에 의한 제어로직의 구성도이다.

도 4에 도시한 제어로직(30)은 컨트롤러(250)에 의해 제어되며, 컨트롤러(250) 내부 또는 외부에 제공될 수있다.

도 4를 참조하면, 제어로직(30)은 어드레스 생성부(301), 디코더 제어부(303) 및 페이지 버퍼 선택부(305)를 포함하도록 구성된다.

어드레스 생성부(301)는 리던던시 프로그램, 리던던시 리드 또는 리던던시 소거 동작시 메인 메모리 셀의 리페어 여부에 따라 내부 어드레스를 생성한다.

보다 구체적으로, 어드레스 생성부(301)는 제어 클럭(MC_CK)을 메인 클럭으로 사용한다. 그리고, 리던던시 프로그램 인에이블 신호(RED_PGM_EN), 리던던시 리드 인에이블 신호(RED_READ_EN) 및 리던던시 소거 인에이블 신호(RED_ERASE_EN) 중 어느 하나에 의해 인에이블되어, 리던던시 영역 어드레스(RED_AX<6:1>), 외부 컬럼 어드레스(AX<14:0>) 및 리페어 캠 어드레스(CAM<14:0>)에 따라 내부 컬럼 어드레스(AX_int<14:2>, AX_int<1:0>)를 출력한다.

CAM을 이용하여 리페어 어드레스를 저장 및 관리하는 비휘발성 메모리에서, 리페어 관련 정보는 컨트롤러(250) 내의 레지스터(미도시)에 저장될 수 있다. 이 레지스터에는 메인 메모리 영역의 컬럼별로 리페어되었는지의 여부를 나타내는 플래그 및 결함이 발생한 컬럼의 어드레스가 저장될 수 있다. 그리고, 리페어가 이루어진 컬럼의 경우 이를 대체할 리페어 캠 어드레스는 별도로 마련된 CAM 셀에 저장한다. CAM 셀은 메인 메모리 영역의 일부 또는 리던던시 메모리 영역의 일부를 CAM 셀로 지정하여 사용할 수도 있고, 메인/리던던시 메모리 영여과 별도의 CAM 영역을 구성하여 사용할 수도 있다.

도 4의 어드레스 생성부(301)로 제공되는 리던던시 영역 어드레스(RED_AX<6:1>)는 프로그램/리드/소거 동작을 위해 접근되는 메인 메모리 영역의 컬럼 어드레스에 따라 상기 레지스터로부터 참조되는 플래그 정보가 될 수 있다. 따라서, 어드레스 생성부(301)는 접근 대상 컬럼 어드레스의 플래그가 활성화되어 있는 경우에만 캠 셀로부터 리페어 캠 어드레스(CAM<14:0>)를 읽어 내어 접근 경로를 라우팅할 수 있게 된다. 즉, 본 발명에서는 모든 캠 셀을 스캔하지 않고, 리던던시 영역 어드레스(RED_AX<6:1>)를 이용하여 리페어가 이루어진 컬럼 어드레스에 대해서만 리페어 캠 어드레스(CAM<14:0>)를 읽어낼 수 있다. 이를 위해 리던던시 영역 어드레스(RED_AX<6:1>)는 제어 클럭(MC_CK)에 따라 순차적으로 토글하도록 구성할 수 있으며, 모든 캠 셀을 스캔하지 않음으로 인해 리페어 어드레스를 판정하는 데 소요되는 시간을 대폭 단축시킬 수 있다.

즉, 어드레스 생성부(301)는 리던던시 동작 모드에 따라, 리던던시 영역 어드레스(RED_AX<6:1>)에 대응하는 영역의 내부 캠 어드레스(도 5의 AX_CAM<14:0>) 참조)를 생성한다. 그리고, 내부 캠 어드레스, 외부 컬럼 어드레스(AX<14:0>) 및 리던던시 영역 어드레스(RED_AX<6:1>)에 응답하여 내부 컬럼 어드레스(AX_int<14:2>, AX_int<1:0>)를 출력한다.

다시 도 4를 참조하면, 디코더 제어부(303)는 어드레스 생성부(301)에서 출력되는 내부 컬럼 어드레스(AX_int<14:2>, AX_int<1:0>) 및 페이지 버퍼 선택신호(PBSEL)에 응답하여 컬럼 데이터 신호(YADATAPSS<7:0>), YADATA<15:0>), YBDATA<16:0>)를 생성한다. 그리고, 페이지 버퍼 선택부(305)는 컬럼 데이터 신호(YADATAPSS<7:0>), YADATA<15:0>), YBDATA<16:0>)를 이용하여 컬럼 선택신호(CS<0:K>)를 생성한다.

페이지 버퍼 선택부(305)에서 출력되는 컬럼 선택신호(CS<0:K>)는 도 3에 도시한 것과 같이 메인 페이지 버퍼부(PB) 또는 리던던시 페이지 버퍼부(RPB)를 인에이블하는 데 사용된다.

도 5는 도 4에 도시한 어드레스 생성부의 일 예시도이다.

도 5에 도시한 것과 같이, 어드레스 생성부(301)는 리던던시 제어회로(310), 어드레스 디코딩부(320), 래치부(330), 제 1 출력부(340) 및 제 2 출력부(350)를 포함할 수 있다.

먼저, 리던던시 제어회로(310)는 제어 클럭(MC_CK)에 응답하여 동작한다. 그리고, 리던던시 프로그램 인에이블 신호(RED_PGM_EN), 리던던시 리드 인에이블 신호(RED_READ_EN) 및 리던던시 소거 인에이블 신호(RED_ERASE_EN) 중 어느 하나가 인에이블됨에 따라, 리던던시 영역 어드레스(RED_AX<6:1>)에 응답하여 리던던시 컬럼 어드레스(RED_YADEC<7:0>, RED_YBDEC<7:0>), 리던던시 클럭(RED_CLK) 및 리던던시 로직 인에이블 신호(RED_LOGIC_EN)를 출력한다.

여기에서, 리던던시 영역 어드레스(RED_AX<6:1>)는 프로그램/리드/소거 명령과 함께 제공되는 컬럼 어드레스가 리페어되었는지의 여부를 나타내는 플래그로서, 리던던시 관련 정보를 저장하고 있는 레지스터로부터 제공된다. 다시 말해, 리던던시 영역 어드레스(RED_AX<6:1>)는 접근할 컬럼 어드레스별 리페어 여부를 나타내는 플래그인 것이다. 그리고, 리던던시 영역 어드레스(RED_AX<6:1>)는 제어 클럭(MC_CK)에 따라 순차적으로 토글되도록 구성되며, 이로부터 생성되는 리던던시 컬럼 어드레스(RED_YADEC<7:0>, RED_YBDEC<7:0>)는 해당 리던던시 영역의 리페어 여부에 따라 지정된 논리 레벨을 갖는다.

리던던시 클럭(RED_CLK)은 제어 클럭(MC_CK)를 소정 시간 지연시켜 생성할 수 있고, 리던던시 로직 인에이블 신호(RED_LOGIC_EN)은 리던던시 프로그램 인에이블 신호(RED_PGM_EN), 리던던시 리드 인에이블 신호(RED_READ_EN) 및 리던던시 소거 인에이블 신호(RED_ERASE_EN) 중 어느 하나가 인에이블됨에 따라 인에이블되어 해당 동작이 종료될 때까지 인에이블 상태를 유지하도록 구성할 수 있다.

어드레스 디코딩부(320)는 리던던시 컬럼 어드레스(RED_YADEC<7:0>, RED_YBDEC<7:0>)와 CAM 래치로부터 제공되는 리페어 캠 어드레스(CAM<14:0>)에 응답하여 리던던시 인에이블 신호(RED_EN) 및 내부 캠 프리 어드레스(AX_CAM_pre<14:0>)를 생성하며, 래치부(330)는 내부 캠 프리 어드레스(AX_CAM_pre<14:0>)를 래치하여 내부 캠 어드레스(AX_CAM<14:0>)로 출력한다.

한편, 제 1 출력부(340)는 내부 캠 어드레스 중 일부(AX_CAM<14:2>), 외부 컬럼 어드레스 중 일부(AX<14:2>) 및 리던던시 영역 어드레스 중 일부(RED_AX<6:3>)에 응답하여 제 1 내부 컬럼 어드레스(AX_int<14:2>)를 출력한다. 그리고, 제 2 출력부(250)는 내부 캠 어드레스 중 일부(AX_CAM<1:0>), 외부 컬럼 어드레스 중 일부(AX<1:0>) 및 리던던시 영역 어드레스 중 일부(RED_AX<2:1>)에 응답하여 제 2 내부 컬럼 어드레스(AX_int<1:0>)를 출력한다.

여기에서, 내부 캠 어드레스 중 일부(AX_CAM<1:0>), 외부 컬럼 어드레스 중 일부(AX<1:0>) 및 리던던시 영역 어드레스 중 일부(RED_AX<2:1>)는 복수의 뱅크 중 어느 하나 또는 복수의 리던던시 메모리 영역 중 어느 하나를 지정하는 데 사용된다. 그리고 내부 캠 어드레스 중 일부(AX_CAM<14:2>), 외부 컬럼 어드레스 중 일부(AX<14:2>) 및 리던던시 영역 어드레스 중 일부(RED_AX<6:3>)는 선택된 뱅크 또는 리던던시 메모리 영역 내의 접근 대상 컬럼을 지정하는 데 사용된다.

이와 같이, 본 발명의 어드레스 생성부(301)는 내부 컬럼 어드레스(AX_int<14:0>)를 생성하는 데 있어서, 리던던시 영역 어드레스(RED_AX<6:1>)가 토글할 때마다 내부 캠 어드레스(CAM_AX<14:0>)를 순차적으로 출력한다. 그리고 순차적으로 출력되는 내부 캠 어드레스(CAM_AX<14:0>)와 외부 컬럼 어드레스(AX<14:0>), 그리고 리던던시 영역 어드레스(RED_AX<6:1>)를 비교하여 접근하고자 하는 내부 컬럼 어드레스(AX_int<14:0>)를 생성한다. 결국, 어드레스 생성부(301)에서 출력되는 내부 컬럼 어드레스(AX_int<14:0>)는 접근할 뱅크 또는 리던던시 메모리 영역과, 해당 뱅크 또는 리던던시 메모리 영역 내의 컬럼 어드레스를 내포한다고 할 수 있다.

도 6은 도 5에 도시한 어드레스 디코딩부의 일 예시도이다.

도 6에 도시한 어드레스 디코딩부(320)는 구동신호 생성부(321, 323), 내부 캠 어드레스 출력부(325), 리던던시 판별부(327) 및 리던던시 모드 인에이블부(329)를 포함할 수 있다.

구동신호 생성부(321, 323)는 리던던시 컬럼 어드레스(RED_YADEC<7:0>, RED_YBDEC<7:0>) 및 리던던시 체크 인에이블 신호(REDCHKEN)에 응답하여 캠별 출력 구동신호(RED_EN<K:0>)를 생성한다. 여기에서, 리던던시 체크 인에이블 신호(REDCHKEN)는 내부 캠 어드레스를 획득하기 위해 접근한 CAM 래치의 사용 여부에 따라 지정된 논리 레벨을 갖는 신호이다. 아울러, 리던던시 컬럼 어드레스(RED_YADEC<7:0>, RED_YBDEC<7:0>)는 리던던시 영역 어드레스(RED_AX<6:1>)가 제어 클럭(MC_CK)에 따라 순차적으로 토글됨에 따라 생성되는 신호이다.

내부 캠 어드레스 출력부(325)는 캠별 출력 구동신호(RED_EN<K:0>)에 따라 구동되어 리페어 캠 어드레스(CAM<14:0>)를 내부 캠 프리 어드레스(AX_CAM_pre<14:0>)로 출력한다. 만약, 캠별 출력 구동신호(RED_EN<K:0>)가 디스에이블 상태라면 내부 캠 어드레스 출력부(325)는 디스에이블되며, 캠별 출력 구동신호(RED_EN<K:0>)가 인에이블되어 있는 경우에만 내부 캠 어드레스 출력부(325)가 구동되어 내부 캠 프리 어드레스(AX_CAM_pre<14:0>)를 출력하게 된다.

리던던시 판별부(327)는 캠별 출력 구동신호(RED_EN<K:0>)에 응답하여 리던던시 내부 인에이블 신호(RED_iEN)를 생성한다.

그리고, 리던던시 모드 인에이블부(329)는 리던던시 내부 인에이블 신호(RED_iEN) 및 리던던시 로직 인에이블 신호(RED_LOGIC_EN)에 응답하여 리던던시 동작 모드임을 알리는 리던던시 인에이블 신호(RED_EN)를 생성한다.

도 6에 도시한 것과 같이, 본 발명의 일 실시예에 의한 어드레스 디코딩부(320)는 비휘발성 메모리 장치의 동작을 위해 접근하고자 하는 컬럼 어드레스에 대한 리페어 여부를 나타내는 플래그 신호에 따라 리던던시 컬럼 어드레스(RED_YADEC<7:0>, RED_YBDEC<7:0>)를 생성한다. 그리고, 접근하고자 하는 컬럼 어드레스에 대한 리던던시 컬럼 어드레스 정보를 갖고 있는 캠 래치로부터 리페어 캠 어드레스(CAM<14:0>)를 내부 캠 프리 어드레스(AX_CAM_pre<14:0>)로 출력한다.

따라서, 모든 리던던시 컬럼 어드레스에 대한 스캔 작업을 수행하지 않고, 리페어된 컬럼 어드레스에 대응하는 리던던시 컬럼 어드레스만을 확인할 수 있어, 접근 경로를 변경할 내부 캠 어드레스(AX_CAM<14:0>) 정보를 고속으로 획득할 수 있다.

도 7 및 도 8은 본 발명의 일 실시예에 의한 프로그램 방법을 설명하기 위한 흐름도이다.

프로그램 명령이 입력되어 프로그램 동작이 시작됨에 따라(S101), 메인 페이지 버퍼로 모든 데이터가 입력된다(S103).

그리고, R/B 신호가 로우 레벨로 인에이블됨에 따라(S105) 리던던시 프로그램 동작이 수행된다. 즉, 프로그램을 위해 접근되는 메인 메모리 영역이 리던던시 메모리 영역으로 리페어된 경우, 공통 글로벌 데이터 라인을 통해 메인 페이지 버퍼에 래치되어 있는 데이터를 리던던시 페이지 버퍼로 전달한다(S107). 그리고, 데이터가 전달된 리던던시 페이지 버퍼가 접속된 리던던시 메모리 영역으로 데이터를 프로그램한다(S109).

이러한 리던던시 프로그램 과정은 R/B 신호가 로우 레벨로 인에이블된 후 데이터 셋팅이 이루어지는 구간 이전에, 즉 메인 메모리 영역에 대한 프로그램 동작이 이루어지기 전에 수행될 수 있다. 따라서, 리던던시 영역에 대한 프로그램을 위한 별도의 구간을 정의할 필요가 없으므로 데이터 프로그램을 고속으로 수행할 수 있다.

한편, 리던던시 프로그램 모드는 리던던시 프로그램 인에이블 신호(RED_PGM_EN)가 인에이블됨에 따라 수행되며, 메인 페이지 버퍼의 데이터를 리던던시 페이지 버퍼로 전달하는 과정(S107)은 공통 글로벌 라인을 통해 이루어진다.

도 8은 도 7에 도시한 리던던시 페이지 버퍼로의 데이터 전달 과정을 설명하기 위한 흐름도이다.

먼저, CAM 어드레스를 카운팅하여(S201), 프로그램을 위해 접근하고자 하는 컬러 어드레스가 리페어된 컬럼 어드레스인지 확인하고(S203), 리페어 여부에 따라 내부 컬럼 어드레스(AX_int<14:0>)를 출력한다.

본 발명의 일 실시예에서, CAM 어드레스를 카운팅하여 리페어 여부를 확인하는 동작(S201, S203)은 상술한 도 4 내지 도 6의 제어로직에 의해 수행될 수 있다. 즉, 어드레스 디코딩부(320)의 구동신호 생성부(321, 323)에서 제어 클럭(MC_CK)에 응답하여 리던던시 영역 어드레스(RED_AX<6:1>)가 토글함에 따라 내부 캠 어드레스(AX_CAM<14:0>)를 출력하고, 리던던시 영역 어드레스(RED_AX<6:1>), 외부 컬럼 어드레스(AX<14:0>) 및 리페어 캠 어드레스(CAM<14:0>)에 따라 내부 컬럼 어드레스(AX_int<14:2>, AX_int<1:0>)를 출력하는 것이다.

단계 S203의 확인 결과 리페어 어드레스이고, 이에 대응하는 내부 컬러 어드레스(AX_int<14:0>)가 획득되면, 메인 페이지 버퍼로부터 데이터를 출력한 다(S205). 그리고, 컨트롤러(250)는 데이터가 출력된 메인 페이지 버퍼를 프로그램 금지 상태로 설정한다(S207).

메인 페이지 버퍼로부터 출력된 데이터는 대응하는 리던던시 페이지 버퍼로 전달된다(S209).

이러한 동작은 리던던시 영역 어드레스(RED_AX<6:1>)가 토글함에 따라 마지막 CAM 어드레스가 카운팅될 때까지 반복되며(S211), 이를 통해 접근하고자 하는 메인 메모리 영역의 컬럼 어드레스가 리페어된 경우 해당 컬럼의 메인 페이지 버퍼로 입력되었던 데이터를 리던던시 페이지 버퍼로 전달할 수 있다.

도 9 및 도 10은 본 발명의 일 실시예에 의한 리드 방법을 설명하기 위한 흐름도이다.

리드 명령이 입력되어 리드 동작이 시작됨에 따라(S301), R/B 신호가 로우 레벨로 인에이블된다(S303). R/B 신호가 로우 레벨로 인에이블된 후에는 메인 메모리 영역에 대한 리드 동작에 의해 메인 메모리 영역의 데이터가 메인 페이지 버퍼로 전달되고, R/B 신호의 마지막 구간, 즉 메인 페이지 버퍼부로 전달된 데이터가 안정화된 이후의 구간에 진입하면, 리던던시 리드 모드가 인에이블되어 리던던시 페이지 버퍼로 데이터를 출력한다(S305).

리던던시 페이지 버퍼로 출력된 데이터는 공통 글로벌 데이터 라인을 통해 리페어되기 전의 메인 메모리 영역에 접속된 메인 페이지 버퍼로 전달된다(S307). 그리고, 메인 페이지 버퍼로 전달된 데이터는 입출력 라인을 통해 입출력 제어 회로로 전달된다(S309).

리던던시 리드 모드에서도 리던던시 페이지 버퍼부의 데이터를 메인 페이지 버퍼부로 전달하는 경로는 공통 글로벌 라인이 될 수 있으며, 그 과정을 도 10에 상세히 나타내었다.

먼저, CAM 어드레스를 카운팅하여(S401), 리드 동작을 위해 접근하고자 하는 컬러 어드레스가 리페어된 컬럼 어드레스인지 확인하고(S403), 리페어 여부에 따라 내부 컬럼 어드레스(AX_int<14:0>)를 출력한다.

본 발명의 일 실시예에서, CAM 어드레스를 카운팅하여 리페어 여부를 확인하는 동작(S401, S403)은 상술한 도 4 내지 도 6의 제어로직에 의해 수행될 수 있다. 즉, 어드레스 디코딩부(320)의 구동신호 생성부(321, 323)에서 제어 클럭(MC_CK)에 응답하여 리던던시 영역 어드레스(RED_AX<6:1>)가 토글함에 따라 내부 캠 어드레스(AX_CAM<14:0>)를 출력하고, 리던던시 영역 어드레스(RED_AX<6:1>), 외부 컬럼 어드레스(AX<14:0>) 및 리페어 캠 어드레스(CAM<14:0>)에 따라 내부 컬럼 어드레스(AX_int<14:2>, AX_int<1:0>)를 출력하는 것이다.

단계 S403의 확인 결과 리페어 어드레스이고, 이에 대응하는 내부 컬러 어드레스(AX_int<14:0>)가 획득되면, 리던던시 페이지 버퍼로부터 데이터를 출력한 다(S405). 그리고, 컨트롤러(250)는 데이터가 출력된 리던던시 페이지 버퍼부를 사용하는 리던던시 메모리 영역으로 대체된 메인 메모리 영역의 페이지 버퍼로 데이터를 전달한다(S407).

이러한 동작은 리던던시 영역 어드레스(RED_AX<6:1>)가 토글함에 따라 마지막 CAM 어드레스가 카운팅될 때까지 반복되며(S409), 이를 통해 접근하고자 하는 메인 메모리 영역의 컬럼 어드레스가 리페어된 경우 리던던시 페이지 버퍼의 데이터를 메인 페이지 버퍼를 통해 출력할 수 있다.

도 11은 본 발명의 일 실시예에 의한 소거 방법을 설명하기 위한 흐름도이다.

소거 모드시에는 리페어된 메인 메모리 영역의 페이지 버퍼부와, 리페어에 사용되지 않은 리던던시 메모리 영역의 페이지 버퍼부를 프로그램 금지 상태로 두고, 나머지 페이지 버퍼부에 대해서만 소거가 이루어지도록 한다. 즉, 리페어된 메인 메모리 영역이나 리페어에 사용하지 않은 리던던시 메모리 영역의 데이터 레벨은 무시해도 무방하기 때문에 불필요한 소거가 이루어지지 않도록 하는 것이다.

보다 구체적으로, 리던던시 소거 인에이블 신호(RED_ERASE_EN)가 인에이블되고(S501), R/B 신호가 로우 레벨로 인에이블됨에 따라(S503) CAM 어드레스를 카운팅하여 리페어 여부를 확인한다(S505, S507).

CAM 어드레스를 카운팅하여 리페어 여부를 확인하는 동작(S505, S507)은 상술한 도 4 내지 도 6의 제어로직에 의해 수행될 수 있으며, 상술한 프로그램 동작 및 리드 동작시와 유사하므로 구체적인 설명은 생략하기로 한다.

단계 S507의 확인 결과, 소거 동작을 위해 접근된 어드레스가 리페어 어드레스인 것으로 확인되면 해당 메인 메모리 영역의 페이지 버퍼를 프로그램 금지 상태로 셋팅한다(S509). 또한, 소거 동작을 위해 접근된 어드레스가 리페어되지 않은 경우에는 이에 대응하는 리던던시 메모리 영역의 페이지 버퍼를 프로그램 금지 상태로 셋팅한다(S511).

이러한 동작은 리던던시 영역 어드레스(RED_AX<6:1>)가 토글함에 따라 마지막 CAM 어드레스가 카운팅될 때까지 반복되며(S513), 리페어된 메인 페이지 버퍼 및 리페어에 사용되지 않은 리던던시 페이지 버퍼를 모두 프로그램 금지 상태로 설정한 후에는 소거 동작이 이루어진다(S515).

도 12는 본 발명의 일 실시예에 의한 프로그램 방법을 설명하기 위한 타이밍도이다. 여기에서, 리던던시 프로그램 동작은 R/B 신호가 로우 레벨로 인에이블된 후 데이터 셋팅이 이루어지기 전의 구간 동안 이루어짐을 전제로 한다.

리던던시 프로그램 동작시 리던던시 영역 어드레스(RED_AX<6:1>)는 제어 클럭(MC_CK)에 따라 토글하며, 리던던시 컬럼 어드레스(RED_YADEC<7:0>, RED_YBDEC<7:0>)는 리던던시 영역 어드레스(RED_AX<6:1>)로부터 생성된다. 결국, 내부 컬럼 어드레스(AX_inx<14:0>) 또한 리던던시 영역 어드레스(RED_AX<6:1>)에 따라 순차적으로 출력된다.

제어 클럭(MC_CK)의 첫번째 주기에서, 메인 페이지 버퍼의 데이터가 출력되고(T11), 해당 메인 페이지 버퍼는 프로그램 금지 상태로 설정된다(T12). 그리고, 제어 로직에 의해 리페어 캠 어드레스가 확인된 후 제어 클럭(MC_CK)의 두번째 주기에서 메인 페이지 버퍼로부터 출력되어 있던 데이터가 대응하는 리던던시 페이지 버퍼부로 입력된다(T13).

이러한 과정은 모든 내부 컬럼 어드레스(AX_inx<14:0>)에 대하여 순차적으로 수행될 수 있다.

제어 클럭(MC_CK)의 한 주기는 50ns이며, 제어 클럭(MC_CK) 두 주기 동안 메인 페이지 버퍼부의 데이터가 리던던시 페이지 버퍼부로 전달되는 동작이 이루어진다. 그리고, 64컬럼에 대한 프로그램이 수행된다고 할 때, 리던던시 프로그램 동작을 위해서는 64*2*50ns=6.4㎲의 시간이 소요된다. 따라서 R/B 신호가 로우 레벨로 인에이블된 후 데이터 셋팅이 완료되기 이전에 리던던시 프로그램 동작이 충분히 이루어질 수 있다.

도 13은 본 발명의 일 실시예에 의한 리드 방법을 설명하기 위한 타이밍도이다. 여기에서, 리던던시 리드 동작은 R/B 신호가 로우로 인에이블된 후 하이 레벨로 디스에이블되기 전의 마지막 구간, 즉 페이지 버퍼로 전달된 데이터가 안정화된 후의 구간에 수행됨을 전제로 한다.

제어 클럭(MC_CK)의 라이징 구간에 리드 동작을 위해 접근된 리던던시 메모리 영역의 데이터가 리던던시 페이지 버퍼로 출력된다(T21). 그리고, 제어 클럭(MC_CK)의 폴링 구간에 리던던시 페이지 버퍼의 데이터가 대응하는 메인 페이지 버퍼로 전달된다(T22).

제어 클럭(MC_CK)의 한 주기가 50ns이고 64 컬럼에 대한 리드 동작이 수행된다고 할 때, 리던던시 리드 동작에는 64*54ns=3.2㎲의 시간이 필요하다. 따라서, R/B 신호가 디스에이블되기 전의 마지막 구간에 리던던시 리드 동작을 충분히 수행할 수 있다.

도 14는 본 발명의 일 실시예에 의한 소거 방법을 설명하기 위한 타이밍도이다.

본 발명에서 리던던시 소거 동작은 리페어된 메인 페이지 버퍼 및 리페어에 사용되지 않은 리던던시 페이지 버퍼를 프로그램 금지 상태로 설정한 후 소거를 수행하는 동작이다.

이를 위해 리페어된 메인 메모리 영역 및 미사용 리던던시 메모리 영역의 어드레스가 획득된 후, 제어 클럭(MC_CK)의 폴링 구간에 리페어된 메인 페이지 버퍼를 프로그램 금지 상태로 설정한다(T31). 그리고, 제어 클럭(MC_CK)의 라이징 구간에 미사용 리던던시 페이지 버퍼를 프로그램 금지 상태로 설정한다(T32).

이에 따라, 메모리 셀에 불필요한 소거 동작이 이루어지는 것을 방지할 수 있다. 이는 소거 동작에 소요되는 시간 단축의 효과 뿐 아니라, 미사용 리던던시 메모리 셀에 대한 수명을 연장시키는 이점 또한 제공한다.

도 15는 본 발명의 일 실시예에 의한 데이터 처리 시스템의 구성도이다.

도 15를 참조하면, 본 발명의 일 실시예에 의한 데이터 처리 시스템(40)은 호스트 장치(401) 및 비휘발성 메모리 장치(402)를 포함한다. 그리고, 비휘발성 메모리 장치(402)는 MCU(Micro Controller Unit, 410), 동작메모리(RAM, 420), 호스트 인터페이스(430), 컨트롤러(440), 메모리 인터페이스(450) 및 메모리 영역(460)을 포함할 수 있다.

MCU(410)는 비휘발성 메모리 장치(402)의 전반적인 동작을 제어하고, 이를 위한 펌웨어나 어플리케이션은 동작 메모리(RAM, 420)에 로딩되어 구동될 수 있다.

동작 메모리(RAM, 420)는 MCU(410)가 동작하는 데 필요한 데이터를 임시 저장하기 위한 장치일 수 있으며, MCU(410)의 제어에 따라 메모리 영역(460)의 데이터를 임시 저장한 후 호스트 장치(401)로 제공하거나, 호스트 장치(401)의 데이터를 임시 저장한 후 메모리 영역(460)으로 제공할 수 있다.

호스트 인터페이스(430)는 호스트 장치(401)와 메모리 영역(460) 간의 데이터 교환을 제어하며, 필요에 따라 프로토콜 변환 기능을 제공한다.

컨트롤러(440)는 메모리 인터페이스(450)를 통해 메모리 영역(460)과 접속되어 메모리 영역(460)의 동작을 제어하기 위한 명령, 어드레스, 제어신호 및 데이터를 제공할 수 있다. 특히, 본 발명의 일 실시예에 의한 컨트롤러(440)는 제어로직(442)을 포함하여 메모리 영역(460)에 대한 리던던시 관련 동작을 주관한다. 제어로직(442)은 예를 들어 상술한 도 4 내지 도 6과 같이 구성될 수 있다.

메모리 영역(460)은 메모리 셀 어레이 및 페이지 버퍼 회로부를 포함한다. 메모리 영역(460)을 구성하는 메모리 셀 어레이는 비휘발성 메모리 셀로 구성될 수 있고 복수의 뱅크를 포함하는 적어도 하나의 플레인, 또는 적어도 하나의 칩을 갖도록 구성될 수 있다. 특히, 메모리 영역(460)은 도 2에 도시한 것과 같이, 복수의 뱅크 및 적어도 하나의 리던던시 메모리 영역을 포함하도록 구성될 수 있고, 복수의 뱅크 중 어느 하나의 글로벌 데이터 라인이 적어도 하나의 리던던시 메모리 영역에서 공통 사용되는 구조로 설계될 수 있다.

비휘발성 메모리 장치(402)의 구성은 이에 한정되지 않으며, 적용하고자 하는 시스템의 환경에 따라 부가적인 장치나 구성이 더 추가될 수 있음은 물론이다. 예를 들면, 비휘발성 메모리 장치(402)는 초기 부팅 동작에 필요한 데이터를 저장하기 위한 롬(ROM)이나 에러 정정 유닛 등을 더 포함할 수도 있고, 전원공급 장치, 통신모듈 등을 더 포함하는 것도 가능하다.

비휘발성 메모리 장치(402)는 메모리 카드로 패키지될 수도 있다. 아울러, 데이터 처리 시스템(40)은 호스트 장치(401) 외에 카메라 모듈 등과 같은 별도의 응용 칩셋을 더 포함하는 것도 가능하다.

한편, 리던던시 동작을 주관하는 컨트롤러(250) 내 제어로직(442)은 리던던시 프로그램/리드/소거 동작이 R/B 신호의 로우 구간 중 지정된 부분에서 수행되도록 제어한다. 그리고, 메모리 영역(460)의 각 뱅크 및 리던던시 메모리 영역이 공통 글로벌 데이터 라인을 사용하도록 설계됨에 따라, 리던던시 메모리 영역의 데이터가 리페어 전의 메인 페이지 버퍼를 통해 핸들링될 수 있도록 제어한다.

이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

20 : 비휘발성 메모리 장치
210 : 메모리 영역
220 : 페이지 버퍼 회로부
230 : 입출력 제어 회로부
240 : 주변 회로
250 : 컨트롤러

Claims

복수의 뱅크를 포함하는 메인 메모리 영역;
적어도 하나의 리던던시 메모리 영역;
상기 메인 메모리 영역에 각각 접속되는 메인 페이지 버퍼부;
상기 적어도 하나의 리던던시 메모리 영역의 각각에 접속되는 리던던시 페이지 버퍼부; 및
상기 복수의 뱅크 각각의 데이터를 각각 외부와 교환하는 복수의 글로벌 데이터 라인을 포함하고, 상기 복수의 글로벌 데이터 라인 중 적어도 하나는 상기 적어도 하나의 리던던시 메모리 영역에서 공통 사용되는 공통 글로벌 데이터 라인이고,
선택된 리던던시 메모리 영역에 프로그램할 데이터는 상기 공통 글로벌 데이터 라인으로부터 상기 메인 페이지 버퍼부를 경유하여 상기 리던던시 페이지 버퍼부로 전달되고, 선택된 리던던시 메모리 영역으로부터 리드한 데이터는 상기 리던던시 페이지 버퍼부로부터 상기 메인 페이지 버퍼부를 경유하여 상기 공통 글로벌 데이터 라인을 통해 출력되는 비휘발성 메모리 장치.
◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈

제 1 항에 있어서,
상기 메인 메모리 영역의 특정 메모리 셀 또는 컬럼에 결함이 발생한 경우, 상기 적어도 하나의 리던던시 메모리 영역의 셀 또는 컬럼 중 어느 하나로 리페어를 수행하는 컨트롤러를 더 포함하는 비휘발성 메모리 장치.
◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈

제 1 항에 있어서,
접근하고자 하는 메인 메모리 영역이 리페어된 경우 상기 공통 글로벌 데이터 라인을 통해 데이터를 송수신하도록 제어하는 컨트롤러를 더 포함하는 비휘발성 메모리 장치.
◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈

제 1 항에 있어서,
프로그램 명령, 접근 어드레스 및 데이터가 제공됨에 따라, 상기 데이터를 상기 메인 페이지 버퍼부로 입력하고, 상기 메인 메모리 영역이 리페어된 경우 상기 메인 페이지 버퍼부의 데이터를 대응하는 리던던시 페이지 버퍼부로 전달하는 리던던시 프로그램 모드를 제어하는 컨트롤러를 더 포함하는 비휘발성 메모리 장치.
◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈

제 4 항에 있어서,
상기 컨트롤러는 상기 메인 페이지 버퍼부의 데이터가 상기 리던던시 페이지 버퍼부로 전달된 후 상기 메인 페이지 버퍼부를 프로그램 금지 상태로 설정하는 비휘발성 메모리 장치.
◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈

제 4 항에 있어서,
상기 컨트롤러는 레디/비지 신호가 인에이블된 후 지정된 구간에 상기 리던던시 프로그램 모드를 제어하는 비휘발성 메모리 장치.
◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈

제 1 항에 있어서,
리드 명령 및 접근 어드레스가 제공되고, 상기 접근 어드레스에 대응하는 메인 메모리 영역이 리페어된 경우, 대응하는 리던던시 메모리 영역의 리던던시 페이지 버퍼부로 데이터를 출력하고, 상기 리던던시 페이지 버퍼부의 데이터를 대응하는 메인 페이지 버퍼부로 전달하는 리던던시 리드 모드를 제어하는 컨트롤러를 더 포함하는 비휘발성 메모리 장치.
◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈

제 7 항에 있어서,
상기 컨트롤러는 레디/비지 신호가 인에이블된 후 지정된 구간에 상기 리던던시 리드 모드를 제어하는 비휘발성 메모리 장치.
◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈

제 1 항에 있어서,
소거 명령 및 접근 어드레스가 제공됨에 따라, 소거하고자 하는 상기 메인 메모리 영역이 리페어된 경우 상기 메인 페이지 버퍼부를 프로그램 금지 상태로 설정하고, 상기 리던던시 메모리 영역 중 리페어에 사용되지 않은 리던던시 메모리 영역을 프로그램 금지 상태로 설정하는 리던던시 소거 모드를 제어하는 컨트롤러를 더 포함하는 비휘발성 메모리 장치.
◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈

제 9 항에 있어서,
상기 컨트롤러는 레디/비지 신호가 인에이블된 후 지정된 구간에 상기 리던던시 소거 모드를 제어하는 비휘발성 메모리 장치.
각각 글로벌 데이터 라인을 통해 외부와 데이터를 송수신하는 메인 메모리 영역을 포함하는 복수의 메모리 뱅크와, 상기 글로벌 데이터 라인 중 어느 하나를 공통 글로벌 데이터 라인으로 사용하는 적어도 하나의 리던던시 메모리 영역을 포함하는 메모리 영역;
상기 메인 메모리 영역에 각각 접속되는 메인 페이지 버퍼부;
상기 적어도 하나의 리던던시 메모리 영역의 각각에 접속되는 리던던시 페이지 버퍼부; 및
리던던시 프로그램 모드, 리던던시 리드 모드 또는 리던던시 소거 모드가 인에이블됨에 따라, 선택된 리던던시 메모리 영역에 프로그램할 데이터는 상기 공통 글로벌 데이터 라인으로부터 상기 메인 페이지 버퍼부를 경유하여 상기 리던던시 페이지 버퍼부로 전달되고, 선택된 리던던시 메모리 영역으로부터 리드한 데이터는 상기 리던던시 페이지 버퍼부로부터 상기 메인 페이지 버퍼부를 경유하여 상기 공통 글로벌 데이터 라인을 통해 출력되도록 하는 컨트롤러;
를 포함하는 비휘발성 메모리 장치.
◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈

제 11 항에 있어서,
상기 컨트롤러는, 상기 리던던시 프로그램 모드, 상기 리던던시 리드 모드 또는 상기 리던던시 소거 모드가 인에이블됨에 따라, 접근하고자 하는 메모리 뱅크의 컬럼 어드레스의 리페어 여부를 확인하여 내부 컬럼 어드레스 및 컬럼 선택 신호를 생성하도록 구성되는 비휘발성 메모리 장치.
◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈

제 12 항에 있어서,
상기 컨트롤러는, 상기 컬럼 어드레스의 리페어 여부에 따라 상기 내부 컬럼 어드레스를 생성하는 어드레스 생성부; 및
상기 내부 컬럼 어드레스 및 페이지 버퍼 선택신호에 응답하여 컬럼 선택신호를 생성하는 페이지 버퍼 선택부;
를 포함하는 비휘발성 메모리 장치.
◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈

제 13 항에 있어서,
상기 컬럼 선택신호에 의해 상기 메인 페이지 버퍼부 또는 상기 리던던시 페이지 버퍼부가 인에이블되는 비휘발성 메모리 장치.
◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈

제 13 항에 있어서,
상기 비휘발성 메모리 장치는 리페어 관련 정보를 저장하는 레지스터 및 리페어 캠(Code Addressable Memory) 어드레스를 저장하는 캠 래치부를 더 포함하고,
상기 어드레스 생성부는, 상기 컬럼 어드레스의 리페어 여부를 나타내는 플래그 신호에 응답하여, 상기 리페어 캠 어드레스를 내부 캠 어드레스로 생성하는 어드레스 디코딩부; 및
상기 플래그 신호, 상기 내부 캠 어드레스 및 상기 접근하고자 하는 메모리 뱅크의 컬럼 어드레스에 응답하여 상기 내부 컬럼 어드레스를 생성하는 출력부;를 포함하는 비휘발성 메모리 장치.
◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈

제 15 항에 있어서,
상기 어드레스 생성부는, 상기 리던던시 프로그램 모드, 상기 리던던시 리드 모드 또는 상기 리던던시 소거 모드가 인에이블됨에 따라 출력되는 제어 클럭에 응답하여 상기 내부 컬럼 어드레스를 순차적으로 출력하는 비휘발성 메모리 장치.
메인 메모리 영역에 접속되는 메인 페이지 버퍼부를 포함하고, 적어도 하나의 리던던시 메모리 영역에 각각 접속되는 리던던시 페이지 버퍼부가 공통 글로벌 데이터 라인을 공유하는 비휘발성 메모리 장치의 프로그램 방법으로서,
어드레스 신호가 제공되고 프로그램 동작이 개시됨에 따라 상기 메인 페이지 버퍼부로 데이터를 입력하는 단계;
상기 메인 메모리 영역이 리페어된 경우, 상기 공통 글로벌 데이터 라인을 통해 상기 메인 페이지 버퍼부의 데이터를 대응하는 리던던시 페이지 버퍼부로 입력하는 데이터 전달 단계; 및
상기 리던던시 페이지 버퍼부의 데이터를 대응하는 리던던시 메모리 영역에 기록하는 프로그램 단계;
를 포함하는 비휘발성 메모리 장치의 프로그램 방법.
◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈

제 17 항에 있어서,
상기 리던던시 페이지 버퍼부로 데이터를 전달하는 단계는 상기 메인 페이지 버퍼부를 프로그램 금지 상태로 설정하는 단계를 더 포함하는 비휘발성 메모리 장치의 프로그램 방법.
◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈

제 17 항에 있어서,
상기 데이터 전달 단계 및 상기 프로그램 단계는, 프로그램 동작을 인에이블하는 신호의 인에이블 구간 중 지정된 구간에 수행되는 비휘발성 메모리 장치의 프로그램 방법.
◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈

제 17 항에 있어서,
상기 비휘발성 메모리 장치는 리페어 관련 정보를 저장하는 레지스터 및 리페어 캠(Code Addressable Memory) 어드레스를 저장하는 캠 래치부를 더 포함하고,
상기 데이터 전달 단계는, 상기 어드레스 신호의 리페어 여부를 나타내는 플래그 신호에 응답하여, 상기 리페어 캠 어드레스를 내부 캠 어드레스로 생성하는 단계;
상기 플래그 신호, 상기 내부 캠 어드레스 및 상기 어드레스 신호에 응답하여 내부 컬럼 어드레스를 생성하는 단계;
상기 내부 컬럼 어드레스 및 페이지 버퍼 선택신호에 응답하여 컬럼 선택신호를 생성하는 단계; 및
상기 컬럼 선택신호에 의해 인에이블되는 리던던시 페이지 버퍼부로 데이터를 입력하는 단계;
를 포함하는 비휘발성 메모리 장치의 프로그램 방법.
◈청구항 21은(는) 설정등록료 납부시 포기되었습니다.◈

제 20 항에 있어서,
상기 내부 컬럼 어드레스는 제어 클럭에 응답하여 순차적으로 생성되는 비휘발성 메모리 장치의 프로그램 방법.
◈청구항 22은(는) 설정등록료 납부시 포기되었습니다.◈

제 17 항에 있어서,
상기 메인 메모리 영역은 복수의 뱅크를 포함하고, 상기 복수의 뱅크는 각각의 글로벌 데이터 라인을 통해 외부와 데이터를 교환하며, 상기 공통 글로벌 데이터 라인은 상기 뱅크에 할당되는 글로벌 데이터 라인 중 어느 하나인 비휘발성 메모리 장치의 프로그램 방법.
메인 메모리 영역에 접속되는 메인 페이지 버퍼부를 포함하고, 적어도 하나의 리던던시 메모리 영역에 각각 접속되는 리던던시 페이지 버퍼부가 공통 글로벌 데이터 라인을 공유하는 비휘발성 메모리 장치의 리드 방법으로서,
어드레스 신호가 제공되고 리드 동작이 개시됨에 따라 상기 어드레스 신호에 대응하는 리던던시 메모리 영역의 데이터를 리던던시 페이지 버퍼부로 출력하는 단계;
상기 공통 글로벌 데이터 라인을 통해 상기 리던던시 페이지 버퍼부의 데이터를 대응하는 메인 메모리 영역의 메인 페이지 버퍼부로 입력하는 데이터 전달 단계; 및
상기 메인 페이지 버퍼부의 데이터를 외부로 출력하는 리드 단계;
를 포함하는 비휘발성 메모리 장치의 리드 방법.
◈청구항 24은(는) 설정등록료 납부시 포기되었습니다.◈

제 23 항에 있어서,
상기 데이터 전달 단계 및 상기 리드 단계는, 리드 동작을 인에이블하는 신호의 인에이블 구간 중 지정된 구간에 수행되는 비휘발성 메모리 장치의 리드 방법.
◈청구항 25은(는) 설정등록료 납부시 포기되었습니다.◈

제 23 항에 있어서,
상기 비휘발성 메모리 장치는 리페어 관련 정보를 저장하는 레지스터 및 리페어 캠(Code Addressable Memory) 어드레스를 저장하는 캠 래치부를 더 포함하고,
상기 데이터 전달 단계는, 상기 어드레스 신호의 리페어 여부를 나타내는 플래그 신호에 응답하여, 상기 리페어 캠 어드레스를 내부 캠 어드레스로 생성하는 단계;
상기 플래그 신호, 상기 내부 캠 어드레스 및 상기 어드레스 신호에 응답하여 내부 컬럼 어드레스를 생성하는 단계;
상기 내부 컬럼 어드레스 및 페이지 버퍼 선택신호에 응답하여 컬럼 선택신호를 생성하는 단계; 및
상기 컬럼 선택신호에 의해 인에이블되는 리던던시 페이지 버퍼부로 데이터를 입력하는 단계;
를 포함하는 비휘발성 메모리 장치의 리드 방법.
◈청구항 26은(는) 설정등록료 납부시 포기되었습니다.◈

제 25 항에 있어서,
상기 내부 컬럼 어드레스는 제어 클럭에 응답하여 순차적으로 생성되는 비휘발성 메모리 장치의 리드 방법.
◈청구항 27은(는) 설정등록료 납부시 포기되었습니다.◈

제 23 항에 있어서,
상기 메인 메모리 영역은 복수의 뱅크를 포함하고, 상기 복수의 뱅크는 각각의 글로벌 데이터 라인을 통해 외부와 데이터를 교환하며, 상기 공통 글로벌 데이터 라인은 상기 뱅크에 할당되는 글로벌 데이터 라인 중 어느 하나인 비휘발성 메모리 장치의 리드 방법.
메인 메모리 영역에 접속되는 메인 페이지 버퍼부를 포함하고, 적어도 하나의 리던던시 메모리 영역에 각각 접속되는 리던던시 페이지 버퍼부가 공통 글로벌 데이터 라인을 공유하는 비휘발성 메모리 장치의 소거 방법으로서,
어드레스 신호가 제공되고 소거 동작이 개시됨에 따라 상기 어드레스 신호에 대응하는 메인 메모리 영역이 리페어되었는지 확인하는 단계;
상기 메인 메모리 영역이 리페어된 경우 대응하는 메인 페이지 버퍼부를 프로그램 금지 상태로 설정하는 단계;
상기 리던던시 메모리 영역 중 리페어에 사용되지 않은 리던던시 메모리 영역에 대응하는 리던던시 페이지 버퍼부를 프로그램 금지 상태로 설정하는 단계; 및
소거 전압을 인가하는 단계;
를 포함하는 비휘발성 메모리 장치의 소거 방법.
◈청구항 29은(는) 설정등록료 납부시 포기되었습니다.◈

제 28 항에 있어서,
상기 소거 동작은 소거 동작을 인에이블하는 신호의 인에이블 구간 중 지정된 구간에 수행되는 비휘발성 메모리 장치의 소거 방법.
호스트 장치; 및
호스트 인터페이스를 통해 상기 호스트 장치와 접속되는 비휘발성 메모리 장치;를 포함하고,
상기 비휘발성 메모리 장치는, 복수의 뱅크를 포함하는 메인 메모리 영역, 적어도 하나의 리던던시 메모리 영역, 상기 메인 메모리 영역에 각각 접속되는 메인 페이지 버퍼부, 및 상기 적어도 하나의 리던던시 메모리 영역의 각각에 접속되는 리던던시 페이지 버퍼부;를 포함하여, 상기 적어도 하나의 리던던시 메모리 영역이 공통 글로벌 데이터 라인을 공유하도록 구성되는 메모리 영역을 구비하고,
선택된 리던던시 메모리 영역에 프로그램할 데이터는 상기 공통 글로벌 데이터 라인으로부터 상기 메인 페이지 버퍼부를 경유하여 상기 리던던시 페이지 버퍼부로 전달되고, 선택된 리던던시 메모리 영역으로부터 리드한 데이터는 상기 리던던시 페이지 버퍼부로부터 상기 메인 페이지 버퍼부를 경유하여 상기 공통 글로벌 데이터 라인을 통해 출력되는 데이터 처리 시스템.
◈청구항 31은(는) 설정등록료 납부시 포기되었습니다.◈

제 30 항에 있어서.
상기 비휘발성 메모리 장치는, 상기 메인 메모리 영역의 특정 메모리 셀 또는 컬럼에 결함이 발생한 경우, 상기 적어도 하나의 리던던시 메모리 영역의 셀 또는 컬럼 중 어느 하나로 리페어를 수행하는 컨트롤러;를 더 포함하도록 구성되는 데이터 처리 시스템.
◈청구항 32은(는) 설정등록료 납부시 포기되었습니다.◈

제 31 항에 있어서,
상기 컨트롤러는, 접근하고자 하는 메인 메모리 영역이 리페어된 경우 상기 공통 글로벌 데이터 라인을 통해 데이터를 송수신하도록 제어하는 데이터 처리 시스템.
◈청구항 33은(는) 설정등록료 납부시 포기되었습니다.◈

제 31 항에 있어서,
상기 컨트롤러는 프로그램 모드, 리드 모드, 또는 소거 모드를 인에이블하는 신호의 인에이블 구간 중 지정된 구간에 상기 리던던시 메모리 영역에 대한 프로그램 동작, 리드 동작 또는 소거 동작을 수행하도록 구성되는 데이터 처리 시스템.