KR101184305B1 - 반도체 메모리 장치 및 그 동작 방법 - Google Patents
반도체 메모리 장치 및 그 동작 방법 Download PDFInfo
- Publication number
- KR101184305B1 KR101184305B1 KR1020100139172A KR20100139172A KR101184305B1 KR 101184305 B1 KR101184305 B1 KR 101184305B1 KR 1020100139172 A KR1020100139172 A KR 1020100139172A KR 20100139172 A KR20100139172 A KR 20100139172A KR 101184305 B1 KR101184305 B1 KR 101184305B1
- Authority
- KR
- South Korea
- Prior art keywords
- additional information
- block
- cam block
- cam
- plane
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
Landscapes
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
본 발명의 특징에 따른 반도체 메모리 장치는, 반도체 메모리 장치의 동작 제어와 관련된 부가 정보를 저장하고 있는 캠 블록들을 포함하는 제 1 플레인; 상기 부가 정보가 새로 발생되는 경우 이를 저장하기 위한 캠 블록들을 포함하는 제 2 플레인; 및 새로운 부가 정보의 저장이 요구될 때, 새로운 부가 정보와 동일한 종류의 부가 정보가 저장된 상기 제 1 플레인의 캠블록과 동일한 블록 어드레스를 갖는 상기 제 2 플레인의 캠 블록을 선택하여 상기 새로운 부가 정보를 저장하기 위한 제어로직을 포함한다.
Description
본 발명은 반도체 메모리 장치 및 그 동작 방법에 관한 것이다.
최근 들어 반도체 메모리 장치는 메모리 셀 어레이의 구조에 따라 싱글-플레인(single-plane) 타입과 멀티-플레인(multi-plane) 타입으로 분류된다.
싱글-플레인 타입은 복수의 메모리 셀 블록들로 구성되는 하나의 플레인만을 포함하고, 멀티-플레인 타입은 각각 복수의 메모리 셀 블록들로 구성되는 복수의 플레인들을 포함한다.
멀티 플레인 타입의 반도체 메모리 장치는 복수개의 플레인들 각각의 메모리 블록을 동시에 선택하여 프로그램이나 데이터 독출을 실시할 수 있는 멀티 프로그램, 멀티 독출 동작이 가능하다. 이에 따라 하나의 메모리 블록의 페이지에 대한 프로그램만 가능한 싱글 플레인 타입에 비하여 멀티-플레인 타입의 반도체 장치는 증가된 데이터 처리량을 가질 수 있다.
또한, 반도체 메모리 장치는, 동작에 있어서 필요한 각종 부가 정보를 저장하기 위하여 퓨즈부등을 사용하였다. 상기 부가 정보로는 메모리 셀의 특성에 따른 고유 특성값, 프로그램 동작, 소거 동작 등에 사용되는 프로그램 펄스, 소거 펄스값에 대한 정보, 리페어 정보 등 반도체 메모리 장치의 동작에 필수적인 각종 정보 등이 포함된다.
그러나 상기 퓨즈부는 그 사이즈가 비대하고, 데이터를 한번 저장한 후 패키지 공정을 수행한 후에는 해당 데이터를 다시 수정할 수 없는 단점이 있다. 이에 따라, 퓨즈부를 대신하여 메모리 셀과 동일한 구조를 갖는 캠(CAM; Content Addressable Memory) 셀을 사용한다.
캠셀에 부가정보를 저장하면, 패키지 공정 이후에도 부가정보의 추가가 용이해졌다.
본 발명의 실시 예에서는 캠블록에 저장되는 부가 정보를 종류에 따라서 플레인 어드레스가 다르고 동일한 블록 어드레스를 갖는 캠블록에 저장함으로써 부가 정보의 추가와 캠블록의 독출을 빠르게 실시할 수 있는 반도체 메모리 장치 및 그 동작 방법을 제공한다.
본 발명의 특징에 따른 반도체 메모리 장치는,
반도체 메모리 장치의 동작 제어와 관련된 부가 정보를 저장하고 있는 캠 블록들을 포함하는 제 1 플레인; 상기 부가 정보가 새로 발생되는 경우 이를 저장하기 위한 캠 블록들을 포함하는 제 2 플레인; 및 새로운 부가 정보의 저장이 요구될 때, 새로운 부가 정보와 동일한 종류의 부가 정보가 저장된 상기 제 1 플레인의 캠블록과 동일한 블록 어드레스를 갖는 상기 제 2 플레인의 캠 블록을 선택하여 상기 새로운 부가 정보를 저장하기 위한 제어로직을 포함한다.
본 발명의 실시 예에 따른 반도체 메모리 장치의 동작 방법은,
제 1 테스트 동작에 의해 발생되는 반도체 메모리 장치의 동작 제어에 관련된 부가 정보를 각 부가정보의 종류에 따라 서로 다른 캠블록에 저장하는 단계; 제 2 테스트 동작에 의해, 적어도 한 종류의 부가 정보가 새로 발생되는 단계; 및 상기 새로 발생된 부가 정보와 동일한 종류의 부가 정보가 저장된 캠블록과 플레인 어드레스는 다르고 블록 어드레스가 같은 캠블록을 선택하여 상기 새로 발생된 부가 정보를 프로그램하는 단계를 포함한다.
본 발명의 실시 예에 따른 반도체 메모리 장치 및 그 동작 방법은 부가정보의 종류에 따라서 캠블록의 어드레스를 플레인 어드레스는 다르고 블록 어드레스는 동일하게 저장하게 하여, 추가되는 부가정보가 있는 경우에도 데이터 추가가 용이하고, 캠블록의 데이터 독출시에도 새로운 부가정보로 인한 독출시간이 늘어나지 않게 한다.
도 1은 반도체 메모리 장치를 나타낸다.
도 2는 도1의 제 1 및 제 2 메모리 셀 어레이를 나타낸다.
도 3은 캠블록에 리페어 어드레스 추가하는 동작을 설명하기 위한 동작 순서도이다.
도 4는 본 발명의 실시 예에 따른 캠블록의 리페어 어드레스 추가를 설명하기 위한 동작 순서도이다.
도 5는 본 발명의 실시 예에 따른 캠블록의 독출 동작을 설명하기 위한 동작 순서도이다.
도 2는 도1의 제 1 및 제 2 메모리 셀 어레이를 나타낸다.
도 3은 캠블록에 리페어 어드레스 추가하는 동작을 설명하기 위한 동작 순서도이다.
도 4는 본 발명의 실시 예에 따른 캠블록의 리페어 어드레스 추가를 설명하기 위한 동작 순서도이다.
도 5는 본 발명의 실시 예에 따른 캠블록의 독출 동작을 설명하기 위한 동작 순서도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 반도체 메모리 장치를 나타낸다.
도 1을 참조하면, 반도체 메모리 장치(100)는 제 1 및 제 2 플레인(P0; 110, P1; 120)과, 주변 회로(130) 및 제어로직(140)을 포함한다.
그리고 제 1 및 제 2 플레인(110, 120)은 각각 제 1 및 제 2 메모리 셀 어레이(111, 121)와 제 1 및 제 2 페이지 버퍼 그룹(112, 122)을 포함한다.
제 1 및 제 2 메모리 셀 어레이(111, 121)는 복수의 메모리 셀들을 포함한다. 그리고 메모리 셀들은 워드라인 및 비트라인으로 연결된다.
제 1 및 제 2 페이지 버퍼 그룹(112, 122)은 하나 이상의 비트라인에 연결되는 페이지 버퍼들을 포함한다. 페이지 버퍼들은 선택되는 메모리 셀에 프로그램할 데이터를 임시 저장하거나, 선택된 메모리 셀에 프로그램 된 데이터를 독출 하여 저장한다.
그리고 주변 회로(130)는 제 1 내지 제2 플레인(110, 120)의 페이지를 각각 또는 동시에 선택하여 프로그램, 독출(read) 또는 소거하기 위한 회로들을 포함한다.
제어로직(140)은 제 1 및 제 2 플레인(110, 120)과 주변회로(130)의 동작 제어를 위한 제어신호를 출력한다.
제어로직(140)은 전원이 입력되기 시작할 때 파워 온 리셋 동작과, 캠블록의 데이터 로딩을 위한 알고리즘 등이 저장되는 ROM(Read Only Memory)와, 전원이 입력된 후부터 다시 전원이 끊기기 전까지 캠블록에서 독출된 데이터를 임시 저장하기 위한 RAM(Random Access Memory)를 포함한다.
상기 ROM은 비휘발성 메모리이며, RAM은 휘발성 메모리이다.
상기 제 1 및 제 2 플레인(110, 120)의 제 1 및 제 2 메모리 셀 어레이(111, 112)는 다음과 같이 구성된다.
도 2는 도1의 제 1 및 제 2 메모리 셀 어레이를 나타낸다.
도 2를 참조하면, 제 1 및 제 2 메모리 셀 어레이(111, 121)은 각각 제 1 및 제 2 캠 블록부(111a, 121a)와 제 1 및 제 2 메모리 블록부(111b, 121b)를 포함한다.
제 1 캠 블록부(111a)는 제 1 내지 제 3 캠블록을 포함하고, 제 2 캠 블록부(121a)는 제 4 내지 제 6 캠블록을 포함한다.
제 1 내지 제 6 캠블록은 부가정보 저장을 위한 캠셀들을 포함한다.
그리고 제 1 및 제 2 메모리 블록부는 복수개의 메모리 블록들을 포함한다. 각각의 메모리 블록은 데이터 저장을 위한 메모리 셀들을 포함한다.
메모리 셀과 캠셀은 동일한 구조 및 특성을 갖는다.
제 1 캠블록과 제 4 캠블록은 플레인 어드레스는 다르고, 블록 어드레스는 동일하다. 그리고 제 2 캠블록과 제 5 캠블록도 플레인 어드레스는 다르고 블록 어드레스는 동일하다.
제 3 캠블록과 제 6 캠블록도 플레인 어드레스는 다르고 블록 어드레스는 동일하다.
본 발명의 실시 예에서는, 제 1 캠블록에는 동작 제어를 실시할 때 필요한 옵션 정보가 되고, 제 2 캠블록에는 리페어 어드레스가 저장된다. 그리고 제 3 캠블록에는 배드 블록 정보가 저장된다.
그리고 제 4 내지 제 6 캠블록은 데이터가 저장되지 않은 상태인 것으로 가정한다.
상기와 같이 제 1 내지 제 6 캠블록을 사용하는 경우, 반도체 메모리 장치(100)가 동작을 하는 동안에 새로 발생되는 리페어 어드레스나, 배드 블록 정보를 추가하는 것이 가능하다.
새로 발생되는 리페어 어드레스 또는 배드 블록 정보를 추가하는 방법은 여러 가지가 있다.
도 3은 캠블록에 리페어 어드레스 추가하는 동작을 설명하기 위한 동작 순서도이다.
도 3을 참조하면, 반도체 메모리 장치(100)는 패키지를 실시하기 전에 테스트(Probe Test)를 통해서 페일된 컬럼을 확인하고 리페어를 실시한다. 그리고 리페어 어드레스 정보는 제 2 캠블록에 저장된다. 이하, 제 2 캠블록에 저장된 리페어 어드레스를 제 1 리페어 어드레스라 한다.
또한 패키지 이후에도 페일된 컬럼은 발생될 수 있다.
따라서 패키지 이후에 페일된 컬럼을 확인하기 위한 테스트를 실시하고(S301), 페일이 확인된 컬럼에 대한 리페어를 실시한다(S303). 단계S303의 리페어 동작에 의해서 새로운 리페어 어드레스가 발생된다. 이하, 새로운 리페어 어드레스를 제 2 리페어 어드레스라 한다.
제 2 리페어 어드레스를 추가하기 위해서는, 먼저 제 2 캠블록에 저장된 제 1 리페어 어드레스를 리드(read)한다(S305). 이때 리드된 제 1 리페어 어드레스 정보는 별도의 저장수단에 저장된다. 상기 별도의 저장수단은 반도체 메모리 장치(100) 내의 레지스터일 수도 있고, 외부에 연결되는 저장수단일 수도 있다.
제 1 리페어 어드레스를 읽은 후에는, 제 2 캠블록을 소거한다(S307). 그리고 저장해 놓은 제 1 리페어 어드레스와 제 2 리페어 어드레스를 제 2 캠블록에 저장한다(S309).
상기와 같이 리페어 어드레스를 추가하는 동작을 실시하면, 제 2 캠블록을 소거해야 하는 문제가 있다. 만약 리페어 어드레스의 추가 동작이 반복적으로 실시된다면 제 2 캠블록은 소거/프로그램 사이클의 횟수가 높아지므로 신뢰성이 떨어질 수도 있다.
따라서 이를 해결하기 위해서 제 2 리페어 어드레스를 새로운 캠블록에 저장하는 방법을 사용하기도 한다.
즉, 아직 사용하고 있지 않은 제 4 내지 제 6 캠블록들 중 하나를 선택해서 제 2 리페어 어드레스를 저장하는 방법이다. 이러한 방법을 사용하면 제 2 캠블록을 소거할 필요가 없다.
그러나 파워 온 시에 캠블록의 데이터 독출을 할 때, 제 1 내지 3 캠블록의 데이터만 독출하던 기존의 동작에 제 4 캠블록의 독출 동작을 추가해야 한다. 이에 따라 캠블록들의 데이터 독출에 걸리는 시간도 늘어난다.
본 발명의 실시 예에선, 상기의 문제들을 해결하기 위해 다음과 같이 제 2 리페어 어드레스를 저장한다.
도 4는 본 발명의 실시 예에 따른 캠블록의 리페어 어드레스 추가를 설명하기 위한 동작 순서도이다.
도 4를 참조하면, 패키지 후에 페일 컬럼 테스트를 실시하고(S401), 페일 컬럼에 대한 리페어를 실시한다(S403). 이에 따라 제 2 리페어 어드레스가 발생된다.
본 발명의 실시 예에서는, 제 2 리페어 어드레스를 제 2 캠블록에 저장하지 않는다.
본 발명의 실시 예에서는, 제 1 리페어 어드레스가 저장되어 있는 제 2 캠블록과 플레인 어드레스는 다르고, 블록 어드레스는 동일한 제 5 캠블록에 제 2 리페어 어드레스를 저장한다(S405).
배드 블록에 대한 테스트를 실시하여, 추가할 배드 블록 정보가 발생된 경우에도, 기존의 배드 블록 정보가 저장되어 있는 제 3 캠블록과 플레인 어드레스는 다르고 동일한 블록 어드레스를 갖는 제 6 캠블록에 새로운 배드 블록 정보를 저장한다.
이와 같이 리페어 어드레스, 배드 블록 등의 새로운 부가 정보를 종류에 따라서 동일한 블록 어드레스를 갖는 캠블록에 저장한다.
이후에 캠블록의 독출을 실시할 때는 멀티 플레인 독출 동작을 이용하여 동일한 블록 어드레스를 갖는 캠블록의 데이터를 동시에 독출한다.
도 5는 본 발명의 실시 예에 따른 캠블록의 독출 동작을 설명하기 위한 동작 순서도이다.
도 5를 설명하기 전에, 본 발명의 실시 예에 따른 도1의 반도체 메모리 장치(100)의 제 1 캠블록에는 옵션 정보가 저장되어 있고, 제 2 캠블록과 제 5 캠블록에는 제 1 및 제 2 리페어 어드레스가 저장되어 있다. 제 5 캠블록에 저장된 제 2 리페어 어드레스는 앞서 도 4에서 설명한 것과 같이 패키지 후에 저장된 리페어 어드레스이다.
그리고 제 3 캠블록에는 배드 블록 정보가 저장되어 있다.
도 5를 참조하면, 반도체 메모리 장치(100)에 전원이 입력되기 시작하면, 파워 온 리셋 동작이 우선적으로 실시된다(S501). 파워 온 리셋 동작은 반도체 메모리 장치(100)의 동작을 위한 초기화 동작이다.
제어로직(140)은 ROM에 저장되어 있는 파워 온 리셋 동작 알고리즘에 따라서 파워 온 리셋 동작을 실시하기 위한 제어신호를 출력하고, 캠블록의 데이터 독출 알고리즘에 의해서 캠블록 독출을 시작한다.
먼저 제 1 캠블록을 선택하여 데이터 독출을 실시한다(S503). 데이터를 독출하는 동작은 일반적인 메모리 셀의 데이터 독출과 동일하므로 상세한 설명을 생략한다.
독출된 데이터는 제어로직(140)의 RAM에 임시 저장된다. 그리고 전원이 다시 끊기기 전까지 RAM에 저장된 데이터가 유지된다.
그리고 제 2 캠블록과 제 5 캠블록을 동시에 읽기 위한 멀티 플레인 독출이 실시된다(S507). 이는 제 2 및 제 5 캠블록이 플레인 어드레스는 다르지만, 블록 어드레스는 같기 때문에 가능하다.
이를 위해서 제어로직(140)에서는 제 2 리페어 어드레스가 제 5 캠블록에 저장되어 있으며, 캠 독출을 실시할 때 멀티 플레인 독출을 실시해야 한다는 정보를 알고 있어야 한다. 또는 이러한 정보를 사용할 필요가 없이 제 1 캠블록을 독출하는 단계S503에서도 멀티 플레인 독출을 실시할 수도 있다. 만약 제 1 캠블록을 독출할 때 멀티 플레인 독출을 실시했다면, 제 4 캠블록의 데이터도 함께 독출된다. 그러나 제 4 캠블록은 소거 상태이므로 제 1 캠블록에서 독출된 데이터 이외에 추가적으로 RAM에 저장되는 옵션 정보를 없다.
그리고 제 2 및 제 5 캠블록에 대한 멀티 플레인 독출을 실시한 후, 독출되는 제 1 및 제 2 리페어 어드레스는 RAM에 저장된다(S509).
다음으로 제 3 캠블록의 독출도 실시된다(S511). 제 3 캠블록의 독출을 실시할 때도 멀티 플레인 독출을 실시할 수도 있다. 이때는 제 3 캠블록과 제 6 캠블록이 데이터가 동시에 독출된다. 그러나 제 6 캠블록에는 추가적으로 저장된 배드 블록 정보가 없으므로, RAM에는 제 3 캠블록에서 독출된 배드 블록 정보만이 저장된다(S513).
캠블록들의 독출이 완료되고, RAM에 데이터 저장이 완료되면 제어로직(140)은 명령어 입력을 기다리는 대기 상태가 된다(S515).
이후에 입력되는 프로그램, 독출 또는 소거 명령에 대해서는 ROM에 저장되어 있는 알고리즘과, RAM에 저장되어 있는 부가 정보를 이용해서 제어로직(140)이 제 1 및 제 2 플레인(110, 120)과 주변 회로(130)의 동작을 제어한다.
또한 앞서 설명한 바와 같이, 배드 블록에 대해 추가 정보가 발생되면, 제 6 캠블록에 이를 저장하고 이후에 캠블록의 데이터를 독출할 때, 제 3 및 제 6 캠블록을 동시에 읽을 수 있는 멀티 플레인 독출을 실시함으로써 캠블록의 데이터 독출 시간은 크게 늘어나지 않는다.
상기의 방법에 의해서 패키지 전에 부가 정보가 저장된 제 1 내지 제3 캠블록은 패키지 이후에 정보 추가를 위해 소거할 필요가 없으며, 캠블록의 데이터를 독출할 때도 멀티 플레인 독출 명령에 의해서 독출 시간을 크게 늘리지 않을 수 있다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시 예에서 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
100 : 반도체 메모리 장치
110, 120 : 제 1 및 제 2 플레인
130 : 주변회로
140 : 제어로직
110, 120 : 제 1 및 제 2 플레인
130 : 주변회로
140 : 제어로직
Claims (5)
- 반도체 메모리 장치의 동작 제어와 관련된 부가 정보를 저장하고 있는 캠 블록들을 포함하는 제 1 플레인;
상기 부가 정보가 새로 발생되는 경우 이를 저장하기 위한 캠 블록들을 포함하는 제 2 플레인; 및
새로운 부가 정보의 저장이 요구될 때, 새로운 부가 정보와 동일한 종류의 부가 정보가 저장된 상기 제 1 플레인의 캠블록과 동일한 블록 어드레스를 갖는 상기 제 2 플레인의 캠 블록을 선택하여 상기 새로운 부가 정보를 저장하기 위한 제어로직을 포함하는 반도체 메모리 장치. - 청구항 2은(는) 설정등록료 납부시 포기되었습니다.제 1항에 있어서,
상기 제어로직은 상기 캠블록의 데이터를 독출할 때, 멀티 플레인 독출 동작을 실시하여 상기 제 1 및 제 2 플레인에서 같은 블록 어드레스를 갖는 캠 블록에 대한 독출이 동시에 실시되게 제어하는 반도체 메모리 장치. - 제 1 테스트 동작에 의해 발생되는 반도체 메모리 장치의 동작 제어에 관련된 부가 정보를 각 부가정보의 종류에 따라 서로 다른 캠블록에 저장하는 단계;
제 2 테스트 동작에 의해, 적어도 한 종류의 부가 정보가 새로 발생되는 단계; 및
상기 새로 발생된 부가 정보와 동일한 종류의 부가 정보가 저장된 캠블록과 플레인 어드레스는 다르고 블록 어드레스가 같은 캠블록을 선택하여 상기 새로 발생된 부가 정보를 프로그램하는 단계를 포함하는 반도체 메모리 장치의 동작 방법. - 청구항 4은(는) 설정등록료 납부시 포기되었습니다.제 3항에 있어서,
상기 새로 발생된 부가 정보를 프로그램한 후,
상기 반도체 메모리 장치에 전원이 새로 입력되기 하여 캠블록 데이터를 독출할 때, 멀티 플레인 독출을 실시하여 플레인 어드레스가 다르고 블록 어드레스가 같은 캠블록에 대한 독출 동작을 동시에 실시하는 단계를 더 포함하는 반도체 메모리 장치의 동작 방법. - 청구항 5은(는) 설정등록료 납부시 포기되었습니다.제 3항에 있어서,
상기 새로 발생된 부가 정보가 없는 종류의 부가 정보를 독출할 때, 싱글 플레인 독출을 실시하는 것을 특징으로 하는 반도체 메모리 장치의 동작 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100139172A KR101184305B1 (ko) | 2010-12-30 | 2010-12-30 | 반도체 메모리 장치 및 그 동작 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100139172A KR101184305B1 (ko) | 2010-12-30 | 2010-12-30 | 반도체 메모리 장치 및 그 동작 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120077272A KR20120077272A (ko) | 2012-07-10 |
| KR101184305B1 true KR101184305B1 (ko) | 2012-09-21 |
Family
ID=46710799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100139172A KR101184305B1 (ko) | 2010-12-30 | 2010-12-30 | 반도체 메모리 장치 및 그 동작 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101184305B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9230650B2 (en) | 2013-10-21 | 2016-01-05 | SK Hynix Inc. | Semiconductor device and method for operating the same |
-
2010
- 2010-12-30 KR KR1020100139172A patent/KR101184305B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9230650B2 (en) | 2013-10-21 | 2016-01-05 | SK Hynix Inc. | Semiconductor device and method for operating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20120077272A (ko) | 2012-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20230105956A1 (en) | Apparatuses and methods for concurrently accessing different memory planes of a memory | |
| KR100885783B1 (ko) | 플래시 메모리 장치 및 동작 방법 | |
| KR101360812B1 (ko) | 반도체 장치 및 이를 포함하는 반도체 시스템 | |
| US9760433B2 (en) | Flash memory control apparatus utilizing buffer to temporarily storing valid data stored in storage plane, and control system and control method thereof | |
| US7433219B2 (en) | Method and apparatus for address allotting and verification in a semiconductor device | |
| US8913451B2 (en) | Memory device and test method thereof | |
| TWI534809B (zh) | 由外部來源設定控制資訊之非揮發性記憶體裝置 | |
| US20100115344A1 (en) | Macro and command execution from memory array | |
| KR101889362B1 (ko) | 비휘발성 메모리 장치 및 그 동작 방법, 이를 이용하는 데이터 처리 시스템 | |
| US8867288B2 (en) | Memory device and test method thereof | |
| CN109841253B (zh) | 半导体存储装置及其复位方法 | |
| US9093178B1 (en) | Integrated circuit with programmable storage cell array and boot-up operation method thereof | |
| EP3057100B1 (en) | Memory device and operating method of same | |
| KR101184305B1 (ko) | 반도체 메모리 장치 및 그 동작 방법 | |
| US10553276B2 (en) | Semiconductor memory device | |
| KR102103415B1 (ko) | 반도체 장치, 메모리 장치 및 이를 포함하는 시스템 | |
| US20100329027A1 (en) | Nonvolatile memory device and method of operating the same | |
| US9330793B2 (en) | Memory device | |
| JP2019046051A (ja) | メモリ装置およびデータ処理装置 | |
| KR100912518B1 (ko) | 반도체 장치, 어드레스 할당 방법 및 검증 방법 | |
| KR102150477B1 (ko) | 반도체 장치 및 이의 동작 방법 | |
| JP5607581B2 (ja) | 半導体装置およびベリファイ方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20150824 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20160822 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20170824 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |