KR20100133611A - 불휘발성 메모리 장치 - Google Patents

불휘발성 메모리 장치 Download PDF

Info

Publication number
KR20100133611A
KR20100133611A KR1020090052253A KR20090052253A KR20100133611A KR 20100133611 A KR20100133611 A KR 20100133611A KR 1020090052253 A KR1020090052253 A KR 1020090052253A KR 20090052253 A KR20090052253 A KR 20090052253A KR 20100133611 A KR20100133611 A KR 20100133611A
Authority
KR
South Korea
Prior art keywords
address
level cell
selection signal
page
operate
Prior art date
Application number
KR1020090052253A
Other languages
English (en)
Inventor
강원경
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090052253A priority Critical patent/KR20100133611A/ko
Publication of KR20100133611A publication Critical patent/KR20100133611A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Read Only Memory (AREA)

Abstract

본 발명은 싱글 레벨 셀로 동작하는지 멀티 레벨 셀로 동작하는지를 나타내는 신호인 선택신호를 출력하는 동작 선택신호 발생부 및 상기 선택신호에 따라 싱글 레벨 셀 또는 멀티 레벨 셀로 동작하는데 필요한 내부 어드레스 신호를 생성하는 카운터를 포함한다.
메모리, SLC, MLC, 어드레스, 카운터, 프로그램.

Description

불휘발성 메모리 장치 {Nonvolatile memory device}
본 발명은 불휘발성 메모리 장치에 관한 것으로서, 특히 싱글 레벨 셀 및 멀티 레벨 셀에서 모두 사용가능한 카운터를 구비한 불휘발성 메모리 장치에 관한 것이다.
최근 들어 전기적으로 프로그램(program)과 소거(erase)가 가능하고, 일정 주기로 데이터를 재작성해야하는 리프레시(refresh) 기능이 필요 없는 불휘발성 메모리 소자에 대한 수요가 증가하고 있다.
비휘발성 메모리 소자 중 낸드 플래시 메모리(NAND-type flash memory)는 짧은 시간 내에 대용량의 정보를 저장하고 정상적인 프로그램 및 소거 여부를 검증하기 위해 페이지 버퍼(page buffer)를 사용한다. 통상의 페이지 버퍼는 데이터를 임시 저장하기 위하여 단일 레지스터로 구성되었으나 최근 데이터 프로그램의 속도를 증가시키기 위하여 듀얼 레지스터(dual register)로 구성되고 있는 추세이다.
한편, 메모리 장치의 집적도 향상을 위해 한 개의 메모리 셀에 다수 비트의 데이터를 저장하는 기술들이 연구되고 있다. 예를 들면, 종전 싱글 레벨 셀(Single Level Cell, SLC) 기술에서는 하나의 셀에 대해 두 가지 문턱 전압을 기준으로 '0' 과 '1'의 데이터를 구분하여 저장하였으나, 최근의 멀티 레벨 셀(Multi Level Cell, MLC) 기술에 따르면 네 가지 문턱 전압을 기준으로 '00', '01', '10' 및 '11' 과 같은 데이터를 하나의 셀에 저장할 수 있게 된다. 다만, 멀티 레벨 셀 기술을 적용하기 위해서는 각 레벨이 갖는 문턱 전압 값의 변동이 작도록 해야 하고, 특히 외부 환경의 변화에 따른 문턱 전압 값의 변동을 최소화시킬 수 있어야 한다.
종래에는 메모리 제조 공정 상에서 싱글 레벨 셀(SLC) 기술이 적용된 메모리 소자와 멀티 레벨 셀(MLC) 기술이 적용된 메모리 소자에 대하여 각각 별도의 설계, 설계검증, 불량 분석, 양산 등의 단계를 거쳐서 각 기술이 적용된 제품을 생산하였다. 즉, 싱글 레벨 셀(SLC) 기술이 적용된 제품과 멀티 레벨 셀(MLC) 제품이 적용된 제품을 각각 별도로 생산해야하므로, 양산에 필요한 인적자원, 물적자원 및 개발기간 등이 비효율적으로 많이 필요하게 되는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 싱글 레벨 셀(SLC) 및 멀티 레벨 셀(MLC) 기술이 적용된 제품에서 모두 사용가능한 불휘발성 메모리 장치를 제공하는데 그 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명은 싱글 레벨 셀로 동작하는지 멀티 레벨 셀로 동작하는지를 나타내는 신호인 선택신호를 출력하는 동작 선택신호 발생부 및 상기 선택신호에 따라 싱글 레벨 셀 또는 멀티 레벨 셀로 동작하는데 필요한 내부 어드레스 신호를 생성하는 카운터를 포함한다.
상기 카운터는 상기 선택 신호에 따라 싱글 레벨 셀로 동작하는데 필요한 페이지 어드레스를 생성하거나, 멀티 레벨 셀로 동작하는데 필요한 페이지 어드레스를 생성하는 페이지 어드레스 생성부를 포함할 수 있다.
상기 카운터는 상기 선택 신호에 따라 싱글 레벨 셀로 동작하는데 필요한 블록 어드레스를 생성하거나, 멀티 레벨 셀로 동작하는데 필요한 블록 어드레스를 생성하는 블록 어드레스 생성부를 포함할 수 있다.
상기 선택신호가 싱글 레벨 셀로 동작하는 것을 나타내는 신호인 경우, 상기 페이지 어드레스 생성부는 마지막 페이지 어드레스 주소 다음에 오는, 멀티 레벨 셀로 동작하는데 필요한 페이지 어드레스 주소를 돈 케어(Don't care) 상태로 처리 하는 것이 바람직하다. 이때, 상기 선택신호가 싱글 레벨 셀로 동작하는 것을 나타내는 신호인 경우, 상기 페이지 어드레스 생성부는 마지막 페이지 어드레스 주소 다음에 발생하는 캐리(carry)를 상기 블록 어드레스 생성부에 전달할 수 있다.
상기 카운터는 상기 선택 신호에 따라, 싱글 레벨 셀로 동작하는데 필요한 워드라인 선택 어드레스를 생성하거나 멀티 레벨 셀로 동작하는데 필요한 워드라인 선택 어드레스를 생성하는 워드라인 선택 어드레스 생성부를 포함할 수 있다.
상기 카운터는 상기 선택신호에 따라 싱글 레벨 셀로 동작하는데 사용되는 어드레스 주소와 멀티 레벨 셀로 동작하는데 사용되는 어드레스 주소를 달리하여 디바이스 선택 어드레스를 생성하는 디바이스 선택 어드레스 생성부를 포함할 수 있다.
본 발명에 의하면 카운터에서 싱글 레벨 셀 및 멀티 레벨 셀로 동작하는 불휘발성 메모리 장치에 모두 적용가능한 어드레스를 생성할 수 있으므로, 종래에 비해 생산비용을 절감할 수 있는 효과가 있다. 즉, 종래에는 싱글 레벨 셀로 동작하는 불휘발성 메모리 장치와 멀티 레벨 셀로 동작하는 불휘발성 메모리 장치 각각에 대해 별도로 설계, 설계검증, 불량분석, 양산 등의 생산단계를 거쳐야 했으나, 본 발명에서는 싱글 레벨 셀로 동작하는 불휘발성 메모리 장치와 멀티 레벨 셀로 동작하는 불휘발성 메모리 장치에 겸용으로 적용할 수 있으므로 인력자원, 물적자원 및 개발기간 등을 줄일 수 있는 효과가 있다.
이하, 첨부된 도면을 참조해서 본 발명의 실시예를 상세히 설명하면 다음과 같다. 우선 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 그리고, 본 발명을 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
도 1은 본 발명의 일 실시예에 따른 불휘발성 메모리 장치의 전체 구성을 도시한 도면이다. 불휘발성 메모리 장치는 메모리 셀 어레이(110), X-디코더(120), Y-디코더(130), 페이지 버퍼(140), 전압 발생부(150), 제어부(160), IO 버퍼부(170), 카운터(180), 동작 선택신호 발생부(200)를 포함한다.
도 1을 참조하여, 불휘발성 메모리 장치의 동작을 설명하면 다음과 같다.
동작 선택신호 발생부(200)는 싱글 레벨 셀로 구동되는지 멀티 레벨 셀로 구동되는지를 나타내는 선택신호(SEL)를 출력한다. 본 발명의 일 실시예에서 동작 선택신호 발생부(200)를 퓨즈 옵션으로 구현할 수 있다. 즉, 퓨즈 옵션을 사용하여 싱글 레벨 셀로 구동시키려면 퓨즈 옵션을 끊고, 멀티 레벨 셀로 구동시키려면 퓨즈 옵션을 그대로 연결되도록 하면 각 경우에 따른 선택신호(SEL)가 출력될 수 있다.
이와같이 동작 선택신호 발생부(200)는 싱글 레벨 셀로 동작하는지 멀티 레 벨 셀로 동작하는지를 나타내는 선택신호(SEL)를 발생시키는 역할을 하며, 다양하게 구현될 수 있다. 예를 들어, 생산 공정 중에서 퓨즈 옵션이 연결된 상태면 멀티 레벨 셀로 사용되고, 퓨즈 옵션이 끊어진 상태면 싱글 레벨 셀로 사용된다고 설정하고, 퓨즈 옵션의 연결 상태에 따른 신호를 선택신호(SEL)로 하여 카운터(180)에 입력할 수 있다. 가령, 동작 선택신호 발생부(200)는 퓨즈 옵션이 끊어진 상태면 0인 선택신호(SEL)가 출력되고, 퓨즈 옵션이 연결된 상태면 1인 선택신호(SEL)가 출력되도록 할 수 있다.
다른 실시예로서, 동작 선택신호 발생부(200)는 캠 셀(CAM cell)을 이용하여 구현할 수도 있다. 예를 들어, 캠 셀의 데이터가 1인 경우 선택신호(SEL)가 1이 되어 멀티 레벨 셀로 동작하며, 캠 셀의 데이터가 0인 경우 선택신호(SEL)가 0이 되어 싱글 레벨 셀로 동작할 수 있다.
제어부(160)는 불휘발성 메모리 장치의 전반적인 제어를 하며, IO 버퍼부(170)를 통해 송수신되는 신호에 따라 프로그램 명령, 소거 명령 또는 독출 명령 등을 발생시킨다. 본 발명에서 제어부(160)는 선택신호(SEL)에 따라 싱글 레벨 셀로 구동되도록 전압발생부(150) 및 페이지 버퍼부(140)를 제어하거나, 멀티 레벨 셀로 구동되도록 전압발생부(150) 및 페이지 버퍼부(140)를 제어할 수 있다.
전압 발생부(150)는 제어부(160)의 프로그램 명령, 소거 명령 또는 독출 명령에 응답하여 바이어스 전압들을 발생시키고, 이를 페이지 버퍼부(140), X-디코더(120) 등에 공급한다. 본 발명에서 전압 발생부(150)는 제어부(160)의 제어에 따라 싱글 레벨 셀로 구동되도록 하거나 멀티 레벨 셀로 구동되도록 바이어스 전압을 발생시켜 페이지 버퍼부(140), X-디코더(120) 등에 공급할 수 있다.
X-디코더(120)는 로우(Row) 어드레스 신호에 응답하여, 전압 발생부(150)로부터 공급받은 바이어스 전압들을 메모리 셀 어레이(110)의 블록들 중 하나에 공급한다.
Y-디코더(130)는 컬럼(Column) 어드레스 신호에 응답하여, 페이지 버퍼부(140)에 데이터 신호를 공급한다.
페이지 버퍼부(140)는 IO 버퍼부(170) 및 Y-디코더(130)를 통하여 수신되는 데이터 신호를 저장하여 메모리 셀 어레이(110)의 블록들에 의해 공유되는 비트 라인들에 출력하는 복수의 페이지 버퍼들을 포함한다. 또한 각 페이지 버퍼들은 독출 동작에 따라 메모리 셀 어레이(110)로부터 독출한 데이터를 저장하였다가 Y-디코더(130), IO 버퍼부(170)를 통해 외부로 출력시킨다. 본 발명에서 페이지 버퍼부(140)는 제어부(160)의 제어에 따라 싱글 레벨 셀 또는 멀티 레벨 셀의 동작방식에 맞게 동작될 수 있다.
카운터(180)는 IO 버퍼부(170)를 통하여 수신된 어드레스 신호를 이용하여 로우(Row) 어드레스 신호 및 칼럼(Column) 어드레스 신호를 비롯한 다양한 신호를 발생시킨다.
본 발명에서 카운터(180)는 메모리 셀 어레이(110)를 포함하는 불휘발성 메모리 장치의 동작에 필요한 내부 어드레스 신호를 생성하는 역할을 한다. 특히, 본 발명에서 카운터(180)는 싱글 레벨 셀 및 멀티 레벨 셀의 구동에 필요한 어드레스 신호를 모두 생성할 수 있다. 즉, 카운터(180)에는 싱글 레벨 셀로 동작하는지 멀 티 레벨 셀로 동작하는지를 나타내는 선택신호(SEL)가 입력되며, 이 선택신호(SEL)에 따라 카운터(180)는 싱글 레벨 셀 동작에 필요한 내부 어드레스 신호를 생성하거나, 멀티 레벨 셀 동작에 필요한 내부 어드레스 신호를 생성한다.
이러한 카운터(180)의 내부구조에 대한 상세한 설명을 도면을 참조하여 설명하기로 한다.
도 3은 싱글 레벨 셀의 어드레스 맵을 도시한 표이고, 도 4는 멀티 레벨 셀의 어드레스 맵을 도시한 표이다. 도 3 및 도 4에 도시된 표는 외부에서 입력되는 어드레스를 표시한 것이다.
도 3의 싱글 레벨 셀 어드레스 맵을 참조하면, 불휘발성 메모리 장치는 총 8개의 IO(input/output) 단자(IO0~IO7)를 포함하는 것으로, 한 사이클당 8비트의 어드레스 신호를 입력받는다.
일반적으로 낸드(NAND)형 불휘발성 메모리 장치는 페이지 단위로 프로그램 동작 및 독출 동작이 수행된다. 그러나 페이지 버퍼(140)에 저장되어 있는 데이터를 IO 단자로 출력하거나 IO 단자에서 페이지 버퍼(140)로 데이터를 입력할 경우에는 반드시 페이지 단위로 동작할 필요가 없다. 랜덤 데이터 입력(random data input) 또는 랜덤 데이터 출력(random data output) 명령을 사용하면 사용자가 원하는 임의의 어드레스부터 데이터를 독출하거나 프로그램할 수 있다. 이때 페이지 버퍼(140)와 IO 단자 사이의 데이터 전송을 위해서는 컬럼 어드레스가 필요하다.
도 3을 참조하면, 13 비트의 컬럼 어드레스가 8 비트의 IO 단자를 통해서 2 사이클 동안 입력된다. 즉, 첫번째 사이클과 두번째 사이클 동안 컬럼 어드레스가 입력된다. 이 경우 두 번째 사이클의 제6 내지 제8 IO 단자들(IO5~IO7) 은 로우(Low) 레벨로 고정되며, 돈 케어(don't care) 상태이다.
그리고, 세번째 사이클부터 다섯번째 사이클까지는 로우(Row) 어드레스가 입출력된다. 이때, A13~A18은 페이지 어드레스이며, 특히 A13은 이븐/오드 페이지를 선택하는 어드레스이다. A19는 플레인 선택 어드레스이고, A20~A30은 블록 어드레스이다. 마찬가지로, 이 경우도 다섯번째 사이클의 제3 내지 제8 IO단자들(IO2~IO8)은 로우 레벨로 고정되며 돈 케어 상태이다.
도 4는 멀티 레벨 셀의 어드레스 맵이며, 도 3의 싱글 레벨 셀의 어드레스 맵과 비교하면, 멀티 레벨 셀의 어드레스 맵에서 페이지 어드레스의 비트수가 싱글 레벨 셀의 경우보다 1비트 더 많다. 즉, 도 4에서 A13~A19가 페이지 어드레스, A20은 플레인 선택 어드레스이고, A21~A31은 블록 어드레스이다.
불휘발성 메모리 장치에서 싱글 레벨 셀의 프로그램 동작과 멀티 레벨 셀의 프로그램 동작은 다르게 진행된다. 도 5는 본 발명의 일 실시예에 따른 싱글 레벨 셀의 프로그램 순서를 나타낸 표이고, 도 6은 본 발명의 일 실시예에 따른 멀티 레벨 셀의 프로그램 순서를 나타낸 표이다.
도 5를 참조하면, 싱글 레벨 셀의 프로그램 동작순서는 워드라인에 따라 순차적으로 증가하게 된다. 그러나, 도 6을 참조하면 멀티 레벨 셀의 프로그램 동작순서는 워드라인에 따라 순차적으로 진행되지 않고, 디스터브(disturb) 문제를 줄이기 위하여 특정한 시퀀스에 따라 진행된다.
도 2는 본 발명의 일 실시예에 따른 카운터의 내부 구성을 도시한 블록도이다. 카운터(180)는 디바이스 선택 어드레스 생성부(182), 페이지 어드레스 생성부(184), 블록 어드레스 생성부(186), 워드라인 선택 어드레스 생성부(188)를 포함한다.
디바이스 선택 어드레스 생성부(182)는 선택신호(SEL)에 따라 싱글 레벨 셀로 동작하는 경우에 사용되는 어드레스 주소와 멀티 레벨 셀로 동작하는 경우에 사용되는 어드레스 주소를 달리하여 디바이스 선택 어드레스를 생성하는 역할을 한다. 예를 들어, 도 3의 표에서 싱글 레벨 셀로 동작하는 경우 5번째 사이클의 <3:2>에 해당하는 최상위 2비트의 어드레스인 A31, A32를 디바이스 선택 어드레스 주소로 사용할 수 있다. 또는, 도 4의 표에서 멀티 레벨 셀로 동작하는 경우 5번째 사이클의 <4:3>에 해당하는 최상위 2비트의 어드레스인 A32, A33을 디바이스 선택 어드레스 주소로 사용할 수 있다. 여기서 디바이스 선택 어드레스란 DDP(Double Die Package), QDP(Quad Die Package)와 같은 다수의 칩이 적층되어 있는 구조에서 각각의 다이를 선택하기 위한 어드레스를 의미한다.
페이지 어드레스 생성부(184)는 페이지 어드레스를 생성하는 역할을 한다. 본 발명에서 페이지 어드레스 생성부(184)는 싱글 레벨 셀로 동작하는 것을 나타내는 선택신호(SEL)가 입력된 경우, 마지막 페이지 어드레스 주소 다음에 오는, 멀티 레벨 셀로 동작하는데 필요한 페이지 어드레스 주소를 돈 케어(Don't care) 상태로 처리할 수 있다.
예를 들어, 도 3 및 도 4의 표에서 싱글 레벨 셀의 페이지 어드레스 주소는 A<13-18>이고, 멀티 레벨 셀의 페이지 어드레스 주소는 A<13-19>이다. 여기서, 싱글 레벨 셀로 동작하는 것을 나타내는 선택신호(SEL)가 입력되면, 페이지 어드레스 생성부(184)는 멀티 레벨 셀의 페이지 어드레스로 사용되는 19번지를 돈 케어 상태로 처리한다는 것이다. 이렇게 함으로써, 싱글 레벨 셀로 동작되는 경우와 멀티 레벨 셀로 동작되는 경우에 사용되는 어드레스가 동일하게 설정될 수 있는 장점이 있다.
이때, 페이지 어드레스 생성부(184)는 선택신호(SEL)가 싱글 레벨 셀로 동작하는 것을 나타내는 신호인 경우, 마지막 페이지 어드레스 주소 A[14-19]는 011111이 된다. 마지막 페이지가 선택된 후 다음 블록의 첫번째 페이지를 선택하기 위하여 페이지 어드레스 주소가 바뀌면서 발생되는 캐리(carry)를 A19가 아닌 A20으로 전달한다.
블록 어드레스 생성부(186)는 외부에서 입력되는 블럭 어드레스를 이용하여 특정 블록을 선택하기 위한 블록 어드레스를 생성하며, 선택신호(SEL)에 따라 싱글 레벨 셀로 동작하는데 필요한 블록 어드레스를 생성하거나 멀티 레벨 셀로 동작하는데 필요한 블록 어드레스를 생성하는 역할을 한다. 이렇게 블록 어드레스 생성부(186)에서 생성된 블록 어드레스는 X-디코더(120)에 전달된다.
워드라인 선택 어드레스 생성부(188)는 페이지 어드레스 생성부(184)에서 생성된 페이지 어드레스를 이용하여 워드라인을 선택할 수 있는 워드라인 선택 어드레스를 생성한다. 본 발명에서 워드라인 선택 어드레스 생성부(188)는 입력되는 선 택 신호(SEL)에 따라, 싱글 레벨 셀로 동작하는데 필요한 워드라인 선택 어드레스를 생성하거나 멀티 레벨 셀로 동작하는데 필요한 워드라인 선택 어드레스를 생성한다.
도 5 및 도 6을 참조하면, 싱글 레벨 셀의 프로그램 동작과 멀티 레벨 셀의 프로그램 동작이 다르기 때문에, 워드라인 선택 어드레스 생성부(188)는 각각의 경우에 따라 적합한 워드라인 선택 어드레스를 생성해야 한다. 본 발명에서 워드라인 선택 어드레스 생성부(188)는 싱글 레벨 셀로 동작하는지 멀티 레벨 셀로 동작하는지를 나타내는 선택신호(SEL)에 따라 워드라인 선택 어드레스를 생성하게 된다.
예를 들어, 싱글 레벨 셀로 동작하도록 하기 위해서 워드라인 선택 어드레스 생성부(188)는 순차적으로 증가하는 페이지 어드레스와 워드라인이 대응되도록 워드라인 어드레스를 생성한다. 그리고, 멀티 레벨 셀로 동작하도록 하기 위해서 워드라인 선택 어드레스 생성부(188)는 프로그램 시퀀스에 맞게 페이지 어드레스와 워드라인이 대응되도록 워드라인 어드레스를 생성한다. 다시 말해서, 멀티 레벨 셀의 경우, 하나의 워드라인에 두 개의 페이지가 존재하므로 워드라인 번호(또는 주소)와 페이지 번호(또는 주소)가 일치하지 않는다. 따라서, 워드라인 생성부(188)는 페이지와 워드라인이 대응되도록 워드라인 어드레스를 생성하는 것이다.
본 발명에서는 겸용 동작 및 호환성을 좋게 하기 위하여 싱글 레벨 셀로 동작하는 경우에도 도 3의 어드레스 맵이 아니라 도 4의 어드레스 맵을 적용하는 것이 바람직하다. 즉, 싱글 레벨 셀로 동작하는 경우 페이지 어드레스 생성부는 도 4의 표에서 A13~A18의 페이지 어드레스를 사용하며 A19는 돈 케어 상태로 처리한다. 이때, A20은 플레인 어드레스, A21~A31은 블록 어드레스로서 멀티 레벨 셀로 동작하는 경우와 동일하다. 전술한 바와 같이, 마지막 페이지가 선택된 후 다음 블록의 첫번째 페이지를 선택하기 위하여 페이지 어드레스 주소가 바뀌면서 발생되는 캐리(carry)를 A19가 아닌 A20으로 전달하는 것이 바람직하다.
이상 본 발명을 몇 가지 바람직한 실시예를 사용하여 설명하였으나, 이들 실시예는 예시적인 것이며 한정적인 것이 아니다. 본 발명이 속하는 기술분야에서 통상의 지식을 지닌 자라면 본 발명의 사상과 첨부된 특허청구범위에 제시된 권리범위에서 벗어나지 않으면서 다양한 변화와 수정을 가할 수 있음을 이해할 것이다.
도 1은 본 발명의 일 실시예에 따른 불휘발성 메모리 장치의 전체 구성을 도시한 도면이다.
도 2는 본 발명의 일 실시예에 따른 카운터의 내부 구성을 도시한 블록도이다.
도 3은 싱글 레벨 셀의 어드레스 맵을 도시한 표이다.
도 4는 멀티 레벨 셀의 어드레스 맵을 도시한 표이다.
도 5는 본 발명의 일 실시예에 따른 싱글 레벨 셀의 프로그램 순서를 나타낸 표이다.
도 6은 본 발명의 일 실시예에 따른 멀티 레벨 셀의 프로그램 순서를 나타낸 표이다.
*도면의 주요 부분에 대한 부호의 설명*
110 메모리 셀 어레이 120 X-디코더
130 Y-디코더 140 페이지 버퍼
150 전압 발생부 160 제어부
170 IO 버퍼부 180 카운터
200 동작 선택신호 발생부 182 디바이스 선택 어드레스 생성부
184 페이지 어드레스 생성부 186 블록 어드레스 생성부
188 워드라인 선택 어드레스 생성부

Claims (7)

  1. 싱글 레벨 셀로 동작하는지 멀티 레벨 셀로 동작하는지를 나타내는 신호인 선택신호를 출력하는 동작 선택신호 발생부; 및
    상기 선택신호에 따라 싱글 레벨 셀 또는 멀티 레벨 셀로 동작하는데 필요한 내부 어드레스 신호를 생성하는 카운터
    를 포함하는 불휘발성 메모리 장치.
  2. 제1항에 있어서,
    상기 카운터는 상기 선택 신호에 따라 싱글 레벨 셀로 동작하는데 필요한 페이지 어드레스를 생성하거나, 멀티 레벨 셀로 동작하는데 필요한 페이지 어드레스를 생성하는 페이지 어드레스 생성부를 포함하는 불휘발성 메모리 장치.
  3. 제2항에 있어서,
    상기 카운터는 상기 선택 신호에 따라 싱글 레벨 셀로 동작하는데 필요한 블록 어드레스를 생성하거나, 멀티 레벨 셀로 동작하는데 필요한 블록 어드레스를 생성하는 블록 어드레스 생성부를 포함하는 불휘발성 메모리 장치.
  4. 제3항에 있어서,
    상기 선택신호가 싱글 레벨 셀로 동작하는 것을 나타내는 신호인 경우, 상기 페이지 어드레스 생성부는 마지막 페이지 어드레스 주소 다음에 오는, 멀티 레벨 셀로 동작하는데 필요한 페이지 어드레스 주소를 돈 케어(Don't care) 상태로 처리하는 불휘발성 메모리 장치.
  5. 제4항에 있어서,
    상기 선택신호가 싱글 레벨 셀로 동작하는 것을 나타내는 신호인 경우, 상기 페이지 어드레스 생성부는 마지막 페이지 어드레스 주소 다음에 발생하는 캐리(carry)를 상기 블록 어드레스 생성부에 전달하는 불휘발성 메모리 장치.
  6. 제1항에 있어서,
    상기 카운터는,
    상기 선택 신호에 따라, 싱글 레벨 셀로 동작하는데 필요한 워드라인 선택 어드레스를 생성하거나 멀티 레벨 셀로 동작하는데 필요한 워드라인 선택 어드레스를 생성하는 워드라인 선택 어드레스 생성부를 포함하는 불휘발성 메모리 장치.
  7. 제1항에 있어서,
    상기 카운터는,
    상기 선택신호에 따라 싱글 레벨 셀로 동작하는데 사용되는 어드레스 주소와 멀티 레벨 셀로 동작하는데 사용되는 어드레스 주소를 달리하여 디바이스 선택 어드레스를 생성하는 디바이스 선택 어드레스 생성부를 포함하는 불휘발성 메모리 장 치.
KR1020090052253A 2009-06-12 2009-06-12 불휘발성 메모리 장치 KR20100133611A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090052253A KR20100133611A (ko) 2009-06-12 2009-06-12 불휘발성 메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090052253A KR20100133611A (ko) 2009-06-12 2009-06-12 불휘발성 메모리 장치

Publications (1)

Publication Number Publication Date
KR20100133611A true KR20100133611A (ko) 2010-12-22

Family

ID=43508838

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090052253A KR20100133611A (ko) 2009-06-12 2009-06-12 불휘발성 메모리 장치

Country Status (1)

Country Link
KR (1) KR20100133611A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9099193B2 (en) 2012-12-18 2015-08-04 SK Hynix Inc. Data storage device and operating method thereof
KR20190035237A (ko) * 2017-09-26 2019-04-03 삼성전자주식회사 반도체 메모리 장치, 반도체 메모리 장치의 동작 방법 및 메모리 시스템

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9099193B2 (en) 2012-12-18 2015-08-04 SK Hynix Inc. Data storage device and operating method thereof
KR20190035237A (ko) * 2017-09-26 2019-04-03 삼성전자주식회사 반도체 메모리 장치, 반도체 메모리 장치의 동작 방법 및 메모리 시스템
TWI775912B (zh) * 2017-09-26 2022-09-01 南韓商三星電子股份有限公司 半導體記憶體裝置及操作半導體記憶體裝置的方法

Similar Documents

Publication Publication Date Title
US11698725B2 (en) Apparatuses and methods for concurrently accessing multiple memory planes of a memory during a memory access operation
US11955204B2 (en) Apparatuses and methods for concurrently accessing different memory planes of a memory
US7827347B2 (en) Memory system, multi-bit flash memory device, and associated methods
CN107871521B (zh) 半导体存储装置、快闪存储器及其连续读出方法
US20180088867A1 (en) Semiconductor memory device and continuous reading method for the same
JP5378574B1 (ja) 半導体記憶装置
KR102518884B1 (ko) 메모리 시스템 및 그것의 동작 방법
US20060203548A1 (en) Multi-plane type flash memory and methods of controlling program and read operations thereof
KR102449422B1 (ko) 메모리 디바이스 및 이를 프로그램하기 위한 방법
US8477547B2 (en) Semiconductor memory device and method of operating the same
CN101241758B (zh) 使用搅乱地址数据的存储系统和方法
CN111984186A (zh) 装置及其操作方法
US8279670B2 (en) Non-volatile semiconductor storage device
US7684239B2 (en) Flash memory device for over-sampling read and interfacing method thereof
US8270219B2 (en) Method of operating nonvolatile memory device capable of reading two planes
US11550717B2 (en) Apparatuses and methods for concurrently accessing different memory planes of a memory
CN112151096B (zh) 存储器装置及其操作方法
US20090292860A1 (en) Method of programming non-volatile memory device
KR20100133611A (ko) 불휘발성 메모리 장치
US9318198B2 (en) Memory system and method of operating the same
US20210294529A1 (en) Storage device and method
US8897048B2 (en) Semiconductor memory device and programming method thereof
US20220027091A1 (en) Memory device and method of operating the memory device
US20240185929A1 (en) Memory device performing read operation and method of operating the same
US20240194233A1 (en) Memory device including memory package and memory system including the memory device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination