CN112151096B - 存储器装置及其操作方法 - Google Patents

存储器装置及其操作方法 Download PDF

Info

Publication number
CN112151096B
CN112151096B CN201911407044.5A CN201911407044A CN112151096B CN 112151096 B CN112151096 B CN 112151096B CN 201911407044 A CN201911407044 A CN 201911407044A CN 112151096 B CN112151096 B CN 112151096B
Authority
CN
China
Prior art keywords
voltage
select
selection
memory
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911407044.5A
Other languages
English (en)
Other versions
CN112151096A (zh
Inventor
黄盛炫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN112151096A publication Critical patent/CN112151096A/zh
Application granted granted Critical
Publication of CN112151096B publication Critical patent/CN112151096B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

存储器装置及其操作方法。本文可提供一种具有改进的过冲管理性能的存储器装置以及操作该存储器装置的方法。该方法可包括以下步骤：将选择电压施加到共同联接到多个单元串中的各个选择晶体管的选择线；以及将编程电压施加到共同联接到所述多个单元串中的多个存储器单元当中的所选存储器单元的所选字线。施加选择电压的步骤可包括在第一时间段期间将第一选择电压施加到选择线。施加编程电压的步骤可包括向选择线施加电压电平高于第一选择电压的电压电平的第二选择电压。

Description

存储器装置及其操作方法
技术领域
本公开的各种实施方式总体上涉及电子装置，更具体地，涉及一种存储器装置以及操作该存储器装置的方法。
背景技术
通常，存储装置在主机装置(例如，计算机或智能电话)的控制下存储数据。存储装置可包括被配置为存储数据的存储器装置以及被配置为控制存储器装置的存储控制器。通常，存在两种类型的存储器装置：易失性存储器装置和非易失性存储器装置。
易失性存储器装置只有在被供电时才存储数据；当电源被关闭时其中存储的数据丢失。易失性存储器装置的示例包括静态随机存取存储器(SRAM)和动态随机存取存储器(DRAM)。
在非易失性存储器装置中，即使当电源被关闭时也维持其中存储的数据。非易失性存储器装置的示例包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)和闪存。
发明内容
本公开的各种实施方式涉及一种具有改进的过冲(overshoot)管理性能的存储器装置以及操作该存储器装置的方法。
本公开的实施方式可提供一种操作包括多个单元串的存储器装置的方法，各个单元串包括选择晶体管和多个存储器单元，该方法包括以下步骤：将选择电压施加到共同联接到所述多个单元串中的各个选择晶体管的选择线；以及将编程电压施加到共同联接到所述多个单元串中的所述多个存储器单元当中的所选存储器单元的所选字线。施加选择电压的步骤可包括在第一时间段期间将第一选择电压施加到选择线。施加编程电压的步骤可包括向选择线施加电压电平高于第一选择电压的电压电平的第二选择电压。
在实施方式中，施加选择电压的步骤还可包括：在第一时间段之后的第二时间段期间将通过电压施加到联接到所述多个存储器单元当中的未选存储器单元的未选字线；以及在第二时间段期间向选择线施加电压电平高于第一选择电压的电压电平的第三选择电压。
本公开的实施方式可提供一种操作包括多个单元串的存储器装置的方法，各个单元串包括选择晶体管和多个存储器单元，该方法包括以下步骤：在第一时间段期间将第一选择电压施加到联接到选择晶体管的选择线；以及在第二时间段期间在将编程电压施加到共同联接到所述多个单元串中的所述多个存储器单元当中的所选存储器单元的所选字线时将第二选择电压施加到选择线。
在实施方式中，第一选择电压的电平可根据所述多个单元串当中不包括所选存储器单元的未选单元串的数量来确定。
在实施方式中，第一选择电压的电平可根据所选字线和选择线之间的距离来确定。
本公开的实施方式可提供一种存储器装置，该存储器装置包括：多个单元串，各个单元串包括选择晶体管和彼此串联联接的多个存储器单元；外围电路，其被配置为执行将数据存储在单元串中的所述多个存储器单元当中的所选存储器单元中的编程操作；以及控制逻辑，其被配置为控制外围电路将选择电压施加到共同联接到单元串中的多个选择晶体管的选择线，并将编程电压施加到联接到所选存储器单元的所选字线。控制逻辑可包括编程操作控制器，该编程操作控制器被配置为控制外围电路在第一时间段期间将第一选择电压施加到选择线，并在第二时间段期间在将编程电压施加到所选字线时将电压电平高于第一选择电压的电压电平的第二选择电压施加到选择线。
本公开的实施方式可提供一种存储器装置，该存储器装置包括：多个单元串，各个单元串包括选择晶体管和串联联接的多个存储器单元；外围电路，其被配置为执行将数据存储在单元串中所包括的多个存储器单元当中的所选存储器单元中的编程操作；以及控制逻辑，其被配置为控制外围电路在第一时间段期间将第一选择电压施加到联接到选择晶体管的选择线，并在第二时间段期间在将编程电压施加到联接到所选存储器单元的所选字线时将第二选择电压施加到选择线，其中，控制逻辑基于单元串当中的未选单元串的数量或所选字线和选择线之间的线距离来确定第一选择电压的电压电平。
附图说明
图1是示出根据本公开的实施方式的存储装置的框图。
图2是示出图1的存储器装置的配置的框图。
图3是示出图2的存储器单元阵列的实施方式的图。
图4是示出根据本公开的实施方式的图3的存储块中的代表性存储块的电路图。
图5是示出根据本公开的实施方式的图3的存储块中的代表性存储块的电路图。
图6是用于描述编程循环的图。
图7是用于描述预充电时段和编程电压施加时段的时序图。
图8是示出根据本公开的实施方式的选择电压施加方法的时序图。
图9是示出根据本公开的实施方式的选择电压施加方法的时序图。
图10是示出使用虚设字线的过冲管理方法的时序图。
图11是示出根据本公开的实施方式的编程操作控制器的框图。
图12是示出根据本公开的实施方式的选择电压管理器的框图。
图13是示出根据本公开的实施方式的选择电压管理器的框图。
图14是示出基于未选单元串的数量来确定初始选择电压的方法的各方面的表。
图15是示出基于线距离来确定初始选择电压的方法的各方面的表。
图16是示出基于未选单元串的数量来施加选择电压的方法的流程图。
图17是示出基于线距离来施加选择电压的方法的流程图。
图18是示出基于未选单元串的数量来施加选择电压的方法的流程图。
图19是示出基于线距离来施加选择电压的方法的流程图。
图20是示出图1的存储控制器的实施方式的框图。
图21是示出根据本公开的实施方式应用存储装置的存储卡系统的框图。
图22是示出根据本公开的实施方式应用存储装置的固态驱动器(SSD)系统的框图。
图23是示出根据本公开的实施方式应用存储装置的用户系统的框图。
具体实施方式
具体结构和功能描述涉及本公开的各种实施方式。然而，本发明不限于所公开的实施方式，也不限于任何特定细节。
相反，本发明可按照许多不同的形式实现，因此涵盖落入本发明的精神和范围内的所有修改、等同物和替代物。另外，贯穿本说明书，对“实施方式”等的引用未必仅指一个实施方式，对任何这种短语的不同引用未必指相同的实施方式。
将理解，尽管本文中可使用术语“第一”、“第二”等来标识各种元件，但这些元件不应受这些术语限制。这些术语仅用于区分一个元件与另一元件。一个情况下的第一元件在另一情况下可被称为第二元件，而不暗示元件本身的任何实质改变。
将理解，当元件被称为“联接”或“连接”到另一元件时，其可直接联接或连接到另一元件，或者它们之间可存在一个或更多个中间元件。相反，应该理解，当元件被称为“直接联接”或“直接连接”到另一元件时，不存在中间元件。描述元件之间的关系的其它表达，例如“在...之间”、“直接在...之间”、“与...相邻”或“与...直接相邻”应该以相同的方式解释。
本文所使用的术语仅是为了描述特定实施方式，而非旨在限制。在本公开中，除非上下文另外清楚地指示，否则单数形式也旨在包括复数形式。将进一步理解，当在本说明书中使用时，术语“包括”、“包含”、“具有”等指定所述特征、整数、步骤、操作、元件、组件和/或其组合的存在，但不排除一个或更多个其它特征、整数、步骤、操作、元件、组件和/或其组合的存在或添加。
除非另外定义，否则本文所使用的所有术语(包括技术术语和科学术语)具有本公开所属领域的普通技术人员通常理解的相同含义。还将理解，本文所使用的术语应该被解释为具有与其在本说明书和相关领域的上下文中的含义一致的含义，并且除非本文中明确地如此定义，否则将不在理想化或过于正式的意义上解释。
本领域技术人员所熟知的功能和结构的详细描述被省略以避免模糊本发明的主题。这旨在使本发明的主题清楚。
下面参照附图更充分地描述本公开的各种实施方式，附图中示出本公开的优选实施方式，以使得本领域技术人员可实践本发明。
图1是示出根据本公开的实施方式的存储装置50的框图。
参照图1，存储装置50可包括存储器装置100以及被配置为控制存储器装置100的操作的存储控制器200。
存储装置50可被配置为在主机300(例如，蜂窝电话、智能电话、MP3播放器、膝上型计算机、台式计算机、游戏机、TV、平板PC或车载信息娱乐系统)的控制下存储数据。
存储装置50可根据作为用于与主机300通信的方案的主机接口被配置为各种类型的存储装置中的任一种。例如，数据存储装置50可被配置为SSD、MMC、eMMC、RS-MMC或micro-MMC型多媒体卡、SD、mini-SD、micro-SD型安全数字卡、通用串行总线(USB)存储装置、通用闪存(UFS)装置、个人计算机存储卡国际协会(PCMCIA)卡型存储装置、外围组件互连(PCI)卡型存储装置、高速PCI(PCI-E)型存储装置、紧凑闪存(CF)卡、智能媒体卡和/或记忆棒。
存储装置50可按照各种封装类型中的任一种形式制造。例如，存储装置50可被制造成堆叠式封装(POP)型、系统封装(SIP)型、系统芯片(SOC)型、多芯片封装(MCP)型、板上芯片(COB)型、晶圆级制造封装(WFP)型和/或晶圆级层叠封装(WSP)型。
存储器装置100中可存储数据。存储器装置100可在存储控制器200的控制下操作。存储器装置100可包括存储器单元阵列，存储器单元阵列包括被配置为存储数据的多个存储器单元。
存储器单元可包括能够存储单个数据位的单级单元(SLC)、能够存储两个数据位的多级单元(MLC)、能够存储三个数据位的三级单元(TLC)或能够存储四个数据位的四级单元(QLC)。
存储器单元阵列可包括多个存储块。各个存储块可包括多个存储器单元。各个存储块可包括多个页。在实施方式中，各个页可以是在存储器装置100中存储数据或从存储器装置100读取所存储的数据的单位。各个存储块可以是擦除数据的单位。
在实施方式中，存储器装置100可以是双倍数据速率同步动态随机存取存储器(DDR SDRAM)、低功率双倍数据速率4(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SDRAM、低功率DDR(LPDDR)、rambus动态随机存取存储器(RDRAM)、NAND闪存、垂直NAND闪存、NOR闪存装置、电阻随机存取存储器(RRAM)、相变存储器(PRAM)、磁阻随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)或自旋转移矩随机存取存储器(STT-RAM)。在本说明书中，在存储器装置100是NAND闪存的上下文中描述本发明的特征和方面。然而，可使用其它类型的存储器装置。
存储器装置100可从存储控制器200接收命令和地址并访问存储器单元阵列的通过该地址选择的区域。换言之，存储器装置100可对通过地址选择的区域执行与命令对应的操作。例如，存储器装置100可执行写(编程)操作、读操作和擦除操作。在编程操作期间，存储器装置100可将数据编程到通过地址选择的区域。在读操作期间，存储器装置100可从通过地址选择的区域读取数据。在擦除操作期间，存储器装置100可从通过地址选择的区域擦除数据。
在实施方式中，存储器装置100可包括选择电压管理器150。
选择电压管理器150可在编程操作期间管理关于要施加到选择线的选择电压的信息。关于选择电压的信息可包括关于选择电压的电压电平和要施加选择电压的时间(电压施加定时)的信息。
选择电压的电压电平可基于未选单元串的数量来确定。例如，如果未选单元串的数量大于基准数量，则电压电平低于作为目标电压电平的第二选择电压的电压电平的第一选择电压可被施加到选择线。在实施方式中，如果未选单元串的数量等于或小于基准数量，则电压电平高于第一选择电压且小于第二选择电压的第三选择电压可被施加到选择线。
选择电压的电压电平可基于选择线与所选字线之间的线距离来确定。在实施方式中，如果所选字线与选择线之间的距离小于基准距离，则电压电平低于作为目标电压电平的第二选择电压的电压电平的第一选择电压可被施加到选择线。另选地，如果所选字线与选择线之间的距离大于或等于基准距离，则电压电平高于第一选择电压且小于第二选择电压的第三选择电压可被施加到选择线。在各种实施方式中，第一选择电压或第三选择电压可被施加到选择线，并且分阶段增加到第二选择电压的电压可被施加到选择线。
施加选择电压的定时可基于未选单元串的沟道升压的时间点来确定。例如，基于施加通过电压的时间点或施加编程电压的时间点，分阶段增加的电压可被施加到选择线。
在存储器装置100中，管理选择电压的电压电平和施加定时，以减小或最小化在要施加到选择线的选择电压达到目标电压电平时可能发生的过冲，并且减小或最小化作为选择电压达到目标电压电平所花费的时间的上升时间。
存储控制器200可控制存储装置50的总体操作。
当电源被施加到存储装置50时，存储控制器200可执行固件。在存储器装置100是闪存装置的情况下，存储控制器200可执行诸如闪存转换层(FTL)的固件以用于控制主机300与存储器装置100之间的通信。
在实施方式中，存储控制器200可从主机300接收数据和逻辑块地址(LBA)，并将LBA转换为指示要存储数据的存储器单元的地址的物理块地址(PBA)，所述存储器单元被包括在存储器装置100中。
存储控制器200可响应于来自主机300的请求来控制存储器装置100执行编程操作、读操作或擦除操作。在编程操作期间，存储控制器200可向存储器装置100提供编程命令、PBA和数据。在读操作期间，存储控制器200可向存储器装置100提供读命令和PBA。在擦除操作期间，存储控制器200可向存储器装置100提供擦除命令和PBA。
在实施方式中，存储控制器200可在没有来自主机300的请求的情况下自主地生成编程命令、地址和数据，并且将它们发送到存储器装置100。例如，存储控制器200可将命令、地址和数据提供给存储器装置100以执行诸如用于耗损平衡的编程操作和用于垃圾收集的编程操作的后台操作。
主机300可使用诸如通用串行总线(USB)、串行AT附件(SATA)、串行附接SCSI(SAS)、高速芯片间(HSIC)、小型计算机系统接口(SCSI)、外围组件互连(PCI)、高速PCI(PCIe)、高速非易失性存储器(NVMe)、通用闪存(UFS)、安全数字(SD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、双列直插存储器模块(DIMM)、注册DIMM(RDIMM)和/或负载减少DIMM(LRDIMM)通信方法的各种通信方法中的至少一种来与存储装置50通信。
图2是示出图1的存储器装置100的配置的框图。
参照图2，存储器装置100可包括存储器单元阵列110、外围电路120和控制逻辑130。
存储器单元阵列110可包括多个存储块BLK1至BLKz。多个存储块BLK1至BLKz通过行线RL联接到地址解码器121。存储块BLK1至BLKz可通过位线BL1至BLn联接到读/写电路123。存储块BLK1至BLKz中的每一个可包括多个存储器单元。在实施方式中，多个存储器单元可以是非易失性存储器单元。联接到相同字线的存储器单元被定义为一个页。换言之，存储器单元阵列110可由多个物理页形成。在实施方式中，包括在存储器单元阵列110中的存储块BLK1至BLKz中的每一个可包括多个虚设单元。一个或更多个虚设单元可串联联接在漏极选择晶体管与存储器单元之间以及源极选择晶体管与存储器单元之间。
存储器装置100的各个存储器单元可由能够存储单个数据位的单级单元(SLC)、能够存储两个数据位的多级单元(MLC)、能够存储三个数据位的三级单元(TLC)或能够存储四个数据位的四级单元(QLC)形成。
外围电路120可包括地址解码器121、电压发生器122、读/写电路123、数据输入/输出电路124和感测电路125。
外围电路120可驱动存储器单元阵列110。例如，外围电路120可驱动存储器单元阵列110以执行编程操作、读操作或擦除操作。
地址解码器121通过行线RL联接到存储器单元阵列110。行线RL可包括漏极选择线、字线、源极选择线和公共源极线。在实施方式中，字线可包括正常字线和虚设字线。在实施方式中，行线RL还可包括管选择线。
在实施方式中，行线RL可以是包括在局部线组中的局部线。各条局部线组可对应于一个存储块。局部线组可包括漏极选择线、局部字线和源极选择线。
地址解码器121可在控制逻辑130的控制下操作。地址解码器121可从控制逻辑130接收行地址RADD。
地址解码器121可将所接收的行地址RADD当中的块地址解码。地址解码器121可根据块地址来选择存储块BLK1至BLKz中的至少一个。地址解码器121可通过根据行地址RADD将从电压发生器122供应的电压施加到至少一条字线WL来选择所选存储块的至少一条字线WL。
在编程操作期间，地址解码器121可将编程电压施加到所选字线并将电平低于编程电压的通过电压施加到未选字线。在编程验证操作期间，地址解码器121可将验证电压施加到所选字线并将电平高于验证电压的验证通过电压施加到未选字线。
在读操作期间，地址解码器121可将读电压施加到所选字线并将电平高于读电压的读通过电压施加到未选字线。
在实施方式中，可基于存储块来执行存储器装置100的擦除操作。在擦除操作期间，要输入到存储器装置100的地址ADDR包括块地址。地址解码器121可将块地址解码并选择与所解码的块地址对应的存储块。在擦除操作期间，地址解码器121可将地电压施加到联接到所选存储块的字线。
电压发生器122可使用供应给存储器装置100的外部电源电压来生成多个操作电压Vop。电压发生器122可在控制逻辑130的控制下操作。
在实施方式中，电压发生器122可通过调节外部电源电压来生成内部电源电压。从电压发生器122生成的内部电源电压可用作存储器装置100的操作电压。
在实施方式中，电压发生器122可使用外部电源电压或内部电源电压来生成多个操作电压Vop。电压发生器122可为存储器装置100生成各种电压。例如，电压发生器122可生成多个擦除电压、多个编程电压、多个通过电压、多个选择读电压和多个未选读电压。
为了生成具有各种电压电平的多个操作电压Vop，电压发生器122可包括被配置为接收内部电源电压的多个泵浦电容器，并且可通过在控制逻辑130的控制下选择性地启用这多个泵浦电容器来生成多个操作电压Vop。
所生成的操作电压Vop可通过地址解码器121供应给存储器单元阵列110。
读/写电路123可包括第一页缓冲器PB1至第m页缓冲器PBm，其可分别通过第一位线BL1至第m位线BLm联接到存储器单元阵列110。第一页缓冲器PB1至第m页缓冲器PBm可在控制逻辑130的控制下操作。
第一页缓冲器PB1至第m页缓冲器PBm可与数据输入/输出电路124通信数据DATA。在编程操作期间，第一页缓冲器PB1至第m页缓冲器PBm可通过数据输入/输出电路124和数据线DL来接收要存储的数据DATA。
在编程操作期间，当编程脉冲被施加到所选字线时，第一页缓冲器PB1至第m页缓冲器PBm可通过位线BL1至BLm将通过数据输入/输出电路124接收的数据DATA发送到所选存储器单元。基于发送的数据DATA对所选页中的存储器单元进行编程。联接到被施加有编程使能电压(例如，地电压)的位线的存储器单元可具有增加的阈值电压。联接到被施加有编程禁止电压(例如，电源电压)的位线的存储器单元的阈值电压可保持。在编程验证操作期间，第一页缓冲器PB1至第m页缓冲器PBm可通过位线BL1至BLm从所选存储器单元读取数据DATA。
在读操作期间，读/写电路123可通过位线BL从所选页的存储器单元读取数据DATA，并将所读取的数据DATA存储到第一页缓冲器PB1至第m页缓冲器PBm。
在擦除操作期间，读/写电路123可将位线BL浮置。在实施方式中，读/写电路123可包括列选择电路。
数据输入/输出电路124通过数据线DL联接到第一页缓冲器PB1至第m页缓冲器PBm。数据输入/输出电路124可在控制逻辑130的控制下操作。
数据输入/输出电路124可包括用于接收输入的数据DATA的多个输入/输出缓冲器(未示出)。在编程操作期间，数据输入/输出电路124可从外部控制器(未示出)接收要存储的数据DATA。在读操作期间，数据输入/输出电路124可向外部控制器输出从包括在读/写电路123中的第一页缓冲器PB1至第m页缓冲器PBm接收的数据DATA。
在读操作或编程验证操作期间，感测电路125可响应于控制逻辑130所生成的使能位信号VRYBIT来生成基准电流，将从读/写电路123接收的感测电压VPB与通过基准电流生成的基准电压进行比较，并向控制逻辑130输出通过信号PASS或失败信号FAIL。
控制逻辑130可联接到地址解码器121、电压生成单元122、读/写电路123、数据输入/输出电路124和感测电路125。控制逻辑130可控制存储器装置100的总体操作。控制逻辑130可响应于从外部装置发送的命令CMD来操作。
控制电路130可响应于命令CMD和地址ADD来生成各种信号，并控制外围电路120。例如，控制逻辑130可响应于命令CMD和地址ADD来生成操作信号OPSIG、行地址RADD、读/写控制信号PBSIGNALS和使能位信号VRYBIT。控制逻辑130可向电压生成单元122输出操作信号OPSIG，向地址解码器121输出行地址RADD，向读/写电路123输出读/写控制信号PBSIGNALS，并向感测电路125输出使能位信号VRYBIT。此外，控制逻辑130可响应于从感测电路125输出的通过信号PASS或失败信号FAIL来确定在编程验证操作期间对目标存储器单元的验证是通过还是失败。
在实施方式中，控制逻辑130可包括选择电压管理器150。
选择电压管理器150可响应于从存储控制器200提供的地址ADDR和数据DATA来生成选择电压信息。选择电压信息可包括关于选择电压的电平和要施加选择电压的时间(电压施加定时)的信息。
选择电压的电压电平可基于未选单元串的数量或选择线与所选字线之间的线距离来确定。例如，如果未选单元串的数量大于基准数量，则电压电平低于作为目标电压电平的第二选择电压的电压电平的第一选择电压可被施加到选择线。在实施方式中，如果未选单元串的数量小于或等于基准数量，则电压电平高于第一选择电压且小于第二选择电压的第三选择电压可被施加到选择线。
在实施方式中，如果所选字线与选择线之间的距离小于基准距离，则第一选择电压可被施加到选择线。另选地，如果所选字线与选择线之间的距离大于或等于基准距离，则第三选择电压可被施加到选择线。在各种实施方式中，第一选择电压或第三选择电压可被施加到选择线，并且分阶段增加到第二选择电压的电压可被施加到选择线。
施加选择电压的定时可基于未选单元串的沟道何时升压来确定。例如，基于施加通过电压的时间或施加编程电压的时间，分阶段增加的电压可被施加到选择线。
在存储器装置100中，管理选择电压的电压电平和施加定时，以减小或最小化在要施加到选择线的电压达到目标电压电平时可能发生的过冲，并且减小或最小化选择电压达到目标电压电平所花费的时间。
图3是示出图2的存储器单元阵列110的实施方式的图。
参照图3，存储器单元阵列110可包括多个存储块BLK1至BLKz。各个存储块具有三维结构。各个存储块可包括层叠在基板上的多个存储器单元。存储器单元布置在相互正交的方向(即，+X方向、+Y方向和+Z方向)上，如图3所示。各个存储块的结构参照图4和图5更详细地描述。
图4是示出根据本公开的实施方式的图3的存储块BLK1至BLKz中的任一个存储块BLKa的电路图。
参照图4，存储块BLKa可包括多个单元串CS11至CS1m和CS21至CS2m。在实施方式中，单元串CS11至CS1m和CS21至CS2m中的每一个可形成为“U”形状。在存储块BLKa中，m个单元串可布置在行方向(即，+X方向)上。在图4中，示出两个单元串布置在列方向(即，+Y方向)上。然而，仅为了清晰而进行该例示，将理解，三个或更多个单元串可布置在列方向上。
多个单元串CS11至CS1m和CS21至CS2m中的每一个可包括至少一个源极选择晶体管SST、第一存储器单元MC1至第n存储器单元MCn、管式晶体管PT以及至少一个漏极选择晶体管DST。
选择晶体管SST和DST和存储器单元MC1至MCn可分别具有类似的结构。在实施方式中，选择晶体管SST和DST以及存储器单元MC1至MCn中的每一个可包括沟道层、隧穿绝缘层、电荷存储层和阻挡绝缘层。在实施方式中，可在各个单元串中设置用于提供沟道层的柱。在实施方式中，可在各个单元串中设置用于提供沟道层、隧穿绝缘层、电荷存储层和阻挡绝缘层中的至少一个的柱。
各个单元串的源极选择晶体管SST联接在公共源极线CSL与存储器单元MC1至MCp之间。
在实施方式中，布置在同一行的单元串的源极选择晶体管联接到在行方向上延伸的源极选择线，布置在不同行的单元串的源极选择晶体管联接到不同的源极选择线。在图4中，第一行中的单元串CS11至CS1m的源极选择晶体管联接到第一源极选择线SSL1。第二行中的单元串CS21至CS2m的源极选择晶体管联接到第二源极选择线SSL2。
在实施方式中，单元串CS11至CS1m和CS21至CS2m的源极选择晶体管可共同联接到单条源极选择线。
各个单元串中的第一存储器单元MC1至第n存储器单元MCn联接在源极选择晶体管SST与漏极选择晶体管DST之间。
第一存储器单元MC1至第n存储器单元MCn可被分成第一存储器单元MC1至第p存储器单元MCp和第p+1存储器单元MCp+1至第n存储器单元MCn。第一存储器单元MC1至第p存储器单元MCp依次布置在-Z方向上，并且串联联接在源极选择晶体管SST与管式晶体管PT之间。第p+1存储器单元MCp+1至第n存储器单元MCn依次布置在+Z方向上，并且串联联接在管式晶体管PT与漏极选择晶体管DST之间。第一存储器单元MC1至第p存储器单元MCp和第p+1存储器单元MCp+1至第n存储器单元MCn通过管式晶体管PT彼此联接。各个单元串的第一存储器单元MC1至第n存储器单元MCn的栅极分别联接到第一字线WL1至第n字线WLn。
单元串的管式晶体管PT的各个栅极联接到管线PL。
各个单元串的漏极选择晶体管DST联接在对应位线与存储器单元MCp+1至MCn之间。布置在行方向上的单元串联接到在行方向上延伸的漏极选择线。第一行中的单元串CS11至CS1m的漏极选择晶体管联接到第一漏极选择线DSL1。第二行中的单元串CS21至CS2m的漏极选择晶体管联接到第二漏极选择线DSL2。
布置在列方向上的单元串可联接到在列方向上延伸的位线。在图4上，第一列中的单元串CS11和CS21联接到第一位线BL1。第m列中的单元串CS1m和CS2m联接到第m位线BLm。
布置在行方向上的单元串中联接到同一字线的存储器单元形成单个页。例如，第一行中的单元串CS11至CS1m当中联接到第一字线WL1的存储器单元形成单个页。第二行中的单元串CS21至CS2m当中联接到第一字线WL1的存储器单元形成另一单个页。当漏极选择线DSL1和DSL2中的任一条被选择时，布置在单行方向上的对应单元串可被选择。当字线WL1至WLn中的任一条被选择时，可从所选单元串当中选择对应单个页。
在实施方式中，可代替第一位线BL1至第m位线BLm提供偶数位线和奇数位线。布置在行方向上的单元串CS11至CS1m或CS21至CS2m中的偶数单元串可联接到各条偶数位线。布置在行方向上的单元串CS11至CS1m或CS21至CS2m中的奇数单元串可联接到各条奇数位线。
在实施方式中，第一存储器单元MC1至第n存储器单元MCn中的至少一个可用作虚设存储器单元。例如，可提供一个或更多个虚设存储器单元以减小源极选择晶体管SST与存储器单元MC1至MCp之间的电场。另选地，可提供一个或更多个虚设存储器单元以减小漏极选择晶体管DST与存储器单元MCp+1至MCn之间的电场。随着虚设存储器单元的数量增加，存储块BLKa的操作可靠性可增加，同时存储块BLKa的尺寸可增加。随着虚设存储器单元的数量减小，存储块BLKa的尺寸可减小，但存储块BLKa的操作可靠性可降低。
为了有效地控制虚设存储器单元，各个虚设存储器单元可具有所需阈值电压。在执行对存储块BLKa的擦除操作之前或之后，可对所有或一些虚设存储器单元执行编程操作。在执行编程操作之后执行擦除操作的情况下，通过控制要施加到与各个虚设存储器单元联接的虚设字线的电压，虚设存储器单元可具有所需阈值电压。
图5是示出根据本公开的实施方式的图3的存储块BLK1至BLKz中的任一个存储块BLKb的电路图。
参照图5，存储块BLKb可包括多个单元串CS11’至CS1m’和CS21’至CS2m’。单元串CS11’至CS1m’和CS21’至CS2m’中的每一个在+Z方向上延伸。单元串CS11’至CS1m’和CS21’至CS2m’中的每一个可包括至少一个源极选择晶体管SST、第一存储器单元MC1至第n存储器单元MCn以及至少一个漏极选择晶体管DST，它们层叠在设置在存储块BLK1’的下部的基板(未示出)上。
各个单元串的源极选择晶体管SST联接在公共源极线CSL与存储器单元MC1至MCn之间。布置在同一行的单元串的源极选择晶体管联接到同一源极选择线。布置在第一行的单元串CS11’至CS1m’的源极选择晶体管可联接到第一源极选择线SSL1。布置在第二行的单元串CS21’至CS2m’的源极选择晶体管可联接到第二源极选择线SSL2。在实施方式中，单元串CS11’至CS1m’和CS21’至CS2m’的源极选择晶体管可共同联接到单条源极选择线。
各个单元串中的第一存储器单元MC1至第n存储器单元MCn联接在源极选择晶体管SST与漏极选择晶体管DST之间。第一存储器单元MC1至第n存储器单元MCn的栅极分别联接到第一字线WL1至第n字线WLn。
各个单元串的漏极选择晶体管DST联接在对应位线与存储器单元MC1至MCn之间。布置在行方向上的单元串的漏极选择晶体管可联接到在行方向上延伸的漏极选择线。第一行中的单元串CS11’至CS1m’的漏极选择晶体管联接到第一漏极选择线DSL1。第二行中的单元串CS21’至CS2m’的漏极选择晶体管可联接到第二漏极选择线DSL2。
因此，除了从各个单元串排除管式晶体管PT之外，图5的存储块BLKb可具有与图4的存储块BLKa相似的等效电路。
在实施方式中，可代替第一位线BL1至第m位线BLm提供偶数位线和奇数位线。布置在行方向上的单元串CS11’至CS1m’或CS21’至CS2m’当中的偶数单元串可联接到各条偶数位线，布置在行方向上的单元串CS11’至CS1m’或CS21’至CS2m’当中的奇数单元串可联接到各条奇数位线。
在实施方式中，第一存储器单元MC1至第n存储器单元MCn中的至少一个可用作虚设存储器单元。例如，可提供一个或更多个虚设存储器单元以减小源极选择晶体管SST与存储器单元MC1至MCn之间的电场。另选地，可提供一个或更多个虚设存储器单元以减小漏极选择晶体管DST与存储器单元MC1至MCn之间的电场。当虚设存储器单元的数量增加时，存储块BLKb的操作可靠性可增加，而存储块BLKb的尺寸可增大。当虚设存储器单元的数量减少时，存储块BLKb的尺寸可减小，但存储块BLKb的操作可靠性可降低。
为了有效地控制虚设存储器单元，各个虚设存储器单元可具有所需阈值电压。在执行对存储块BLKb的擦除操作之前或之后，可对全部或一些虚设存储器单元执行编程操作。在执行编程操作之后执行擦除操作的情况下，通过控制要施加到联接到各个虚设存储器单元的虚设字线的电压，虚设存储器单元可具有所需阈值电压。
图6是用于描述编程循环的图。
参照图6，可按照包括多个编程循环的增量阶跃编程脉冲(ISPP)方案来执行编程循环。ISPP方案可包括将在各个后续步骤中增加的编程脉冲施加到所选字线。编程循环可包括分别使用不同的编程电压的编程操作。例如，编程循环1可包括将第一编程电压施加到所选字线的编程操作。编程循环2可包括将比第一编程电压高阶跃电压的第二编程电压施加到所选字线的编程操作。
各个编程循环可包括将数据存储在存储器单元中的编程操作以及验证所存储的数据的验证操作。编程操作可包括对联接到对应单元串的位线施加电压的预充电时段、对所选字线施加编程电压的编程电压施加时段以及施加到字线和位线的电压被放电的放电时段。
预充电时段可包括对漏极选择线施加选择电压的初始选择电压施加时段以及对未选字线施加通过电压的通过电压施加时段。由于选择电压被施加到漏极选择线，所以预充电到位线的电压可被传输到各个对应单元串的沟道。由于通过电压被施加到未选字线，所以未选单元串的沟道电压可增加。
在编程电压施加时段期间，编程电压可被施加到所选字线。编程电压可被施加到所选字线，使得所选存储器单元的阈值电压被包括在期望的阈值电压分布中。每次依次执行编程循环时，编程电压可增加阶跃电压。
在放电时段期间，可执行使已施加到位线、字线或选择线的电压放电的操作。
图7是用于描述预充电时段和编程电压施加时段的时序图。
参照图7，预充电时段可包括初始选择电压施加时段和通过电压施加时段。
在初始选择电压施加时段期间，目标选择电压Vsel2可被施加到选择线。目标选择电压Vsel2可具有等于施加到联接到未选单元串的位线的禁止电压的电压电平。选择线的电压电平可在从施加选择电压的时间点过去了上升时间tr1之后达到目标选择电压Vsel2。施加到选择线的目标选择电压Vsel2可维持直至编程电压施加时段。
在通过电压施加时段期间，通过电压Vpass可被施加到未选字线。通过电压Vpass可以是所选单元串中的各个未选存储器单元的沟道处于导通状态所需的电压。当未选存储器单元的沟道进入导通状态时，预充电到联接到所选单元串的位线的电压可被传输到所选存储器单元的沟道。当通过电压Vpass被施加到未选字线时，未选单元串的沟道可浮置。此外，当通过电压Vpass被施加到未选字线时，未选单元串的沟道电压可通过自升压方案而增加。由于沟道电压的增加，选择线的电压可不维持在目标选择电压Vsel2，而是可在设定时间内出现第一通过过冲ΔVos_pass1。
在编程电压施加时段期间，编程电压Vpgm可被施加到所选字线。编程电压Vpgm可以是所选存储器单元的阈值电压被包括在期望的阈值电压分布中所需的电压。编程电压Vpgm可以是高于通过电压Vpass的电压。当编程电压Vpgm被施加到所选字线时，未选单元串的沟道电压可通过自升压方案而增加。由于沟道电压的增加，选择线的电压可不维持在目标选择电压Vsel2，而是可在设定时间内出现第一编程过冲ΔVos_pgm1。
为了将选择线的电压电平从地电平GND增加到目标选择电压Vsel2，可经过第一上升时间tr1。
图8是用于描述根据本公开的实施方式的选择电压施加方法的时序图。
参照图8，在初始选择电压施加时段期间，初始选择电压Vsel1可被施加到选择线。在编程电压施加时段期间，编程电压Vpgm可被施加到所选字线，并且目标选择电压Vsel2可被施加到选择线。初始选择电压Vsel1可具有正电压电平。初始选择电压Vsel1可具有低于目标选择电压Vsel2的电压电平。
当在初始选择电压Vsel1被施加到选择线时编程电压Vpgm被施加到所选字线时，可发生编程过冲。由于在发生过冲时要施加到选择线的电压增加到目标选择电压Vsel2，所以可发生大小小于图7所示的第一编程过冲ΔVos_pgm1的第二编程过冲ΔVos_pgm2。
此外，由于在发生过冲时要施加到选择线的电压增加到目标选择电压Vsel2，所以选择线的电压电平增加到目标选择电压Vsel2所需的时间可减少。换言之，利用电压电平通过过冲而增加的事实，选择电压的电压电平可快速增加到目标选择电压Vsel2。在实施方式中，需要第二上升时间tr2以将选择线的电压电平从地电平GND增加到初始选择电压Vsel1，并且需要第三上升时间tr3以将电压电平从初始选择电压Vsel1增加到目标选择电压Vsel2。第二上升时间tr2和第三上升时间tr3之和可小于图7中所描述的第一上升时间tr1。
作为示例，图8示出编程电压Vpgm和目标选择电压Vsel2同时施加。然而，目标选择电压Vsel2可在存在由于编程电压Vpgm而引起的过冲的另一时间施加。例如，可在编程电压Vpgm的上升时间期间施加目标选择电压Vsel2。
图9是用于描述根据本公开的实施方式的选择电压施加方法的时序图。
参照图9，在初始选择电压施加时段期间，初始选择电压Vsel1可被施加到选择线。在通过电压施加时段期间，通过电压Vpass可被施加到未选字线，并且中间选择电压Vsel3可被施加到选择线。在编程电压施加时段期间，编程电压Vpgm可被施加到所选字线，并且目标选择电压Vsel2可被施加到选择线。目标选择电压Vsel2可具有等于预充电到联接到未选单元串的位线的禁止电压的电压电平。初始选择电压Vsel1可具有大于零的电压电平。中间选择电压Vsel3可具有介于初始选择电压Vsel1与目标选择电压Vsel2之间的中间电压电平。
当在初始选择电压Vsel1被施加到选择线时通过电压Vpass被施加到所选字线时，可发生过冲。由于在发生过冲时要施加到选择线的电压增加到中间选择电压Vsel3，所以可发生大小小于图7所示的第一通过过冲ΔVos_pass1的第二通过过冲ΔVos_pass2。
作为示例，图9示出通过电压Vpass和中间选择电压Vsel3同时施加。然而，中间选择电压Vsel3可在存在由于通过电压Vpass而引起的过冲的另一时间施加。例如，中间选择电压Vsel3可在编程电压Vpass的上升时间期间施加。
当在中间选择电压Vsel3被施加到选择线时编程电压Vpgm被施加到所选字线时，可发生编程过冲。由于在发生过冲时要施加到选择线的电压增加到目标选择电压Vsel2，所以可发生大小小于图7所示的第一编程过冲ΔVos_pgm1的第三编程过冲ΔVos_pgm3。
作为示例，图9示出编程电压Vpgm和目标选择电压Vsel2同时施加。然而，目标选择电压Vsel2可在存在由于编程电压Vpgm而引起的过冲的另一时间施加。例如，目标选择电压Vsel2可在编程电压Vpgm的上升时间期间施加。
图10是用于描述使用虚设字线的过冲管理方法的时序图。
参照图10，在初始选择电压Vsel1被施加到选择线之前，目标虚设电压Vd可被施加到虚设字线。虚设字线可以是选择线和所选字线之间或者选择线和未选字线之间的字线，以减轻选择线上可能发生的过冲。在沟道通过施加到所选字线的编程电压Vpgm或施加到未选字线的通过电压Vpass而升压的情况下，可通过联接到虚设字线的虚设存储器单元来减小升压对选择线的影响。
换言之，由于目标虚设电压Vd预先施加到虚设字线，所以第三通过过冲ΔVos_pass3和第四编程过冲ΔVos_pgm4的大小小于第二通过过冲ΔVos_pass2和第三编程过冲ΔVos_pagm3。
作为示例，图10示出通过电压Vpass和中间选择电压Vsel3同时施加。然而，中间选择电压Vsel3可在存在过冲的另一时间施加。例如，中间选择电压Vsel3可在编程电压Vpass的上升时间期间施加。
此外，尽管图10示出编程电压Vpgm和目标选择电压Vsel2同时施加，但目标选择电压Vsel2可在存在由于编程电压Vpgm而引起的过冲的另一时间施加。例如，目标选择电压Vsel2可在编程电压Vpgm的上升时间期间施加。
图11是示出根据本公开的实施方式的编程操作控制器132的框图。
参照图11，控制逻辑130可包括编程操作控制器132。编程操作控制器132可从存储控制器接收命令CMD、地址ADDR和数据DATA并将操作电压信息发送到电压发生器122。操作电压信息可被包括在参照图2描述的操作信号OPSIG中。编程操作控制器132可包括字线电压管理器160和选择电压管理器150。字线电压管理器160可生成关于要施加到字线的电压和电压施加定时的信息并将该信息发送到电压发生器122。选择电压管理器150可生成关于要施加到字线的电压和电压施加定时的信息并将该信息发送到电压发生器122。图8和图9所示的选择电压施加方法可由选择电压管理器150执行。
图12是示出根据本公开的实施方式的选择电压管理器150的框图。
参照图12，选择电压管理器150可包括未选串计数器152和选择电压控制器151。未选串计数器152可基于地址ADDR和数据DATA对未选单元串的数量进行计数。选择电压控制器151可接收关于未选单元串的数量的信息以获取选择电压信息。在实施方式中，可提供选择电压信息存储部111以存储选择电压信息。在实施方式中，选择电压控制器151可请求选择电压信息存储部111并获取选择电压信息。在实施方式中，选择电压控制器151可基于关于未选单元串的数量的信息直接计算并获取选择电压信息。选择电压控制器151可将所获取的选择电压信息发送到电压发生器122。
在实施方式中，未选串计数器152可基于地址ADDR的列地址CADD对未选单元串的数量进行计数。由于列地址CADD指示包括所选存储器单元的单元串的位置，所以所选单元串的数量和未选单元串的数量可基于列地址CADD来计数。
在实施方式中，未选串计数器152可基于数据DATA对未选单元串的数量进行计数。例如，对数据DATA中指示的1的数量进行计数，并且所计数的1的数量可被确定为未选单元串的数量。
在实施方式中，选择电压控制器151可基于关于未选单元串的数量的信息来获取选择电压信息。选择电压信息可指示选择线的电压电平和选择电压的电压施加定时。选择电压控制器151可将未选单元串的数量与基准数量进行比较，并确定在初始选择电压施加时段期间要施加到选择线的电压。例如，如果未选单元串的数量大于基准数量，则可控制外围电路(图2的120)在初始选择电压施加时段期间将低于目标选择电压Vsel2的初始选择电压Vsel1施加到选择线。在实施方式中，随着未选单元串的数量增加，选择电压控制器151可控制外围电路120减小在初始选择电压施加时段期间要施加到选择线的初始选择电压Vsel1。例如，当未选单元串的数量为三个、九个或十二个时，可控制外围电路120，使得在初始选择电压施加时段期间分别为1.3V、1.2V或1.1V的初始选择电压Vsel1施加到选择线。选择电压控制器151可控制外围电路120在编程电压施加时段期间将目标选择电压Vsel2施加到选择线。
在实施方式中，选择电压控制器151可从选择电压信息存储部111获取选择电压信息。选择电压控制器151可计算与关于未选单元串的数量的信息对应的选择电压信息存储在选择电压信息存储部111中的位置。选择电压控制器151可读取所计算的位置的选择电压信息并将选择电压信息发送到电压发生器122。
随着自升压的单元串的数量增加，选择线上导致的过冲的大小可增加。随着已经施加的选择电压的电压电平减小，当施加编程电压或通过电压时在选择线上导致的过冲的大小可减小。因此，随着自升压的单元串的数量增加，通过减小要施加到选择线的初始选择电压Vsel1的电压电平，可防止选择线上的过冲的大小增加。
图13是示出根据本公开的实施方式的选择电压管理器150的框图。
参照图13，选择电压管理器150可包括线距离获取器153和选择电压控制器151。线距离获取器153可基于地址ADDR来获取线距离信息。选择电压控制器151可接收线距离信息以获取选择电压信息。在实施方式中，可提供选择电压信息存储部111以存储选择电压信息。
选择电压信息存储部111可包括在存储器装置100中。在实施方式中，选择电压信息可被存储在存储器单元阵列110中所包括的CAM(代码可寻址存储器)块中。在实施方式中，选择电压信息存储部111可以是CAM(代码可寻址存储器)块。选择电压信息可在制造步骤被存储在选择电压信息存储部111中。在另一实施方式中，选择电压信息存储部111可以是位于存储器单元阵列110外部的易失性存储器。存储在CAM块中的选择电压信息可在引导步骤被加载到选择电压信息存储部111中。引导步骤可以是在电源施加到存储器装置100之后将存储在CAM块中的数据加载到易失性存储器中的步骤。
在实施方式中，选择电压控制器151可请求选择电压信息存储部111并获取选择电压信息。在实施方式中，选择电压控制器151可基于线距离(所选字线和选择线之间的距离)来直接计算并获取选择电压信息。选择电压控制器151可将所获取的选择电压信息发送到电压发生器122。
在实施方式中，线距离获取器153可基于地址ADDR当中的行地址RADD所指示的选择线和所选字线的位置来获取选择线与所选字线之间的线距离。例如，线距离可对应于设置在选择线和所选字线之间的未选字线的数量。
在实施方式中，选择电压控制器151可基于线距离信息来获取选择电压信息。选择电压信息可指示选择线的电压电平和电压施加定时。选择电压控制器151可将线距离与基准距离进行比较，并确定在初始选择电压施加时段期间要施加到选择线的电压。例如，如果线距离小于基准距离，则可在初始选择电压施加时段期间施加低于目标选择电压Vsel2的初始选择电压Vsel1。在实施方式中，随着线距离变短，在初始选择电压施加时段期间要施加到选择线的初始选择电压Vsel1的电压电平可减小。例如，当设置在选择线和所选字线之间的未选字线的数量为九、八或七时，分别为1.3V、1.2V或1.1V的初始选择电压Vsel1可在初始选择电压施加时段期间被施加到选择线。选择电压控制器151可控制外围电路(图2的120)在编程电压施加时段期间将目标选择电压Vsel2施加到选择线。
在实施方式中，选择电压控制器151可从选择电压信息存储部111获取选择电压信息。选择电压控制器151可计算选择电压信息存储在选择电压信息存储部111中的位置，该位置与线距离对应。选择电压控制器151可读取所计算的位置的选择电压信息并将选择电压信息发送到电压发生器122。
随着线距离变短，选择线上可能发生的过冲的大小可增加。随着已经施加的选择电压的电压电平减小，当施加编程电压或通过电压时在选择线上导致的过冲的大小可减小。因此，随着线距离变短，通过减小要施加到选择线的初始选择电压Vsel1的电压电平，可防止选择线上的过冲的大小增加。
图14是用于描述基于未选单元串的数量来确定初始选择电压Vsel1的方法的表。
参照图14，未选串计数器152可接收数据D1至Dm并对包括在数据D1至Dm中的1(X1至Xm)的数量进行计数。所计数的1的数量可被发送到选择电压控制器151。选择电压控制器151可将1(X1至Xm)的数量与基准数量Xref进行比较。如果1的数量大于基准数量Xref，则可控制外围电路(图2的120)在初始选择电压施加时段期间将初始选择电压Vsel1施加到选择线以减轻过冲。初始选择电压Vsel1可具有低于目标选择电压Vsel2的电压电平。选择电压控制器151可控制外围电路120在编程电压施加时段期间将目标选择电压Vsel2施加到选择线。
尽管图14示出1的数量与一个基准数量进行比较的实施方式，但选择电压控制器151可将1的数量与多个基准数量进行比较并确定在初始选择电压施加时段期间要施加到选择线的选择电压的电压电平。例如，选择电压控制器151可控制外围电路120，使得：如果1的数量大于第一基准数量Xref1，则在初始选择电压施加时段期间施加初始选择电压Vsel1；如果1的数量小于或等于第一基准数量Xref1并且大于第二基准数量Xref2，则在初始选择电压施加时段期间施加中间选择电压Vsel3；并且如果1的数量小于或等于第二基准数量Xref2，则在初始选择电压施加时段期间施加目标选择电压Vsel2。初始选择电压Vsel1可具有低于中间选择电压Vsel3的电压电平。中间选择电压Vsel3可具有小于目标选择电压Vsel2的电压电平。
在实施方式中，未选串计数器152可接收列地址CADD并基于列地址CADD对未选单元串的数量进行计数。选择电压控制器151可使用参照图14示出的方法将未选单元串的数量与基准数量进行比较，并确定在初始选择电压施加时段期间要施加到选择线的选择电压。
图15是用于描述基于线距离来确定初始选择电压Vsel1的方法的表。
参照图15，线距离获取器153可接收地址A1至Am并获取所选字线与选择线之间的线距离DSTC1至DSTCm。线距离获取器153可将所获取的线距离发送到选择电压控制器151。选择电压控制器151可将线距离DSTC1至DSTCm与基准距离DSTCref进行比较。如果线距离小于基准距离，则选择电压控制器151可控制外围电路(图2的120)在初始选择电压施加时段期间将初始选择电压Vsel1施加到选择线以减轻过冲。初始选择电压Vsel1可具有低于目标选择电压Vsel2的电压电平。选择电压控制器151可控制外围电路120在编程电压施加时段期间将目标选择电压Vsel2施加到选择线。
尽管图15示出线距离与一个基准距离进行比较的实施方式，但选择电压控制器151可将线距离与多个基准距离进行比较并确定在初始选择电压施加时段期间要施加到选择线的选择电压的电压电平。例如，选择电压控制器151可控制外围电路120，使得：如果线距离小于第一基准距离DSTCref1，则在初始选择电压施加时段期间施加初始选择电压Vsel1；如果线距离大于或等于第一基准距离DSTCref1并且小于第二基准距离DSTCref2，则在初始选择电压施加时段期间施加中间选择电压Vsel3；并且如果线距离大于或等于第二基准距离DSTCref2，则在初始选择电压施加时段期间施加目标选择电压Vsel2。初始选择电压Vsel1可具有低于中间选择电压Vsel3的电压电平。中间选择电压Vsel3可具有小于目标选择电压Vsel2的电压电平。
图16是用于描述基于未选单元串的数量来施加选择电压的方法的流程图。
参照图16，在步骤S1601，未选串计数器152可基于数据DATA或地址ADDR对未选单元串的数量进行计数，并且选择电压控制器151可基于未选单元串的数量来确定要施加到选择线的选择电压的电平和施加选择电压的时间(电压施加定时)。例如，在未选单元串的数量大于基准数量的情况下，在初始选择电压施加时段期间要施加到选择线的电压可被确定为1V，并且在编程电压施加时段期间要施加到选择线的电压可被确定为1.2V。在未选单元串的数量小于或等于基准数量的情况下，在初始选择电压施加时段期间要施加到选择线的电压和在编程电压施加时段期间要施加到选择线的电压可被确定为1.2V。
在步骤S1603，选择电压控制器151可控制外围电路120在确定的时间将确定的电压电平的电压施加到选择线。在未选单元串的数量大于基准数量的情况下，选择电压控制器151可控制外围电路120在初始选择电压施加时段期间将初始选择电压Vsel1施加到选择线。初始选择电压Vsel1可具有小于预充电到联接到未选单元串的位线的禁止电压的电压电平。
在步骤S1605，在编程电压施加时段期间，选择电压控制器151可控制外围电路120将编程电压Vpgm施加到所选字线以将数据存储在所选存储器单元中。
在步骤S1607，选择电压控制器151可控制外围电路120在编程电压Vpgm被施加到所选字线的编程电压施加时段期间将目标选择电压Vsel2施加到选择线。目标选择电压Vsel2可具有高于初始选择电压Vsel1的电压电平。目标选择电压Vsel2可具有等于禁止电压的电压电平。
图17是用于描述基于线距离来施加选择电压的方法的流程图。
参照图17，在步骤S1701，线距离获取器153可基于地址ADDR来获取所选字线与选择线之间的线距离。选择电压控制器151可基于线距离来确定要施加到选择线的选择电压的电平和要施加这种电压的时间。例如，在线距离小于基准距离的情况下，在初始选择电压施加时段期间要施加到选择线的电压可被确定为1V，并且在编程电压施加时段期间要施加到选择线的电压可被确定为1.2V。
在步骤S1703，选择电压控制器151可控制外围电路120在确定的时间将确定的电压电平的电压施加到选择线。如果线距离小于基准距离，则选择电压控制器151可控制外围电路120在初始选择电压施加时段期间将初始选择电压Vsel1施加到选择线。初始选择电压Vsel1可具有小于预充电到联接到未选单元串的位线的禁止电压的电压电平。
在步骤S1705，在编程电压施加时段期间，选择电压控制器151可控制外围电路120将编程电压Vpgm施加到所选字线以将数据存储在所选存储器单元中。
在步骤S1707，选择电压控制器151可控制外围电路120在编程电压Vpgm被施加到所选字线的编程电压施加时段期间将目标选择电压Vsel2施加到选择线。目标选择电压Vsel2可具有高于初始选择电压Vsel1的电压电平。目标选择电压Vsel2可具有等于禁止电压的电压电平。
图18是用于描述基于未选单元串的数量来施加选择电压的方法的流程图。
参照图18，在步骤S1801，未选串计数器152可通过数据输入/输出电路124接收数据DATA。
在步骤S1803，未选串计数器152可基于数据DATA对未选单元串的数量进行计数。例如，可对包括在数据DATA中的1的数量进行计数并确定为未选单元串的数量。尽管图18中未示出，但未选串计数器152可接收地址ADDR并基于列地址CADD对未选单元串的数量进行计数。
在步骤S1805，选择电压控制器151可将未选单元串的数量与基准数量进行比较。如果未选单元串的数量小于或等于基准数量，则处理可进行到步骤S1807。如果未选单元串的数量大于基准数量，则处理可进行到步骤S1809。
在步骤S1807，选择电压控制器151可控制外围电路120在初始选择电压施加时段期间将目标选择电压Vsel2施加到选择线。
在步骤S1809，选择电压控制器151可控制外围电路120在初始选择电压施加时段期间将初始选择电压Vsel1施加到选择线。目标选择电压Vsel2可具有等于预充电到联接到未选单元串的位线的禁止电压的电压电平。初始选择电压Vsel1可具有高于零且低于目标选择电压Vsel2的电压电平。
在步骤S1811，选择电压控制器151可控制外围电路120在初始选择电压施加时段之后的编程电压施加时段期间将目标选择电压Vsel2施加到选择线，而不管未选单元串的数量如何。
图19是用于描述基于线距离来施加选择电压的方法的流程图。
参照图19，在步骤S1901，线距离获取器153可从存储控制器接收地址ADDR。
在步骤S1903，线距离获取器153可基于地址ADDR来获取所选字线和选择线之间的线距离。例如，可使用行地址RADD所指示的所选页的物理地址来计算所选字线和选择线之间的线距离。
在步骤S1905，选择电压控制器151可将线距离与基准距离进行比较。如果线距离大于或等于基准距离，则处理可进行到步骤S1907。如果线距离小于基准距离，则处理可进行到步骤S1909。
在步骤S1907，选择电压控制器151可控制外围电路120在初始选择电压施加时段期间将目标选择电压Vsel2施加到选择线。
在步骤S1909，选择电压控制器151可控制外围电路120在初始选择电压施加时段期间将初始选择电压Vsel1施加到选择线。目标选择电压Vsel2可具有等于预充电到联接到未选串的位线的禁止电压的电压电平。初始选择电压Vsel1可具有高于零且低于目标选择电压Vsel2的电压电平。
在步骤S1911，选择电压控制器151可控制外围电路120在初始选择电压施加时段之后的编程电压施加时段期间将目标选择电压Vsel2施加到选择线，而不管线距离如何。
图20是示出图1的存储控制器的实施方式的图。
参照图20，存储控制器1000联接到主机和存储器装置。响应于来自主机的请求，存储控制器1000可访问存储器装置。例如，存储控制器1000可控制存储器装置的写操作、读操作、擦除操作和后台操作。存储控制器1000可在存储器装置与主机之间提供接口。存储控制器1000可驱动用于控制存储器装置的固件。
存储控制器1000可包括处理器1010、存储器缓冲器1020、纠错码(ECC)电路1030、主机接口1040、缓冲器控制电路1050、存储器接口1060和总线1070。
总线1070可在存储控制器1000的组件之间提供通道。
处理器1010可控制存储控制器1000的总体操作并执行逻辑运算。处理器1010可通过主机接口1040与外部主机通信，并且通过存储器接口1060与存储器装置通信。另外，处理器1010可通过缓冲器控制电路1050与存储器缓冲器1020通信。处理器1010可使用存储器缓冲器1020作为操作存储器、高速缓存存储器或缓冲存储器来控制存储装置的操作。
处理器1010可执行闪存转换层(FTL)的功能。处理器1010可通过FTL将主机所提供的逻辑块地址(LBA)转换为物理块地址(PBA)。FTL可接收LBA并使用映射表将LBA转换为PBA。使用FTL的各种地址映射方法可根据映射单位来使用。代表性地址映射方法可包括页映射方法、块映射方法和混合映射方法。
处理器1010可将从主机接收的数据随机化。例如，处理器1010可使用随机化种子将从主机接收的数据随机化。随机化的数据可被提供给存储器装置作为要存储的数据，并且可被编程到存储器单元阵列。
在读操作期间，处理器1010可将从存储器装置100接收的数据去随机化。例如，处理器1010可使用去随机化种子将从存储器装置接收的数据去随机化。去随机化的数据可被输出到主机。
在实施方式中，处理器1010可驱动软件或固件以执行随机化操作或去随机化操作。
存储器缓冲器1020可用作处理器1010的操作存储器、高速缓存存储器或缓冲存储器。存储器缓冲器1020可存储要由处理器1010执行的代码和命令。存储器缓冲器1020可存储要由处理器1010处理的数据。存储器缓冲器1020可包括静态RAM(SRAM)或动态RAM(DRAM)。
ECC电路1030可执行纠错。ECC电路1030可通过存储器接口1060基于要写到存储器装置的数据执行ECC编码操作。ECC编码的数据可通过存储器接口1060发送到存储器装置。ECC电路1030可通过存储器接口1060对从存储器装置接收的数据执行ECC解码操作。例如，ECC电路1030可作为组件包括在存储器接口1060中。
主机接口1040可在处理器1010的控制下与外部主机通信。主机接口1040可使用例如通用串行总线(USB)、串行AT附件(SATA)、串行附接SCSI(SAS)、高速芯片间(HSIC)、小型计算机系统接口(SCSI)、外围组件互连(PCI)、高速PCI(PCIe)、高速非易失性存储器(NVMe)、通用闪存(UFS)、安全数字(SD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、双列直插存储器模块(DIMM)、注册DIMM(RDIMM)和/或负载减少DIMM(LRDIMM)通信方法的各种通信方法中的至少一种来执行通信。
缓冲器控制电路1050可在处理器1010的控制下控制存储器缓冲器1020。
存储器接口1060可在处理器1010的控制下与存储器装置100通信。存储器接口1060可通过通道来与存储器装置通信命令、地址和数据。
例如，存储控制器1000可既不包括存储器缓冲器1020也不包括缓冲器控制电路1050。
例如，处理器1010可使用代码来控制存储控制器1000的操作。处理器1010可从设置在存储控制器1000中的非易失性存储器装置(例如，只读存储器)加载代码。另选地，处理器1010可通过存储器接口1060从存储器装置加载代码。
例如，存储控制器1000的总线1070可被分成控制总线和数据总线。数据总线可发送存储控制器1000中的数据。控制总线可发送存储控制器1000中的诸如命令和地址的控制信息。数据总线和控制总线可彼此分离并且可既不彼此干扰也不彼此影响。数据总线可联接到主机接口1040、缓冲器控制电路1050、ECC电路1030和存储器接口1060。控制总线可联接到主机接口1040、处理器1010、缓冲器控制电路1050、存储器缓冲器1020和存储器接口1060。
图21是示出根据本公开的实施方式应用存储装置的存储卡系统2000的框图。
参照图21，存储卡系统2000可包括存储控制器2100、存储器装置2200和连接器2300。
存储控制器2100联接到存储器装置2200。存储控制器2100可访问存储器装置2200。例如，存储控制器2100可控制存储器装置2200的读操作、写操作、擦除操作和后台操作。存储控制器2100可在存储器装置2100与主机之间提供接口。存储控制器2100可驱动用于控制存储器装置2200的固件。存储控制器2100可按照与参照图1描述的存储控制器200相同的方式具体实现。
在实施方式中，存储控制器2100可包括诸如随机存取存储器(RAM)、处理器、主机接口和存储器接口以及ECC电路的组件。
存储控制器2100可通过连接器2300与外部装置通信。存储控制器2100可基于特定通信协议来与外部装置(例如，主机)通信。在实施方式中，存储控制器2100可通过例如通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围组件互连(PCI)、高速PCI(PCI-E)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)、小型计算机小型接口(SCSI)、增强小型磁盘接口(ESDI)、集成驱动电子设备(IDE)、火线、通用闪存(UFS)、Wi-Fi、蓝牙和/或高速非易失性存储器(NVMe)协议的各种通信协议中的至少一种来与外部装置通信。在实施方式中，连接器2300可由上述通信协议中的至少一种限定。
在实施方式中，存储器装置2200可被实现为诸如电可擦除可编程ROM(EEPROM)、NAND闪存、NOR闪存、相变RAM(PRAM)、电阻RAM(ReRAM)、铁电RAM(FRAM)和自旋转矩磁性RAM(STT-MRAM)的各种非易失性存储器装置中的任一种。
在实施方式中，存储控制器2100和存储器装置2200可被集成到单个半导体装置中以形成存储卡，例如个人计算机存储卡国际协会(PCMCIA))、紧凑闪存卡(CF)、智能媒体卡(SM或SMC)、记忆棒、多媒体卡(MMC、RS-MMC或MMCmicro)、SD卡(SD、miniSD、microSD或SDHC)或通用闪存(UFS)。
图22是示出根据本公开的实施方式应用存储装置的固态驱动器(SSD)系统3000的框图。
参照图22，SSD系统3000可包括主机3100和SSD 3200。SSD 3200可通过信号连接器3001来与主机3100交换信号SIG，并且可通过电源连接器3002接收电力PWR。SSD 3200可包括SSD控制器3210、多个闪存3221至322n、辅助电源3230和缓冲存储器3240。
在实施方式中，SSD控制器3210可执行上面参照图1描述的存储控制器200的功能。
SSD控制器3210可响应于从主机3100接收的信号SIG来控制多个闪存3221至322n。在实施方式中，信号SIG可基于主机3100与SSD 3200之间的接口。例如，信号SIG可由例如通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围组件互连(PCI)、高速PCI(PCI-E)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)、小型计算机小型接口(SCSI)、增强小型磁盘接口(ESDI)、集成驱动电子设备(IDE)、火线、通用闪存(UFS)、Wi-Fi、蓝牙和高速非易失性存储器(NVMe)接口的各种接口中的至少一种限定。
辅助电源3230可通过电源连接器3002联接到主机3100。辅助电源3230可被供应有来自主机3100的电力PWR并且可通过电力PWR来充电。当来自主机3100的电力供应没有顺畅地执行时，辅助电源3230可供应SSD 3200的电力。在实施方式中，辅助电源3230可设置在SSD 3200内部或设置在SSD 3200外部。例如，辅助电源3230可设置在主板中并且可向SSD3200供应辅助电力。
缓冲存储器3240可用作SSD 3200的缓冲存储器。例如，缓冲存储器3240可暂时存储从主机3100接收的数据或从多个闪存3221至322n接收的数据，或者可暂时存储闪存3221至322n的元数据(例如，映射表)。缓冲存储器3240可包括诸如DRAM、SDRAM、DDR SDRAM、LPDDR SDRAM和GRAM的易失性存储器或者诸如FRAM、ReRAM、STT-MRAM和PRAM的非易失性存储器。
图23是示出根据本公开的实施方式应用存储装置的用户系统4000的框图。
参照图23，用户系统4000可包括应用处理器4100、存储器模块4200、网络模块4300、存储模块4400和用户接口4500。
应用处理器4100可运行包括在用户系统4000中的组件、操作系统(OS)或用户程序。在实施方式中，应用处理器4100可包括用于控制包括在用户系统4000中的组件的控制器、接口、图形引擎等。应用处理器4100可作为系统芯片(SoC)来提供。
存储器模块4200可用作用户系统4000的主存储器、工作存储器、缓冲存储器或高速缓存存储器。存储器模块4200可包括诸如DRAM、SDRAM、DDR SDRAM、DDR2 SDRAM、DDR3SDRAM、LPDDR SDARM、LPDDR2 SDRAM和LPDDR3SDRAM的易失性RAM或诸如PRAM、ReRAM、MRAM和FRAM的非易失性RAM中的任一个。在实施方式中，应用处理器4100和存储器模块4200可基于叠层封装(PoP)来封装，然后可作为单个半导体封装提供。
网络模块4300可与外部装置通信。例如，网络模块4300可支持诸如码分多址(CDMA)、全球移动通信系统(GSM)、宽带CDMA(WCDMA)、CDMA-2000、时分多址(TDMA)、长期演进(LTE)、WiMAX、WLAN、UWB、蓝牙或Wi-Fi通信的无线通信。在实施方式中，网络模块4300可被包括在应用处理器4100中。
存储模块4400中可存储数据。例如，存储模块4400可存储从应用处理器4100接收的数据。另选地，存储模块4400可将存储在存储模块4400中的数据发送到应用处理器4100。在实施方式中，存储模块4400可被实现为诸如相变RAM(PRAM)、磁性RAM(MRAM)、电阻RAM(RRAM)、NAND闪存、NOR闪存或具有三维(3D)结构的NAND闪存的非易失性半导体存储器装置。在实施方式中，存储模块4400可作为例如用户系统4000的外部驱动器或存储卡的可移除存储介质(即，可移除驱动器)来提供。
在实施方式中，存储模块4400可包括多个非易失性存储器装置，各个非易失性存储器装置可按照与上面参照图1描述的存储器装置100相同的方式操作。存储模块4400可按照与上面参照图1描述的存储装置50相同的方式操作。
用户接口4500可包括用于向应用处理器4100输入数据或指令或者向外部装置输出数据的各种接口中的任一种。在实施方式中，用户接口4500可包括键盘、键区、按钮、触摸面板、触摸屏、触摸板、触摸球、相机、麦克风、陀螺仪传感器、振动传感器和压电装置。用户接口4500还可包括诸如液晶显示器(LCD)、有机发光二极管(OLED)显示装置、有源矩阵OLED(AMOLED)显示装置、LED、扬声器和/或电机的用户输出接口。
根据本公开的实施方式的存储器装置和操作该存储器装置的方法可提供改进的过冲管理性能。
尽管公开了本发明的实施方式，但本领域技术人员鉴于本公开将理解，在不脱离本发明的范围和精神的情况下，可进行各种修改、添加和替换。
因此，本发明的范围不限于所公开的任何实施方式，也不限于任何具体细节。相反，本发明由所附权利要求及其等同物限定。
在上述实施方式中，特定步骤可选择性地执行，被跳过，或与其它步骤组合。另外，步骤无需总是以所公开的顺序执行。更一般地，提供所公开的实施方式以帮助本领域普通技术人员更清楚地理解本发明，而非限制本发明的范围。换言之，本公开所属领域的普通技术人员将能够容易地理解，可基于本公开的技术范围进行各种修改。
在以上描述中，具体术语或词语应该根据本发明的精神来解释，而不限制其主题。应该理解，本文所描述的基本发明构思的许多变化和修改仍落在所附权利要求及其等同物中限定的本发明的精神和范围内。
相关申请的交叉引用
本申请要求2019年6月27日提交的韩国专利申请号10-2019-0076741的优先权，其整体通过引用并入本文。

Claims (20)

1.一种操作包括多个单元串的存储器装置的方法，各个所述单元串包括漏极选择晶体管和多个存储器单元，该方法包括以下步骤：
将选择电压施加到与所述多个单元串中的各个漏极选择晶体管共同联接的选择线；以及
将编程电压施加到与所述多个单元串中的所述多个存储器单元当中的所选存储器单元共同联接的所选字线，
其中，施加所述选择电压的步骤包括在第一时间段期间将第一选择电压施加到所述选择线并且在所述第一时间段之后将第二选择电压施加到所述选择线，所述第二选择电压的电压电平高于所述第一选择电压的电压电平，并且
其中，开始进行所述编程电压的施加和开始进行所述第二选择电压的施加是同时的。
2.根据权利要求1所述的方法，其中，施加所述选择电压的步骤还包括以下步骤：
在所述第一时间段之后的第二时间段期间将通过电压施加到与所述多个存储器单元当中的未选存储器单元联接的未选字线；以及
在所述第二时间段期间向所述选择线施加电压电平高于所述第一选择电压的电压电平的第三选择电压。
3.根据权利要求2所述的方法，其中，所述第三选择电压的电压电平小于或等于所述第二选择电压的电压电平。
4.根据权利要求1所述的方法，其中，所述第一选择电压是高于0V的电压。
5.根据权利要求1所述的方法，其中，所述第二选择电压的电压电平小于或等于要施加到与所述多个单元串联接的位线的位线电压的电压电平。
6.一种操作包括多个单元串的存储器装置的方法，各个所述单元串包括漏极选择晶体管和多个存储器单元，该方法包括以下步骤：
在第一时间段期间将第一选择电压施加到与所述漏极选择晶体管联接的选择线；以及
在所述第一时间段之后的第二时间段期间，在将编程电压施加到与所述多个单元串中的所述多个存储器单元当中的所选存储器单元共同联接的所选字线时将高于所述第一选择电压的第二选择电压施加到所述选择线，
其中，开始进行所述编程电压的施加和开始进行所述第二选择电压的施加是同时的。
7.根据权利要求6所述的方法，其中，所述第一选择电压的电平根据所述多个单元串当中不包括所述所选存储器单元的未选单元串的数量来确定。
8.根据权利要求6所述的方法，其中，随着所述多个单元串当中不包括所述所选存储器单元的未选单元串的数量增加，所述第一选择电压的电压电平减小。
9.根据权利要求7所述的方法，其中，当未选单元串的数量大于基准数量时，所述第一选择电压的电压电平低于所述第二选择电压的电压电平。
10.根据权利要求7所述的方法，其中，当未选单元串的数量小于或等于基准数量时，所述第一选择电压的电压电平等于所述第二选择电压的电压电平。
11.根据权利要求6所述的方法，其中，所述第一选择电压的电平根据所述所选字线和所述选择线之间的距离来确定。
12.根据权利要求6所述的方法，其中，随着所述所选字线和所述选择线之间的距离变短，所述第一选择电压的电压电平减小。
13.根据权利要求11所述的方法，其中，当所述所选字线和所述选择线之间的距离小于基准距离时，所述第一选择电压的电压电平低于所述第二选择电压的电压电平。
14.根据权利要求11所述的方法，其中，当所述所选字线和所述选择线之间的距离大于或等于基准距离时，所述第一选择电压的电压电平等于所述第二选择电压的电压电平。
15.一种存储器装置，该存储器装置包括：
多个单元串，各个所述单元串包括漏极选择晶体管和彼此串联联接的多个存储器单元；
外围电路，该外围电路被配置为执行将数据存储在所述单元串中的所述多个存储器单元当中的所选存储器单元中的编程操作；以及
控制逻辑，该控制逻辑被配置为控制所述外围电路将选择电压施加到与所述单元串中的多个漏极选择晶体管共同联接的选择线，并将编程电压施加到与所述所选存储器单元联接的所选字线，
其中，所述控制逻辑包括编程操作控制器，该编程操作控制器被配置为控制所述外围电路在第一时间段期间将第一选择电压施加到所述选择线，并在所述第一时间段之后的第二时间段期间在将所述编程电压施加到所述所选字线时将电压电平高于所述第一选择电压的电压电平的第二选择电压施加到所述选择线，并且
其中，所述编程操作控制器被配置为控制所述外围电路同时开始施加所述编程电压和所述第二选择电压。
16.根据权利要求15所述的存储器装置，其中，所述编程操作控制器控制所述外围电路：
在所述第一时间段和所述第二时间段之间的第三时间段期间将通过电压施加到与所述多个存储器单元当中的未选存储器单元联接的未选字线，并且
将电压电平高于所述第一选择电压的电压电平的第三选择电压施加到所述选择线。
17.根据权利要求16所述的存储器装置，其中，所述第三选择电压的电压电平小于或等于所述第二选择电压的电压电平。
18.根据权利要求15所述的存储器装置，其中，所述第一选择电压是高于0V的电压。
19.根据权利要求15所述的存储器装置，其中，所述第二选择电压的电压电平小于或等于要施加到与所述多个单元串联接的位线的位线电压的电压电平。
20.根据权利要求15所述的存储器装置，其中，所述编程操作控制器基于所述单元串当中的未选单元串的数量或所述所选字线和所述选择线之间的线距离来确定所述第一选择电压的电压电平。
CN201911407044.5A 2019-06-27 2019-12-31 存储器装置及其操作方法 Active CN112151096B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190076741A KR102701563B1 (ko) 2019-06-27 2019-06-27 메모리 장치 및 그 동작 방법
KR10-2019-0076741 2019-06-27

Publications (2)

Publication Number Publication Date
CN112151096A CN112151096A (zh) 2020-12-29
CN112151096B true CN112151096B (zh) 2023-12-29

Family

ID=73892179

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911407044.5A Active CN112151096B (zh) 2019-06-27 2019-12-31 存储器装置及其操作方法

Country Status (3)

Country Link
US (1) US11404100B2 (zh)
KR (1) KR102701563B1 (zh)
CN (1) CN112151096B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7278753B2 (ja) * 2018-11-19 2023-05-22 キヤノン株式会社 ソフトウェアの改ざんを検知することが可能な情報処理装置
KR20210070761A (ko) * 2019-12-05 2021-06-15 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104916319A (zh) * 2014-03-14 2015-09-16 株式会社东芝 半导体存储装置
CN105190763A (zh) * 2012-12-06 2015-12-23 桑迪士克技术有限公司 在编程期间降低非易失性存储装置的nand串选择栅极电压
CN107393590A (zh) * 2016-04-04 2017-11-24 三星电子株式会社 非易失性存储设备及其编程方法
CN108074603A (zh) * 2016-11-14 2018-05-25 三星电子株式会社 非易失性存储器装置及其操作方法以及控制逻辑
CN108269598A (zh) * 2017-01-03 2018-07-10 爱思开海力士有限公司 半导体器件、半导体器件的操作方法和存储系统
CN108389601A (zh) * 2017-02-02 2018-08-10 三星电子株式会社 非易失性存储器装置的软擦除方法
CN109427380A (zh) * 2017-08-30 2019-03-05 爱思开海力士有限公司 半导体存储器装置及其操作方法
CN109935262A (zh) * 2017-12-18 2019-06-25 爱思开海力士有限公司 存储器装置及其操作方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3810985B2 (ja) * 2000-05-22 2006-08-16 株式会社東芝 不揮発性半導体メモリ
JP2009266946A (ja) * 2008-04-23 2009-11-12 Toshiba Corp 三次元積層不揮発性半導体メモリ
KR20100106767A (ko) 2009-03-24 2010-10-04 주식회사 하이닉스반도체 불휘발성 메모리 소자의 프로그램 방법
US8089815B2 (en) * 2009-11-24 2012-01-03 Sandisk Technologies Inc. Programming memory with bit line floating to reduce channel-to-floating gate coupling
US8310870B2 (en) * 2010-08-03 2012-11-13 Sandisk Technologies Inc. Natural threshold voltage distribution compaction in non-volatile memory
JP2012069187A (ja) * 2010-09-22 2012-04-05 Toshiba Corp 不揮発性半導体記憶装置
KR102233810B1 (ko) * 2014-02-03 2021-03-30 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 워드라인 구동 방법
KR102468994B1 (ko) * 2015-09-24 2022-11-22 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
KR102461726B1 (ko) 2016-07-19 2022-11-02 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
KR102295521B1 (ko) 2017-03-16 2021-08-30 삼성전자 주식회사 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 프로그램 방법
JP6779819B2 (ja) * 2017-03-22 2020-11-04 キオクシア株式会社 半導体記憶装置
WO2019041082A1 (en) * 2017-08-28 2019-03-07 Micron Technology, Inc. ARCHITECTURE AND MEMORY OPERATION
US10008271B1 (en) * 2017-09-01 2018-06-26 Sandisk Technologies Llc Programming of dummy memory cell to reduce charge loss in select gate transistor
JP2019109952A (ja) * 2017-12-19 2019-07-04 東芝メモリ株式会社 半導体記憶装置
US10636487B2 (en) * 2018-06-05 2020-04-28 Sandisk Technologies Llc Memory device with bit lines disconnected from NAND strings for fast programming
US10580504B2 (en) * 2018-06-07 2020-03-03 Sandisk Technologies Llc Non-volatile memory with countermeasure for program disturb including spike during boosting
US10438671B1 (en) * 2018-06-22 2019-10-08 Sandisk Technologies Llc Reducing program disturb by modifying word line voltages at interface in two-tier stack during programming
JP2020047329A (ja) * 2018-09-18 2020-03-26 キオクシア株式会社 半導体記憶装置
JP2020047330A (ja) * 2018-09-18 2020-03-26 キオクシア株式会社 半導体記憶装置
US10665306B1 (en) * 2019-04-08 2020-05-26 Sandisk Technologies Llc Memory device with discharge voltage pulse to reduce injection type of program disturb
US10665299B1 (en) * 2019-04-16 2020-05-26 Sandisk Technologies Llc Memory device with channel discharge before program-verify based on data state and sub-block position

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105190763A (zh) * 2012-12-06 2015-12-23 桑迪士克技术有限公司 在编程期间降低非易失性存储装置的nand串选择栅极电压
CN104916319A (zh) * 2014-03-14 2015-09-16 株式会社东芝 半导体存储装置
CN107393590A (zh) * 2016-04-04 2017-11-24 三星电子株式会社 非易失性存储设备及其编程方法
CN108074603A (zh) * 2016-11-14 2018-05-25 三星电子株式会社 非易失性存储器装置及其操作方法以及控制逻辑
CN108269598A (zh) * 2017-01-03 2018-07-10 爱思开海力士有限公司 半导体器件、半导体器件的操作方法和存储系统
CN108389601A (zh) * 2017-02-02 2018-08-10 三星电子株式会社 非易失性存储器装置的软擦除方法
CN109427380A (zh) * 2017-08-30 2019-03-05 爱思开海力士有限公司 半导体存储器装置及其操作方法
CN109935262A (zh) * 2017-12-18 2019-06-25 爱思开海力士有限公司 存储器装置及其操作方法

Also Published As

Publication number Publication date
CN112151096A (zh) 2020-12-29
KR102701563B1 (ko) 2024-09-04
KR20210001134A (ko) 2021-01-06
US20200411073A1 (en) 2020-12-31
US11404100B2 (en) 2022-08-02

Similar Documents

Publication Publication Date Title
CN111696608B (zh) 存储器装置及其操作方法
US10607688B2 (en) Memory device and operating method thereof
CN110619911B (zh) 存储装置及存储装置的操作方法
CN111104059B (zh) 存储器控制器及操作该存储器控制器的方法
CN111258793B (zh) 存储器控制器及其操作方法
CN110780802B (zh) 存储器控制器及其操作方法
CN112037835B (zh) 存储器装置及其操作方法
US10910045B2 (en) Storage device having improved cache performance and method of operating the same
CN111105836B (zh) 存储装置及其操作方法
CN112825260B (zh) 存储器装置及其操作方法
CN112002367B (zh) 存储器装置以及操作该存储器装置的方法
CN111445939B (zh) 存储装置及其操作方法
CN111883197B (zh) 存储装置及其操作方法
KR20200048737A (ko) 저장 장치 및 그 동작 방법
CN112151096B (zh) 存储器装置及其操作方法
CN112289361B (zh) 存储器装置及其操作方法
CN114121104A (zh) 存储器设备及其操作方法
CN112053711B (zh) 存储器装置以及该存储器装置的操作方法
CN111341372B (zh) 存储装置以及操作存储装置的方法
KR20220021761A (ko) 메모리 장치 및 그 동작 방법
KR20200090556A (ko) 저장 장치 및 그 동작 방법
CN112908371B (zh) 存储器装置和操作该存储器装置的方法
CN111580743B (zh) 存储器控制器及其操作方法
CN113889167A (zh) 存储器装置及其操作方法
KR20220048377A (ko) 저장 장치 및 그 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant