KR101038471B1 - 불휘발성 메모리 소자의 동작 방법 - Google Patents

불휘발성 메모리 소자의 동작 방법 Download PDF

Info

Publication number
KR101038471B1
KR101038471B1 KR1020090010593A KR20090010593A KR101038471B1 KR 101038471 B1 KR101038471 B1 KR 101038471B1 KR 1020090010593 A KR1020090010593 A KR 1020090010593A KR 20090010593 A KR20090010593 A KR 20090010593A KR 101038471 B1 KR101038471 B1 KR 101038471B1
Authority
KR
South Korea
Prior art keywords
address
page
memory block
block
data
Prior art date
Application number
KR1020090010593A
Other languages
English (en)
Other versions
KR20100091412A (ko
Inventor
정병관
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090010593A priority Critical patent/KR101038471B1/ko
Publication of KR20100091412A publication Critical patent/KR20100091412A/ko
Application granted granted Critical
Publication of KR101038471B1 publication Critical patent/KR101038471B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명은 데이터 독출 명령에 따라 선택된 제1 메모리 블록의 선택된 페이지의 데이터를 독출하는 단계; 상기 제 1 메모리 블록의 선택된 페이지의 데이터를 독출하는 동안, 캐시 독출 명령이 입력되는 단계; 상기 캐시 독출 명령에 따라, 상기 선택된 페이지에 해당하는 어드레스를 증가시키는 단계; 상기 증가된 어드레스가 새로운 제 2 메모리 블록의 첫번째 페이지의 어드레스와 일치하는지 판단하는 단계; 상기 증가된 어드레스가 상기 제 2 메모리 블록의 첫번째 페이지의 어드레스와 일치하는 경우, 상기 제 2 메모리 블록이 배드 블록인지를 판단하는 단계; 및 상기 판단결과, 상기 제 2 메모리 블록의 첫번째 페이지의 데이터를 독출하여 출력하고, 상기 제 2 메모리 블록이 배드블록인 경우, 상기 증가된 어드레스를 초기화하여 새로운 제 3 메모리 블록의 첫번째 페이지의 어드레스로 변경시키고, 상기 제 3 메모리 블록이 배드 블록인지를 판단하는 단계를 포함하는 불휘발성 메모리 소자의 동작 방법을 제공한다.
캐시 독출, 캐시 프로그램, 배드 블록

Description

불휘발성 메모리 소자의 동작 방법{Method of operating a non volatile memory device}
본 발명은 불휘발성 메모리 소자의 동작 방법으로, 특히 캐시 독출이나 캐시 프로그램 등을 수행할 때 배드 블록(Bad Block)을 미리 구분하여 동작할 수 있는 불휘발성 메모리 소자의 동작 방법에 관한 것이다.
반도체 메모리 장치는 데이터를 저장해 두고, 필요할 때 읽어볼 수 있는 기억장치이다. 반도체 메모리 장치는 전원이 끊어지면 저장된 데이터가 소멸되는 휘발성 메모리(volatile memory)가 있고, 전원이 끊어지더라도 저장된 데이터가 소멸되지 않는 불휘발성 메모리(non volatile memory)가 있다. 불휘발성 메모리들 중에서도 플래시 메모리는 전기적으로 셀의 데이터를 일괄적으로 소거하는 기능을 가지고 있기 때문에 컴퓨터 및 메모리 카드 등에 널리 사용되고 있다.
불휘발성 메모리 소자는 프로그램이나 데이터 독출 속도를 좀 더 빠르게 하기 위해 캐시 프로그램(Cache program) 이나 캐시 독출(Cache read) 등의 동작을 수행한다.
캐시 프로그램은 프로그램할 데이터를 페이지 버퍼에 입력받아 프로그램을 진행하는 동안, 캐시 래치에 다음번으로 프로그램할 데이터를 미리 입력받아 연속하여 프로그램을 진행하는 방법이다.
또한, 캐시 독출은 선택된 페이지의 데이터를 독출하여 출력을 하는 동안에 다음번 페이지의 데이터를 독출하여 캐시 래치에 저장한 후, 연속하여 출력하게 하는 방식이다.
도 1은 캐시 독출의 동작을 설명하기 위한 순서도이다.
도 1을 참조하면, 캐시 독출은 먼저 제 1 페이지를 선택하고(S101), 선택된 페이지의 독출을 수행한다(S103). 데이터 독출 방법은 일반적인 불휘발성 메모리 소자의 독출 방법과 유사하므로 설명을 생략한다.
그리고 데이터 독출 인에이블을 하여 독출된 데이터를 출력한다(S105). 그리고 데이터가 출력되는 동안 캐시 독출 동작이 맞는지 확인하고(S107), 캐시 독출 명령이 입력되었다면 데이터를 독출하고 있는 동안 다음 페이지를 선택하고(S109), 데이터를 독출하여 캐시 래치에 저장한다(S111).
그리고 독출된 데이터 출력을 인에이블 하여 출력하고(S113), 독출이 종료되었는지 확인한다(S115). 그리고 캐시 독출이 진행되는 동안 계속하여 다음 페이지를 선택하여 데이터를 독출하여 연속해서 출력한다.
도 2는 캐시 프로그램 동작을 설명하기 위한 순서도이다.
도 2를 참조하면, 캐시 프로그램은 먼저 제 1 페이지를 선택하고(S201), 선택된 페이지에 프로그램을 수행한다(S203). 데이터 프로그램 방법은 일반적인 불휘발성 메모리 소자의 프로그램 방법과 유사하므로 설명을 생략한다.
그리고 데이터 입력 인에이블을 하여 다음번으로 프로그램할 데이터를 입력받을 수 있음을 표시한다(S205). 그리고 이는 캐시 프로그램 동작이 수행되어야 하는지를 확인하고(S207), 캐시 프로그램이 진행되어야 하면 캐시 래치로 다음번으로 프로그램해야 하는 데이터를 입력받는다. 그리고 제 1 페이지의 프로그램이 완료되면, 다음번 페이지를 선택하고(S209), 데이터를 프로그램한다(S211).
그리고 프로그램이 진행되는 동안 캐시 래치에 데이터를 입력받을 수 있도록 데이터 입력 인에이블을 설정한다(213). 캐시 프로그램이 완료될 때까지 계속하여 캐시 프로그램을 진행한다.
현재 캐시 프로그램이나 캐시 독출 방식은 동일한 메모리 블록 내에서만 수행된다. 여러 개의 메모리 블록에 캐시 프로그램이나 캐시 독출을 수행하는 경우에는 메모리 블록이 배드 블록인 경우 오류가 발생되기 때문에 하나의 메모리 블록 내에서만 수행해야 한다.
따라서 본 발명이 이루고자 하는 기술적 과제는 여러 개의 메모리 블록에 걸쳐 캐시 프로그램이나 캐시 독출 동작을 수행하는 불휘발성 메모리 소자의 동작 방법을 제공하는데 있다.
본 발명의 특징에 따른 불휘발성 메모리 소자의 동작 방법은,
데이터 독출 명령에 따라 선택된 제1 메모리 블록의 선택된 페이지의 데이터를 독출하는 단계; 상기 제 1 메모리 블록의 선택된 페이지의 데이터를 독출하는 동안, 캐시 독출 명령이 입력되는 단계; 상기 캐시 독출 명령에 따라, 상기 선택된 페이지에 해당하는 어드레스를 증가시키는 단계; 상기 증가된 어드레스가 새로운 제 2 메모리 블록의 첫번째 페이지의 어드레스와 일치하는지 판단하는 단계; 상기 증가된 어드레스가 상기 제 2 메모리 블록의 첫번째 페이지의 어드레스와 일치하는 경우, 상기 제 2 메모리 블록이 배드 블록인지를 판단하는 단계; 및 상기 판단결과, 상기 제 2 메모리 블록의 첫번째 페이지의 데이터를 독출하여 출력하고, 상기 제 2 메모리 블록이 배드블록인 경우, 상기 증가된 어드레스를 초기화하여 새로운 제 3 메모리 블록의 첫번째 페이지의 어드레스로 변경시키고, 상기 제 3 메모리 블록이 배드 블록인지를 판단하는 단계를 포함한다.
상기 증가된 어드레스가 상기 제 2 메모리 블록의 첫번째 페이지의 어드레스가 아니고, 상기 제 1 메모리 블록의 페이지의 어드레스인 경우, 상기 증가된 어드레스에 해당하는 페이지를 독출하는 단계를 더 포함한다.
상기 제 2 메모리 블록 또는 상기 제 2 메모리 블록이 배드 블록인지 여부를 판단하는 것은, 미리 저장된 배드 블록 어드레스를 로딩하는 단계; 및 상기 제 2 또는 제 3 메모리 블록의 블록 어드레스가 상기 배드 블록 어드레스에 포함되는 경우 상기 제 2 또는 제 3 메모리 블록을 배드 블록으로 판단하는 단계를 포함한다.
본 발명의 다른 특징에 따른 불휘발성 메모리 소자의 동작 방법은,
프로그램 명령과 제 1 데이터가 입력됨에 따라 선택되는 제 1 메모리 블록의 선택된 페이지에 상기 제 1 데이터를 프로그램하는 단계; 상기 선택된 페이지에 대한 프로그램을 수행하는 동안 캐시 프로그램 명령 및 다음으로 프로그램될 제 2 데이터가 입력되는 단계; 캐시 프로그램 명령에 따라 상기 선택된 페이지에 해당하는 어드레스를 증가시키는 단계; 상기 증가된 어드레스가 새로운 제 2 메모리 블록의 첫번째 페이지의 어드레스와 일치하는지를 판단하는 판단단계; 상기 증가된 어드레스가 상기 제 2 메모리 블록의 첫번째 페이지의 어드레스와 일치하는 경우, 상기 제 2 메모리 블록이 배드 블록인지를 판단하는 단계; 및 상기 제 2 메모리 블록이 배드 블록이 아닌 경우, 상기 제 2 메모리 블록의 첫번째 페이지에 상기 제 2 데이터를 프로그램하고, 상기 제 2 메모리 블록이 배드 블록이라면 페이지 어드레스를 초기화 하고, 다른 메모리 블록의 첫번째 페이지를 제 3 페이지로 선택하고, 상기 증가된 어드레스를 초기화 하여 새로운 제 3 메모리 블록의 첫번째 페이지의 어드레스로 변경하고, 상기 제 3 메모리 블록이 배드 블록인지를 판단하는 단계;를 포함한다.
상기 증가된 어드레스가 상기 제 2 메모리 블록의 첫번째 페이지의 어드레스가 아니고, 상기 제 1 메모리 블록의 페이지의 어드레스인 경우, 상기 증가된 어드레스에 해당하는 페이지에 상기 제 2 데이터를 프로그램 하는 단계를 더 포함한다.
상기 제 2 또는 제 3 메모리 블록이 배드 블록인지 여부를 판단하는 것은, 미리 저장된 배드 블록 어드레스를 로딩하는 단계; 및 상기 제 2 또는 제 3 메모리 블록의 블록 어드레스가 상기 배드 블록 어드레스에 포함되는 경우, 상기 제 2 또는 제 3 메모리 블록을 배드 블록으로 판단하는 단계를 포함한다.
이상에서 설명한 바와 같이, 본 발명에 따른 불휘발성 메모리 소자의 동작 방법은 캐시 프로그램이나 독출을 수행할 때, 배드 블록을 구분함으로써 여러 개의 메모리블록에 걸쳐서 캐시 프로그램 또는 캐시 독출을 수행할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 3은 불휘발성 메모리 소자의 블록도이다.
도 3을 참조하면, 불휘발성 메모리 소자(300)는 메모리 셀 어레이(310), 페이지 버퍼부(320), Y 디코더(330), 버퍼부(340), X 디코더(350), 어드레스 제어부(360), 동작 제어 및 고전압 생성부(370), 명령 인터페이스 로직(380) 및 레지스터부(390)를 포함한다.
메모리 셀 어레이(310)는 데이터 저장을 위한 메모리 셀들이 여러 개의 메모리 블록으로 구성된다. 메모리 블록의 메모리 셀들은 워드라인과 비트라인으로 연결되어 선택된다.
페이지 버퍼부(320)는 비트라인에 연결되는 페이지 버퍼들을 포함한다. 페이지 버퍼들은 각각 연결되는 비트라인에 선택된 메모리 셀에 프로그램할 데이터를 저장하거나, 선택된 메모리 셀에 저장된 데이터를 독출한다.
Y 디코더(330)는 페이지 버퍼들의 데이터 입출력 동작을 수행한다. 버퍼부(340)는 외부와 연결되는 IO에 연결되어 입출력되는 데이터가 임시 저장된다.
X 디코더(350)는 다수의 메모리 블록들 중 하나를 인에이블 시키고, 동작 전압을 제공하기 위한 글로벌 라인과 인에이블된 메모리 블록의 워드라인 및 선택 라인을 연결한다.
어드레스 제어부(360)는 어드레스 레지스터(361)와 어드레스 카운터(362)를 포함한다. 어드레스 카운터(362)는 동작 명령에 의해서 데이터를 독출하거나, 출력하기 위한 어드레스를 카운팅 한다.
그리고 어드레스 레지스터(361)는 현재 동작하는 어드레스 정보나, 배드 블록으로 판단되는 블록의 어드레스 정보가 저장된다. 어드레스 제어부(360)는 어드레스 카운터의 어드레스 카운팅 신호에 따른 제어신호를 X 디코더(350)와 Y 디코더(330)로 입력한다.
동작 제어 및 고전압 생성부(370)는 프로그램이나 데이터 독출 또는 소거 동작 등의 명령에 따라 필요한 동작 전압을 생성하여 제공한다.
명령 인터페이스 로직(380)은 제어신호들과 레지스터부(390)에서 입력되는 명령어를 확인하여 동작 제어를 위한 제어신호들을 동작 제어 및 고전압 생성부(370)에 전달하거나, 데이터를 레지스터부(390)에 저장한다.
레지스터부(390)는 명령 레지스터(391)와 데이터 레지스터(392)를 포함한다. 명령 레지스터(391)는 버퍼부(340)로부터 입력되는 명령이 임시 저장되고, 데이터 레지스터(392)는 명령 인터페이스 로직(380)에서 입력되는 데이터와 버퍼부(340)에서 입출력되는 프로그램할 데이터나, 독출된 데이터 등이 임시 저장된다.
상기의 불휘발성 메모리 소자는 본 발명의 실시 예에 따라 다음과 같이 캐시 독출과 캐시 프로그램을 수행한다.
도 4는 본 발명의 실시 예에 따른 캐시 독출 동작을 설명하기 위한 순서도이다.
도 4를 참조하면, 데이터 독출 명령에 따라 먼저 제 1 페이지가 선택되고(S401), 선택된 제 1 페이지가 메모리 블록의 가장 처음 페이지인지를 확인한다(S403). 예를 들어 본 발명의 실시 예에 따른 불휘발성 메모리 소자의 메모리 블록이 제 1 내지 제 32 워드라인을(WL1 내지 WL32)을 포함하고, 각각의 워드라인을 하나의 페이지로 하여 제 1 워드라인(WL1)에서 제 32 워드라인(WL32)으로 차례로 프로그램이나 독출을 한다고 가정한다.
이때 단계S403에서는 제 1 워드라인(WL1)이 선택되었는지를 판단한다.
그리고 메모리 블록의 가장 처음 페이지라면, 어드레스 레지스터(361)에 저장된 배드 블록 정보를 읽어서(S405), 현재 선택된 페이지가 배드 블록에 포함된 것인지를 확인한다(S407). 단계 S401에서 선택한 페이지가 배드 블록에 포함되어 있다면, 독출 동작을 종료한다.
상기 배드 블록이라 함은 메모리 블록의 특정 페이지나 특정 메모리 셀이 페일이 발생하여 배드 처리된 블록을 가리키는 것으로 배드 블록에 대해서는 캐시 프로그램이나 독출이 수행될 수 없다. 이는 배드 블록은 특정 페이지 어드레스를 피 하여 프로그램이나 독출을 해야 하므로 차례로 프로그램이나 독출을 수행하는 캐시 프로그램이나 캐시 독출이 불가능하기 때문이다.
그러나 배드 블록이 아니라면, 선택된 제 1 페이지의 데이터 독출을 수행한다(S409). 단계S403에서 현재 선택된 페이지가 메모리 블록의 가장 처음 페이지가 아닌 경우에도 데이터 독출을 수행한다(S409).
데이터 독출이 완료되면, 데이터 출력 인에이블 신호가 설정되어 페이지 버퍼부(320)에 독출된 데이터가 출력된다(S411).
그리고 데이터 출력이 되고 있는 동안, 캐시 독출 명령이 입력되면(S413), 다음 페이지를 선택한다(S415). 그리고 다음으로 선택한 페이지가 메모리 블록의 가장 처음 블록인지를 확인한다(S417).
만약 제 32 워드라인(WL32)에 대한 데이터 독출이 수행된 후, 캐시 독출 명령이 입력되면 어드레스 카운터(362)는 다음 메모리 블록의 제 1 워드라인(WL1)을 선택하도록 어드레스 카운팅을 한다.
따라서 메모리 블록의 가장 처음 페이지 인지를 확인하는 과정은 메모리 블록이 변경되었는지를 확인하는 과정이다. 그리고 메모리 블록의 처음 페이지라고 판단되면, 다시 배드 블록 정보를 읽어서(S425), 해당 메모리 블록이 배드 블록인지 여부를 판단한다(S427).
해당 메모리 블록이 배드 블록이라면 페이지 어드레스를 초기화한다(S429). 이때 페이지 어드레스를 '0'으로 리셋하고, 또 다른 메모리 블록을 선택하여(S431), 메모리 블록의 처음 페이지를 선택하게 된다. 따라서 배드 블록이 아닌 것으로 판단되는 메모리 블록만이 선택될 수 있다.
그리고 배드 블록이 아니라면, 데이터를 독출하여 출력하고, 캐시 독출 명령이 종료되었는지를 확인한다(S419 내지 S421).
상기의 캐시 독출 동작에서는 메모리 블록의 첫 번째 페이지가 선택되면, 배드 블록인지를 확인하는 과정이 있기 때문에 두개 이상의 메모리 블록에 걸쳐서 캐시 독출 동작을 수행하는 것이 가능하다.
또한, 캐시 프로그램 동작도 캐시 독출과 마찬가지로 메모리 블록이 배드 블록인지를 확인하여 동작한다.
도 5는 본 발명의 실시 예에 따른 캐시 프로그램 동작을 설명하기 위한 순서도이다.
도 5를 참조하면, 캐시 프로그램도 캐시 독출과 유사하게 프로그램 명령에 의해서 제 1 페이지가 선택되면(S501), 메모리 블록의 처음 페이지인지를 확인한다(S503).
그리고 메모리 블록의 처음 페이지인 경우 배드 블록 정보를 읽어서 배드 블록인지를 확인한다(S505, S507).
배드 블록이 아니라면, 프로그램을 수행한다(S509). 또한 메모리 블록의 처음 페이지가 아닌 경우에도 프로그램을 수행한다.
프로그램이 수행되는 동안, 데이터 입력이 가능함을 알리는 인에이블 신호가 설정되고(S511), 캐시 프로그램과 데이터가 입력되는지를 확인한다(S513).
캐시 프로그램이 입력되면, 다음 페이지를 선택하고(S515), 메모리 블록의 처음 페이지인지를 다시 확인한다(S517). 메모리 블록의 처음 페이지라면, 배드 블록 정보를 로딩하여(S525), 배드 블록인지를 판단한다(S527).
배드 블록이 아니라면, 프로그램을 수행한다(S519). 프로그램이 수행되는 동안 다른 캐시 프로그램 명령과 데이터가 입력될 수 있게 데이터 입력 인에이블이 설정된다(S521).
한편, 단계 S527의 판단결과, 배드 블록이라면 페이지를 초기화하여 다음 메모리 블록을 선택하고(S529, S531), 다시 배드 블록인지를 확인한다(S517, S525).
상기 도 4 및 도 5와 같이 캐시 독출과 캐시 프로그램을 수행하면, 두개 이상의 메모리 블록에 걸쳐서 캐시 독출이나 캐시 프로그램 동작이 가능하며, 배드 블록을 피해서 수행함으로써 오류를 방지할 수 있다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시 예에서 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1은 캐시 독출의 동작을 설명하기 위한 순서도이다.
도 2는 캐시 프로그램 동작을 설명하기 위한 순서도이다.
도 3은 불휘발성 메모리 소자의 블록도이다.
도 4는 본 발명의 실시 예에 따른 캐시 독출 동작을 설명하기 위한 순서도이다.
도 5는 본 발명의 실시 예에 따른 캐시 프로그램 동작을 설명하기 위한 순서도이다.
*도면의 주요 부분의 간단한 설명*
300 : 불휘발성 메모리 소자 310 : 메모리 셀 어레이
320 : 페이지 버퍼부 330 : Y 디코더
340 : 버퍼부 350 : X 디코더
360 : 어드레스 제어부 370 : 동작 제어 및 고전압 생성부
380 : 명령 인터페이스 로직 390 : 레지스터부

Claims (6)

  1. 데이터 독출 명령에 따라 선택된 제1 메모리 블록의 선택된 페이지의 데이터를 독출하는 단계; 상기 제 1 메모리 블록의 선택된 페이지의 데이터를 독출하는 동안, 캐시 독출 명령이 입력되는 단계;
    상기 캐시 독출 명령에 따라, 상기 선택된 페이지에 해당하는 어드레스를 증가시키는 단계;
    상기 증가된 어드레스가 새로운 제 2 메모리 블록의 첫번째 페이지의 어드레스와 일치하는지 판단하는 단계; 상기 증가된 어드레스가 상기 제 2 메모리 블록의 첫번째 페이지의 어드레스와 일치하는 경우, 상기 제 2 메모리 블록이 배드 블록인지를 판단하는 단계; 및
    상기 판단결과, 상기 제 2 메모리 블록의 첫번째 페이지의 데이터를 독출하여 출력하고, 상기 제 2 메모리 블록이 배드블록인 경우, 상기 증가된 어드레스를 초기화하여 새로운 제 3 메모리 블록의 첫번째 페이지의 어드레스로 변경시키고, 상기 제 3 메모리 블록이 배드 블록인지를 판단하는 단계
    를 포함하는 불휘발성 메모리 소자의 동작 방법.
  2. 청구항 2은(는) 설정등록료 납부시 포기되었습니다.
    제 1항에 있어서,
    상기 증가된 어드레스가 상기 제 2 메모리 블록의 첫번째 페이지의 어드레스가 아니고, 상기 제 1 메모리 블록의 페이지의 어드레스인 경우, 상기 증가된 어드레스에 해당하는 페이지를 독출하는 단계를 더 포함하는 불휘발성 메모리소자의 동작 방법.
  3. 청구항 3은(는) 설정등록료 납부시 포기되었습니다.
    제 1항에 있어서,
    상기 제 2 메모리 블록 또는 상기 제 2 메모리 블록이 배드 블록인지 여부를 판단하는 것은,
    미리 저장된 배드 블록 어드레스를 로딩하는 단계; 및
    현재 선택된상기 제 2 또는 제 3 메모리 블록의 블록 어드레스가 상기 배드 블록 어드레스에 포함되는 경우 상기 제 2 또는 제 3 메모리 블록을 배드 블록으로 판단하는 단계
    를 포함하는 것을 특징으로 하는 불휘발성 메모리 소자의 동작 방법.
  4. 프로그램 명령과 제 1 데이터가 입력됨에 따라 선택되는 제 1 메모리 블록의 선택된 페이지에 상기 제 1 데이터를 프로그램하는 단계;
    상기 선택된 페이지에 대한 프로그램을 수행하는 동안 캐시 프로그램 명령 및 다음으로 프로그램될 제 2 데이터가 입력되는 단계;
    캐시 프로그램 명령에 따라 상기 선택된 페이지에 해당하는 어드레스를 증가시키는 단계;
    상기 증가된 어드레스가 새로운 제 2 메모리 블록의 첫번째 페이지의 어드레스와 일치하는지를 판단하는 판단단계;
    상기 증가된 어드레스가 상기 제 2 메모리 블록의 첫번째 페이지의 어드레스와 일치하는 경우, 상기 제 2 메모리 블록이 배드 블록인지를 판단하는 단계; 및
    상기 제 2 메모리 블록이 배드 블록이 아닌 경우, 상기 제 2 메모리 블록의 첫번째 페이지에 상기 제 2 데이터를 프로그램하고, 상기 제 2 메모리 블록이 배드 블록이라면 페이지 어드레스를 초기화 하고, 다른 메모리 블록의 첫번째 페이지를 제 3 페이지로 선택하고, 상기 증가된 어드레스를 초기화 하여 새로운 제 3 메모리 블록의 첫번째 페이지의 어드레스로 변경하고, 상기 제 3 메모리 블록이 배드 블록인지를 판단하는 단계;
    를 포함하는 불휘발성 메모리 소자의 동작 방법.
  5. 청구항 5은(는) 설정등록료 납부시 포기되었습니다.
    제 4항에 있어서,
    상기 증가된 어드레스가 상기 제 2 메모리 블록의 첫번째 페이지의 어드레스가 아니고, 상기 제 1 메모리 블록의 페이지의 어드레스인 경우, 상기 증가된 어드레스에 해당하는 페이지에 상기 제 2 데이터를 프로그램 하는 단계를 더 포함하는 불휘발성 메모리소자의 동작 방법.
  6. 청구항 6은(는) 설정등록료 납부시 포기되었습니다.
    제 4항에 있어서,
    상기 제 2 또는 제 3 메모리 블록이 배드 블록인지 여부를 판단하는 것은,
    미리 저장된 배드 블록 어드레스를 로딩하는 단계; 및
    상기 제 2 또는 제 3 메모리 블록의 블록 어드레스가 상기 배드 블록 어드레스에 포함되는 경우, 상기 제 2 또는 제 3 메모리 블록을 배드 블록으로 판단하는 단계
    를 포함하는 것을 특징으로 하는 불휘발성 메모리 소자의 동작 방법.
KR1020090010593A 2009-02-10 2009-02-10 불휘발성 메모리 소자의 동작 방법 KR101038471B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090010593A KR101038471B1 (ko) 2009-02-10 2009-02-10 불휘발성 메모리 소자의 동작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090010593A KR101038471B1 (ko) 2009-02-10 2009-02-10 불휘발성 메모리 소자의 동작 방법

Publications (2)

Publication Number Publication Date
KR20100091412A KR20100091412A (ko) 2010-08-19
KR101038471B1 true KR101038471B1 (ko) 2011-06-02

Family

ID=42756604

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090010593A KR101038471B1 (ko) 2009-02-10 2009-02-10 불휘발성 메모리 소자의 동작 방법

Country Status (1)

Country Link
KR (1) KR101038471B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101425463B1 (ko) 2014-01-21 2014-08-01 문교산업 주식회사 치형 보조물 제조장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090011210A (ko) * 2007-07-25 2009-02-02 주식회사 하이닉스반도체 플래시 메모리 소자

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090011210A (ko) * 2007-07-25 2009-02-02 주식회사 하이닉스반도체 플래시 메모리 소자

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"Technical Note NAND Flash 101", Micron, 2006.*

Also Published As

Publication number Publication date
KR20100091412A (ko) 2010-08-19

Similar Documents

Publication Publication Date Title
CN107871521B (zh) 半导体存储装置、快闪存储器及其连续读出方法
US7692984B2 (en) System and method for initiating a bad block disable process in a non-volatile memory
TWI534809B (zh) 由外部來源設定控制資訊之非揮發性記憶體裝置
KR101889362B1 (ko) 비휘발성 메모리 장치 및 그 동작 방법, 이를 이용하는 데이터 처리 시스템
JP2003317489A (ja) 不揮発性半導体記憶装置、そのデータ書き込み制御方法およびプログラム
KR20110001575A (ko) 불휘발성 메모리 장치의 동작 방법
US8275934B2 (en) Nonvolatile memory device and cache read method using the same
KR100898653B1 (ko) 플래시 메모리 소자 및 프로그램 방법
KR101038471B1 (ko) 불휘발성 메모리 소자의 동작 방법
KR100953062B1 (ko) 불휘발성 메모리 소자의 어드레스 입력 방법 및 동작 방법
US9159430B2 (en) Method for block-erasing a page-erasable EEPROM-type memory
WO2001061503A1 (en) Nonvolatile memory
CN112000290B (zh) Nor flash擦除干扰纠正方法及装置
CN108614666A (zh) 基于NANDflash的数据块处理方法和装置
KR20200109238A (ko) 반도체 기억장치
KR100965079B1 (ko) 불휘발성 메모리 장치
KR101155113B1 (ko) 불휘발성 메모리 소자 및 그 동작 방법
CN109684239B (zh) 防止系统芯片的非易失性存储器被复制的方法
KR20110001581A (ko) 불휘발성 메모리 장치의 카피백 동작 방법
JPH11272472A (ja) マイクロコンピュータ
KR100960478B1 (ko) 불휘발성 메모리 장치의 듀얼 플레인 카피백 방법
KR20100089509A (ko) 불휘발성 메모리 소자의 동작 방법
JP2008217472A (ja) メモリシステム
KR20110078739A (ko) 반도체 메모리 장치 및 그 동작 방법
JP2008077468A (ja) メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee