KR100965079B1 - 불휘발성 메모리 장치 - Google Patents

불휘발성 메모리 장치 Download PDF

Info

Publication number
KR100965079B1
KR100965079B1 KR1020080113431A KR20080113431A KR100965079B1 KR 100965079 B1 KR100965079 B1 KR 100965079B1 KR 1020080113431 A KR1020080113431 A KR 1020080113431A KR 20080113431 A KR20080113431 A KR 20080113431A KR 100965079 B1 KR100965079 B1 KR 100965079B1
Authority
KR
South Korea
Prior art keywords
write
address
memory cell
write protection
block
Prior art date
Application number
KR1020080113431A
Other languages
English (en)
Other versions
KR20100054483A (ko
Inventor
박원선
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080113431A priority Critical patent/KR100965079B1/ko
Publication of KR20100054483A publication Critical patent/KR20100054483A/ko
Application granted granted Critical
Publication of KR100965079B1 publication Critical patent/KR100965079B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G11C16/3486—Circuits or methods to prevent overprogramming of nonvolatile memory cells, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate programming
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits

Abstract

본원 발명에서는 쓰기 방지 동작을 효율적으로 수행할 수 있는 불휘발성 메모리 장치를 제공한다. 본원 발명의 불휘발성 메모리 장치는 복수의 메모리 셀 블록들과, 상기 각 메모리 셀 블록들의 쓰기 방지 여부에 대한 정보를 저장하는 쓰기 방지 어드레스 저장부를 포함하되, 상기 쓰기 방지 어드레스 저장부는 상기 메모리 셀 블록들과 동일한 형태의 메모리 셀 블록으로 구성되고, 각 메모리 셀의 위치 및 해당 메모리 셀에 저장된 데이터에 따라 쓰기 방지 블록의 어드레스가 특정된다.
쓰기 방지, NOP

Description

불휘발성 메모리 장치{Non volatiel memory device}
본원 발명은 쓰기 방지 동작을 개선시킬 수 있는 불휘발성 메모리 장치에 관한 것이다.
최근 들어 전기적으로 프로그램(program)과 소거(erase)가 가능하고, 일정 주기로 데이터를 재작성해야하는 리프레시(refresh) 기능이 필요 없는 불휘발성 메모리 소자에 대한 수요가 증가하고 있다.
상기 불휘발성 메모리 셀은 전기적인 프로그램/소거 동작이 가능한 소자로서 얇은 산화막에 인가되는 강한 전기장에 의해 전자가 이동하면서 셀의 문턱전압을 변화시켜 프로그램 및 소거 동작을 수행한다.
불휘발성 메모리 장치는 통상적으로 데이터가 저장되는 셀들이 매트릭스 형태로 구성된 메모리 셀 어레이, 상기 메모리 셀 어레이의 특정 셀들에 대하여 메모리를 기입하거나 특정 셀에 저장되었던 메모리를 독출하는 페이지 버퍼를 포함한다. 상기 페이지 버퍼는 특정 메모리 셀과 접속된 비트라인 쌍, 메모리 셀 어레이에 기록할 데이터를 임시저장하거나, 메모리 셀 어레이로부터 특정 셀의 데이터를 독출하여 임시 저장하는 레지스터, 특정 비트라인 또는 특정 레지스터의 전압 레벨 을 감지하는 감지노드, 상기 특정 비트라인과 감지노드의 접속여부를 제어하는 비트라인 선택부를 포함한다.
불휘발성 메모리 장치에서 메모리 셀에 기록된 데이터를 보호하는 방법은 크게 두 가지로 구분된다.
첫 번째는 호스트가 로우레벨의 쓰기방지신호(/WP)를 인가하여 불휘발성 메모리 장치에 대한 쓰기 동작을 금지시키는 방법이다. 두 번째는 불휘발성 메모리 장치내의 특정 셀에 대한 어드레스를 미리 저장시켜 놓고, 해당 어드레스에 대한 쓰기 동작을 호스트가 시도하면 자동으로 쓰기방지 동작을 수행하는 방법이다.
본원 발명은 두 번째 방법에 관한 것으로, 상기 방법은 다시 두 가지로 구분된다. 호스트가 파워온(power on) 동작시마다 쓰기 동작으로부터 보호되어야 할 어드레스를 지정하는 방법과, 호스트가 한번만 보호되어야 할 어드레스를 알려주면 매 파워온 동작마다 다시 알려줄 필요없이 불휘발성 메모리 장치가 자동으로 쓰기 방지 동작을 수행하는 방법이다. 즉, 전자의 경우 보호되어야 할 어드레스 정보가 휘발되는 것이고, 후자의 경우 보호되어야 할 어드레스가 불휘발되는 것이다.
후자의 구성에서는 다음과 같이 쓰기방지 동작을 수행한다.
먼저 특정 어드레스에 대하여 프로그램 동작 명령어가 입력되면, 해당 어드레스에 대하여 독출 동작을 수행한다. 이때 추가 셀 영역에 대해서도 동시에 독출 동작을 수행하여, 상기 특정 어드레스가 보호대상 셀을 가리키는지 확인한다. 만약 프로그램 대상 셀들이 보호대상 셀인 경우에는 해당 셀들에 대해서는 쓰기동작을 수행하지 않는다. 다만, 이러한 경우 매 메모리 셀 블록마다 추가 메모리 셀 영역을 필요로 한다는 점, 그리고 쓰기 동작의 수행 전에 해당 셀들에 대한 독출 동작이 선행되어야 한다는 점이 문제가 된다. 이는 곧 전체적인 쓰기 시간을 증가시키는 결과를 가져온다.
전술한 문제점에 따라 본원 발명이 해결하고자 하는 과제는 쓰기 방지 동작을 효율적으로 수행할 수 있는 불휘발성 메모리 장치를 제공하는 것이다.
전술한 과제를 해결하기 위한 본원 발명의 불휘발성 메모리 장치는 복수의 메모리 셀 블록들과, 상기 각 메모리 셀 블록들의 쓰기 방지 여부에 대한 정보를 저장하는 쓰기 방지 어드레스 저장부를 포함하되, 상기 쓰기 방지 어드레스 저장부는 상기 메모리 셀 블록들과 동일한 형태의 메모리 셀 블록으로 구성되고, 각 메모리 셀의 위치 및 해당 메모리 셀에 저장된 데이터에 따라 쓰기 방지 블록의 어드레스가 특정된다.
전술한 본원 발명의 과제 해결 수단에 따라 최소의 메모리 셀 블록으로서 쓰기 방지 블록의 어드레스를 저장할 수 있다. 한편 각 페이지 별로 NOP 특성을 고려할 경우, 소거 동작을 수행하지 않으면서 NOP 개수 만큼의 블록들의 어드레스를 각 페이지에 저장할 수 있다.
이하, 첨부된 도면들을 참조하여 본원 발명의 바람직한 실시예를 상세히 살펴보기로 한다. 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하 도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1은 통상적인 불휘발성 메모리 장치의 블록 보호 방법의 개념을 설명하기 위한 도면이다.
상기 불휘발성 메모리 장치(100)는 복수의 메모리 셀 블록(130, 140)을 포함하며, 각 메모리 셀 블록은 복수의 메모리 셀들이 직렬 접속된 셀 스트링을 복수 개 포함한다. 각 셀 스트링은 하나의 비트라인과 접속된다.
불휘발성 메모리 장치에서 메모리 셀에 기록된 데이터를 보호하는 방법은 크게 두 가지로 구분된다.
첫 번째는 호스트가 로우레벨의 쓰기방지신호(/WP)를 인가하여 불휘발성 메모리 장치에 대한 쓰기 동작을 금지시키는 방법이다. 두 번째는 불휘발성 메모리 장치내의 특정 셀에 대한 어드레스를 미리 저장시켜 놓고, 해당 어드레스에 대한 쓰기 동작을 호스트가 시도하면 자동으로 쓰기방지 동작을 수행하는 방법이다.
본원 발명은 두 번째 방법에 관한 것으로, 상기 방법은 다시 두 가지로 구분된다. 호스트가 파워온(power on) 동작시마다 쓰기 동작으로부터 보호되어야 할 어드레스를 지정하는 방법과, 호스트가 한번만 보호되어야 할 어드레스를 알려주면 매 파워온 동작마다 다시 알려줄 필요없이 불휘발성 메모리 장치가 자동으로 쓰기 방지 동작을 수행하는 방법이다. 즉, 전자의 경우 보호되어야 할 어드레스 정보가 휘발되는 것이고, 후자의 경우 보호되어야 할 어드레스가 불휘발되는 것이다.
도시된 방법의 경우 보호되어야 할 어드레스를 별도의 메모리 셀을 추가시켜 저장시키고 있다. 즉 추가 셀 영역(120)에 보호될 어드레스를 저장시키는 것이다.
이러한 구성에서는 다음과 같이 쓰기방지 동작을 수행한다.
먼저 특정 어드레스에 대하여 프로그램 동작 명령어가 입력되면, 해당 어드레스에 대하여 독출 동작을 수행한다. 이때 추가 셀 영역에 대해서도 동시에 독출 동작을 수행하여, 상기 특정 어드레스가 보호대상 셀을 가리키는지 확인한다. 만약 프로그램 대상 셀들이 보호대상 셀인 경우에는 해당 셀들에 대해서는 쓰기동작을 수행하지 않는다.
다만, 이러한 경우 매 메모리 셀 블록마다 추가 메모리 셀 영역을 필요로 한다는 점, 그리고 쓰기 동작의 수행 전에 해당 셀들에 대한 독출 동작이 선행되어야 한다는 점이 문제가 된다. 이는 곧 전체적인 쓰기 시간을 증가시키는 결과를 가져온다.
도 2는 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치를 도시한 도면이다.
상기 불휘발성 메모리 장치(200)는 메모리 셀 어레이(210), 페이지 버퍼부(220), 쓰기 방지 제어부(230), 레지스터(240), 제어부(250)를 포함한다.
상기 메모리 셀 어레이(210)는 메인 셀 블록들(214)외에 쓰기 방지 어드레스 저장부(212)를 포함한다. 즉 별도의 메모리 셀 블록을 추가하여 쓰기 방지 어드레스 저장부(212)로 사용한다. 전체 메모리 셀 블록의 개수가 1만 6천여개(2 Giga byte 기준)임을 고려할 때, 각 블록마다 추가 영역을 구성하는 것 보다, 복수의 메모리 셀 블록이 쓰기 방지 어드레스만을 저장하도록 하는 구성이 훨씬 효율적일 수 있다. 상기 쓰기 방지 어드레스 저장부(212)의 구성을 더욱 상세히 살펴보기로 한다.
도 3은 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 메모리 셀 어레이 및 페이지 버퍼부를 도시한 도면이다.
도시된 바와 같이 메모리 셀 어레이(210)는 쓰기 방지 어드레스 저장부(212)와 복수의 메모리 셀 블록들(214)을 포함한다. 상기 쓰기 방지 어드레스 저장부(212)는 다른 메인 메모리 셀 블록과 동일하게 구성된다.
그리고 워드라인을 공유하는 메모리 셀들의 단위인 페이지별로 쓰기 방지 블록의 어드레스를 저장한다.
쓰기 방지 블록의 어드레스는 다음과 같이 저장된다.
도 4는 본원 발명의 일 실시예에 따른 쓰기 방지 어드레스 저장부의 블록 어드레스 저장방법을 설명하기 위한 도면이다.
각 메모리 셀의 위치 및 해당 메모리 셀에 저장된 데이터에 따라 쓰기 방지 블록의 어드레스가 특정된다. 상기 쓰기 방지 어드레스 저장부(212)가 총 m 개의 페이지를 포함하고, 각 페이지는 총 n 개의 메모리 셀을 포함한다고 가정한다. 이러한 경우 총 m*n 개의 메모리 셀 블록들에 대하여 해당 블록의 쓰기 방지 여부를 저장할 수 있다.
먼저 쓰기 방지 어드레스 저장부(212)에 대하여 소거 동작이 수행된다. 그에 따라 각 메모리 셀에는 ‘1’ 데이터가 저장된다. 그리고 쓰기 방지 블록의 어드레스에 해당하는 메모리 셀에 대하여 ‘0’ 데이터를 저장한다. 즉 1번 메모리 셀 블록에 대하여 쓰기 방지를 설정하고자 하는 경우에는 제1 페이지의 제1 번 셀을 프로그램 시킨다. 만약 n+2번 메모리 셀 블록에 대하여 쓰기 방지를 설정하고자 하는 경우에는 제2 페이지의 제2 번 셀을 프로그램 시킨다.
즉, ‘0’ 데이터가 저장된 메모리 셀의 위치 정보가 쓰기 방지 대상 셀의 어드레스가 된다. 이와 같은 방법으로 저장된 셀을 독출하면 어떠한 메모리 셀 블록이 쓰기 방지 대상 셀인지 확인 할 수 있다.
한편, 상기 쓰기 방지 어드레스 저장부(212)는 쓰기 방지 어드레스를 일괄적으로 저장한 후, 추가적으로 쓰기 방지 어드레스를 저장할 수 있다. 즉 한 번의 프로그램 동작을 수행한 후, 소거 동작 없이 추가적으로 프로그램 동작을 수행하여 쓰기 방지 어드레스를 저장시킨다. 소거 동작을 수행하지 않고 프로그램 동작을 수행하기 때문에 이전에 저장되어 있던 데이터가 그대로 저장되어 있다. 다만 문제가 되는 것은 불휘발성 메모리 셀에 대하여 소거 동작 없이 프로그램 동작을 수행하는 횟수가 한정되어 있다는 것이다. 불휘발성 메모리 셀의 특성상 일정횟수 이상으로 프로그램 동작을 수행하면 더 이상 데이터 쓰기 동작이 어려워진다. 따라서 소거 동작 없이 프로그램 동작을 수행할 수 있는 횟수(NOP)를 고려하여 소거 대상 블록의 어드레스를 설정한다.
도 5는 본원 발명의 또 다른 실시예에 따른 쓰기 방지 어드레스 저장부의 블록 어드레스 저장방법을 설명하기 위한 도면이다.
상기 언급한 NOP 특성을 고려할 경우 하나의 페이지에는 NOP 개수에 해당하는 블록 어드레스를 저장하도록 설정한다.
즉 단일 페이지에 NOP 개수 이상의 블록 어드레스를 저장할 수 있다고 하더라도, NOP 개수에 해당하는 블록 어드레스를 저장한다. 예를 들어 하나의 페이지에 대하여 소거 동작 없이 총 8번의 프로그램 동작이 가능하다고 가정하면, 하나의 페이지에 총 8개의 블록 어드레스만을 저장시킨다. 즉 8 개의 셀을 지정하여 해당 셀에 대해서만 소거 블록 어드레스를 의미하는 ‘0’ 데이터가 저장되도록 하는 것이다.
따라서 총 m 개의 페이지가 있다고 가정하고 각 페이지에 대해서는 NOP 수치 만큼 프로그램 동작이 가능할 때 총 m*NOP 값에 해당하는 블록 어드레스를 저장할 수 있다. 그리고 각 페이지에 대해서는 NOP 수치 만큼 프로그램 동작이 가능하다. 따라서 일괄적으로 한번의 소거 방지 블록의 어드레스를 저장한 뒤에는 각 페이지 별로 NOP-1 번 만큼 추가적으로 소거 방지 블록의 어드레스 저장이 가능하다.
다시 도 2를 참조하면, 상기 페이지 버퍼부(220)는 쓰기 방지 제어부(230)를 통해 입력되는 데이터가 저장된다. 페이지 버퍼에 저장된 ‘0’ 데이터에 의하여 쓰기 방지 블록의 어드레스가 저장된다.
쓰기 방지 제어부(230)는 쓰기 방지 명령에 따라 쓰기 방지 어드레스 저장부(212)의 메모리 셀에 ‘0’ 데이터를 저장시킨다. 또한 쓰기 방지 어드레스 저장부(212)에 저장된 데이터를 독출하여 레지스터(240)로 전송하여 쓰기 방지 동작이 수행되도록 한다.
상기 쓰기 방지 제어부(230)는 컬럼 디코더(231), 컬럼 카운터(233), 데이터 발생부(235), 명령어/어드레스 디코더(237), 데이터 먹스(239)를 포함한다.
상기 명령어/어드레스 디코더(237)는 외부에서 입력되는 쓰기 방지 명령어 및 쓰기 방지 블록의 어드레스를 입력받아 디코딩한다.
상기 데이터 발생부(235)는 상기 쓰기 방지 블록의 어드레스에 따라 쓰기 방지 어드레스 저장부(212)에 저장될 데이터를 생성한다. 데이터의 형태는 도 4에 설명한 바와 같이 각 셀 마다 쓰기 방지 블록의 어드레스를 저장하는 형태와 도 5에 설명한 바와 같이 NOP 특성을 고려하여 추가 프로그램이 가능하도록 하여 하나의 페이지에 NOP 개수 만큼의 블록 어드레스를 저장하는 형태가 있다.
데이터 먹스(239)는 상기 데이터 발생부(235)에서 생성된 데이터를 제어신호에 따라 페이지 버퍼부(220) 및 레지스터(240)로 전송한다. 쓰기 방지 블록의 어드레스를 쓰기 방지 어드레스 저장부(212)에 프로그램 하고자 하는 경우, 해당 데이터를 페이지 버퍼부(220) 및 레지스터(240)로 전송한다. 레지스터(240)에도 동일한 데이터를 전송하여 전원 공급이 중단되기 전까지는 해당 데이터를 근거로 쓰기 방지 동작을 수행하도록 한다. 이후 전원 공급이 중단되고 불휘발성 메모리 장치가 다시 턴온되는 경우에는 상기 쓰기 방지 어드레스 저장부(212)에 저장된 데이터를 독출하여 쓰기 방지 동작을 수행하도록 한다. 이를 위해 페이지 버퍼부(220)에 저장된 데이터를 제어신호에 따라 레지스터(240)에 전송한다.
상기 레지스터(240)는 상기 쓰기 방지 어드레스 저장부(212)에서 독출한 쓰기 방지 블록의 어드레스를 저장한다. 그리고 레지스터(240)에 저장된 쓰기 방지 블록의 어드레스는 제어부(250)에 전송되어 해당 메모리 셀 블록에 대하여 쓰기 방지 동작이 수행되도록 한다.
상기 제어부(250)는 호스트에서 전송되는 각종 명령어들에 따라 독출 동작, 프로그램 동작, 소거 동작 등을 수행한다. 그리고 상기 프로그램 동작이 수행되는 경우 레지스터(240)에 저장된 쓰기 방지 블록의 어드레스를 참조하여 프로그램 동작이 선택적으로 수행되도록 한다.
도 6은 본원 발명의 일 실시예에 따른 쓰기 방지 동작을 수행하는 과정을 도시한 도면이다.
먼저 쓰기 방지 어드레스 프로그램 시작 명령어(SU), 쓰기 방지 블록의 어드레스, 쓰기 방지 어드레스 프로그램 확인 명령어(CM)이 순차적으로 입력된다. 이후 레디비지바(R/B)신호가 로우레벨로 활성화되어 일정시간(tPROG)동안 쓰기 방지 블록의 어드레스가 저장된다. 이때, 상기 쓰기 방지 블록의 어드레스는 레지스터(240)에도 저장된다.
이후 프로그램 시작 명령어(80h), 프로그램 대상 셀의 어드레스, 데이터 입력, 프로그램 확인 명령어(10h)가 입력되는 경우, 해당 셀의 어드레스가 쓰기 방지 블록의 어드레스와 동일한 경우에는 쓰기 동작이 수행되지 않도록 한다. 즉 레지스터(240)에 저장된 쓰기 방지 블록의 어드레스와 입력된 프로그램 대상 셀의 블록 어드레스를 비교하여 쓰기 동작이 수행되지 않도록 한다.
이와 같이 쓰기 방지 어드레스가 저장된 후, 전원전압의 공급이 중단되기 전까지는 쓰기 방지 어드레스 저장부(212)에 대하여 독출 동작을 수행하지 않고, 레지스터(240)에 저장된 데이터만으로 쓰기 방지 동작을 수행한다.
도 7은 본원 발명의 일 실시예에 따른 쓰기 방지 동작을 수행하는 과정을 도시한 도면이다.
먼저 불휘발성 메모리 장치에 대한 전원 공급이 중단된 후 전원 공급이 재개되면 파워온 동작에 따라 쓰기 방지 어드레스 저장부(212)를 독출하여 쓰기 방지 제어부(230)를 통해 레지스터(240)에 저장한다.
이후 프로그램 시작 명령어(80h), 프로그램 대상 셀의 어드레스, 데이터 입력, 프로그램 확인 명령어(10h)가 입력되는 경우, 해당 셀의 어드레스가 쓰기 방지 블록의 어드레스와 동일한 경우에는 쓰기 동작이 수행되지 않도록 한다. 즉 레지스터(240)에 저장된 쓰기 방지 블록의 어드레스와 입력된 프로그램 대상 셀의 블록 어드레스를 비교하여 쓰기 동작이 수행되지 않도록 한다.
이와 같이 쓰기 방지 어드레스가 저장된 후, 전원전압의 공급이 재개되면 쓰 기 방지 어드레스 저장부(212)를 독출하여 이를 레지스터(240)에 저장하고 쓰기 방지 동작을 수행한다.
도 1은 통상적인 불휘발성 메모리 장치의 블록 보호 방법의 개념을 설명하기 위한 도면이다.
도 2는 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치를 도시한 도면이다.
도 3은 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 메모리 셀 어레이 및 페이지 버퍼부를 도시한 도면이다.
도 4는 본원 발명의 일 실시예에 따른 쓰기 방지 어드레스 저장부의 블록 어드레스 저장방법을 설명하기 위한 도면이다.
도 5는 본원 발명의 또 다른 실시예에 따른 쓰기 방지 어드레스 저장부의 블록 어드레스 저장방법을 설명하기 위한 도면이다.
도 6은 본원 발명의 일 실시예에 따른 쓰기 방지 동작을 수행하는 과정을 도시한 도면이다.
도 7은 본원 발명의 일 실시예에 따른 쓰기 방지 동작을 수행하는 과정을 도시한 도면이다.

Claims (7)

  1. 복수의 불휘발성 메모리 셀 블록들과,
    상기 각 불휘발성 메모리 셀 블록들의 쓰기 방지 여부에 대한 정보가 저장 및 갱신될 수 있도록 구성된 쓰기 방지 어드레스 저장부를 포함하되,
    상기 쓰기 방지 어드레스 저장부는 상기 불휘발성 메모리 셀 블록들과 동일한 형태의 불휘발성 메모리 셀 블록으로 구성되고, 각 불휘발성 메모리 셀의 위치 및 해당 불휘발성 메모리 셀에 저장된 데이터에 따라 쓰기 방지 블록의 어드레스가 특정되는 불휘발성 메모리 장치.
  2. 제1항에 있어서, 상기 쓰기 방지 어드레스 저장부는 n 개의 셀들을 포함하는 복수의 페이지를 포함하고,
    각 페이지는 각 셀 별로 쓰기 방지 블록의 어드레스를 저장하는 불휘발성 메모리 장치.
  3. 제1항에 있어서, 상기 쓰기 방지 어드레스 저장부는 n 개의 셀들을 포함하는 m 개의 페이지를 포함하고,
    각 메모리 셀의 위치를 기준으로 총 m*n 개의 메모리 셀 블록을 특정하며,
    쓰기 방지 블록과 대응되는 메모리 셀에 '0' 데이터가 저장되는 불휘발성 메모리 장치.
  4. 제1항에 있어서, 상기 쓰기 방지 어드레스 저장부는 복수의 페이지를 포함하며,
    각 페이지는 소거 동작 없이 프로그램 동작을 수행할 수 있는 횟수(NOP)와 같은 개수의 메모리 셀들에 쓰기 방지 블록의 어드레스를 저장하는 불휘발성 메모리 장치.
  5. 제1항에 있어서, 상기 쓰기 방지 어드레스 저장부는 m개의 페이지를 포함하고,
    각 페이지 별로 소거 동작 없이 프로그램 동작을 수행할 수 있는 횟수(NOP)에 상기 m을 곱한값과 같은 개수의 메모리 셀 블록을 특정하며,
    쓰기 방지 블록과 대응되는 메모리 셀에 '0' 데이터가 저장되는 불휘발성 메모리 장치.
  6. 제1항에 있어서, 상기 쓰기 방지 어드레스 저장부는 쓰기 방지 여부에 대한 정보가 갱신될 때, 쓰기 방지 어드레스가 갱신될 수 있도록 구성된 불휘발성 메모리 장치.
  7. 제6항에 있어서, 상기 쓰기 방지 어드레스 저장부는 상기 쓰기 방지 어드레스가 다른 쓰기 방지 어드레스로 갱신될 수 있도록 구성된 불휘발성 메모리 장치.
KR1020080113431A 2008-11-14 2008-11-14 불휘발성 메모리 장치 KR100965079B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080113431A KR100965079B1 (ko) 2008-11-14 2008-11-14 불휘발성 메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080113431A KR100965079B1 (ko) 2008-11-14 2008-11-14 불휘발성 메모리 장치

Publications (2)

Publication Number Publication Date
KR20100054483A KR20100054483A (ko) 2010-05-25
KR100965079B1 true KR100965079B1 (ko) 2010-06-21

Family

ID=42279206

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080113431A KR100965079B1 (ko) 2008-11-14 2008-11-14 불휘발성 메모리 장치

Country Status (1)

Country Link
KR (1) KR100965079B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112233716A (zh) * 2020-09-27 2021-01-15 加特兰微电子科技(上海)有限公司 存储器、存储装置、集成电路、无线电器件和设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990066789A (ko) * 1998-01-27 1999-08-16 아끼구사 나오유끼 반도체 기억 장치
KR20080017836A (ko) * 2006-08-22 2008-02-27 삼성전자주식회사 플래시 메모리 장치의 블록 상태 저장 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990066789A (ko) * 1998-01-27 1999-08-16 아끼구사 나오유끼 반도체 기억 장치
KR20080017836A (ko) * 2006-08-22 2008-02-27 삼성전자주식회사 플래시 메모리 장치의 블록 상태 저장 장치

Also Published As

Publication number Publication date
KR20100054483A (ko) 2010-05-25

Similar Documents

Publication Publication Date Title
US7663933B2 (en) Memory controller
US6906961B2 (en) Erase block data splitting
EP2115594B1 (en) Memory system
TWI391936B (zh) 記憶體裝置架構以及操作
US8913411B2 (en) Method for modifying data more than once in a multi-level cell memory location within a memory array
JP2005108273A (ja) 不揮発性半導体記憶装置
KR100967008B1 (ko) 불휘발성 메모리 장치 및 그 동작 방법
KR20080040488A (ko) 불휘발성 메모리 장치 및 불휘발성 메모리 장치의환경설정정보 설정 방법
CN101796498B (zh) 存储器系统
TW201415460A (zh) 由外部來源設定控制資訊之非揮發性記憶體裝置
JP5734492B1 (ja) 半導体記憶装置
KR20100054465A (ko) 불휘발성 메모리 장치의 프로그램 방법
EP3057100B1 (en) Memory device and operating method of same
US8275934B2 (en) Nonvolatile memory device and cache read method using the same
US7310277B2 (en) Non-volatile semiconductor storage device with specific command enable/disable control signal
KR100953062B1 (ko) 불휘발성 메모리 소자의 어드레스 입력 방법 및 동작 방법
KR100965079B1 (ko) 불휘발성 메모리 장치
WO2017047272A1 (ja) 半導体記憶装置および半導体記憶装置におけるデータ消去方法
CN111768808B (zh) 半导体存储装置
JP6767532B2 (ja) 半導体記憶装置
KR100960478B1 (ko) 불휘발성 메모리 장치의 듀얼 플레인 카피백 방법
JP6708762B1 (ja) 半導体記憶装置
JP4547490B2 (ja) 不揮発性記憶装置およびその制御方法
JP2005293177A (ja) メモリコントローラ及びフラッシュメモリシステム
JP4018085B2 (ja) 不揮発性メモリ、およびそれを用いたメモリカード、情報処理装置、ならびに不揮発性メモリのソフトウェアライトプロテクト制御方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee