KR100953062B1 - 불휘발성 메모리 소자의 어드레스 입력 방법 및 동작 방법 - Google Patents

불휘발성 메모리 소자의 어드레스 입력 방법 및 동작 방법 Download PDF

Info

Publication number
KR100953062B1
KR100953062B1 KR1020080046601A KR20080046601A KR100953062B1 KR 100953062 B1 KR100953062 B1 KR 100953062B1 KR 1020080046601 A KR1020080046601 A KR 1020080046601A KR 20080046601 A KR20080046601 A KR 20080046601A KR 100953062 B1 KR100953062 B1 KR 100953062B1
Authority
KR
South Korea
Prior art keywords
address
plane
command
input
inputting
Prior art date
Application number
KR1020080046601A
Other languages
English (en)
Other versions
KR20090120675A (ko
Inventor
박영수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080046601A priority Critical patent/KR100953062B1/ko
Priority to US12/468,968 priority patent/US8085593B2/en
Publication of KR20090120675A publication Critical patent/KR20090120675A/ko
Application granted granted Critical
Publication of KR100953062B1 publication Critical patent/KR100953062B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers

Abstract

본 발명은 불휘발성 메모리 소자의 동작에 관한 것으로, 불휘발성 메모리 소자의 동작 명령을 위해 어드레스 정보를 입력하는 방법에 있어서, 불휘발성 메모리 소자의 동작 명령을 위해 어드레스 정보를 입력하는 방법에 있어서, N (N 은 양의 정수)비트로 구성되는 로우 어드레스를 입력하는 단계; 및 M (M 은 양의 정수)비트로 구성되고 플레인 어드레스 정보가 포함되는 컬럼 어드레스를 입력하는 단계를 포함하는 것을 특징으로 한다.
플레인, 컬럼 어드레스, 로우 어드레스, 랜덤 데이터 입출력

Description

불휘발성 메모리 소자의 어드레스 입력 방법 및 동작 방법{Method of inputting address in a non volatile memory device and method of operating the same}
본 발명은 불휘발성 메모리 소자의 어드레스 입력방법에 관한 것으로, 특히 하나 이상의 플레인(Plane)을 포함하는 불휘발성 메모리 소자에서의 어드레스 입력방법과 이를 이용한 불휘발성 메모리 소자의 동작 방법에 관한 것이다.
반도체 메모리 장치는 데이터를 저장해 두고, 필요할 때 읽어볼 수 있는 기억장치이다. 반도체 메모리 장치는 전원이 끊어지면 저장된 데이터가 소멸되는 휘발성 메모리(volatile memory)가 있고, 전원이 끊어지더라도 저장된 데이터가 소멸되지 않는 불휘발성 메모리(non volatile memory)가 있다. 불휘발성 메모리들 중에서도 플래시 메모리는 전기적으로 셀의 데이터를 일괄적으로 소거하는 기능을 가지고 있기 때문에 컴퓨터 및 메모리 카드 등에 널리 사용되고 있다.
플래시 메모리는 셀과 비트 라인의 연결 상태에 따라 노어형과 낸드형으로 구분된다. 노어형 플래시 메모리는 1개의 비트 라인에 2개 이상의 셀 트랜지스터가 병렬로 연결된 형태로서, 채널 핫 일렉트론(channel hot electron) 방식을 사용하 여 데이터를 저장하고, F-N 터널링(Fowler-Nordheim tunneling) 방식을 사용하여 데이터를 소거한다. 그리고 낸드형 플래시 메모리는 1개의 비트 라인에 2개 이상의 셀 트랜지스터가 직렬로 연결된 형태로서, F-N 터널링 방식을 사용하여 데이터를 저장 및 소거한다. 일반적으로, 노어형 플래시 메모리는 전류 소모가 크기 때문에 고집적화에는 불리하지만, 고속화에 용이하게 대처할 수 있는 장점이 있고, 낸드형 플래시 메모리는 노어형 플래시 메모리에 비해 적은 셀 전류를 사용하기 때문에, 고집적화에 유리한 장점이 있다.
상기한 플래시 메모리 소자와 같은 불휘발성 메모리 소자는 프로그램 동작을 위해 프로그램 명령어(Command)와 데이터를 저장할 메모리 셀의 어드레스 정보 그리고 프로그램할 데이터를 입력받고, 프로그램을 수행한다. 또한 불휘발성 메모리 소자에 저장된 데이터를 독출(Read)하기 위해서는 데이터 독출 명령어(Command)와 데이터를 읽을 메모리 셀의 주소를 입력받고, 데이터 독출 동작을 수행한다.
이때 상기 불휘발성 메모리 소자에 입력되는 어드레스 정보는 크게 컬럼 어드레스(Column Address; 이하 C_Add)와 로우 어드레스(Row Address; 이하 R_Add)로 구성된다. 또한 불휘발성 메모리 소자가 하나 이상의 플레인(Plane)을 가지는 경우에는 플레인 어드레스도 포함된다. 이때 일반적으로 플레인 어드레스는 상기 로우 어드레스(R_Add)를 입력할 때 함께 입력된다.
한편, 하나 이상의 플레인을 가지는 불휘발성 메모리 소자는 보통 페이지(Page) 단위로 동작하는데, 두 개 이상의 플레인(Plane)의 페이지(Page)를 동시에 동작시키는 방법도 개발되었다. 따라서 두 개의 플레인을 포함하는 불휘발성 메 모리 소자의 경우, 마치 페이지의 크기가 두 배인 것처럼 페이지단위로 동작할 수 있다.
한편 페이지 자체의 크기가 증가하는 경우에도 이전 크기의 페이지를 갖는 불휘발성 메모리 소자를 사용하는 시스템과의 호환성을 위해 단위 페이지의 절반 크기로 데이터를 입출력하는 동작을 구현하기도 한다.
이와 같이 2개 이상의 플레인에 대한 데이터 입출력이나 하나의 페이지에 대해 두 번 이상 나누어 데이터를 저장하고, 출력하는 동작을 구현하기 위해서는 새로운 명령어(Command)를 사용하여 두 번 이상에 걸쳐 데이터의 입출력 동작을 실행해야 한다.
도 1은 일반적인 불휘발성 메모리 소자의 어드레스 구성을 나타낸다.
도 1을 참조하면, 불휘발성 메모리 소자의 프로그램이나 데이터 독출을 위해 입력되는 어드레스는 5개의 어드레스 사이클(Cycle)로 구성되는데, 먼저 두 개의 컬럼 어드레스 사이클이 입력되고, 이후에 3 개의 로우 어드레스 사이클이 입력된다.
이때 상기 어드레스 사이클은 불휘발성 메모리 소자의 ALE(Address Latch Enable) 핀과, IO[7:0]을 통해서 시퀀셜(Sequential)방식으로 입력된다. 이때 로우 어드레스가 입력될 때 플레인의 어드레스 입력도 이루어진다. 이는 도 1에 나타나는 바와 같이 3번째 어드레스 사이클에서 IO[7]을 통해 플레인의 어드레스가 입력된다. 그리고 입력된 어드레스 정보에 따라 불휘발성 메모리 소자의 데이터 입출력은 입력된 컬럼 어드레스로부터 정해진 개수만큼 연속적으로 이루어진다. 만약 컬 럼 어드레스를 바꿔서 비연속적인 방법으로 데이터 입출력을 부분적으로 수행하기 위한 랜덤(Random) 데이터 입출력 동작이 있다. 상기 랜덤 데이터 입출력 동작을 수행하기 위해서는 어드레스를 입력할 때, 컬럼 어드레스 입력만 수행하고 로우 어드레스 입력을 생략한다.
불휘발성 메모리 소자가 두 개의 플레인을 가지는 경우에 데이터 독출과 프로그램을 위한 명령어 입력은 다음과 같다.
먼저, 데이터 독출을 위해서 데이터 독출 명령어(00h)와, 제 1 플레인에 대한 주소정보와, 실행 명령어(30h)가 입력되고, 이어서 데이터 독출 명령어(00h)와, 제 2 플레인에 대한 주소정보와, 실행 명령어(30h)가 입력된다.
상기와 같이 제 1 플레인과 제 2 플레인의 데이터 독출 명령어가 입력되면, 불휘발성 메모리 소자는 내부적으로 센싱동작을 수행하여 데이터를 독출하고, 독출한 데이터를 외부로 출력한다.
이때 출력을 위해서는 명령어(00h)와 원하는 플레인의 주소정보와 랜덤 데이터 출력(Random Data Output) 명령을 입력하면 랜덤 데이터 출력(Random Data Output) 동작에 의해 독출된 데이터들이 출력된다. 상기 랜덤 데이터 출력 동작은 컬럼 어드레스를 바꿔가면서 비연속적인 방법으로 데이터를 출력하는 방법이기 때문에 동작을 수행하기 위해 컬럼 어드레스만 입력되면 된다.
또한 데이터를 프로그램하는 동작을 수행할 때는, 프로그램 명령어(80h)와 제 1 플레인의 주소 정보와, 프로그램할 데이터와, 실행명령(11h)이 입력되고, 이어서 프로그램 명령어(81h)와, 제 2 플레인의 주소 정보와, 프로그램할 데이터와 실행 명령(10h)이 입력된다. 즉, 각각의 플레인에 데이터를 입력할 때, 5 사이클의 주소 정보를 모두 입력해야 한다.
그리고 소거(Erase) 동작을 할 때는 제 1 플레인의 주소와 제 2 플레인의 주소를 입력할 때 3사이클의 로우 어드레스만을 입력한다.
이와 같이 두 개 이상의 플레인이 포함되는 불휘발성 메모리 소자가 프로그램, 데이터 독출 그리고 소거를 수행할 때 각각의 플레인 주소를 입력하기 위하여 5 사이클의 주소정보를 모두 입력하거나 3 사이클의 로우 어드레스를 입력해야 하므로, 어드레스 입력과정이 복잡하고 불필요한 어드레스가 입력될 수 있다.
특히 랜덤 데이터 입출력 방법을 이용하는 경우에는 앞서 언급한 바와 같이 컬럼 어드레스만 입력되어도 동작을 하는데 문제가 없다. 하지만 플레인의 어드레스를 입력하기 위해서 불필요하게 로우 어드레스를 입력해야 한다. 이러한 불편을 없애기 위해서는 추가로 새로운 명령어가 필요하거나 기존의 명령어를 반복해서 수행하기 위해 사용자가 주소를 입력해야 하는 과정이 매우 복잡하다.
따라서 본 발명이 이루고자 하는 기술적 과제는 두 개 이상의 플레인을 갖는 불휘발성 메모리 소자의 동작을 간편화하기 위해 컬럼 어드레스와 로우 어드레스 그리고 플레인 어드레스의 형식을 새롭게 제공하는 불휘발성 메모리 소자의 어드레스 입력 방법 및 동작 방법을 제공하는데 있다.
본 발명의 특징에 따른 불휘발성 메모리 소자의 어드레스 입력 방법은,
불휘발성 메모리 소자의 동작 명령을 위해 어드레스 정보를 입력하는 방법에 있어서, N (N 은 양의 정수)비트로 구성되는 로우 어드레스를 입력하는 단계; 및 M (M 은 양의 정수)비트로 구성되고 플레인 어드레스 정보가 포함되는 컬럼 어드레스를 입력하는 단계를 포함하는 것을 특징으로 한다.
상기 플레인 어드레스는, 상기 컬럼 어드레스를 구성하는 제 1 내지 제 M 비트들 중에서 제 1 내지 제 K 비트에 포함되는 것을 특징으로 한다.
상기 플레인 어드레스는, 상기 컬럼 어드레스를 구성하는 제 1 내지 제 M 비트들 중에서, 제 (M-K+1)내지 제 M 비트에 포함되는 것을 특징으로 한다.
본 발명의 특징에 따른 불휘발성 메모리 소자의 동작 방법은,
데이터 독출 명령과 제 1 플레인 어드레스 정보가 포함된 제 1 어드레스 정보 및 실행명령이 입력되는 단계; 데이터 독출 명령과 제 2 플레인 어드레스 정보가 포함된 제 2 어드레스 정보 및 실행명령이 입력되는 단계; 및 상기 데이터 독출 명령에 의해 독출된 데이터의 출력을 위한 랜덤 데이터 출력 명령과 함께 상기 제 1 또는 제 2 플레인 어드레스 정보가 포함된 컬럼 어드레스만을 입력하여 랜덤 데이터 출력이 수행되는 단계를 포함한다.
상기 제 1 또는 제 2 어드레스 정보는, N (N 은 양의 정수)비트로 구성되는 로우 어드레스와, 플레인 어드레스 정보를 포함하는 M(M 은 양의 정수)비트로 구성되는 컬럼 어드레스인 것을 특징으로 한다.
상기 랜덤 데이터 출력 명령 수행 단계에서, 상기 플레인 어드레스 정보를 포함하는 M 비트의 컬럼 어드레스가 입력되는 것을 특징으로 한다.
상기 플레인 어드레스는 상기 M 비트의 컬럼 어드레스 중에서 K(K 는 양의 정수, K<M)비트로 구성되는 것을 특징으로 한다.
본 발명의 다른 특징에 따른 불휘발성 메모리 소자의 동작 방법은,
데이터 독출 명령과 제 1 어드레스 정보 및 실행 명령이 입력되는 단계; 상기 입력되는 실행명령에 따라 상기 제 1 어드레스 정보에 따른 제 1 및 제 2 플레인에 대한 데이터 독출을 수행하는 단계; 및 상기 독출된 데이터에 대해 제 1 및 제 2 플레인에 대한 랜덤 데이터 출력 명령과, 상기 제 1 또는 제 2 플레인 어드레스가 포함되는 컬럼 어드레스가 입력되는 단계를 포함한다.
상기 제 1 어드레스 정보는 로우 어드레스와, 컬럼 어드레스를 포함하고, 상기 컬럼 어드레스는 상기 제 1 또는 제 2 플레인 어드레스가 포함되는 것을 특징으로 한다.
상기 랜덤 데이터 출력 명령 수행 단계에서, 제 1 또는 제 2 플레인 어드레스 정보를 포함하는 컬럼 어드레스가 입력되는 것을 특징으로 한다.
본 발명의 또 다른 특징에 따른 불휘발성 메모리 소자의 동작 방법은,
프로그램 명령과 로우 어드레스를 입력하는 단계; 랜덤 데이터 입력 명령과 실행명령을 입력하는 단계; 및 상기 랜덤 데이터 입력 명령에 의해 플레인 어드레스가 포함된 컬럼 어드레스와 프로그램할 데이터를 입력하여 복수개의 플레인에 대한 랜덤 데이터 입력 동작을 실행하게 하는 단계를 포함한다.
소거 명령과, 로우 어드레스와 컬럼 어드레스를 입력하고, 실행 명령을 입력하는 단계; 및 상기 로우 어드레스와 컬럼 어드레스에 의해 선택되는 플레인의 메모리 블록에 대한 소거를 수행하는 단계를 포함한다.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
이상에서 설명한 바와 같이, 본 발명에 따른 불휘발성 메모리 소자의 어드레스 입력 방법 및 동작 방법은 플레인 어드레스를 컬럼 어드레스에 포함시켜, 어드레스 입력을 간편화하고, 어드레스 입력시간을 줄여 전체 동작 시간을 줄일 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 2는 본 발명의 실시 예에 따른 불휘발성 메모리 소자의 블록도이다.
도 2를 참조하면, 불휘발성 메모리 소자(200)는 제 1 및 제 2 플레인(211, 212), 페이지 버퍼부(220), Y 디코더(230), 입출력 제어부(240), X 디코더(250), 전압 제공부(260) 및 제어부(270)를 포함한다.
제 1 및 제 2 플레인(211, 212)는 데이터 저장을 위한 메모리 셀들이 워드라인(Word Line)과 비트라인(Bit Line)으로 연결된다. 그리고 하나 이상의 비트라인들은 페이지 버퍼 회로에 연결된다. 페이지 버퍼 회로는 선택된 비트라인에 연결된 메모리 셀에 프로그램할 데이터를 저장하거나, 상기 메모리 셀에 저장된 데이터를 독출하여 저장한다. 페이지 버퍼부(220)는 상기 페이지 버퍼 회로들을 포함한다.
Y 디코더(230)는 입력 어드레스에 따라서 페이지 버퍼 회로들의 데이터 입출력 경로를 제공하고, 입출력 제어부(240)는 외부와 연결되어 데이터가 입출력되는 것을 제어한다.
X 디코더(250)는 입력되는 어드레스에 따라서 워드라인들을 선택한다. 전압 제공부(260)는 불휘발성 메모리 소자(200)의 프로그램, 독출 및 소거 등의 동작을 위한 동작 전압을 생성하여 제공한다.
제어부(270)는 상기 페이지 버퍼부(220), Y 디코더(230), 입출력 제어부(240), X 디코더(250) 및 전압 제공부(260)의 동작을 제어하여 불휘발성 메모리 소자(200)의 동작 제어를 한다.
또한 제어부(270)는 미리 저장되어 있는 알고리즘에 의해서 입출력 제어부(240)에 입력되는 데이터가 명령 데이터인지, 어드레스 정보인지, 데이터인지를 구분하고, 데이터 명령 및 어드레스 정보는 제어부(270)가 입력받아 동작 명령을 하고, 데이터는 Y 디코더(230)를 통해서 페이지 버퍼 회로에 입력되도록 제어한다.
상기 제어부(270)는 어드레스 정보가 입력되면, 입력 순서에 따라서 로우(Row) 어드레스와 컬럼(Columm) 어드레스를 구분한다. 그리고 컬럼 어드레스에 포함되어 있는 플레인 어드레스도 확인하여 동작을 위한 플레인 선택과, 워드라인 및 비트라인 선택을 위한 제어신호를 출력한다.
본 발명의 실시 예에 따른 제어부(270)에 입력되는 어드레스는 다음과 같이 구성된다.
도 3은 본 발명의 실시 예에 따른 불휘발성 메모리 소자의 어드레스 구성을 나타낸다.
삭제
도 3을 참조하면, 5개의 사이클(Cycle)로 구성되는 어드레스 정보에서 2 사이클의 컬럼 어드레스(C_Add)와 3사이클의 로우 어드레스(R_Add)로 구성된다. 이때 컬럼 어드레스(C_Add)에 플레인 어드레스 정보가 포함된다.
이때, 처음의 제 1 내지 제 3 사이클은 로우 어드레스(R_Add)로 구성되고, 다음의 제 4 및 제 5 사이클은 컬럼 어드레스(C_Add)로 구성된다.
이때 상기 제 4 및 제 5 사이클에 구성되는 컬럼 어드레스의 비트수는 페이지 사이즈와 메인 셀과 스페어 셀과 한 번에 입출력되는 데이터의 비트 수가 8비트인지 16 비트 인지에 의해 결정된다. 일반적으로 불휘발성 메모리 소자에서 한번에 입출력되는 데이터는 16비트보다는 작다.
따라서 본 발명의 실시 예에 따른 불휘발성 메모리 소자가 ALE 핀과, IO[7:0]을 통해 시퀀셜(Sequential) 방식으로 데이터 입출력을 수행하는 경우에, 컬럼 어드레스(C_Add) 입력은 최대 16비트가 되므로, 상기 제 4 및 제 5 사이클에 컬럼 어드레스(C_Add)가 충분히 포함될 수 있다.
본 발명의 실시 예에 따라 상기 제 4 및 제 5 사이클에 포함되는 컬럼 어드레스(C_Add)는 CA[15:0]으로 표시될 수 있으며, 이중에서 실제로 컬럼 어드레스로 사용되는 개수는 12개이다. 따라서 실제 컬럼 어드레스(C_Add)는 CA[11:0]로 표시할 수 있고, 이를 제외한 CA[15:12]는 '0'비트로 고정된다.
상기의 컬럼 어드레스(C_Add)는 제 4 사이클에서 CA[7:0]이 입력되고, 제 5 사이클에서 CA[15:8]이 입력된다. 그리고 본 발명의 실시 예에 따른 어드레스 입력 방식에서는 플레인 어드레스를 CA[12]에 포함시킨다. 또 다른 실시 예로는 플레인 어드레스를 가장 첫 번째 비트인 CA[0]에 포함시키고, 이후에 컬럼 어드레스를 입력하는 것도 가능하다.
따라서 본 발명의 실시 예에 따른 불휘발성 메모리 소자의 동작을 위해 입력하는 어드레스는 로우 어드레스와 컬럼 어드레스로 나뉠 수 있고, 컬럼 어드레스를 이루고 있는 다수의 어드레스 비트들 중에 일부 사용하지 않는 여분의 비트를 이용하여 플레인 어드레스를 나타내도록 한다.
그리고 상기 불휘발성 메모리 소자의 동작을 위해 입력하는 어드레스의 순서를 로우 어드레스를 먼저 입력하고, 이후에 컬럼 어드레스를 입력하도록 한다.
상기와 같이 나타나는 어드레스 입력 방식이 도 2와 같이 구성된다.
도 2와 같이 어드레스를 입력할 때, 불휘발성 메모리 소자의 동작을 위한 명령어 입력은 다음과 같다.
먼저, 본 발명의 실시 예에 따른 불휘발성 메모리 소자가 두 개의 플레인을 포함하고 있다고 가정한다.
데이터 독출을 위해서 입력되는 명령어로는 데이터 독출 명령(00h)과, 제 1 플레인의 주소정보와 실행명령(30h)을 입력하고, 이어서 데이터 독출 명령(00h)과, 제 2 플레인의 주소정보와, 실행명령(30h)이 입력된다.
그리고 데이터 출력을 위해서 랜덤 데이터 출력 명령만 입력된다. 이는 랜덤 데이터 출력을 수행할 때 입력되는 컬럼 어드레스에 플레인 어드레스 정보가 포함되므로, 플레인 어드레스를 알리기 위한 5사이클의 어드레스를 별도로 입력할 필요가 없는 것이다.
따라서 데이터 독출을 위해서 입력되는 명령어를 모두 나타내면, 데이터 독출 명령(00h)과, 제 1 플레인의 주소정보와 실행 명령(30h)이 입력되고, 이어서 데이터 독출 명령(00h)과 제 2 플레인의 주소정보와 실행 명령(30h)이 입력된다. 그리고 랜덤 데이터 출력 명령이 입력된다.
또 다른 방법으로는 데이터 독출 명령(00h)과 어드레스 정보와 실행명령(32h)이 입력된후, 랜덤 데이터 출력 명령이 입력된다. 이때 실행명령(32h)은 두 개의 플레인 독출을 위해 새로 정의되는 명령어이다.
즉, 실행명령(32h)에 의해서 제 1 플레인과 제 2 플레인을 번갈아가면서 랜덤하게 데이터를 독출할 수 있다.
본 발명의 실시 예에 따른 데이터 프로그램을 위해서는 프로그램 명령(80h)과 로우 어드레스정보와 랜덤 데이터 입력 명령, 그리고 실행명령(10h)이 입력된다. 이때 컬럼 어드레스는 랜덤 데이터 입력 명령을 수행하는 동안 입력될 수 있으며, 상기 컬럼 어드레스는 본 발명의 실시 예에 따라 플레인 어드레스를 포함하고 있기 때문에 두 개의 플레인에서의 데이터 프로그램이 수행될 수 있다.
따라서 처음에 로우 어드레스는 한번만 입력되고, 이후에는 랜덤 데이터 입력 동작에 의해 컬럼 어드레스만 입력되면 플레인 어드레스까지 입력되는 효과가 있어 어드레스 입력이 간편해지면서 프로그램 동작이 진행될 수 있다.
마지막으로 본 발명의 실시 예에 따른 불휘발성 메모리 소자의 소거를 수행할 때는, 로우 어드레스뿐만 아니라 컬럼 어드레스까지 입력하여 소거하고자 하는 플레인과 블록을 지정해 주어야 한다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시 예에서 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1은 일반적인 불휘발성 메모리 소자의 어드레스 구성을 나타낸다.
도 2는 본 발명의 실시 예에 따른 불휘발성 메모리 소자의 블록도이다.
도 2는 본 발명의 실시 예에 따른 불휘발성 메모리 소자의 어드레스 구성을 나타낸다.
*도면의 주요 부분의 간단한 설명*
200 : 불휘발성 메모리 소자 211, 212 : 제 1 및 제 2 플레인
220 : 페이지 버퍼부 230 : Y 디코더
240 : 입출력 제어부 250 : X 디코더
260 : 전압 제공부 270 : 제어부

Claims (13)

  1. 불휘발성 메모리 소자의 동작 명령을 위해 어드레스 정보를 입력하는 방법에 있어서,
    N (N 은 양의 정수)비트로 구성되는 로우 어드레스를 입력하는 단계; 및
    M (M 은 양의 정수)비트로 구성되고 플레인 어드레스 정보가 포함되는 컬럼 어드레스를 입력하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 소자의 어드레스 입력 방법.
  2. 제 1항에 있어서,
    상기 플레인 어드레스는,
    상기 컬럼 어드레스를 구성하는 제 1 내지 제 M 비트들 중에서 제 1 내지 제 K 비트에 포함되는 것을 특징으로 하는 불휘발성 메모리 소자의 어드레스 입력 방법.
  3. 제 1항에 있어서,
    상기 플레인 어드레스는,
    상기 컬럼 어드레스를 구성하는 제 1 내지 제 M 비트들 중에서, 제 (M-K+1)내지 제 M 비트에 포함되는 것을 특징으로 하는 불휘발성 메모리 소자의 어드레스 입력 방법.
  4. 데이터 독출 명령과 제 1 플레인 어드레스 정보가 포함된 제 1 어드레스 정보 및 실행명령이 입력되는 단계;
    데이터 독출 명령과 제 2 플레인 어드레스 정보가 포함된 제 2 어드레스 정보 및 실행명령이 입력되는 단계; 및
    상기 데이터 독출 명령에 의해 독출된 데이터의 출력을 위한 랜덤 데이터 출력 명령과 함께 상기 제 1 또는 제 2 플레인 어드레스 정보가 포함된 컬럼 어드레스만을 입력하여 랜덤 데이터 출력이 수행되는 단계
    를 포함하는 불휘발성 메모리 소자의 동작 방법.
  5. 제 4항에 있어서,
    상기 제 1 또는 제 2 어드레스 정보는,
    N (N 은 양의 정수)비트로 구성되는 로우 어드레스와, 플레인 어드레스 정보를 포함하는 M(M 은 양의 정수)비트로 구성되는 컬럼 어드레스인 것을 특징으로 하는 불휘발성 메모리 소자의 동작 방법.
  6. 제 5항에 있어서,
    상기 랜덤 데이터 출력 명령 수행 단계에서, 상기 플레인 어드레스 정보를 포함하는 M 비트의 컬럼 어드레스가 입력되는 것을 특징으로 하는 불휘발성 메모리 소자의 동작 방법.
  7. 제 6항에 있어서,
    상기 플레인 어드레스는 상기 M 비트의 컬럼 어드레스 중에서 K(K 는 양의 정수, K<M)비트로 구성되는 것을 특징으로 하는 불휘발성 메모리 소자의 동작 방법.
  8. 데이터 독출 명령과 제 1 어드레스 정보 및 실행 명령이 입력되는 단계;
    상기 입력되는 실행명령에 따라 상기 제 1 어드레스 정보에 따른 제 1 및 제 2 플레인에 대한 데이터 독출을 수행하는 단계; 및
    상기 독출된 데이터에 대해 제 1 및 제 2 플레인에 대한 랜덤 데이터 출력 명령과, 상기 제 1 또는 제 2 플레인 어드레스가 포함되는 컬럼 어드레스가 입력되는 단계
    를 포함하는 불휘발성 메모리 소자의 동작 방법.
  9. 제 8항에 있어서,
    상기 제 1 어드레스 정보는 로우 어드레스와, 컬럼 어드레스를 포함하고, 상기 컬럼 어드레스는 상기 제 1 또는 제 2 플레인 어드레스가 포함되는 것을 특징으로 하는 불휘발성 메모리 소자의 동작 방법.
  10. 제 8항에 있어서,
    상기 랜덤 데이터 출력 명령 수행 단계에서, 제 1 또는 제 2 플레인 어드레스 정보를 포함하는 컬럼 어드레스가 입력되는 것을 특징으로 하는 불휘발성 메모 리 소자의 동작 방법.
  11. 프로그램 명령과 로우 어드레스를 입력하는 단계;
    랜덤 데이터 입력 명령과 실행명령을 입력하는 단계; 및
    상기 랜덤 데이터 입력 명령에 의해 플레인 어드레스가 포함된 컬럼 어드레스와 프로그램할 데이터를 입력하여 복수개의 플레인에 대한 랜덤 데이터 입력 동작을 실행하게 하는 단계
    를 포함하는 불휘발성 메모리 소자의 동작 방법.
  12. 제 11항에 있어서,
    소거 명령과, 로우 어드레스와 컬럼 어드레스를 입력하고, 실행 명령을 입력하는 단계; 및
    상기 로우 어드레스와 컬럼 어드레스에 의해 선택되는 플레인의 메모리 블록에 대한 소거를 수행하는 단계
    를 포함하는 불휘발성 메모리소자의 동작 방법.
  13. 삭제
KR1020080046601A 2008-05-20 2008-05-20 불휘발성 메모리 소자의 어드레스 입력 방법 및 동작 방법 KR100953062B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080046601A KR100953062B1 (ko) 2008-05-20 2008-05-20 불휘발성 메모리 소자의 어드레스 입력 방법 및 동작 방법
US12/468,968 US8085593B2 (en) 2008-05-20 2009-05-20 Method of inputting address in nonvolatile memory device and method of operating the nonvolatile memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080046601A KR100953062B1 (ko) 2008-05-20 2008-05-20 불휘발성 메모리 소자의 어드레스 입력 방법 및 동작 방법

Publications (2)

Publication Number Publication Date
KR20090120675A KR20090120675A (ko) 2009-11-25
KR100953062B1 true KR100953062B1 (ko) 2010-04-13

Family

ID=41342029

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080046601A KR100953062B1 (ko) 2008-05-20 2008-05-20 불휘발성 메모리 소자의 어드레스 입력 방법 및 동작 방법

Country Status (2)

Country Link
US (1) US8085593B2 (ko)
KR (1) KR100953062B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101085724B1 (ko) * 2010-05-10 2011-11-21 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 동작 방법
KR20160072706A (ko) * 2014-12-15 2016-06-23 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
US11487446B2 (en) * 2020-12-03 2022-11-01 Western Digital Technologies, Inc. Overhead reduction in data transfer protocol for NAND memory
US11586384B2 (en) 2021-02-16 2023-02-21 Western Digital Technologies, Inc. Overhead reduction in data transfer protocol for data storage devices

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070027161A (ko) * 2005-09-06 2007-03-09 삼성전자주식회사 비휘발성 메모리에서 데이터 갱신 방법 및 이를 위한 장치

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07130166A (ja) * 1993-09-13 1995-05-19 Mitsubishi Electric Corp 半導体記憶装置および同期型半導体記憶装置
KR100590388B1 (ko) * 2005-03-10 2006-06-19 주식회사 하이닉스반도체 멀티-플레인 타입 플래쉬 메모리 장치와, 그 프로그램 동작및 리드 동작 제어 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070027161A (ko) * 2005-09-06 2007-03-09 삼성전자주식회사 비휘발성 메모리에서 데이터 갱신 방법 및 이를 위한 장치

Also Published As

Publication number Publication date
US20090290433A1 (en) 2009-11-26
US8085593B2 (en) 2011-12-27
KR20090120675A (ko) 2009-11-25

Similar Documents

Publication Publication Date Title
CN101595528B (zh) 存储器装置架构和操作
US6556504B2 (en) Nonvolatile semiconductor memory device and data input/output control method thereof
US6661706B2 (en) Semiconductor storage device having page copying
US7203791B2 (en) Flash memory device with partial copy-back mode
KR100645047B1 (ko) 불휘발성 메모리 장치 및 그것의 고속 프로그램 방법
KR20080069389A (ko) 플래시 메모리 장치 및 동작 방법
JP2007294039A (ja) 不揮発性半導体記憶装置
JP2006107719A (ja) 不揮発性メモリ装置及びそれのプログラム方法
KR100953062B1 (ko) 불휘발성 메모리 소자의 어드레스 입력 방법 및 동작 방법
US8275934B2 (en) Nonvolatile memory device and cache read method using the same
US7623381B2 (en) Non-volatile memory device and method of erasing the same
KR100898653B1 (ko) 플래시 메모리 소자 및 프로그램 방법
US9159430B2 (en) Method for block-erasing a page-erasable EEPROM-type memory
JP2008090995A (ja) フラッシュメモリ装置及びその消去方法
US20100329027A1 (en) Nonvolatile memory device and method of operating the same
JP6767532B2 (ja) 半導体記憶装置
JP4443340B2 (ja) フラッシュメモリ素子
KR20100059669A (ko) 불휘발성 반도체 기억장치
US9147479B2 (en) Memory system and method for operating the same
KR20110001581A (ko) 불휘발성 메모리 장치의 카피백 동작 방법
JP6708762B1 (ja) 半導体記憶装置
KR100965079B1 (ko) 불휘발성 메모리 장치
KR100960478B1 (ko) 불휘발성 메모리 장치의 듀얼 플레인 카피백 방법
KR100300864B1 (ko) 불휘발성 메모리의 프로그래밍 장치
KR20100065505A (ko) 불휘발성 메모리 장치의 캐쉬리드 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee