KR100300864B1 - 불휘발성 메모리의 프로그래밍 장치 - Google Patents
불휘발성 메모리의 프로그래밍 장치 Download PDFInfo
- Publication number
- KR100300864B1 KR100300864B1 KR1019980061183A KR19980061183A KR100300864B1 KR 100300864 B1 KR100300864 B1 KR 100300864B1 KR 1019980061183 A KR1019980061183 A KR 1019980061183A KR 19980061183 A KR19980061183 A KR 19980061183A KR 100300864 B1 KR100300864 B1 KR 100300864B1
- Authority
- KR
- South Korea
- Prior art keywords
- address
- data
- programming
- enable signal
- memory cell
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
Abstract
본 발명은 불휘발성 메모리의 프로그래밍 장치를 제공하기 위한 것으로, 이를 위해 본 발명은 어드레스를 디코딩하기 위한 디코더; 제1인에이블 신호에 따라 상기 디코더로부터 입력되는 디코딩된 어드레스를 일시 저장하고, 이를 대응되는 메모리셀 어레이의 워드 라인상에 출력하는 복수의 주소 레지스터; 제2인에이블 신호에 따라 입력되는 데이터를 일시 저장하고, 이를 대응되는 메모리셀 어레이의 데이터 라인상에 출력하는 복수의 데이터 레지스터; 및 상기 디코더의 디코딩된 어드레스를 저장하기 위하여 상기 제1인에이블 신호를 순차적으로 복수의 상기 주소 레지스터에 출력하고, 상기 주소 레지스터의 디코딩된 어드레스에 의해 선택된 메모리셀 어레이를 프로그래밍하기 위하여 대응되는 상기 데이터 레지스터에 상기 제2인에이블 신호를 출력하는 파이프라인 제어부를 포함한다.
Description
본 발명은 메모리의 프로그래밍 장치에 관한 것으로, 특히 프로그램 시간을 대폭 줄일 수 있는 불휘발성 메모리의 프로그래밍 장치에 관한 것이다.
일반적인 EEPROM(Electrically Erasable Programmable ROM)이나, 플래쉬 메모리 등과 같은 불휘발성 메모리는 그 소자의 물리적 특성상 프로그래밍을 할 때, 일반적인 휘발성 메모리에 비해 상당히 긴 프로그래밍 시간을 가진다. 또한, 불휘발성 메모리에 대하여 데이터를 기록하고 삭제하는 테스트를 수행할 경우, 한번의 주소 입력에 의해 선택된 해당 워드만을 프로그래밍할 수가 있으므로, 휘발성 메모리에 비해 상당히 많은 테스트 시간이 소요된다. 특히, 대용량의 불휘발성 메모리의 테스트 시간은 그 용량에 비례하여 증가한다. 이런 테스트 시간의 증가는 메모리 생산 원가를 크게 상승시키는 주요한 요인이 된다.
본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로써, 프로그래밍 시간을 대폭 줄일 수 있는 불휘발성 메모리의 프로그래밍 장치를 제공하는데 그 목적이 있다.
도 1은 본 발명에 따른 불휘발성 메모리의 프로그래밍 장치를 설명하기 위한 도면.
도 2는 불휘발성 메모리의 프로그래밍을 설명하기 위한 상태 천이도.
도 3은 프로그래밍 단계에 따른 파이프라인의 구성도.
도 4는 메모리셀 어레이의 주소 배치 관계를 설명하기 위한 도면.
* 도면의 주요 부분에 대한 설명
10 : 디코더 20 : 파이프라인 제어부
30 : 주소 레지스터 40 : 데이터 레지스터
50 : 메모리셀 어레이 60 : 센스 증폭기 및 버퍼
상기 목적을 달성하기 위한 본 발명에 따른 불휘발성 메모리의 프로그래밍 장치는 어드레스를 디코딩하기 위한 디코더; 제1인에이블 신호에 따라 상기 디코더로부터 입력되는 디코딩된 어드레스를 일시 저장하고, 이를 대응되는 메모리셀 어레이의 워드 라인상에 출력하는 복수의 주소 레지스터; 제2인에이블 신호에 따라 입력되는 데이터를 일시 저장하고, 이를 대응되는 메모리셀 어레이의 데이터 라인상에 출력하는 복수의 데이터 레지스터; 및 상기 디코더의 디코딩된 어드레스를 저장하기 위하여 상기 제1인에이블 신호를 순차적으로 복수의 상기 주소 레지스터에 출력하고, 상기 주소 레지스터의 디코딩된 어드레스에 의해 선택된 메모리셀 어레이를 프로그래밍하기 위하여 대응되는 상기 데이터 레지스터에 상기 제2인에이블 신호를 출력하는 파이프라인 제어부를 포함하여 이루어진다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 불휘발성 메모리의 프로그래밍 장치를 상세히 설명하고자 한다.
도 1은 본 발명에 따른 불휘발성 메모리의 프로그래밍 장치를 설명하기 위한 도면으로, 도면 부호 10은 디코더를, 20은 파이프라인 제어부를, 30은 주소 레지스터를, 40은 데이터 레지스터를, 50은 메모리셀 어레이를, 그리고 60은 센스 증폭기 및 버퍼를 각각 나타낸 것이다.
본 발명에 따른 불휘발성 메모리의 프로그래밍 장치는 어드레스(ADR)를 입력받아, 이를 디코딩하는 디코더(10)와, 인에이블 신호에 따라 디코더(10)의 디코딩된 주소를 저장하기 위한 주소 레지스터(30)와, 인에이블 신호에 따라 입력되는 데이터(DATA)를 저장하기 위한 데이터 레지스터(40), 그리고 파이프라인 기법에 따라 메모리셀 어레이들(50)에 대한 프로그래밍을 동작을 수행하기 위하여 주소 및 데이터 레지스터(30)(40)를 제어하기 위한 인에이블 신호를 발생하는 파이프라인 제어부(40)로 구성된다.
도 2는 불휘발성 메모리에 데이터를 기록하고 삭제하는 등의 프로그래밍 동작시 각 상태에 대한 천이도를 도시한 것으로, 도면 부호 ST0~STN은 예를 들어, ST0은 프로그래밍을 위한 고전압 상승 상태를, ST1은 메모리셀에 데이터를 쓰기 상태를, ST2는 전압 하강 상태 등과 같이, 프로그래밍 동작시의 각 상태를 나타낸다.
도 3은 프로그래밍 단계에 따른 파이프라인의 구성도를 도시한 것으로, 한번에 하나의 워드에 대한 프로그래밍을 하는 대신에 파이프라인 방식에 의해 동시에 메모리로 병렬적으로 프로그래밍 하는 파이프라인의 구성을 보여준다.
도 4는 다수의 메모리셀 어레이의 주소 배치 관계를 설명하기 위한 도면으로이다.
이하, 도 1 내지 도 4를 참조하여 본 발명에 따른 불휘발성 메모리의 프로그래밍 장치의 동작을 상세히 설명하고자 한다.
불휘발성 메모리에 있어서, 메모리셀 어레이(50)는 어느 하나의 워드를 선택하기 위한 워드 라인(52)과, 워드에 데이터를 기록하기 위한 데이터 라인(54)을 가지고 있으므로, 워드 라인(52)상에 하나의 디코딩된 어드레스가 입력되면 하나의 워드가 선택되고, 이 워드에 대해서만 프로그래밍 동작을 수행할 수 있다. 이를 개선하기 위하여 대용량의 데이터를 동시에 프로그래밍 하도록 회로를 구성하는 것은 실제적으로는 구현하기가 불가능하다. 따라서, 본 발명은 실제적으로 구현 가능하면서, 프로그래밍의 병렬성을 최대한 높일 수 있는 파이프라인 방식을 도입하였다. 불휘발성 메모리의 프로그래밍 동작시, 디코딩 시간은 데이터의 기록 시간이 실제적으로 수 us가 걸리는데 비해 상당히 짧다. 디코더(10)에 의해 디코딩된 어드레스는 파이프라인 제어부(20)의 인에이블 신호에 따라 주소 레지스터(30)중 어느 하나에 저장된다. 마찬가지로, 입력되는 데이터(DATA)는 파이프라인 제어부(20)의 인에이블 신호 출력에 따라 어느 하나의 데이터 레지스터(40)에 저장된다. 주소 레지스터(30)에 입력된 디코딩된 어드레스는 해당 워드의 프로그래밍 동작이 완료될 때까지, 즉 도 2에 도시된 바와 같이, ST0 상태에서 STN 상태까지 그 값을 그대로 유지하게 된다. 이때, 파이프라인 제어부(20)는 어느 한 워드의 프로그래밍 동작이 진행되는 동안, 도 3에 도시된 바와 같이, 미리 설정된 순서에 따라 다음 주소 레지스터(30)에 인에이블 신호를 발생하여 디코더(10)로부터 입력되는 디코딩된 어드레스를 저장하도록 한다. 이렇게 순차적으로 디코딩된 어드레스를 저장하여 마지막 주소 레지스터(30)에 디코딩된 어드레스가 저장되면 처음의 주소 레지스터(30)의 디코딩된 어드레스에 의해 선택된 워드의 프로그래밍 동작이 완료된다. 그러면, 처음 주소 레지스터(30)부터 다시 디코딩된 어드레스를 저장하게 된다. 이때, 파이프라인 제어부(20)는 미리 설정된 타이밍 순서에 따라 레지스터들(30)(40)로 인에이블 신호를 각각 발생한다. 파이프라인 방식의 본 발명을 적용하기 위해서는 메모리셀 어레이가 워드를 선택하는 워드 라인을 공유하게 되므로 메모리 블록을 단일 블록으로 해서는 안된다. 도 4는 16개의 메모리 셀 어레이에 대한 주소 배치 관계를 나타내고 있다.
이상에서 살펴본 바와 같이, 본 발명은 한번에 하나의 워드를 선택하여 프로그래밍 하는 종래 방식에 비해, 프로그래밍 시간을 대폭 줄일 수 있음을 알 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상기와 같이 이루어지는 본 발명은 파이프라인 방식에 의해 병렬적으로 프로그래밍을 수행함으로써, 프로그래밍 시간을 대폭 줄일 수 있다.
Claims (1)
- 동일한 워드 라인과 데이터 라인을 가지는 복수의 불휘발성 메모리 셀 어레이에 대하여 프로그래밍하기 위한 불휘발성 메모리의 프로그래밍 장치에 있어서,어드레스를 디코딩하기 위한 디코더;제1인에이블 신호에 따라 상기 디코더로부터 입력되는 디코딩된 어드레스를 일시 저장하고, 이를 대응되는 메모리셀 어레이의 상기 워드 라인상에 출력하는 복수의 주소 레지스터;제2인에이블 신호에 따라 입력되는 데이터를 일시 저장하고, 이를 대응되는 메모리셀 어레이의 상기 데이터 라인상에 출력하는 복수의 데이터 레지스터; 및상기 디코더의 디코딩된 어드레스를 저장하기 위하여 상기 제1인에이블 신호를 순차적으로 복수의 상기 주소 레지스터에 출력하고, 상기 주소 레지스터의 디코딩된 어드레스에 의해 선택된 메모리셀 어레이를 프로그래밍하기 위하여 대응되는 상기 데이터 레지스터에 상기 제2인에이블 신호를 출력하는 파이프라인 제어부를 구비한 것을 특징으로 하는 불휘발성 메모리의 프로그래밍 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980061183A KR100300864B1 (ko) | 1998-12-30 | 1998-12-30 | 불휘발성 메모리의 프로그래밍 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980061183A KR100300864B1 (ko) | 1998-12-30 | 1998-12-30 | 불휘발성 메모리의 프로그래밍 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000044684A KR20000044684A (ko) | 2000-07-15 |
| KR100300864B1 true KR100300864B1 (ko) | 2001-09-06 |
Family
ID=19567939
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980061183A KR100300864B1 (ko) | 1998-12-30 | 1998-12-30 | 불휘발성 메모리의 프로그래밍 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100300864B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2480275A (en) * | 2010-05-11 | 2011-11-16 | Safe Touch Ltd | Antibacterial protective layer |
-
1998
- 1998-12-30 KR KR1019980061183A patent/KR100300864B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2480275A (en) * | 2010-05-11 | 2011-11-16 | Safe Touch Ltd | Antibacterial protective layer |
| GB2480275B (en) * | 2010-05-11 | 2012-10-17 | Touch Guard Ltd | Printed matter with antibacterial coating |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000044684A (ko) | 2000-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6556504B2 (en) | Nonvolatile semiconductor memory device and data input/output control method thereof | |
| US20060203548A1 (en) | Multi-plane type flash memory and methods of controlling program and read operations thereof | |
| WO2011043012A1 (ja) | 不揮発性半導体記憶装置、信号処理システム、及び信号処理システムの制御方法、並びに不揮発性半導体記憶装置の書き換え方法 | |
| JP2010113758A (ja) | 不揮発性半導体記憶装置のためのページバッファ回路とその制御方法 | |
| US8195993B2 (en) | Semiconductor integrated circuit device | |
| US6772273B1 (en) | Block-level read while write method and apparatus | |
| US7623381B2 (en) | Non-volatile memory device and method of erasing the same | |
| KR100645045B1 (ko) | 불휘발성 메모리 장치 및 그것의 프로그램 방법 | |
| US7079448B2 (en) | Word-programmable flash memory | |
| KR100953062B1 (ko) | 불휘발성 메모리 소자의 어드레스 입력 방법 및 동작 방법 | |
| KR100898653B1 (ko) | 플래시 메모리 소자 및 프로그램 방법 | |
| KR100300864B1 (ko) | 불휘발성 메모리의 프로그래밍 장치 | |
| KR100365690B1 (ko) | 불휘발성 메모리, 복수개의 불휘발성 메모리들을 구비한시스템 , 및 이 시스템의 데이터 리드 방법 | |
| JP2007035163A (ja) | 不揮発性半導体記憶装置及び信号処理システム | |
| JP2012155788A (ja) | Ｎａｎｄ型フラッシュメモリ | |
| US11443814B1 (en) | Memory structure with marker bit and operation method thereof | |
| KR100245413B1 (ko) | 불 휘발성 반도체 메모리 장치의 기입 방법 | |
| KR20090068617A (ko) | 불휘발성 메모리 소자의 카피백 프로그램 방법 | |
| TWI640915B (zh) | 記憶體裝置及其程式化方法 | |
| JP3796063B2 (ja) | 不揮発性メモリの書き込み回路 | |
| JP3541427B2 (ja) | フラッシュ・メモリ | |
| US7477569B2 (en) | Semiconductor memory device capable of performing page mode operation | |
| JP2003317488A (ja) | 不揮発性半導体メモリ | |
| KR20100040426A (ko) | 불휘발성 메모리 장치의 동작 방법 | |
| KR20100006660A (ko) | 불휘발성 메모리 장치의 듀얼 플레인 카피백 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050524 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |