KR20080069389A - 플래시 메모리 장치 및 동작 방법 - Google Patents

플래시 메모리 장치 및 동작 방법 Download PDF

Info

Publication number
KR20080069389A
KR20080069389A KR1020070007046A KR20070007046A KR20080069389A KR 20080069389 A KR20080069389 A KR 20080069389A KR 1020070007046 A KR1020070007046 A KR 1020070007046A KR 20070007046 A KR20070007046 A KR 20070007046A KR 20080069389 A KR20080069389 A KR 20080069389A
Authority
KR
South Korea
Prior art keywords
page
programmed
program
pages
dummy data
Prior art date
Application number
KR1020070007046A
Other languages
English (en)
Other versions
KR100885783B1 (ko
Inventor
김유성
김덕주
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070007046A priority Critical patent/KR100885783B1/ko
Priority to US11/962,060 priority patent/US7660160B2/en
Priority to TW096151388A priority patent/TWI371759B/zh
Priority to TW100143096A priority patent/TWI485716B/zh
Priority to DE102008003055A priority patent/DE102008003055A1/de
Priority to JP2008006107A priority patent/JP2008181642A/ja
Priority to CN2008100011000A priority patent/CN101231885B/zh
Publication of KR20080069389A publication Critical patent/KR20080069389A/ko
Application granted granted Critical
Publication of KR100885783B1 publication Critical patent/KR100885783B1/ko
Priority to US12/702,205 priority patent/US8107291B2/en
Priority to US12/702,213 priority patent/US8199583B2/en
Priority to US12/702,199 priority patent/US8068368B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 멀티 레벨 셀 플래시 메모리 장치에 관한 것으로, 다수의 페이지를 포함하는 하나 이상의 블록을 포함하는 메모리 셀 어레이; 및 리드 명령에 따라 상기 블록의 모든 페이지가 프로그램되었는지를 판단하여, 프로그램되지 않은 페이지가 존재하는 경우, 그 페이지에 대하여 더미 데이터 프로그램을 수행한 후, 리드 명령을 수행하기 위한 제어신호를 출력하는 컨트롤러를 포함한다.
멀티 레벨 셀, MLC, 프로그램, 플래그 셀, 더미 프로그램

Description

플래시 메모리 장치 및 동작 방법{Flash memory device and method of operating the same}
도 1은 MLC 플래시 메모리의 프로그램에 따른 문턱전압 분포를 나타낸 도면이다.
도 2a는 일반적은 MLC 플래시 메모리의 블록의 구성을 나타낸 도면이다.
도 2b는 도 2a의 블록의 프로그램 순서를 페이지에 따라 도시한 도면이다.
도 3a는 본 발명의 특징에 따른 플래시 메모리 장치의 프로그램 방법의 동작 순서도이다.
도 3b는 도 3a에 따른 블록의 프로그램 순서를 페이지에 따라 도시한 도면이다.
*도면의 주요 부분의 간단한 설명*
310 : 컨트롤러 320 : 블록
본 발명은 멀티 레벨 셀(Multi Level Cell)을 갖는 플래시 메모리 장치에 관한 것으로, 특히 셀의 프로그램 진행 여부에 관계없이 정해진 전압레벨에서 독출동 작을 수행할 수 있도록 하는 플래시 메모리 장치 및 동작 방법에 관한 것이다.
플래시 메모리는 일반적으로 NAND 플래시 메모리와 NOR 플래시 메모리로 구분된다. NOR 플래시 메모리는 메모리 셀들이 각각 독립적으로 비트 라인과 워드 라인에 연결되는 구조를 가지므로 랜덤 액세스 시간 특성이 우수한 반면에, NAND 플래시 메모리는 복수 개의 메모리 셀들이 연결되어 셀 스트링 당 한 개의 컨택만을 필요로 하므로 집적도면에서 우수한 특성을 갖는다. 따라서, 고집적 플래시 메모리에는 주로 NAND 구조가 사용되고 있다.
최근에는, 이러한 플래시 메모리의 집적도를 더욱 향상시키기 위해 한 개의 메모리 셀의 복수개의 데이터를 저장할 수 있는 다중 비트 셀에 대한 연구가 활발히 진행되고 있다. 이러한 방식의 메모리 셀을 통상 멀티 레벨 셀(Multi Level Cell; MLC)이라고 한다. 이와 대비되는 단일 비트의 메모리 셀을 싱글 레벨 셀(Single Level Cell; SLC)이라 한다.
멀티 레벨 셀(MLC)은 통상적으로 2개 이상의 드레솔드 전압분포를 가지며, 이에 대응되는 2개 이상의 데이터 저장 상태를 가진다.
도 1은 MLC 플래시 메모리의 프로그램에 따른 문턱전압 분포를 나타낸 도면이다.
일반적으로 2비트 이상의 데이터를 저장하는 멀티 레벨 셀이 가지는 전압 레벨은 픽스 레벨(Fix-Level) 방식과, 변경 레벨(Variable Level) 방식에 따라 다른 전압 레벨 분포를 가진다.
픽스 레벨(Fix Level) 방식의 경우에는, 모든 메모리 셀이 데이터에 따라 같 은 전압 레벨분포를 가진다. 즉, 하위 비트 레벨만이 프로그램된 상태라 하여도, 전압 레벨 분포는 마지막 상위 비트의 프로그램이 완료된 상태와 같이 변경된다. 따라서 하위 비트레벨만 프로그램하였다 하더라도 독출할 때는 마지막 까지 프로그램된 전압레벨에 근거하여 정해진 전압 레벨에 대해 독출 동작을 수행함으로써 정확한 데이터 독출이 가능하다.
그러나 변경 레벨(Variable Level)은 프로그램하는 비트에 따라 전압 레벨이 달라진다.
도 1은 변경 레벨 방식에 의해 프로그램하는 2비트를 저장 가능한 멀티 레벨 셀의 전압 분포가 도시된 것이다.
도 1에 나타난 바와 같이, 하위 비트가 프로그램되면, 전압(V1)을 중심으로 소거 셀(110)과 프로그램 셀(120)이 전압 분포를 가지며, 이를 표시하기 위하여 별도의 플래그 셀(F)이 소거셀(170)의 전압 분포를 가지고 구성된다.
그리고 상위 비트까지 프로그램이 완료되면 소거 셀(130)과 프로그램 셀(140 내지 160)로 변경되며, 플래그 셀(F)은 전압(V5)을 중심으로 프로그램되어(180) 상위 비트까지의 프로그램이 되었음을 표시한다.
본 발명은 변경 레벨 방식의 멀티 레벨 셀을 가지는 플래시 메모리 장치의 동작 방식에 대한 것이다.
도 2a는 일반적은 MLC 플래시 메모리의 블록의 구성을 나타낸 도면이다.
도 2a를 참조하면 MLC 플래시 메모리의 메모리 셀 어레이(200)는 실제로 2비트 이상의 데이터가 저장되는 메모리 셀들(210)과, 상기 메모리 셀들(210)의 각 워 드라인별로 구성되어 해당 워드 라인에 메모리 셀들의 프로그램 상태 정보를 나타내기 위한 플래그 셀(220)을 포함한다.
각각의 메모리 셀들(210)은 비트라인에 직교하여 다수의 워드라인(WL<0> 내지 WL<N>)을 포함하며, 각각의 워드 라인 별로 플래그 셀(220)들이 구성된다.
상기 플래그 셀(220)은 연결된 워드라인의 어떤 비트까지 프로그램이 완료되었는지의 상태 정보를 나타낸다.
예를 들어 상기 메모리 셀들(220)이 2비트의 데이터를 저장할 수 있다면, 다수의 워드라인(WL<0> 내지 WL<N>)들 각각은 하위비트 페이지와 상위비트 페이지에 대한 프로그램을 수행할 수 있다. 이때 워드라인(WL<0>)이 하위 비트 페이지와 상위비트 페이지를 모두 프로그램했다면, 플래그 셀(F)도 프로그램하여(180) 이를 나타낸다.
그러나 제 k-1 워드라인(WL<k>)이 하위비트 페이지만을 프로그램한 상태로 프로그램이 끝났다면, 제 k-1 워드라인(WL<k>)의 플래그 셀(F<k>)은 프로그램되지 않은 소거셀(170)의 상태를 유지하여 이를 나타낸다.
도 2b는 도 2a의 메모리 셀 어레이의 프로그램 순서를 페이지에 따라 도시한 도면이다.
앞서 언급한 바와 같이, N비트의 데이터를 저장할 수 있는 멀티 레벨 셀을 가지는 플래시 메모리 블록(310)의 워드라인은 논리적으로 개의 N 페이지에 대한 프로그램을 수행한다.
도 2b는 N 비트를 저장할 수 있는 메모리 셀 어레이의 하나의 블록을 나타낸 것으로, 다수의 워드라인(WL<0> 내지 WL<N>)으로 구성되며, 각각의 워드라인은 데이터 저장을 위한 N 개의 페이지와, 플래그 셀(F)을 포함한다.
상기한 MLC 플래시 메모리는 입력되는 데이터에 따라 설정된 순서에 맞게 페이지 단위의 프로그램을 수행한다. 이때 설정된 순서는 워드라인 별로 제 1 페이지에서 제 N 페이지 순서로 차례로 프로그램을 수행하거나, 주위 메모리 셀 간의 간섭 등을 고려하여 설정된 순서에 의해 페이지 단위로 프로그램을 수행한다.
일반적으로 페이지 단위의 프로그램을 수행할 때, 인접한 페이지는 연속하여 프로그램하지 않도록 하여 간섭을 줄이는 방식이 적용된다. 그리고 어드레스 카운터(미도시)는 입력 데이터에 대해 프로그램을 수행할 때, 미리 설정된 페이지의 순서에 따라 카운팅을 하여 프로그램이 수행될 수 있도록 한다.
또한, 프로그램 동작을 하는 동안 하나의 워드라인에 제 1 내지 제 N 페이지의 프로그램 상태에 따라 플래그 셀(F)을 프로그램하여 해당 워드라인의 프로그램 상태정보를 나타낼 수 있도록 한다.
예를 들어, 도 2b의 제 1 워드라인(WL<0>)은 제 1 내지 제 N 페이지가 모두 프로그램되었다면, 플래그 셀(F<0>)은 이를 나타낼 수 있는 상태로 프로그램된다. 일반적으로 플래그 셀(F)은 싱글 레벨 셀(SLC)을 사용하도록 하여 상태를 나타내는 것이 쉽도록 한다.
메모리 셀이 N 비트의 데이터를 저장할 수 있는 경우, 워드라인은 N 개의 페이지를 가지고 있으며, 프로그램은 N 번에 걸쳐 수행된다. 예를 들어 4비트의 데이터를 저장할 수 있는 경우는, 4개의 페이지를 가지고, 프로그램은 4번 수행되어야 모든 페이지에 프로그램이 완료된다. 따라서 이러한 경우 플래그 셀은 4개의 상태를 나타낼 수 있도록 2개의 싱글 레벨 셀(SLC)로 구성되어야 한다.
상기와 같이 프로그램이 된 플래시 메모리의 데이터를 독출할 때는 우선적으로 플래그 셀(F)의 데이터를 독출하여 해당 워드라인이 프로그램된 상태를 판단하여, 프로그램 상태에 따른 문턱전압값을 적용한 독출을 수행한다.
상기한 방식은 N 비트의 'N'이 커질수록 플래그 셀을 구성하는 SLC의 개수는 많아야 하며, 이는 점점 고집적화 되고 있는 플래시 메모리 장치에서 실제 데이터를 저장할 수 있는 메모리 셀의 개수를 줄이는 결과를 가져온다. 그리고 플래그 셀을 독출하여 프로그램 상태를 확인한 후, 메모리 셀의 독출을 위한 전압레벨을 결정함으로써 플래그 셀의 데이터가 오류가 있는 경우 메모리 셀의 데이터 독출이 불가능하며, 플래그 셀의 개수가 많아질수록 독출에 필요한 시간도 길어지게 된다.
따라서 본 발명이 이루고자 하는 기술적 과제는 N 비트의 데이터를 저장할 수 있는 멀티 레벨 셀 플래시 메모리 장치가 프로그램 상태를 나타내는 플래그 셀이 없이 동작할 수 있도록 하는 플래시 메모리 장치 및 동작 방법을 제공하는데 있다.
상기한 기술적 과제를 달성하기 위한 본 발명의 일면에 따른 플래시 메모리 장치는,
다수의 페이지를 포함하는 하나 이상의 블록을 포함하는 메모리 셀 어레이; 및 리드 명령에 따라 상기 블록의 모든 페이지가 프로그램되었는지를 판단하여, 프로그램되지 않은 페이지가 존재하는 경우, 그 페이지에 대하여 더미 데이터 프로그램을 수행한 후, 리드 명령을 수행하기 위한 제어신호를 출력하는 컨트롤러를 포함한다.
상기 컨트롤러는, 더미 데이터 프로그램을 위한 더미 데이터를 저장하는 저장수단을 포함하는 것을 특징으로 한다.
상기 컨트롤러는, 더미 데이터 프로그램을 위하여 랜덤하게 임의의 데이터를 발생시켜 더미 데이터로 프로그램하도록 동작하는 것을 특징으로 한다.
본 발명의 특징에 따른 플래시 메모리의 동작 방법은,
다수의 페이지를 포함하는 하나 이상의 블록을 포함하는 메모리 셀 어레이를 포함하는 플래시 메모리 장치의 독출 동작 방법에 있어서, 리드 명령에 따라 독출을 수행할 블록의 모든 페이지가 프로그램 완료되었는지 여부를 확인하는 단계; 상기 확인 결과, 해당 블록의 모든 페이지가 프로그램되지 않은 경우, 더미 데이터를 이용하여 프로그램되지 않은 페이지에 대한 더미 데이터 프로그램을 수행하는 단계; 및 상기 더미 데이터 프로그램 완료 후, 설정된 독출 전압을 이용하여 상기 리드 명령에 포함된 어드레스에 따른 페이지의 독출 동작을 수행하는 단계;를 포함한다.
상기 리드 명령이 입력되기 전에, 프로그램 명령에 따라 입력되는 데이터를 설정된 페이지 순서에 따라 프로그램하고, 마지막으로 프로그램된 페이지 주소를 저장하는 단계를 더 포함한다.
상기 블록의 모든 페이지가 프로그램되었는지 여부는, 저장된 마지막으로 프로그램된 페이지 주소가 해당 블록의 마지막 페이지 주소와 동일한지를 확인하여 판단하는 것을 특징으로 한다.
상기 더미 데이터 프로그램은, 랜덤하게 또는 미리 저장된 더미 데이터를 프로그램되지 않은 모든 페이지에 프로그램하는 것을 특징으로 한다.본 발명의 특징에 따른 플래시 메모리 장치의 프로그램 방법은,
다수의 페이지를 포함하는 하나 이상의 블록을 포함하는 메모리 셀 어레이를 포함하는 플래시 메모리 장치의 데이터 프로그램 방법에 있어서, 프로그램 명령에 따라 입력되는 데이터를 설정된 페이지 순서에 따라 프로그램하는 단계; 및 마지막으로 프로그램된 페이지 주소를 저장하는 단계를 포함한다.
본 발명의 특징에 따른 플래시 메모리 장치의 독출 방법은,
다수의 페이지를 포함하는 하나 이상의 블록을 포함하는 메모리 셀 어레이를 포함하는 플래시 메모리 장치의 독출 방법에 있어서, 리드 명령에 따라 독출을 수행할 블록의 모든 페이지가 프로그램 완료되었는지 여부를 확인하는 단계; 상기 확인 결과, 해당 블록의 모든 페이지가 프로그램되지 않은 경우, 더미 데이터를 이용하여 프로그램되지 않은 페이지에 대한 더미 데이터 프로그램을 수행하는 단계; 및 상기 더미 데이터 프로그램 완료 후, 설정된 독출 전압을 이용하여 상기 리드 명령에 포함된 어드레스에 따른 페이지의 독출 동작을 수행하는 단계를 포함한다.
상기 블록의 모든 페이지가 프로그램되었는지 여부는, 마지막으로 프로그램 된 페이지 주소가 해당 블록의 마지막 페이지 주소와 동일한지를 확인하여 판단하는 것을 특징으로 한다.
상기 더미 데이터 프로그램은, 랜덤하게 또는 미리 저장된 더미 데이터를 프로그램되지 않은 모든 페이지에 프로그램하는 것을 특징으로 한다.
본 발명의 또 다른 특징에 따른 플래시 메모리 장치는,
다수의 페이지를 포함하는 하나 이상의 블록을 포함하는 메모리 셀 어레이; 리드 명령에 따라 상기 블록의 모든 페이지가 프로그램되었는지를 판단하여, 프로그램되지 않은 페이지가 존재하는 경우, 그 페이지에 대하여 더미 데이터 프로그램을 수행한 후, 리드 명령을 수행하기 위한 제어신호를 출력하는 컨트롤러; 상기 컨트롤러의 제어에 의해 상기 메모리 셀 어레이의 데이터 프로그램 또는 독출을 수행하는 복수의 페이지 버퍼부; 상기 컨트롤러의 프로그램 또는 독출 명령에 응답하여 페이지 어드레스를 디코딩하고, 그 결과에 따라 선택되는 페이지를 활성화시켜 프로그램 전압 또는 독출 전압을 제공하도록 하는 X 디코더; 및 상기 컨트롤러의 프로그램 또는 독출 명령에 응답하여, 컬럼 어드레스를 디코딩하여 페이지 버퍼 제어신호들과 데이터 입출력 제어신호를 출력하는 Y 디코더를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 3a는 본 발명의 특징에 따른 플래시 메모리 장치의 프로그램 방법의 동작 순서도이고, 도 3b는 도 3a에 따른 블록의 프로그램 순서를 페이지에 따라 도시한 도면이다.
도 3b의 구성을 먼저 설명하면, 본 발명의 실시 예에 따른 플래시 메모리는 다수의 워드라인(WL<0> 내지 WL<N>)으로 구성되는 하나 이상의 블록(320)을 포함하는 메모리 셀 어레이(미도시)와, 미리 설정되어 있는 워드라인의 페이지 어드레스에 따라 입력되는 데이터를 상기 블록(320)에 전송하여 프로그램을 수행하고, 입력되는 독출 명령에 따라 상기 블록(320)의 데이터를 독출하도록 주변회로(미도시)를 제어하는 컨트롤러(310)를 포함한다.
상기 컨트롤러(310)는 외부에서 입력되는 데이터와 프로그램 명령에 의해 설정된 순서에 따라 프로그램 수행을 제어하고, 마지막으로 프로그램을 수행한 페이지 주소 정보를 저장한다.
도 3b에 나타난 블록(320)을 참조하면, 컨트롤러(310)는 입력 데이터와 프로그램 명령에 따라 제 1 워드라인(WL<0>)으로부터 설정된 차례에 따라 페이지단위로 프로그램을 수행하도록 주변회로를 제어한다. 이때, 도 3b에 나타난 바와 같이 제 1 워드라인(WL<0>)의 제 1 페이지로부터 순차적으로 제 N 페이지로 프로그램을 하고, 다음 워드라인을 제 1 페이지부터 제 N 페이지 순서로 프로그램하는 방식 또는 미리 설정되는 순서에 따라 페이지 단위의 프로그램을 수행한다.
일반적으로 멀티 레벨 셀을 포함하는 블록(320)의 프로그램을 위한 순서는 인접한 페이지를 피하여 서로 간섭영향을 주지 않고 효율적으로 데이터를 저장할 수 있는 알고리즘을 이용하여 미리 페이지단위로 순서가 정해져 있다. 대표적인 방식으로는 모든 워드라인(WL<0> 내지 WL<N>)의 제 1 페이지를 차례로 프로그램하고, 그 다음으로 제 2 페이지를 프로그램하는 방식으로 워드라인(WL<0> 내지 WL<N>)을 변경하며 페이지단위의 프로그램을 하도록 차례가 정해지는 경우가 많다.
컨트롤러(310)는 설정된 차례에 따라 프로그램을 수행하다가, 입력되는 데이터가 더 이상 없어 프로그램이 완료되면, 컨트롤러(310)는 마지막으로 프로그램된 페이지의 어드레스를 저장한다. 그리고 컨트롤러(310)는 이후에 다시 프로그램 명령이 입력되는 경우, 저장된 페이지로부터 다시 프로그램을 시작할 수 있도록 주변회로를 제어한다. 상기 주변회로(미도시)로는 페이지 버퍼, X 디코더, Y 디코더 및 전압 제공 회로 등이 포함된다.
그리고 컨트롤러(310)는 데이터 입력 명령을 입력 받는 경우 도 3a의 순서에 의해 동작한다.
즉, 컨트롤러(310)가 리드 명령을 입력받으면(S301), 자체적으로 저장하고 있는 다음 프로그램할 페이지의 주소를 확인한다(S303). 그리고 확인된 페이지의 주소가 블록(320)의 가장 마지막 페이지의 주소인지를 판단한다(S305).
상기 단계 S305의 판단 결과, 블록(320)의 모든 페이지가 프로그램되어 있다면, 컨트롤러(310)는 리드 명령과 함께 입력되는 어드레스에 해당하는 페이지의 독출 동작을 수행하도록 주변회로(미도시)의 제어한다(S309).
이때, 블록(320)의 모든 페이지가 프로그램이 되어 있다면, N 비트의 데이터 를 저장할 수 있는 메모리 셀이
Figure 112007006875759-PAT00001
개의 전압 레벨을 가지므로, 이에 맞는 독출 전압을 이용하여 독출을 할 수 있도록 제어한다.
그러나 상기 단계 S305의 판단 결과, 블록(320)의 모든 페이지가 프로그램되어 있지 않다면, 컨트롤러(310)는 더미(dummy) 데이터 프로그램을 수행한다(S307).
상기 단계 S307의 더미 데이터 프로그램은, 임의의 데이터를 블록(320)의 남은 페이지에 프로그램을 수행하는 것이다. 즉 임의로 발생되는 더미 데이터를 컨트롤러(310)에 저장된 다음번 프로그램할 페이지 주소부터 차례로 프로그램하도록 제어하여 블록(320)의 마지막 페이지까지 프로그램을 수행하도록 한다.
상기와 같이 더미 데이터 프로그램을 수행하면 모든 워드라인은 프로그램이 완료되어 최종적인 전압레벨로 독출이 가능한 상태로 변경된다.
따라서 단계 S309와 같이 정해진 전압레벨을 이용한 독출 동작을 수행함으로써 안정적으로 오류 없는 데이터 독출이 가능하다.
이상의 동작을 본 발명의 실시 예에 따른 도 3b를 참고하여 좀더 자세히 설명하면 다음과 같다.
예를 들어, 컨트롤러(310)가 프로그램 명령을 입력받고 입력 데이터를 제 N+1 워드라인(WL<N>)의 제 k 페이지까지 프로그램을 수행하고 프로그램을 종료하였다. 그리고 컨트롤러(310)는 다음의 프로그램할 페이지가 제 N+1 워드라인(WL<N>)의 제 k+1 페이지라는 것을 저장한다.
현재 상태에서 블록(320)의 제 1 내지 제 N 워드라인(WL<0> 내지 WL<N-1>)은 제 1 내지 제 N 페이지까지 프로그램이 완료된 상태이고, 제 N+1 워드라인(WL<N>)은 제 1 내지 제 k 페이지까지의 프로그램만이 완료된 상태이다.
이때, 외부로부터 제 1 워드라인(WL<0>)의 제 k 페이지 데이터를 독출하라는 리드 명령이 입력되면(S301), 컨트롤러(310)는 저장된 프로그램할 페이지의 주소정보를 확인하여 블록(320)의 마지막 페이지, 즉 제 N+1 워드라인(WL<N>)의 제 N 페이지까지 프로그램이 완료되었는지 여부를 확인한다(S303, S305).
이때, 컨트롤러(310)는 프로그램할 페이지가 제 N+1 워드라인(WL<N>)의 제 k+1 페이지라는 정보를 확인하여, 블록 전체가 프로그램이 끝나지 않았음을 확인한다. 그리고 더미 데이터를 나머지 페이지에 프로그램하도록 주변회로(미도시)를 제어한다.
더미 데이터는 컨트롤러(310)에 포함되는 저장부(미도시)에 미리 저장이 되어 있거나, 모든 데이터를 '1' 또는 '0'으로 의미 없는 데이터 발생시킬 수 있다. 그리고 더미 데이터 프로그램 동작에 따라 제 N+1 워드라인(WL<N>)의 제 k+1 페이지로부터 제 N페이지까지의 프로그램이 수행된다(S307).
마지막 페이지까지의 더미 데이터 프로그램이 완료되면, 컨트롤러(310)는 리드 명령에 포함되어 있는 제 1 워드라인(WL<0>)의 제 k 페이지부터 데이터 독출을 시작하도록 동작을 제어한다.
이때, 독출 동작을 하기 위해 전압 레벨은 앞서 언급 한 바와 같이 모든 페이지의 프로그램이 완료된 상태이므로
Figure 112007006875759-PAT00002
의 전압 레벨에 따른 독출 전압을 이용한 다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시 예에서 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
이상에서 설명한 바와 같이, 본 발명에 따른 플래시 메모리 장치 및 동작 방법은, 멀티 레벨 셀을 포함하는 플래시 메모리 장치에서 프로그램 상태를 표시하는 플래그 셀이 없이 독출 동작이 가능하도록 하여 효과적으로 칩 사이즈를 줄일 수 있다.

Claims (12)

  1. 다수의 페이지를 포함하는 하나 이상의 블록을 포함하는 메모리 셀 어레이; 및
    리드 명령에 따라 상기 블록의 모든 페이지가 프로그램되었는지를 판단하여, 프로그램되지 않은 페이지가 존재하는 경우, 그 페이지에 대하여 더미 데이터 프로그램을 수행한 후, 리드 명령을 수행하기 위한 제어신호를 출력하는 컨트롤러
    를 포함하는 플래시 메모리 장치.
  2. 제 1항에 있어서,
    상기 컨트롤러는,
    더미 데이터 프로그램을 위한 더미 데이터를 저장하는 저장수단을 포함하는 것을 특징으로 하는 플래시 메모리 장치.
  3. 제 1항에 있어서,
    상기 컨트롤러는,
    더미 데이터 프로그램을 위하여 랜덤하게 임의의 데이터를 발생시켜 더미 데이터로 프로그램하도록 동작하는 것을 특징으로 하는 플래시 메모리 장치.
  4. 다수의 페이지를 포함하는 하나 이상의 블록으로 구성되는 메모리 셀 어레이 를 포함하는 플래시 메모리 장치의 독출 동작 방법에 있어서,
    리드 명령에 따라 독출을 수행할 블록의 모든 페이지가 프로그램 완료되었는지 여부를 확인하는 단계;
    상기 확인 결과, 해당 블록의 모든 페이지가 프로그램되지 않은 경우, 더미 데이터를 이용하여 프로그램되지 않은 페이지에 대한 더미 데이터 프로그램을 수행하는 단계; 및
    상기 더미 데이터 프로그램 완료 후, 설정된 독출 전압을 이용하여 상기 리드 명령에 포함된 어드레스에 따른 페이지의 독출 동작을 수행하는 단계;
    를 포함하는 플래시 메모리 장치의 동작 방법.
  5. 제 4항에 있어서,
    상기 리드 명령이 입력되기 전에,
    프로그램 명령에 따라 입력되는 데이터를 설정된 페이지 순서에 따라 프로그램하고, 마지막으로 프로그램된 페이지 주소를 저장하는 단계를 더 포함하는 플래시 메모리 장치의 동작 방법.
  6. 제 5항에 있어서,
    상기 블록의 모든 페이지가 프로그램되었는지 여부는,
    저장된 마지막으로 프로그램된 페이지 주소가 해당 블록의 마지막 페이지 주소와 동일한지를 확인하여 판단하는 것을 특징으로 하는 플래시 메모리 장치의 동 작 방법.
  7. 제 4항에 있어서,
    상기 더미 데이터 프로그램은,
    랜덤하게 또는 미리 저장된 더미 데이터를 프로그램되지 않은 모든 페이지에 프로그램하는 것을 특징으로 하는 플래시 메모리 장치의 동작 방법.
  8. 다수의 페이지를 포함하는 하나 이상의 블록으로 구성되는 메모리 셀 어레이를 포함하는 플래시 메모리 장치의 데이터 프로그램 방법에 있어서,
    프로그램 명령에 따라 입력되는 데이터를 설정된 페이지 순서에 따라 프로그램하는 단계; 및
    마지막으로 프로그램된 페이지 주소를 저장하는 단계를 더 포함하는 플래시 메모리 장치의 프로그램 방법.
  9. 다수의 페이지를 포함하는 하나 이상의 블록으로 구성되는 메모리 셀 어레이를 포함하는 플래시 메모리 장치의 독출 방법에 있어서,
    리드 명령에 따라 독출을 수행할 블록의 모든 페이지가 프로그램 완료되었는지 여부를 확인하는 단계;
    상기 확인 결과, 해당 블록의 모든 페이지가 프로그램되지 않은 경우, 더미 데이터를 이용하여 프로그램되지 않은 페이지에 대한 더미 데이터 프로그램을 수행 하는 단계; 및
    상기 더미 데이터 프로그램 완료 후, 설정된 독출 전압을 이용하여 상기 리드 명령에 포함된 어드레스에 따른 페이지의 독출 동작을 수행하는 단계;
    를 포함하는 플래시 메모리 장치의 독출 방법.
  10. 제 9항에 있어서,
    상기 블록의 모든 페이지가 프로그램되었는지 여부는,
    마지막으로 프로그램된 페이지 주소가 해당 블록의 마지막 페이지 주소와 동일한지를 확인하여 판단하는 것을 특징으로 하는 플래시 메모리 장치의 동작 방법.
  11. 제 9항에 있어서,
    상기 더미 데이터 프로그램은,
    랜덤하게 또는 미리 저장된 더미 데이터를 프로그램되지 않은 모든 페이지에 프로그램하는 것을 특징으로 하는 플래시 메모리 장치의 동작 방법.
  12. 다수의 페이지를 포함하는 하나 이상의 블록을 포함하는 메모리 셀 어레이;
    리드 명령에 따라 상기 블록의 모든 페이지가 프로그램되었는지를 판단하여, 프로그램되지 않은 페이지가 존재하는 경우, 그 페이지에 대하여 더미 데이터 프로그램을 수행한 후, 리드 명령을 수행하기 위한 제어신호를 출력하는 컨트롤러;
    상기 컨트롤러의 제어에 의해 상기 메모리 셀 어레이의 데이터 프로그램 또 는 독출을 수행하는 복수의 페이지 버퍼부;
    상기 컨트롤러의 프로그램 또는 독출 명령에 응답하여 페이지 어드레스를 디코딩하고, 그 결과에 따라 선택되는 페이지를 활성화시켜 프로그램 전압 또는 독출 전압을 제공하도록 하는 X 디코더; 및
    상기 컨트롤러의 프로그램 또는 독출 명령에 응답하여, 컬럼 어드레스를 디코딩하여 페이지 버퍼 제어신호들과 데이터 입출력 제어신호를 출력하는 Y 디코더를 포함하는 플래시 메모리 장치.
KR1020070007046A 2007-01-23 2007-01-23 플래시 메모리 장치 및 동작 방법 KR100885783B1 (ko)

Priority Applications (10)

Application Number Priority Date Filing Date Title
KR1020070007046A KR100885783B1 (ko) 2007-01-23 2007-01-23 플래시 메모리 장치 및 동작 방법
US11/962,060 US7660160B2 (en) 2007-01-23 2007-12-20 Flash memory device and method of operating the same
TW100143096A TWI485716B (zh) 2007-01-23 2007-12-31 操作快閃記憶元件之方法
TW096151388A TWI371759B (en) 2007-01-23 2007-12-31 Flash memory device and method of operating the same
DE102008003055A DE102008003055A1 (de) 2007-01-23 2008-01-03 Flash-Speichervorrichtung und Verfahren zum Betreiben derselben
JP2008006107A JP2008181642A (ja) 2007-01-23 2008-01-15 フラッシュメモリ装置及び動作方法及びプログラム方法及びデータ読み出し方法
CN2008100011000A CN101231885B (zh) 2007-01-23 2008-01-22 快闪存储器件和操作该器件的方法
US12/702,205 US8107291B2 (en) 2007-01-23 2010-02-08 Method of programming flash memory device
US12/702,213 US8199583B2 (en) 2007-01-23 2010-02-08 Method of performing read operation in flash memory device
US12/702,199 US8068368B2 (en) 2007-01-23 2010-02-08 Method of performing read operation in flash memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070007046A KR100885783B1 (ko) 2007-01-23 2007-01-23 플래시 메모리 장치 및 동작 방법

Publications (2)

Publication Number Publication Date
KR20080069389A true KR20080069389A (ko) 2008-07-28
KR100885783B1 KR100885783B1 (ko) 2009-02-26

Family

ID=39564109

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070007046A KR100885783B1 (ko) 2007-01-23 2007-01-23 플래시 메모리 장치 및 동작 방법

Country Status (6)

Country Link
US (4) US7660160B2 (ko)
JP (1) JP2008181642A (ko)
KR (1) KR100885783B1 (ko)
CN (1) CN101231885B (ko)
DE (1) DE102008003055A1 (ko)
TW (2) TWI371759B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9640281B1 (en) 2016-03-28 2017-05-02 SK Hynix Inc. Memory system and operating method thereof
CN110175132A (zh) * 2018-02-21 2019-08-27 爱思开海力士有限公司 存储装置及其操作方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3935139B2 (ja) 2002-11-29 2007-06-20 株式会社東芝 半導体記憶装置
KR100885783B1 (ko) * 2007-01-23 2009-02-26 주식회사 하이닉스반도체 플래시 메모리 장치 및 동작 방법
US7545673B2 (en) * 2007-09-25 2009-06-09 Sandisk Il Ltd. Using MLC flash as SLC by writing dummy data
US7949821B2 (en) 2008-06-12 2011-05-24 Micron Technology, Inc. Method of storing data on a flash memory device
US7941592B2 (en) * 2008-08-14 2011-05-10 Bonella Randy M Method and apparatus for high reliability data storage and retrieval operations in multi-level flash cells
KR101005120B1 (ko) * 2009-02-04 2011-01-04 주식회사 하이닉스반도체 불휘발성 메모리 소자의 프로그램 방법
US8451662B2 (en) * 2011-03-03 2013-05-28 Micron Technology, Inc. Reading memory cell history during program operation for adaptive programming
JP2013089271A (ja) * 2011-10-18 2013-05-13 Toshiba Corp 半導体記憶装置
KR20130060749A (ko) * 2011-11-30 2013-06-10 에스케이하이닉스 주식회사 불휘발성 메모리 장치, 그것의 읽기 방법 및 그것을 포함하는 데이터 저장 장치
DE102013100596B4 (de) 2012-01-27 2023-09-07 Samsung Electronics Co. Ltd. Nichtflüchtiges Speichersystem mit Programmier- und Löschverfahren und Blockverwaltungsverfahren
KR101916192B1 (ko) 2012-04-19 2018-11-07 삼성전자주식회사 플래그 셀을 포함하는 불휘발성 메모리 장치 및 그것의 사용자 장치
KR20130136734A (ko) * 2012-06-05 2013-12-13 에스케이하이닉스 주식회사 불휘발성 메모리 장치
KR102005888B1 (ko) 2012-07-06 2019-07-31 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 읽기 방법
KR102025251B1 (ko) 2012-10-31 2019-09-25 삼성전자주식회사 메모리 시스템 및 그것의 프로그램 방법
CN103279402B (zh) * 2013-05-13 2016-08-10 记忆科技(深圳)有限公司 基于多层单元固态硬盘的数据恢复方法及固态硬盘
KR20140144989A (ko) * 2013-06-12 2014-12-22 에스케이하이닉스 주식회사 메모리 시스템, 반도체 메모리 장치 및 그것들의 동작 방법
KR102190399B1 (ko) 2013-10-11 2020-12-11 삼성전자주식회사 신뢰성을 보장할 수 있는 불휘발성 메모리 장치의 동작 방법 및 상기 방법을 수행하는 메모리 시스템
KR102065665B1 (ko) 2013-10-17 2020-01-13 삼성전자 주식회사 더미 워드라인을 포함하는 불휘발성 메모리 장치, 메모리 시스템 및 메모리 시스템의 동작방법
KR102117919B1 (ko) 2013-10-24 2020-06-02 삼성전자주식회사 저장 장치 및 그것의 프로그램 방법
US9690515B2 (en) 2013-10-25 2017-06-27 Sandisk Technologies Llc Delayed automation to maximize the utilization of read and write cache
KR102195298B1 (ko) 2014-02-13 2020-12-24 삼성전자주식회사 비휘발성 메모리 장치의 부분 페이지 프로그램 방법
KR102292183B1 (ko) 2014-11-07 2021-08-25 삼성전자주식회사 불휘발성 메모리의 동작 방법 및 불휘발성 메모리를 포함하는 스토리지 장치의 동작 방법
KR102211868B1 (ko) 2014-12-15 2021-02-04 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
US10032489B1 (en) * 2017-03-15 2018-07-24 Sandisk Technologies Llc Sensing amplifier to detect the memory cell current transition
US11100996B2 (en) 2017-08-30 2021-08-24 Micron Technology, Inc. Log data storage for flash memory
CN108536475B (zh) * 2017-12-27 2023-08-15 贵阳忆芯科技有限公司 完整编程命令处理方法与装置
KR20210034274A (ko) 2019-09-20 2021-03-30 삼성전자주식회사 비휘발성 메모리 장치의 구동 방법 및 이를 수행하는 비휘발성 메모리 장치
CN112687315B (zh) * 2021-01-04 2022-11-22 长江存储科技有限责任公司 三维存储器及其控制方法

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5297029A (en) * 1991-12-19 1994-03-22 Kabushiki Kaisha Toshiba Semiconductor memory device
US6781895B1 (en) 1991-12-19 2004-08-24 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device and memory system using the same
GB9205257D0 (en) * 1992-03-11 1992-04-22 British Nuclear Fuels Plc A lifting device
US6417844B1 (en) * 1996-06-25 2002-07-09 Seiko Epson Corporation Data processing apparatus and data processing method
JP3588529B2 (ja) * 1997-01-28 2004-11-10 株式会社東芝 半導体装置およびその応用システム装置
JPH11203191A (ja) * 1997-11-13 1999-07-30 Seiko Epson Corp 不揮発性記憶装置、不揮発性記憶装置の制御方法、および、不揮発性記憶装置を制御するプログラムを記録した情報記録媒体
FR2777672B1 (fr) * 1998-04-15 2000-05-19 Bull Sa Procede pour acceder indifferemment en mode d'adressage physique et en mode d'adressage virtuel a une meme zone memoire de machine de traitement numerique et machine mettant en oeuvre ce procede
KR100284696B1 (ko) * 1998-06-29 2001-03-15 윤종용 Mpeg 복호 블럭에서의 수평/수직 주파수 변환장치
JP2000298917A (ja) * 1999-04-12 2000-10-24 Fujitsu Ltd 記憶装置
JP3524428B2 (ja) * 1999-04-20 2004-05-10 東京エレクトロンデバイス株式会社 記憶装置、記憶システム、メモリ管理方法及び記録媒体
US7628622B2 (en) * 1999-08-04 2009-12-08 Super Talent Electronics, Inc. Multi-level cell (MLC) slide flash memory
TW476066B (en) * 1999-11-09 2002-02-11 Winbond Electronics Corp OSD generation method and structure using dynamic random access memory
EP1192589B1 (en) * 2000-03-21 2004-06-02 Koninklijke Philips Electronics N.V. Communication device for rapidly and simultaneously writing onto a plurality of data carriers, and data carrier for such a communication device
US7486790B1 (en) * 2000-06-30 2009-02-03 Verification Technologies, Inc. Method and apparatus for controlling access to storage media
CN1362708A (zh) * 2001-01-02 2002-08-07 吴秀林 一种闪存芯片的读写方法
US7865528B2 (en) * 2001-01-09 2011-01-04 Nextair Corporation Software, devices and methods facilitating execution of server-side applications at mobile devices
FR2827673B1 (fr) * 2001-07-18 2003-12-12 Somfy Procede de mesure de la lumiere exterieure pour la commande d'un moyen de protection solaire ou d'eclairage
US6799241B2 (en) * 2002-01-03 2004-09-28 Intel Corporation Method for dynamically adjusting a memory page closing policy
WO2003085677A1 (fr) * 2002-04-05 2003-10-16 Renesas Technology Corp. Memoire non volatile
JP4050555B2 (ja) 2002-05-29 2008-02-20 株式会社東芝 不揮発性半導体記憶装置およびそのデータ書き込み方法
US6961839B2 (en) * 2003-02-13 2005-11-01 Sun Microsystems, Inc. Generation of native code to enable page table access
GB0401579D0 (en) 2004-01-24 2004-02-25 Koninkl Philips Electronics Nv Transistor manufacture
JP4256307B2 (ja) * 2004-06-21 2009-04-22 株式会社東芝 メモリカード
US7421446B1 (en) * 2004-08-25 2008-09-02 Unisys Corporation Allocation of storage for a database
JP3942612B2 (ja) * 2004-09-10 2007-07-11 東京エレクトロンデバイス株式会社 記憶装置、メモリ管理方法及びプログラム
JP4192129B2 (ja) * 2004-09-13 2008-12-03 株式会社東芝 メモリ管理装置
KR100668828B1 (ko) 2004-09-13 2007-01-16 주식회사 하이닉스반도체 메모리 장치의 어드레스 버퍼 회로
JP4410188B2 (ja) * 2004-11-12 2010-02-03 株式会社東芝 半導体記憶装置のデータ書き込み方法
KR100672147B1 (ko) * 2005-03-15 2007-01-19 주식회사 하이닉스반도체 불휘발성 메모리 장치의 체크 보드 프로그램 시에 프로그램페일을 방지하기 위한 페이지 버퍼
JP4768298B2 (ja) * 2005-03-28 2011-09-07 株式会社東芝 不揮発性半導体記憶装置
US7403433B2 (en) * 2005-12-30 2008-07-22 Stmicroelectronics Pvt. Ltd. Self timing write architecture for semiconductor memory and method for providing the same
KR100841336B1 (ko) * 2006-01-24 2008-06-26 삼성전자주식회사 고온 스트레스로 인한 읽기 마진의 감소를 보상할 수 있는플래시 메모리를 구비한 메모리 시스템
TW200805394A (en) * 2006-07-07 2008-01-16 Alcor Micro Corp Memory storage device and the read/write method thereof
US7561482B2 (en) * 2006-09-07 2009-07-14 Sandisk Corporation Defective block isolation in a non-volatile memory system
KR100885783B1 (ko) * 2007-01-23 2009-02-26 주식회사 하이닉스반도체 플래시 메모리 장치 및 동작 방법
JP2008251138A (ja) * 2007-03-30 2008-10-16 Toshiba Corp 不揮発性半導体メモリ、不揮発性半導体メモリの制御方法、不揮発性半導体メモリシステム、及びメモリカード
US7545673B2 (en) * 2007-09-25 2009-06-09 Sandisk Il Ltd. Using MLC flash as SLC by writing dummy data
JP2009104729A (ja) * 2007-10-24 2009-05-14 Toshiba Corp 不揮発性半導体記憶装置
KR101434401B1 (ko) * 2007-12-17 2014-08-27 삼성전자주식회사 집적 회로 메모리 장치
US7848144B2 (en) * 2008-06-16 2010-12-07 Sandisk Corporation Reverse order page writing in flash memories

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9640281B1 (en) 2016-03-28 2017-05-02 SK Hynix Inc. Memory system and operating method thereof
CN110175132A (zh) * 2018-02-21 2019-08-27 爱思开海力士有限公司 存储装置及其操作方法

Also Published As

Publication number Publication date
TW200839781A (en) 2008-10-01
TWI485716B (zh) 2015-05-21
US20100135076A1 (en) 2010-06-03
DE102008003055A1 (de) 2008-07-31
US8068368B2 (en) 2011-11-29
US20080175059A1 (en) 2008-07-24
US20100142282A1 (en) 2010-06-10
JP2008181642A (ja) 2008-08-07
US8199583B2 (en) 2012-06-12
US20100135077A1 (en) 2010-06-03
TWI371759B (en) 2012-09-01
US7660160B2 (en) 2010-02-09
KR100885783B1 (ko) 2009-02-26
CN101231885A (zh) 2008-07-30
CN101231885B (zh) 2011-08-17
TW201216293A (en) 2012-04-16
US8107291B2 (en) 2012-01-31

Similar Documents

Publication Publication Date Title
KR100885783B1 (ko) 플래시 메모리 장치 및 동작 방법
JP4806814B2 (ja) 不揮発性メモリデバイスにおけるマルチレベルプログラミング
KR101015731B1 (ko) 불휘발성 메모리 소자와 그 동작 방법 및 컨트롤러 장치
KR100611825B1 (ko) 프로그래밍 방법 및 장치
US20070285980A1 (en) Semiconductor memory device
KR101660985B1 (ko) 반도체 메모리 장치 및 그 동작 방법
US7986552B2 (en) Nonvolatile memory device and method of operation to program/read data by encoding/decoding using actual data and random data for program/read operation
US9489143B2 (en) Method for accessing flash memory and associated controller and memory device
JP2008123330A (ja) 不揮発性半導体記憶装置
KR20100089513A (ko) 불휘발성 메모리 소자의 프로그램 방법
KR20110078752A (ko) 반도체 메모리 장치의 동작 방법
KR100967008B1 (ko) 불휘발성 메모리 장치 및 그 동작 방법
KR100967001B1 (ko) 불휘발성 메모리 소자의 프로그램 방법
JP2011044200A (ja) 不揮発性半導体記憶装置
KR20080030334A (ko) 멀티 레벨 셀의 프로그래밍 시간을 줄일 수 있는 플래쉬메모리 장치 및 그 프로그래밍 방법
KR20100004771A (ko) 공통 소스 라인 전압을 제어하는 플래시 메모리 장치,그것의 프로그램 검증 방법, 그리고 그것을 포함하는메모리 시스템
KR100880329B1 (ko) 플래시 메모리 소자 및 그 프로그램 방법
KR20100022229A (ko) 불휘발성 메모리 소자 및 그 동작 방법
JP2011204303A (ja) 半導体記憶装置
JP4641338B2 (ja) 不揮発性半導体記憶装置及びシステム
KR101739431B1 (ko) 반도체 메모리 장치 및 그 동작 방법
KR20120088442A (ko) 비휘발성 메모리 시스템 및 이를 위한 플래그 데이터 입출력 방법
JP2009015977A (ja) 不揮発性半導体メモリとそれを用いた記憶装置
JP2011060415A (ja) 不揮発性半導体記憶装置及びデータ記憶システム
KR20240124563A (ko) 프로그램 동작을 수행하는 메모리 장치 및 그 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130128

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140122

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150121

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160121

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170124

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180122

Year of fee payment: 10