CN112687315B - 三维存储器及其控制方法 - Google Patents

Abstract

本发明涉及一种三维存储器及其控制方法，所述三维存储器包括多个存储串及多条字线，每个所述存储串包括串联布置的多个存储单元，每个所述存储单元在所述存储串中位于相应的单元深度，位于同一单元深度的多个所述存储单元与同一条所述字线连接，所述方法包括：对未编程存储单元施加第一虚拟编程电压，使连接于同一条所述字线的多个所述未编程存储单元被编程到同一个编程态，所述编程态是对应于多个阈值电压的多个编程态中的一个。本发明降低了各种干扰对包括未编程存储单元的部分编程块的影响，抑制了阈值电压分布的展宽，增大了读窗口，提高了部分编程块中数据的可靠性。

Description

三维存储器及其控制方法

技术领域

本发明涉及集成电路的制造领域，尤其涉及一种三维存储器及其控制方法。

背景技术

为了克服二维存储器件的限制，业界已经研发并大规模量产了具有三维(3D)结构的存储器件，其通过将存储器单元三维地布置在衬底之上来提高集成密度。3D NAND闪存是一种三维存储器件。随着多值存储技术的发展，三维存储器件的叠层层数逐渐增多，使得单个编程块的数据量越来越大。将编程块中的存储单元全部经过编程的编程块称为完全编程块(Close Block)。在实际使用中，编程块往往只有部分字线对应的存储单元被编程而处于编程态，其余的存储单元则没有经过编程，这种编程块被称为部分编程块(Open Block)。部分编程块中的已编程存储单元受到存储器中的各种干扰，导致编程态的阈值电压的分布展宽，造成读窗口减小，降低了数据的可靠性。

发明内容

本发明所要解决的技术问题是提供一种降低干扰的部分编程块的三维存储器及其控制方法。

本发明为解决上述技术问题而采用的技术方案是一种三维存储器的控制方法，所述三维存储器包括多个存储串及多条字线，每个所述存储串包括串联布置的多个存储单元，每个所述存储单元在所述存储串中位于相应的单元深度，位于同一单元深度的多个所述存储单元与同一条所述字线连接，所述方法包括：对未编程存储单元施加第一虚拟编程电压，使连接于同一条所述字线的多个所述未编程存储单元被编程到同一个编程态，所述编程态是对应于多个阈值电压的多个编程态中的一个。

在本发明的一实施例中，对位于相邻单元深度的多个所述未编程存储单元施加不同的第一虚拟编程电压，使位于相邻单元深度的多个所述未编程存储单元被编程到不同的编程态。

在本发明的一实施例中，还包括：按照所述多条字线的排列顺序，逐个向位于各单元深度的所述未编程存储单元施加所述第一虚拟编程电压，所述第一虚拟编程电压按照预定的阈值电压顺序循环，使位于不同单元深度的所述未编程存储单元的编程态按照预定的编程态顺序循环。

在本发明的一实施例中，所述预定的阈值电压顺序使位于相邻单元深度的所述未编程存储单元的编程态之间的差距不超过2个编程态。

在本发明的一实施例中，所述未编程存储单元中包括与已编程存储单元连接于同一条字线的第一未编程存储单元，所述控制方法还包括：对所述第一未编程存储单元施加第二虚拟编程电压，使多个所述第一未编程存储单元被编程到同一个中间编程态，所述中间编程态的阈值电压大于所述多个阈值电压中的最小值，并且小于所述多个阈值电压中的最大值。

在本发明的一实施例中，还包括：对与所述已编程存储单元在单元深度上相邻的相邻未编程存储单元施加所述第二虚拟编程电压，使所述相邻未编程存储单元被编程到所述中间编程态。

在本发明的一实施例中，对未编程存储单元施加的所述第一虚拟编程电压，使位于不同存储单元深度的所述多个未编程存储单元被编程到同一个优化编程态，使得在执行读操作时，连接于非选择字线的所述优化编程态的存储单元的有效电阻等于处于多个编程态的多个存储单元的有效电阻的平均值。

在本发明的一实施例中，在施加第一虚拟编程电压之前，所述未编程存储单元处于擦除态。

本发明为解决上述技术问题还提出一种三维存储器，包括：存储单元阵列，包括多个存储串，每个所述存储串包括串联布置的多个存储单元，每个所述存储单元在所述存储串中位于相应的单元深度；多条字线，位于同一单元深度的多个所述存储单元与同一条所述字线连接；以及控制器，配置为：对未编程存储单元施加第一虚拟编程电压，使连接于同一条所述字线的多个所述未编程存储单元被编程到同一个编程态，所述编程态是对应于多个阈值电压的多个编程态中的一个。

在本发明的一实施例中，所述控制器还配置为：对位于相邻单元深度的多个所述未编程存储单元施加不同的第一虚拟编程电压，使位于相邻单元深度的多个所述未编程存储单元被编程到不同的编程态。

在本发明的一实施例中，所述控制器还配置为：按照所述多条字线的排列顺序，逐个向位于各单元深度的所述未编程存储单元施加所述第一虚拟编程电压，所述第一虚拟编程电压按照预定的阈值电压顺序循环，使位于不同单元深度的所述未编程存储单元的编程态按照预定的编程态顺序循环。

在本发明的一实施例中，所述预定的阈值电压顺序使位于相邻单元深度的所述未编程存储单元的编程态之间的差距不超过2个编程态。

在本发明的一实施例中，所述未编程存储单元中包括与已编程存储单元连接于同一条字线的第一未编程存储单元，对所述第一未编程存储单元施加第二虚拟编程电压，使多个所述第一未编程存储单元被编程到同一个中间编程态，所述中间编程态的阈值电压大于所述多个阈值电压中的最小值，并且小于所述多个阈值电压中的最大值。

在本发明的一实施例中，所述控制器还配置为：对与所述已编程存储单元在单元深度上相邻的相邻未编程存储单元施加所述第二虚拟编程电压，使所述相邻未编程存储单元被编程到所述中间编程态。

在本发明的一实施例中，所述控制器还配置为：对未编程存储单元施加的所述第一虚拟编程电压，使位于不同存储单元深度的所述多个未编程存储单元被编程到同一个优化编程态，使得在执行读操作时，连接于非选择字线的所述优化编程态的存储单元的有效电阻等于处于多个编程态的多个存储单元的有效电阻的平均值。

在本发明的一实施例中，所述已编程存储单元位于所述未编程存储单元的下方。

在本发明的一实施例中，所述三维存储器是3D NAND闪存。

本发明通过对未编程存储单元施加第一虚拟编程电压，使连接于同一字线的多个未编程存储单元处于同一个编程态，并且对该编程态进行控制，降低了各种干扰对包括未编程存储单元的部分编程块的影响，抑制了阈值电压分布的展宽，增大了读窗口，提高了部分编程块中数据的可靠性。

附图说明

为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：

图1是本发明一实施例中的三维存储器中存储串的结构示意图；

图2A是一种对未编程存储单元施加随机编程电压的示意图；

图2B是存储单元的阈值电压分布示意图；

图3是本发明一实施例的三维存储器的存储串的结构示意图；

图4是根据本发明一实施例的三维存储器的控制方法的效果示意图；

图5是本发明一实施例的三维存储器的模块图；

图6是一种可用于本发明实施例的编程块的电路示意图。

具体实施方式

为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其它不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。

如本申请和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排它性的罗列，方法或者设备也可能包含其他的步骤或元素。

在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。例如，如果翻转附图中的器件，则被描述为在其他元件或特征“下方”或“之下”或“下面”的元件的方向将改为在所述其他元件或特征的“上方”。因而，示例性的词语“下方”和“下面”能够包含上和下两个方向。器件也可能具有其他朝向(旋转90度或处于其他方向)，因此应相应地解释此处使用的空间关系描述词。此外，还将理解，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。

在本申请的上下文中，所描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。

此外，需要说明的是，使用“第一”、“第二”等词语来限定零部件，仅仅是为了便于对相应零部件进行区别，如没有另行声明，上述词语并没有特殊含义，因此不能理解为对本申请保护范围的限制。

在本文中所使用的术语“三维(3D)存储器件”是指在横向取向的衬底上具有竖直取向的存储单元晶体管串(在文中被称为“存储器串”，例如NAND串)从而存储器串相对于衬底在竖直方向上延伸的半导体器件。如在本文中所使用的，术语“竖直/竖直地”表示标称垂直于衬底的横向表面。

在本文中所使用的属于“衬底”是指在其上添加后续材料层的材料。衬底本身可以被图案化。添加在衬底的顶部上的材料可以被图案化或可以保持未被图案化。此外，衬底可以包括多种半导体材料，例如硅、锗、砷化镓、磷化铟等。或者，衬底可以由非导电材料制成，例如玻璃、塑料或蓝宝石晶圆。

在本申请中所使用的术语“层”是指包括具有厚度的区域的材料部分。层可以在整个下层或上层结构上延伸，或者可以具有小于下层或上层结构范围的范围。此外，层可以是厚度小于连续结构的厚度的均匀或不均匀连续结构的区域。例如，层可以位于连续结构的顶表面和底表面之间或其处的任何一对水平平面之间。层可以水平地、垂直地和/或沿着锥形表面延伸。衬底可以是层，其中可以包括一层或多层，和/或可以在其上、其上方和/或其下方具有一层或多层。层可以包括多个层。例如，互连层可以包括一个或多个导体和触点层(其中形成有触点、互连线和/或通孔)以及一个或多个电介质层。

本申请中使用了流程图用来说明根据本申请的实施例的系统所执行的操作。应当理解的是，前面或下面操作不一定按照顺序来精确地执行。相反，可以按照倒序或同时处理各种步骤。同时，或将其他操作添加到这些过程中，或从这些过程移除某一步或数步操作。

图1是本发明一实施例中的三维存储器中存储串的结构示意图。参考图1所示，该结构中示出了3个存储串110、120、130。每个存储串在三维存储器的衬底(图未示)上方竖直延伸并且包括沿着该存储串竖直串联布置的多个存储单元，在图1中用椭圆表示存储单元。每个存储单元在存储串中处于相应的单元深度。在3D NAND闪存中，存储单元的单元深度可以是该存储单元在其所在的沟道孔中的深度。该三维存储器还包括多条字线(图未示)，每条字线与处于同一单元深度的存储单元连接。如图1所示，虚线框140所框出的3个存储单元在各自所在的存储串中的单元深度相同，该3个存储单元与同一条字线连接，属于同一个页(Page)。

图1所示可以是一个编程块中的若干存储串和多个存储单元。图1所示不用于限制编程块中的存储串和存储单元的个数。

如图1所示，该多个存储单元中包括一些已经经过编程而写入数据的存储单元，即已编程存储单元150，还包括一些还没有经过编程操作的存储单元，即未编程存储单元160。在图1中采用不同的填充图案的椭圆形来分别表示已编程存储单元150和未编程存储单元160。

多值存储技术包括MLC(Multi-Level Cell)、TLC(Trinary-Level Cell)和QLC(Quadruple-Level Cell)等，这些技术分别对应于每个存储单元中存储的数据位数是2位、3位、4位。以TLC为例，存储单元中存储的数据位数是3位，包括8种不同的数据格式，分别是000、001、010、011、100、101、110和111。其中，不同的数据格式对应于不同的编程态，例如P0～P7。已编程存储单元150可以分别处于各个编程态。在一些实施例中，未编程存储单元160处于擦除态，擦除态可对应于数据格式为111。

参考图1所示，已编程存储单元150包括位于同一页的一些存储单元151、152、153，表示该页的存储单元都是已编程存储单元。已编程存储单元150还包括已编程存储单元154，该已编程存储单元154所在的页中还包括一些未编程存储单元，例如未编程存储单元161、162。

图2A是一种对未编程存储单元施加随机编程电压的示意图。结合图1和图2A所示，图1中所示的全部未编程存储单元160都被施加了随机的编程电压。该随机的编程电压是由系统随机生成，因此，在图2A中，多个未编程存储单元160都处于某种随机的编程态。可以理解，其中处于同一页中的多个存储单元的编程态可以是相同或不同的，不同页的存储单元的编程态可以是相同或不同的。整体来说，未编程存储单元160的编程态都是随机分布的。此时，在该编程块中原来就已处于编程态的已编程存储单元150中的数据是有效数据，而经过随机编程之后的未编程存储单元160中的数据是一种无效数据，或称虚拟(Dummy)数据。

根据图2A所示的实施例，使部分编程块中的未编程存储单元都经历了编程过程，相当于使该部分编程块与完全编程块一样经历了伴随编程过程的干扰过程，从而使该部分编程块中的包括有效数据的已编程存储单元150各个编程态的阈值中值与完全编程块的阈值中值相仿，一定程度上解决了读取延迟的问题。但是各种干扰导致的阈值分布展宽，造成读窗口减小，数据可靠性降低的问题仍然存在。

图2B是存储单元的阈值电压分布示意图。其中横轴是阈值电压Vt，纵轴是存储单元的数量。图2B示出了两个相邻的编程态P_n和P_n+1的阈值电压分布图。对于TLC技术来说，n＝0～6。对于完全编程块来说，其编程态P_n的阈值电压分布如曲线211所示，编程态P_n+1的阈值电压分布如曲线212所示，在曲线211和曲线212之间具有一读窗口，图2B中示出了该读窗口的中线201，曲线211和曲线212与中线201之间的距离基本上相等。对于部分编程块来说，其编程态P_n的阈值电压分布如曲线221所示，编程态P_n+1的阈值电压分布如曲线222所示。显然，部分编程块的阈值电压比完全编程块的阈值电压要低。根据前文所述，对未编程存储单元进行随机编程之后，提高了部分编程块的阈值电压。如图2A所示，经过随机编程之后，部分编程块的编程态P_n的阈值电压分布如曲线231所示，编程态P_n+1的阈值电压分布如曲线232所示。显然，经过随机编程之后使部分编程块的阈值电压提高到与完全编程块相同或相近的程度，但是曲线231相比于曲线211明显有所展宽，曲线232相比于曲线212也明显展宽，使得两个编程态之间的读窗口减小。

本发明实施例提供的三维存储器的控制方法包括：对未编程存储单元施加第一虚拟编程电压Vdp1，使连接于同一条字线的多个未编程存储单元被编程到同一个编程态，该编程态是对应于多个阈值电压的多个编程态中的一个。

图3是本发明一实施例的三维存储器的存储串的结构示意图。如图3所示，其中包括3个存储串310、320、330。每个存储串在三维存储器的衬底(图未示)上方竖直延伸并且包括沿着该存储串竖直串联布置的多个存储单元，在图3中用椭圆表示存储单元。每个存储单元在存储串中位于相应的单元深度。在3D NAND闪存中，存储单元的单元深度可以是该存储单元在其所在的沟道孔中的深度。该三维存储器还包括多条字线(图未示)，每条字线与位于同一单元深度的存储单元连接。在图3所示的多个存储单元中，已编程存储单元350包括存储单元351、352、353、354，其中，存储单元351、352、353位于相同的一页，表示该页的所有存储单元都是已编程存储单元。存储单元354所处的页中还包括未编程存储单元361、362，表示该存储单元354所在的页有一部分存储单元是已编程存储单元，一部分存储单元是未编程存储单元。

在本发明的实施例中，将未编程存储单元编程到同一个编程态，该编程态包括擦除态。对于TLC来说，编程态包括P0～P7共8个状态。

在一些实施例中，在施加第一虚拟编程电压之前，未编程存储单元处于擦除态。

如图3所示，除了已编程存储单元350之外的存储单元都是未编程存储的单元。根据本发明的实施例，对所有的未编程存储单元施加第一虚拟编程电压Vdp1，使连接于同一条字线的多个未编程存储单元被编程到同一个编程态。图3中将连接于同一条字线的多个未编程存储单元按照页标示出来，如页342-348。在页342中，未编程存储单元361、362被第一虚拟编程电压Vdp1编程到同一个编程态，例如P1；页343中的存储单元都是未编程存储单元，将该页343中的所有存储单元都编程到同一个编程态，例如P2。

本发明对施加到不同页的第一虚拟编程电压Vdp1是否相同不做限制，相应地，对于不同页中的未编程存储单元所被编程到的编程态是否相同不做限制。不同页的未编程存储单元的编程态可以相同也可以不同。同一页的未编程存储单元的编程态是相同的。

根据这些实施例，使同一页的未编程存储单元被编程到同一个编程态，编程脉冲的数量小于随机编程时的编程脉冲数量，可以节省编程时间。

在一些实施例中，本发明的控制方法对位于相邻单元深度的多个未编程存储单元施加不同的第一虚拟编程电压Vdp1，使位于相邻单元深度的多个未编程存储单元被编程到不同的编程态。

参考图3所示，以页343和344为例，页343和344沿着存储串的延伸方向彼此相邻。页343中的存储单元的单元深度比页344中的存储单元的单元深度要深。在这些实施例中，对页343和344施加不同的第一虚拟编程电压Vdp1，使位于该两层相邻页中的未编程存储单元被编程到不同的编程态。例如，页343的存储单元被编程到P1态，页344的存储单元被编程到P3态。

根据这些实施例，可以通过控制相邻页中未编程存储单元的阈值电压来减小相邻页的存储单元之间的导通电压干扰。导通电压干扰指，当对某一页的存储单元施加导通电压时，该导通电压会对相邻页的存储单元造成一定的软编程效应，从而形成干扰。

在一些实施例中，本发明的控制方法按照多条字线的排列顺序，逐个向位于各个单元深度的未编程存储单元施加第一虚拟编程电压Vdp1，第一虚拟编程电压Vdp1按照预定的阈值电压顺序循环，使位于不同单元深度的未编程存储单元的编程态按照预定的编程态顺序循环。

在一些实施例中，该预定的阈值电压顺序使位于相邻单元深度的未编程存储单元的编程态之间的差距不超过2个编程态。

在优选的实施例中，该预定的编程态顺序为P0、P2、P4、P6、P7、P5、P3、P1。如图3所示，按照从页342到349的顺序，依次使页342到349的存储单元被编程到编程态为P0、P2、P4、P6、P7、P5、P3、P1。相邻的页中的存储单元的编程态之间的差距不超过2个编程态。本发明所述的编程态之间的差距是指编程态编号之间的差距，例如编程态P0和P2之间的编号之差为2，编程态P6和P7之间的编号之差为1。在该优选的实施例中，参考图3所示，除了页345和页346之间的编程态差距为1外，其他相邻的页的未编程存储单元的编程态相差都是2。

图3所示仅为示意，其中示出了存储串中的一部分存储单元。假设在每个存储串中，在页349上方还包括多个页，则按照页342到349的编程态顺序，对页349上方的多个页施加第一虚拟编程电压Vdp1，使其上的多个页中的未编程存储单元被编程到编程态P0、P2、P4、P6、P7、P5、P3、P1，并随着页数而按照此规律循环。根据该实施例，页349的编程态为P1，位于页349上方与其相邻的页将要被编程到编程态P0，该二者之间的编程态之差为1。

根据上述的实施例，相邻页的未编程存储单元的阈值电压之差被控制在2个编程态的阈值电压之差以内，降低了相邻页之间的电压差，减小了电荷沿着沟道方向的移动所造成的阈值电压下降的问题，有助于提高存储器的可靠性。

在一些实施例中，未编程存储单元中包括与已编程存储单元连接于同一条字线的第一未编程存储单元。如图3所示，未编程存储单元361、362就是第一未编程存储单元，该第一未编程存储单元361、362与已编程存储单元354连接于同一条字线。在这些实施例中，本发明的控制方法还包括：对第一未编程存储单元施加第二虚拟编程电压Vdp2，使多个第一未编程存储单元被编程到同一个中间编程态，中间编程态的阈值电压大于多个阈值电压中的最小值，并且小于多个阈值电压中的最大值。

在本发明所举的TLC的例子中，编程态P0-P7随对应的阈值电压逐渐增高。假设该中间编程态为P4，则将第一未编程存储单元361、362编程到编程态P4，编程态P4的阈值电压大于多个阈值电压中的最小值，并且小于多个阈值电压中的最大值。编程态P4仅为示例。

在一些实施例中，还包括：对与已编程存储单元在单元深度上相邻的相邻未编程存储单元施加第二虚拟编程电压Vdp2，使该相邻未编程存储单元被编程到中间编程态。

参考图3所示，与已编程存储单元在单元深度上相邻的相邻未编程存储单元包括未编程存储单元361、362以及页341中的所有未编程存储单元。因此，根据该实施例，对未编程存储单元361、362以及页341中的所有未编程存储单元都施加第二虚拟编程电压Vdp2，使这些未编程存储单元被编程到中间编程态P4。

根据这些实施例，使与已编程存储单元相邻的未编程存储单元都被编程到一个中间编程态，减小了对已编程存储单元中的有效数据的耦合效应，同时还减小了电荷沿着沟道方向的移动造成的阈值电压下降，提高了有效数据的保持性能。

在一些实施例中，对未编程存储单元施加的第一虚拟编程电压Vdp1，使位于不同存储单元深度的多个未编程存储单元被编程到同一个优化编程态Po，使得在执行读操作时，连接于非选择字线的优化编程态的存储单元的有效电阻等于处于多个编程态的多个存储单元的有效电阻的平均值。

在这些实施例中，对所有的未编程存储单元，如图3中的未编程存储单元361、362、页341-349中的所有未编程存储单元，都施加第一虚拟编程电压Vdp1，使这些未编程存储单元被编程到一个优化优化编程态Po。该第一虚拟编程电压Vdp1可以通过多次试验获得。一旦获得该第一虚拟编程电压Vdp1和该优化优化编程态Po，可以简单快捷的实现对未编程存储单元的模拟编程过程，该模拟编程过程相对于随机编程来说，可以降低多种干扰的影响，并且编程时间短。

图4是根据本发明一实施例的三维存储器的控制方法的效果示意图。参考图4所示，其中横轴是阈值电压Vt，纵轴是存储单元的数量。在实施本发明的控制方法之前，对于部分编程块来说，其编程态P_n的阈值电压分布如曲线421所示，编程态P_n+1的阈值电压分布如曲线422所示。显然，部分编程块的阈值电压比完全编程块的阈值电压要低。经过随机编程之后，部分编程块的编程态P_n的阈值电压分布如曲线431所示，编程态P_n+1的阈值电压分布如曲线432所示。经过本发明的控制方法之后，该部分编程块在编程态P_n的阈值电压分布如曲线411所示，编程态P_n+1的阈值电压分布如曲线412所示。显然，曲线411的宽度小于曲线431的宽度，曲线412的宽度小于曲线432的宽度。本发明的控制方法相比于随机编程的方法，抑制了阈值电压的展宽，进一步地增加了读宽口，提高了存储器数据的可靠性。

本说明书以TLC为例进行说明，对于其他的多值存储技术，本发明的控制方法使未编程存储单元被编程态与该多值存储技术对应的编程态。

图5是本发明一实施例的三维存储器的模块图。本发明前文所述的三维存储器的控制方法可以用于控制该实施例的三维存储器，因此前文的附图和说明内容都可以用于说明本发明的三维存储器。

参考图5所示，该三维存储器包括存储单元阵列510和控制器520。该存储单元阵列510包括多个存储串，每个存储串在衬底上方竖直延伸并且包括竖直串联布置的多个存储单元，每个存储单元在存储串中位于相应的单元深度。该三维存储器还包括多条字线WL，位于同一单元深度的多个存储单元与同一条字线WL连接。控制器520配置为对未编程存储单元施加第一虚拟编程电压，使连接于同一条字线的多个未编程存储单元被编程到同一个编程态，编程态是对应于多个阈值电压的多个编程态中的一个。

控制器520可以采用本发明的三维存储器的控制方法来实现上述的功能，因此前文的附图和说明内容都可以用于说明本发明的三维存储器的控制器520的具体功能，相同的内容将不再展开。

在本实施例中，存储单元阵列510中包括的每个存储单元可以是其中存储1位数据的单极存储单元SLC，或者是其中可以存储2位或更多位数据的多级存储单元(MLC)，如MLC、TLC和QLC等，或者是单级存储单元和多级存储单元的任意组合。

在本实施例中，存储单元阵列510中的存储单元可以连接位线BL。同时，存储单元阵列510还可以连接到其他的选择线如串选择线SSL、地选择线GSL等。具体地，存储单元阵列510可以经由字线WL或者选择线(SSL和/或GSL)连接到字线解码器550，并进一步地的连接到电压发生器560。存储单元阵列510可以经由位线BL连接到位线解码器530，并进一步地的连接到输入输出(I/O)电路540。控制器520分别与位线解码器530、I/O电路540、字线解码器550和电压发生器560相连接。

当需要对某一个或多个存储单元进行擦除、编程、读写或验证操作时，控制器520可以将该一个或多个存储单元的地址发送到位线解码器530和字线解码器550，再经由位线解码器530通过位线BL寻址，以及经由字线解码器550通过字线WL寻址。

在一些实施例中，位线解码器530和字线解码器550的功能可以由一个统一的地址解码器来实现。该地址解码器还可包括地址缓冲器等组件。

I/O电路540一方面可以从控制器520和/或外部接收数据并将所接收的数据存储到存储单元阵列510中以进行写操作，另一方面可以从存储单元阵列510中读取数据并将所读取的数据输出到控制器520和/或外部以进行读操作。

电压发生器560可以响应于来自控制器520的控制信号，生成用于对存储单元阵列510执行擦除、编程、读写和验证等操作的各种电压。具体地，电压发生器560可以生成字线电压，例如编程电压(或写入电压)、编程抑制电压、读取电压和验证电压等。电压发生器560可以生成位线电压，例如位线强制电压或禁止电压。在本发明的实施例中，电压发生器560可以生成前文所述的第一虚拟编程电压Vdp1和第二虚拟编程电压Vdp2。

控制器520可以输出控制信号到位线解码器530、I/O电路540、字线解码器550和电压发生器560。例如，控制器520可以输出电压控制信号到电压发生器560，将字线地址输出到字线解码器550，将位线地址输出到位线解码器530，将写数据输出到I/O电路540并且从I/O电路540接收读出的数据。

在一些实施例中，控制器520控制位线解码器530选择某些位线BL，并控制字线解码器550选择某些位线WL，通过电压发生器560对这些位线BL和字线WL施加一定的电压。例如，在读取操作期间，可以将读取电压施加到所选的字线WL，对于禁止读取的存储单元，将读取禁止电压施加到未选择的位线BL。在编程操作期间，可以将编程电压和验证电压施加到所选的字线WL，并将编程抑制电压施加到未选择的位线BL。

本发明实施例的控制器520还可以包括处理器、I/O接口等组件。控制器520对位线解码器530、I/O电路540、字线解码器550和电压发生器560的控制逻辑并不限于上述内容。该控制器520还可以实现其他任何本领域技术人员可以理解的用于非易失性存储器的逻辑控制功能。

在一些实施例中，控制器520可以基于软件来指示存储单元阵列510执行所需的存储器操作。

在本发明的实施例中，存储串在衬底上方竖直延伸。该衬底可以是硅衬底(Si)、锗衬底(Ge)、锗化硅衬底(SiGe)、绝缘体上硅(SOI，Silicon on Insulator)或绝缘体上锗(GOI，Germanium on Insulator)等。在一些实施例中，该衬底还可以为包括其他元素半导体或化合物半导体的衬底，如GaAs、InP或SiC等。还可以是叠层结构，例如Si/SiGe等。还可以包括其他外延结构，例如绝缘体上锗硅(SGOI)等。在一些实施例中，衬底可以由非导电材料制成，例如玻璃、塑料或蓝宝石晶圆等。衬底可以已经经过了一些必要的处理，例如已形成公共有源区以及已经经过了必要的清洗等。

在该衬底上方包括堆叠结构，该堆叠结构可为第一材料层和第二材料层交替层叠的叠层。第一材料层和第二材料层可以是选自以下材料并且至少包括一种绝缘介质，例如氮化硅、氧化硅、非晶碳、类金刚石无定形碳、氧化锗、氧化铝等及其组合。第一材料层和第二材料层具有不同的刻蚀选择性。例如可以是氮化硅和氧化硅的组合、氧化硅与未掺杂的多晶硅或非晶硅的组合、氧化硅或氮化硅与非晶碳的组合等。堆栈结构的第一材料层和第二材料层的沉积方法可以包括化学气相沉积(CVD、PECVD、LPCVD、HDPCVD)、原子层沉积(ALD)，或物理气相沉积方法如分子束外延(MBE)、热氧化、蒸发、溅射等其各种方法。在本发明的实施例中，第一材料层可为栅极层，第二材料层为介质层。栅极层可以在去除伪栅极层之后形成。作为栅极牺牲层的材料可以是例如氮化硅层。作为栅极层的材料可以是导电材料例如金属钨、钴、铜、镍等，也可以是多晶硅、掺杂硅或其任何组合。作为介质层的材料可以是例如氧化硅、氧化铝、氧化铪、氧化钽等。

在本发明的实施例中，衬底的材料例如是硅。第一材料层和第二材料层例如是氮化硅和氧化硅的组合。以氮化硅和氧化硅的组合为例，可以采用化学气相沉积(CVD)、原子层沉积(ALD)或其他合适的沉积方法，依次在衬底上交替沉积氮化硅和氧化硅形成堆叠结构。

尽管在此描述了初始的半导体结构的示例性构成，但可以理解，一个或多个特征可以从这一半导体结构中被省略、替代或者增加到这一半导体结构中。例如，衬底中可根据需要形成各种阱区。此外，所举例的各层的材料仅仅是示例性的，例如衬底还可以是其他含硅的衬底，例如SOI(绝缘体上硅)、SiGe、Si:C等。栅极层还可以是其它导电层，例如金属钨，钴，镍等。第二材料层还可以是其它介电材料，例如氧化铝，氧化铪，氧化钽等。

对应于存储单元的沟道结构可以形成在垂直穿过堆叠结构的沟道孔中，因此沟道结构可以是圆柱状。沟道结构可以包括沟道层和存储器层。整体来看，沿沟道结构的径向从外向内依次设置的是存储器层和沟道层。存储器层可以包括沿沟道结构的径向从外向内依次设置的阻挡层、电荷捕获层和隧穿层。沟道层内还可设有填充层。填充层可以起到支撑物的作用。填充层的材料可以是氧化硅。填充层可以是实心的，在不影响器件可靠性的前提下也可以是中空的。沟道结构的形成可以采用一个或多个薄膜沉积工艺来实现，例如ALD、CVD、PVD等或其任意组合。

在一些实施例中，本发明的三维存储器还包括多条字线，每条字线与位于同一单元深度的存储单元的页连接，其中，每个存储单元在存储串中位于相应的单元深度。

在一些实施例中，控制器520还配置为：对位于相邻单元深度的多个未编程存储单元施加不同的第一虚拟编程电压Vdp1，使位于相邻单元深度的多个未编程存储单元被编程到不同的编程态。

在一些实施例中，控制器520还配置为：按照字线的排列顺序逐个单元深度向未编程存储单元施加第一虚拟编程电压Vdp1，第一虚拟编程电压按照预定的阈值电压顺序循环，使位于不同单元深度的未编程存储单元的编程态按照预定的编程态顺序循环。

在一些实施例中，预定的阈值电压顺序使相邻单元深度的未编程存储单元的编程态之间的差距不超过2个编程态。

在一些实施例中，未编程存储单元中包括与已编程存储单元连接于同一条字线的第一未编程存储单元，对第一未编程存储单元施加第二虚拟编程电压Vdp2，使多个第一未编程存储单元被编程到同一个中间编程态，中间编程态的阈值电压大于多个阈值电压中的最小值，并且小于多个阈值电压中的最大值。

在一些实施例中，控制器520还配置为：对与已编程存储单元在单元深度上相邻的相邻未编程存储单元施加第二虚拟编程电压Vdp2，使相邻未编程存储单元被编程到中间编程态。

在一些实施例中，控制器520还配置为：对未编程存储单元施加的第一虚拟编程电压Vdp1，使位于不同存储单元深度的多个未编程存储单元被编程到同一个优化编程态，使得在执行读操作时，连接于非选择字线的优化编程态的存储单元的有效电阻等于处于多个编程态的多个存储单元的有效电阻的平均值。

图6是一种可用于本发明实施例的编程块的电路示意图。图5所示的存储单元阵列510可以包括若干个编程块。参考图6所示，其中MC(Memory Cell)表示一个存储单元，每个存储单元都具有对应的单元深度。例如图6中的存储单元MC位于字线层WL8。存储串STR沿着字线WL1-WL8层数渐增的方向将多个存储单元串联起来。位于同一单元深度的存储单元位于同一页。控制器520根据设定控制电压发生器560产生电压施加在各个字线上，从而控制施加到每个存储单元上的电压。

每个串STR还可以包括分别连接到串联连接的存储单元MC的两端的串选择晶体管SST和地选择晶体管GST。CSL为公共源极线。存储串STR的数量、字线WL的数量和位线BL的数量可以根据实施例改变。

图6所示仅为示例，不用于限制本发明的三维存储器的具体结构、字线的层数等。

在一些实施例中，参考图3所示，已编程存储单元位于未编程存储单元的下方。在这些实施例中，在对编程块进行编程操作时，从编程块中位于最下方的页开始逐层向上进行编程。

在其他的实施例中，在对编程块进行编程操作时，从编程块中位于最上方的页开始逐层向下进行编程，在这些实施例中，已编程存储单元位于未编程存储单元的上方。

在一些实施例中，本发明的三维存储器是3D NAND闪存。

本发明的三维存储器，可以克服读取延迟的问题，降低了各种干扰对未编程存储单元的阈值电压的影响，编程块整体的阈值态分布正常，克服了读窗口小的问题，数据的可靠性高。

虽然本发明已参照当前的具体实施例来描述，但是本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本发明，在没有脱离本发明精神的情况下还可作出各种等效的变化或替换，因此，只要在本发明的实质精神范围内对上述实施例的变化、变型都将落在本申请的权利要求书的范围内。

Claims (15)

1.一种三维存储器的控制方法，所述三维存储器包括多个存储串及多条字线，每个所述存储串包括串联布置的多个存储单元，每个所述存储单元在所述存储串中位于相应的单元深度，位于同一单元深度的多个所述存储单元与同一条所述字线连接，所述方法包括：

对未编程存储单元施加第一虚拟编程电压，使连接于同一条所述字线的多个所述未编程存储单元被编程到同一个编程态，所述编程态是对应于多个阈值电压的多个编程态中的一个，其中，对位于相邻单元深度的多个所述未编程存储单元施加不同的第一虚拟编程电压，使位于相邻单元深度的多个所述未编程存储单元被编程到不同的编程态。

2.如权利要求1所述的控制方法，其特征在于，还包括：按照所述多条字线的排列顺序，逐个向位于各单元深度的所述未编程存储单元施加所述第一虚拟编程电压，所述第一虚拟编程电压按照预定的阈值电压顺序循环，使位于不同单元深度的所述未编程存储单元的编程态按照预定的编程态顺序循环。

3.如权利要求2所述的控制方法，其特征在于，所述预定的阈值电压顺序使位于相邻单元深度的所述未编程存储单元的编程态之间的差距不超过2个编程态。

4.如权利要求1所述的控制方法，其特征在于，所述未编程存储单元中包括与已编程存储单元连接于同一条字线的第一未编程存储单元，所述控制方法还包括：

对所述第一未编程存储单元施加第二虚拟编程电压，使多个所述第一未编程存储单元被编程到同一个中间编程态，所述中间编程态的阈值电压大于所述多个阈值电压中的最小值，并且小于所述多个阈值电压中的最大值。

5.如权利要求4所述的控制方法，其特征在于，还包括：对与所述已编程存储单元在单元深度上相邻的相邻未编程存储单元施加所述第二虚拟编程电压，使所述相邻未编程存储单元被编程到所述中间编程态。

6.如权利要求1所述的控制方法，其特征在于，对未编程存储单元施加的所述第一虚拟编程电压，使位于不同存储单元深度的所述多个未编程存储单元被编程到同一个优化编程态，使得在执行读操作时，连接于非选择字线的所述优化编程态的存储单元的有效电阻等于处于多个编程态的多个存储单元的有效电阻的平均值。

7.如权利要求1所述的控制方法，其特征在于，在施加第一虚拟编程电压之前，所述未编程存储单元处于擦除态。

8.一种三维存储器，包括：

存储单元阵列，包括多个存储串，每个所述存储串包括串联布置的多个存储单元，每个所述存储单元在所述存储串中位于相应的单元深度；

多条字线，位于同一单元深度的多个所述存储单元与同一条所述字线连接；以及

控制器，配置为：对未编程存储单元施加第一虚拟编程电压，使连接于同一条所述字线的多个所述未编程存储单元被编程到同一个编程态，所述编程态是对应于多个阈值电压的多个编程态中的一个，其中，对位于相邻单元深度的多个所述未编程存储单元施加不同的第一虚拟编程电压，使位于相邻单元深度的多个所述未编程存储单元被编程到不同的编程态。

9.如权利要求8所述的三维存储器，其特征在于，所述控制器还配置为：按照所述多条字线的排列顺序，逐个向位于各单元深度的所述未编程存储单元施加所述第一虚拟编程电压，所述第一虚拟编程电压按照预定的阈值电压顺序循环，使位于不同单元深度的所述未编程存储单元的编程态按照预定的编程态顺序循环。

10.如权利要求9所述的三维存储器，其特征在于，所述预定的阈值电压顺序使位于相邻单元深度的所述未编程存储单元的编程态之间的差距不超过2个编程态。

11.如权利要求8所述的三维存储器，其特征在于，所述未编程存储单元中包括与已编程存储单元连接于同一条字线的第一未编程存储单元，对所述第一未编程存储单元施加第二虚拟编程电压，使多个所述第一未编程存储单元被编程到同一个中间编程态，所述中间编程态的阈值电压大于所述多个阈值电压中的最小值，并且小于所述多个阈值电压中的最大值。

12.如权利要求11所述的三维存储器，其特征在于，所述控制器还配置为：对与所述已编程存储单元在单元深度上相邻的相邻未编程存储单元施加所述第二虚拟编程电压，使所述相邻未编程存储单元被编程到所述中间编程态。

13.如权利要求8所述的三维存储器，其特征在于，所述控制器还配置为：对未编程存储单元施加的所述第一虚拟编程电压，使位于不同存储单元深度的所述多个未编程存储单元被编程到同一个优化编程态，使得在执行读操作时，连接于非选择字线的所述优化编程态的存储单元的有效电阻等于处于多个编程态的多个存储单元的有效电阻的平均值。

14.如权利要求11所述的三维存储器，其特征在于，所述已编程存储单元位于所述未编程存储单元的下方。

15.如权利要求8所述的三维存储器，其特征在于，所述三维存储器是3D NAND闪存。

Images