CN112614529B - 三维存储器及其控制方法 - Google Patents

三维存储器及其控制方法 Download PDF

Info

Publication number
CN112614529B
CN112614529B CN202110004038.6A CN202110004038A CN112614529B CN 112614529 B CN112614529 B CN 112614529B CN 202110004038 A CN202110004038 A CN 202110004038A CN 112614529 B CN112614529 B CN 112614529B
Authority
CN
China
Prior art keywords
target
memory
reading
memory cell
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110004038.6A
Other languages
English (en)
Other versions
CN112614529A (zh
Inventor
刘红涛
黄德佳
蒋颂敏
黄莹
魏文喆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202110004038.6A priority Critical patent/CN112614529B/zh
Publication of CN112614529A publication Critical patent/CN112614529A/zh
Application granted granted Critical
Publication of CN112614529B publication Critical patent/CN112614529B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out

Abstract

本发明涉及一种三维存储器及其控制方法，该方法包括：在编程操作中，选择一个存储块中的至少一条字线作为目标字线，向目标字线对应的目标存储单元中写入预定数据；在读操作中，利用多个读取电压组分别读取目标字线以外的非目标字线对应的非目标存储单元，以确定非目标存储单元的最优读取电压组，同时记录目标存储单元的阈值电压分布的漂移量，建立最优读取电压组和漂移量的对应关系，其中，每个读取电压组中包括针对非目标存储单元的多个编程态的多个读取电压；以及利用第一读取电压读取目标存储单元中的预定数据，记录目标存储单元的阈值电压分布的漂移量，根据最优读取电压组和漂移量的对应关系确定存储单元阵列的最优读取电压组。

Description

三维存储器及其控制方法
技术领域
本发明涉及集成电路的制造领域，尤其涉及一种三维存储器及其控制方法。
背景技术
为了克服二维存储器件的限制，业界已经研发并大规模量产了具有三维(3D)结构的存储器件，其通过将存储器单元三维地布置在衬底之上来提高集成密度。3D NAND闪存是一种三维存储器件，其中包括多个存储单元。对3DNAND闪存执行编程(写)操作就是将存储单元编程到一定阈值电压的过程。根据不同的数据存储位数，存储单元需要编程到的阈值电压的分布也会不一样。对3D NAND闪存执行读取操作时，要向所要读取的存储单元的字线上施加一个读取电压。随着技术的发展，存储单元中存储的数据位数逐渐增加，存储单元所被编程到的编程态的个数也随之增加，存储单元所处的编程态越高，其存储层存储的电荷数越多。然而，电荷随着放置时间或受其他因素的影响，会发生逐渐泄露的现象，从而造成阈值电压往低漂移。当阈值电压发生漂移时，原来的读取电压就不合适了，需要加以调整。然而，如果通过一一尝试的方法获得合适的读取电压，耗时长，并且不能满足对读取时间的要求。
发明内容
本发明所要解决的技术问题是提供一种改善读取窗口的三维存储器及其编程方法。
本发明为解决上述技术问题而采用的技术方案是一种三维存储器的控制方法，所述三维存储器包括具有多个存储块的存储单元阵列，每个所述存储块包括多条字线以及与每条所述字线相连接的多个存储单元，所述方法包括：在编程操作中，选择一个存储块中的至少一条字线作为目标字线，向所述目标字线对应的目标存储单元中写入预定数据；在读操作中，利用多个读取电压组分别读取所述目标字线以外的非目标字线对应的非目标存储单元，以确定所述非目标存储单元的最优读取电压组，同时记录所述目标存储单元的阈值电压分布的漂移量，建立所述最优读取电压组和所述漂移量的对应关系，其中，每个所述读取电压组中包括针对所述非目标存储单元的多个编程态的多个读取电压；以及利用第一读取电压读取所述目标存储单元中的所述预定数据，记录所述目标存储单元的阈值电压分布的漂移量，根据所述最优读取电压组和所述漂移量的对应关系确定所述存储单元阵列的最优读取电压组。
在本发明的一实施例中，记录所述目标存储单元的阈值电压分布的漂移量的步骤包括：记录所述目标存储单元中阈值电压小于所述目标存储单元的读取电压的存储单元的个数。
在本发明的一实施例中，还包括：将所述最优读取电压组和所述漂移量的对应关系记录在所述三维存储器的配置模块中。
在本发明的一实施例中，所述第一读取电压是所述目标存储单元的阈值电压的下边界。
在本发明的一实施例中，所述第一读取电压是所述目标存储单元中最高编程态的阈值电压的下边界。
在本发明的一实施例中，还包括：通过所述多条字线逐层对处于同一单元深度的存储单元执行所述编程操作。
本发明为解决上述技术问题还提出一种三维存储器，包括：具有多个存储块的存储单元阵列，每个所述存储块包括多条字线以及与每条所述字线相连接的多个存储单元；控制器，配置为：在编程操作中，选择一个存储块中的至少一条字线作为目标字线，向所述目标字线对应的目标存储单元中写入预定数据；在读操作中，利用多个读取电压组分别读取所述目标字线以外的非目标字线对应的非目标存储单元，以确定所述非目标存储单元的最优读取电压组，同时记录所述目标存储单元的阈值电压分布的漂移量，建立所述最优读取电压组和所述漂移量的对应关系，其中，每个所述读取电压组中包括针对所述非目标存储单元的多个编程态的多个读取电压；以及利用第一读取电压读取所述目标存储单元中的所述预定数据，记录所述目标存储单元的阈值电压分布的漂移量，根据所述最优读取电压组和所述漂移量的对应关系确定所述存储单元阵列的最优读取电压组。
在本发明的一实施例中，所述控制器还配置为：将所述目标存储单元中阈值电压小于所述目标存储单元的读取电压的存储单元的个数作为所述漂移量。
在本发明的一实施例中，还包括配置模块，所述控制器还配置为：将所述最优读取电压组和所述漂移量的对应关系记录在所述配置模块中。
在本发明的一实施例中，所述第一读取电压是所述目标存储单元的阈值电压的下边界。
在本发明的一实施例中，所述第一读取电压是所述目标存储单元中最高编程态的阈值电压的下边界。
在本发明的一实施例中，所述控制器还配置为：通过所述多条字线逐层对处于同一单元深度的存储单元执行所述编程操作。
在本发明的一实施例中，所述存储单元中的每一个是多级单元。
在本发明的一实施例中，所述三维存储器是3D NAND闪存。
根据本发明的三维存储器及其编程方法，建立了最优读取电压组和漂移量的对应关系，仅需根据目标字线对应的目标存储单元的阈值电压的漂移量，即可快速找到该存储单元阵列的最优读取电压组，大大的提高了读取效率。
附图说明
为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：
图1是一种设定读取电压的方法的示意图；
图2是本发明一实施例的三维存储器的控制方法的示例性流程图；
图3是本发明一实施例的三维存储器的控制方法中的存储单元的阈值电压分布漂移的示意图；
图4是本发明一实施例的三维存储器的控制方法中的最优读取电压组和漂移量的对应关系的示意图；
图5是本发明一实施例的三维存储器的模块图；
图6是一种可用于本发明实施例的存储块的电路示意图。
具体实施方式
为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其它不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。
如本申请和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排它性的罗列，方法或者设备也可能包含其他的步骤或元素。
在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。例如，如果翻转附图中的器件，则被描述为在其他元件或特征“下方”或“之下”或“下面”的元件的方向将改为在所述其他元件或特征的“上方”。因而，示例性的词语“下方”和“下面”能够包含上和下两个方向。器件也可能具有其他朝向(旋转90度或处于其他方向)，因此应相应地解释此处使用的空间关系描述词。此外，还将理解，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。
在本申请的上下文中，所描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
此外，需要说明的是，使用“第一”、“第二”等词语来限定零部件，仅仅是为了便于对相应零部件进行区别，如没有另行声明，上述词语并没有特殊含义，因此不能理解为对本申请保护范围的限制。
在本文中所使用的术语“三维(3D)存储器件”是指在横向取向的衬底上具有竖直取向的存储单元晶体管串(在文中被称为“存储器串”，例如NAND串)从而存储器串相对于衬底在竖直方向上延伸的半导体器件。如在本文中所使用的，术语“竖直/竖直地”表示标称垂直于衬底的横向表面。
在本文中所使用的属于“衬底”是指在其上添加后续材料层的材料。衬底本身可以被图案化。添加在衬底的顶部上的材料可以被图案化或可以保持未被图案化。此外，衬底可以包括多种半导体材料，例如硅、锗、砷化镓、磷化铟等。或者，衬底可以由非导电材料制成，例如玻璃、塑料或蓝宝石晶圆。
在本申请中所使用的术语“层”是指包括具有厚度的区域的材料部分。层可以在整个下层或上层结构上延伸，或者可以具有小于下层或上层结构范围的范围。此外，层可以是厚度小于连续结构的厚度的均匀或不均匀连续结构的区域。例如，层可以位于连续结构的顶表面和底表面之间或其处的任何一对水平平面之间。层可以水平地、垂直地和/或沿着锥形表面延伸。衬底可以是层，其中可以包括一层或多层，和/或可以在其上、其上方和/或其下方具有一层或多层。层可以包括多个层。例如，互连层可以包括一个或多个导体和触点层(其中形成有触点、互连线和/或通孔)以及一个或多个电介质层。
本申请中使用了流程图用来说明根据本申请的实施例的系统所执行的操作。应当理解的是，前面或下面操作不一定按照顺序来精确地执行。相反，可以按照倒序或同时处理各种步骤。同时，或将其他操作添加到这些过程中，或从这些过程移除某一步或数步操作。
图1是一种设定读取电压的方法的示意图。参考图1所示，其中横轴是阈值电压Vt，纵轴是存储单元个数。其中示出了两个编程态下的阈值电压分布曲线，分别是P1态和P2态。在正常情况下，P1态和P2态的阈值电压分布曲线之间应该没有交集，读取电压Vread位于P1态和P2态之间。然而，由于电荷泄露等问题造成阈值电压分布的漂移或展宽，导致相邻的两个编程态的阈值电压分布发生重叠，如图1中所示，P1态和P2态具有一重叠区域110。此时，需要调整读取电压Vread。在一些实施例中，选取重叠区域110的谷点，也就是P1态和P2态重叠区中对应的存储单元个数最少的阈值电压处作为读取电压Vread。
在一些情况下，提供一个读取电压列表，如表一所示：
表一：
Figure BDA0002882264030000061
表一中固定的设置了n组读取电压组。表一中的存储单元的编程态的个数为15个，则每组读取电压组中包括15个读取电压，分别对应于15个编程态。例如，组1中，读取电压Vrd11、Vrd21、…、Vrd151分别对应于15个不同的编程态。
当某一个存储页(Page)的读取操作失败时，可以选择读取电压列表中的一组读取电压组重新执行读取操作，直到读取操作成功。如果读取电压列表中的所有读取电压组都尝试过了仍然没有读取成功，则反馈读失败的结果。根据读取电压列表尽管可以采用较少数量的读取电压组来进行尝试，但是其读取效率仍然不高。
图2是本发明一实施例的三维存储器的控制方法的示例性流程图。该三维存储器包括具有多个存储块的存储单元阵列，每个存储块包括多条字线以及与每条字线相连接的多个存储单元。参考图2所示，该实施例的控制方法包括以下步骤：
步骤S210：在编程操作中，选择一个存储块中的至少一条字线作为目标字线，向目标字线对应的目标存储单元中写入预定数据。
在本步骤，该一个存储块是该三维存储器的存储单元阵列的多个存储块中的一个，以该存储块作为采样存储块。在优选的实施例中，选择该存储块中的一条字线作为目标字线。
本发明对该目标字线在三维存储器中的位置不做限制。
在三维存储器中，与目标字线相连接的目标存储单元中包括多个存储单元，该多个存储单元组成一个存储页。向目标存储单元中写入预定数据是指，写入到每个目标存储单元中的每个存储单元的数据是事先预定好的，则经过写入之后，该存储页中每一个存储单元的编程态是已知的，并且该存储页中的存储单元的阈值电压分布是可以预知的。
将该存储块中除目标字线之外的的其他字线作为非目标字线，在编程操作中，向与非目标字线对应的非目标存储单元中也写入数据。本发明对于写入非目标存储单元中的数据不做限制。
步骤S220：在读操作中，利用多个读取电压组分别读取目标字线以外的非目标字线对应的非目标存储单元，以确定非目标存储单元的最优读取电压组，同时记录目标存储单元的阈值电压分布的漂移量，建立最优读取电压组和所述漂移量的对应关系，其中，每个读取电压组中包括针对非目标存储单元的多个编程态的多个读取电压。
当步骤S210的编程步骤结束之后，对已经完成编程存储块执行读操作。此时，对非目标存储单元执行读操作，采用表一中所示的多个读取电压组作为非目标存储单元的读取电压，以获得该非目标存储单元的最优读取电压组。所谓最优读取电压组就是采用该组读取电压可以读到的正确数据最多，成功率最高。在一些情况下，将读错误的数量限定一个范围内，只要读取操作的错误量在该范围内，则认为读取成功，否则，则读取失败。
同时，记录目标存储单元的阈值电压分布的漂移量。对于三维存储器来说，存储层中的电荷随着放置时间的增加，以及受其他各种干扰因素的影响，电荷会发生泄露，从而导致整体上存储单元的阈值电压分布发生偏移或展宽等。本步骤中所要记录的目标存储单元的阈值电压分布的漂移量是指经过该存储块的编程之后，目标存储单元中的电荷可能发生了泄露，其实际的阈值电压分布相对于预定数据的阈值电压分布而言所发生的漂移的程度。
图3是本发明一实施例的三维存储器的控制方法中的存储单元的阈值电压分布漂移的示意图。参考图3所示，其中，横轴是阈值电压Vt，纵轴是存储单元个数。假设曲线310是根据目标存储单元的预定数据所应当具有的阈值电压分布曲线。在读取时，采用读取电压Vread可以成功地读取这些目标存储单元中的数据。曲线320、330分别表示目标存储单元的阈值电压分布发生漂移的两种情况。
参考图3所示，其中示出了曲线310、320、330的分布最宽的宽度，分别是W1、W2和W3。相对来说，曲线320相对曲线310沿着横轴向左平移一段距离，并且该曲线320的分布宽度W2比W1宽。曲线330相对于曲线320沿着横轴向左平移一段距离，并且该曲线330的分布宽度W3比W2宽。显然，如果采用读取电压Vread来读取阈值电压分布如曲线320、330的存储单元，其错误率会很高，很有可能发生读取失败。
根据图3所示，可以有多种记录阈值电压分布的漂移量的方法。例如记录阈值电压分布曲线的展宽程度等。
在一些实施例中，步骤S220中记录目标存储单元的阈值电压分布的漂移量的步骤包括：记录目标存储单元中阈值电压小于目标存储单元的读取电压的存储单元的个数。
参考图3所示，其中读取电压Vread是目标存储单元理论上应当采取的读取电压，该读取电压Vread与在步骤S210中写入目标存储单元中的预定数据有关。当阈值电压分布发生漂移时，在目标存储单元的阈值电压分布中，有一部分目标存储单元的阈值电压会小于该读取电压Vread，记录这些目标存储单元的个数作为目标存储单元的阈值电压分布的漂移量。
如图3所示，根据曲线320所表示的阈值电压分布可以计算当时的阈值电压分布的漂移量，即对曲线320位于读取电压Vread左侧的一段曲线321与读取电压Vread和横轴Vt所包围起来的形状求积分，即可获得小于读取电压Vread的存储单元的个数。同理，根据曲线330所表示的阈值电压分布可以计算当时的阈值电压分布的漂移量，即对曲线330位于读取电压Vread左侧的一段曲线331与读取电压Vread和横轴Vt所包围起来的形状求积分，即可获得小于读取电压Vread的存储单元的个数。
在步骤S220中，通过多次试验，记录大量的数据，这些数据包括非目标存储单元的最优读取电压组，目标存储单元的阈值的电压分布的漂移量。利用这些大量的数据可以建立起最优读取电压组和漂移量的对应关系。
图4是本发明一实施例的三维存储器的控制方法中的最优读取电压组和漂移量的对应关系的示意图。参考图4所示，其中横轴为非目标存储单元的最优读取电压组，简称为“最优读取电压组”，纵轴为目标存储单元的阈值电压分布的漂移量，简称为“漂移量”。
如表一所示，最优读取电压组可以是其中的从组1到组n的任意组。每组最优读取电压组中包括针对非目标存储单元的多个编程态的多个读取电压。
对于不同的读取电压组，目标存储单元的阈值电压分布的漂移量是不同的。如图4所示，对应于组1的漂移量较小，随着组的编号的增加，漂移量逐渐增加。
在一些实施例中，从组1到组n，其中的读取电压依次降低，也就是说，针对某一编程态来说，其所对应的读取电压从组1到组n依次降低。
图4所示仅为示意，不用于限制最优读取电压组和漂移量的具体对应关系。本领域技术人员基于本发明的思想，经过试验可以获得针对特定产品的最优读取电压组和漂移量的具体对应关系。
在一些实施例中，本发明的控制方法还包括将最优读取电压组和漂移量的对应关系记录在三维存储器的配置模块中。
步骤S230：利用第一读取电压读取目标存储单元中的预定数据，记录目标存储单元的阈值电压分布的漂移量，根据最优读取电压组和漂移量的对应关系确定存储单元阵列的最优读取电压组。
在一些实施例中，当一个存储块上的数据出现读取失败时，可以执行步骤S230。第一读取电压是一个特定的电压，专门用于读取目标字线所对应的目标存储单元中的预定数据，并记录其漂移量。
同样参考图3所示，采用第一读取电压Vread1读取目标存储单元中的预定数据。在没有发生漂移的情况下，目标存储单元的阈值电压分布应如曲线310所示。当发生漂移时，如曲线320、330所示，记录该漂移量。假设所记录的漂移量为F。再参考图4所示，根据漂移量F确定其所对应的最优读取电压组因为组2，则将组2作为该存储单元阵列的最优读取电压组。
在一些实施例中，第一读取电压Vread1是目标存储单元的阈值电压的下边界，如图3所示。
在一些实施例中，第一读取电压Vread1是目标存储单元中最高编程态的阈值电压的下边界。当目标存储单元具有多个编程态时，则选择最高编程态的阈值电压的下边界作为第一读取电压Vread1。
根据本发明的三维存储器的控制方法，建立了最优读取电压组和漂移量的对应关系，仅需测量目标字线对应的目标存储单元的阈值电压的漂移量，即可快速找到该存储单元阵列的最优读取电压组，大大的提高了读取效率。
图5是本发明一实施例的三维存储器的模块图。本发明前文所述的三维存储器的控制方法可以用于控制该实施例的三维存储器，因此前文的附图和说明内容都可以用于说明本发明的三维存储器。
参考图5所示，该三维存储器包括存储单元阵列510和控制器520。该存储单元阵列510包括多条字线以及与每条所述字线相连接的多个存储单元。
控制器520配置为：在编程操作中，选择一个存储块中的至少一条字线作为目标字线，向目标字线对应的目标存储单元中写入预定数据；在读操作中，利用多个读取电压组分别读取目标字线以外的非目标字线对应的非目标存储单元，以确定非目标存储单元的最优读取电压组，同时记录目标存储单元的阈值电压分布的漂移量，建立最优读取电压组和漂移量的对应关系，其中，每个读取电压组中包括针对所述非目标存储单元的多个编程态的多个读取电压；以及利用第一读取电压读取目标存储单元中的预定数据，记录目标存储单元的阈值电压分布的漂移量，根据最优读取电压组和漂移量的对应关系确定存储单元阵列的最优读取电压组。
在一些实施例中，控制器520还配置为：将目标存储单元中阈值电压小于目标存储单元的读取电压的存储单元的个数作为漂移量。
在一些实施例中，该三维存储器还包括配置模块，控制器还配置为：将最优读取电压组和漂移量的对应关系记录在配置模块中。在一些实施例中，配置模块可以包含在控制器中。
在一些实施例中，第一读取电压是目标存储单元的阈值电压的下边界。
在一些实施例中，第一读取电压是目标存储单元中最高编程态的阈值电压的下边界。
控制器520可以采用本发明的三维存储器的控制方法来实现上述的功能，因此前文的附图和说明内容都可以用于说明本发明的三维存储器的控制器520的具体功能，相同的内容将不再展开。
在本实施例中，存储单元阵列510中包括的每个存储单元可以是其中存储1位数据的单极存储单元SLC，或者是其中可以存储2位或更多位数据的多级存储单元，如MLC、TLC和QLC等，或者是单级存储单元和多级存储单元的任意组合。
在本实施例中，存储单元阵列510中的存储单元可以连接到字线WL和位线BL。同时，存储单元阵列510还可以连接到其他的选择线如串选择线SSL、地选择线GSL等。具体地，存储单元阵列510可以经由字线WL或者选择线(SSL和/或GSL)连接到字线解码器550，并进一步地的连接到电压发生器560。存储单元阵列510可以经由位线BL连接到位线解码器530，并进一步地的连接到输入输出(I/O)电路540。控制器520分别与位线解码器530、I/O电路540、字线解码器550和电压发生器560相连接。
当需要对某一个或多个存储单元进行擦除、编程、读写或验证操作时，控制器520可以将该一个或多个存储单元的地址发送到位线解码器530和字线解码器550，再经由位线解码器530通过位线BL寻址，以及经由字线解码器550通过字线WL寻址。
在一些实施例中，位线解码器530和字线解码器550的功能可以由一个统一的地址解码器来实现。该地址解码器还可包括地址缓冲器等组件。
I/O电路540一方面可以从控制器520和/或外部接收数据并将所接收的数据存储到存储单元阵列510中以进行写操作，另一方面可以从存储单元阵列510中读取数据并将所读取的数据输出到控制器520和/或外部以进行读操作。
电压发生器560可以响应于来自控制器520的控制信号，生成用于对存储单元阵列510执行擦除、编程、读写和验证等操作的各种电压。具体地，电压发生器560可以生成字线电压，例如编程电压(或写入电压)、编程抑制电压、读取电压和验证电压等。电压发生器560可以生成位线电压，例如位线强制电压或禁止电压。在本发明的实施例中，电压发生器560可以生成前文所述的编程过程中需要的编程电压、验证电压，以及读取操作中所需要的读取电压Vread、第一读取电压Vread等。
控制器520可以输出控制信号到位线解码器530、I/O电路540、字线解码器550和电压发生器560。例如，控制器520可以输出电压控制信号到电压发生器560，将字线地址输出到字线解码器550，将位线地址输出到位线解码器530，将写数据输出到I/O电路540并且从I/O电路540接收读出的数据。
在一些实施例中，控制器520控制位线解码器530选择某些位线BL，并控制字线解码器550选择某些位线WL，通过电压发生器560对这些位线BL和字线WL施加一定的电压。例如，在读取操作期间，可以将读取电压施加到所选的字线WL，对于禁止读取的存储单元，将读取禁止电压施加到未选择的位线BL。在编程操作期间，可以将编程电压和验证电压施加到所选的字线WL，并将编程抑制电压施加到未选择的位线BL。
本发明实施例的控制器520还可以包括处理器、I/O接口等组件。控制器520对位线解码器530、I/O电路540、字线解码器550和电压发生器560的控制逻辑并不限于上述内容。该控制器520还可以实现其他任何本领域技术人员可以理解的用于非易失性存储器的逻辑控制功能。
在一些实施例中，控制器520可以基于软件来指示存储单元阵列510执行所需的存储器操作。
在一些实施例中，本发明的三维存储器是3D NAND闪存。在这些实施例中，存储单元阵列包括多个存储串，存储串在衬底上方竖直延伸。该衬底可以是硅衬底(Si)、锗衬底(Ge)、锗化硅衬底(SiGe)、绝缘体上硅(SOI，Silicon on Insulator)或绝缘体上锗(GOI，Germanium on Insulator)等。在一些实施例中，该衬底还可以为包括其他元素半导体或化合物半导体的衬底，如GaAs、InP或SiC等。还可以是叠层结构，例如Si/SiGe等。还可以包括其他外延结构，例如绝缘体上锗硅(SGOI)等。在一些实施例中，衬底可以由非导电材料制成，例如玻璃、塑料或蓝宝石晶圆等。衬底可以已经经过了一些必要的处理，例如已形成公共有源区以及已经经过了必要的清洗等。
在该衬底上方包括堆叠结构，该堆叠结构可为第一材料层和第二材料层交替层叠的叠层。第一材料层和第二材料层可以是选自以下材料并且至少包括一种绝缘介质，例如氮化硅、氧化硅、非晶碳、类金刚石无定形碳、氧化锗、氧化铝等及其组合。第一材料层和第二材料层具有不同的刻蚀选择性。例如可以是氮化硅和氧化硅的组合、氧化硅与未掺杂的多晶硅或非晶硅的组合、氧化硅或氮化硅与非晶碳的组合等。堆栈结构的第一材料层和第二材料层的沉积方法可以包括化学气相沉积(CVD、PECVD、LPCVD、HDPCVD)、原子层沉积(ALD)，或物理气相沉积方法如分子束外延(MBE)、热氧化、蒸发、溅射等其各种方法。在本发明的实施例中，第一材料层可为栅极层，第二材料层为介质层。栅极层可以在去除伪栅极层之后形成。作为栅极牺牲层的材料可以是例如氮化硅层。作为栅极层的材料可以是导电材料例如金属钨、钴、铜、镍等，也可以是多晶硅、掺杂硅或其任何组合。作为介质层的材料可以是例如氧化硅、氧化铝、氧化铪、氧化钽等。
在本发明的实施例中，衬底的材料例如是硅。第一材料层和第二材料层例如是氮化硅和氧化硅的组合。以氮化硅和氧化硅的组合为例，可以采用化学气相沉积(CVD)、原子层沉积(ALD)或其他合适的沉积方法，依次在衬底上交替沉积氮化硅和氧化硅形成堆叠结构。
尽管在此描述了初始的半导体结构的示例性构成，但可以理解，一个或多个特征可以从这一半导体结构中被省略、替代或者增加到这一半导体结构中。例如，衬底中可根据需要形成各种阱区。此外，所举例的各层的材料仅仅是示例性的，例如衬底还可以是其他含硅的衬底，例如SOI(绝缘体上硅)、SiGe、Si:C等。栅极层还可以是其它导电层，例如金属钨，钴，镍等。第二材料层还可以是其它介电材料，例如氧化铝，氧化铪，氧化钽等。
对应于存储单元的沟道结构可以形成在垂直穿过堆叠结构的沟道孔中，因此沟道结构可以是圆柱状。沟道结构可以包括沟道层和存储器层。整体来看，沿沟道结构的径向从外向内依次设置的是存储器层和沟道层。存储器层可以包括沿沟道结构的径向从外向内依次设置的阻挡层、电荷捕获层和隧穿层。沟道层内还可设有填充层。填充层可以起到支撑物的作用。填充层的材料可以是氧化硅。填充层可以是实心的，在不影响器件可靠性的前提下也可以是中空的。沟道结构的形成可以采用一个或多个薄膜沉积工艺来实现，例如ALD、CVD、PVD等或其任意组合。
本发明的三维存储器还包括多条字线，每条字线与处于同一单元深度的存储单元的页耦接，其中，每个存储单元在存储串中处于相应的单元深度。
在一些实施例中，控制器520还配置为：通过多条字线逐层对处于同一单元深度的存储单元执行编程操作。
图6是一种可用于本发明实施例的存储块的电路示意图。图5所示的存储单元阵列510可以包括若干个存储块。参考图6所示，其中MC(Memory Cell)表示一个存储单元，每个存储单元都具有对应的单元深度。例如图6中的存储单元MC处于字线WL8所耦接的栅极层。存储串STR沿着字线WL1-WL8层数渐增的方向将多个存储单元串联起来。处于同一单元深度的存储单元处于同一页(PAGE)。控制器520根据设定控制电压发生器560产生电压施加在各个字线上，从而控制施加到每个存储单元上的电压。
每个串STR还可以包括分别连接到串联连接的存储单元MC的两端的串选择晶体管SST和地选择晶体管GST。CSL为公共源极线。存储串STR的数量、字线WL的数量和位线BL的数量可以根据实施例改变。
图6所示仅为示例，不用于限制本发明的三维存储器的具体结构、字线的层数等。
本发明的三维存储器中包括最优读取电压组和漂移量的对应关系，在使用中仅需根据目标字线对应的目标存储单元的阈值电压的漂移量，即可快速找到该存储单元阵列的最优读取电压组，大大的提高了读取效率。
虽然本发明已参照当前的具体实施例来描述，但是本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本发明，在没有脱离本发明精神的情况下还可作出各种等效的变化或替换，因此，只要在本发明的实质精神范围内对上述实施例的变化、变型都将落在本申请的权利要求书的范围内。

Claims (14)

1.一种三维存储器的控制方法，所述三维存储器包括具有多个存储块的存储单元阵列，每个所述存储块包括多条字线以及与每条所述字线相连接的多个存储单元，所述方法包括：
在编程操作中，选择一个存储块中的至少一条字线作为目标字线，向所述目标字线对应的目标存储单元中写入预定数据；
在读操作中，利用多个读取电压组分别读取所述目标字线以外的非目标字线对应的非目标存储单元，以确定所述非目标存储单元的最优读取电压组，同时记录所述目标存储单元的阈值电压分布的漂移量，建立所述最优读取电压组和所述漂移量的对应关系，其中，每个所述读取电压组中包括针对所述非目标存储单元的多个编程态的多个读取电压；以及
利用第一读取电压读取所述目标存储单元中的所述预定数据，记录所述目标存储单元的阈值电压分布的漂移量，根据所述最优读取电压组和所述漂移量的对应关系确定所述存储单元阵列的最优读取电压组。
2.如权利要求1所述的控制方法，其特征在于，记录所述目标存储单元的阈值电压分布的漂移量的步骤包括：记录所述目标存储单元中阈值电压小于所述目标存储单元的读取电压的存储单元的个数。
3.如权利要求1所述的控制方法，其特征在于，还包括：将所述最优读取电压组和所述漂移量的对应关系记录在所述三维存储器的配置模块中。
4.如权利要求1所述的控制方法，其特征在于，所述第一读取电压是所述目标存储单元的阈值电压的下边界。
5.如权利要求1所述的控制方法，其特征在于，所述第一读取电压是所述目标存储单元中最高编程态的阈值电压的下边界。
6.如权利要求1所述的控制方法，其特征在于，还包括：通过所述多条字线逐层对处于同一单元深度的存储单元执行所述编程操作。
7.一种三维存储器，包括：
具有多个存储块的存储单元阵列，每个所述存储块包括多条字线以及与每条所述字线相连接的多个存储单元；
控制器，配置为：在编程操作中，选择一个存储块中的至少一条字线作为目标字线，向所述目标字线对应的目标存储单元中写入预定数据；
在读操作中，利用多个读取电压组分别读取所述目标字线以外的非目标字线对应的非目标存储单元，以确定所述非目标存储单元的最优读取电压组，同时记录所述目标存储单元的阈值电压分布的漂移量，建立所述最优读取电压组和所述漂移量的对应关系，其中，每个所述读取电压组中包括针对所述非目标存储单元的多个编程态的多个读取电压；以及
利用第一读取电压读取所述目标存储单元中的所述预定数据，记录所述目标存储单元的阈值电压分布的漂移量，根据所述最优读取电压组和所述漂移量的对应关系确定所述存储单元阵列的最优读取电压组。
8.如权利要求7所述的三维存储器，其特征在于，所述控制器还配置为：将所述目标存储单元中阈值电压小于所述目标存储单元的读取电压的存储单元的个数作为所述漂移量。
9.如权利要求7所述的三维存储器，其特征在于，还包括配置模块，所述控制器还配置为：将所述最优读取电压组和所述漂移量的对应关系记录在所述配置模块中。
10.如权利要求7所述的三维存储器，其特征在于，所述第一读取电压是所述目标存储单元的阈值电压的下边界。
11.如权利要求7所述的三维存储器，其特征在于，所述第一读取电压是所述目标存储单元中最高编程态的阈值电压的下边界。
12.如权利要求7所述的三维存储器，其特征在于，所述控制器还配置为：通过所述多条字线逐层对处于同一单元深度的存储单元执行所述编程操作。
13.如权利要求7所述的三维存储器，其特征在于，所述存储单元中的每一个是多级单元。
14.如权利要求7所述的三维存储器，其特征在于，所述三维存储器是3D NAND闪存。
CN202110004038.6A 2021-01-04 2021-01-04 三维存储器及其控制方法 Active CN112614529B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110004038.6A CN112614529B (zh) 2021-01-04 2021-01-04 三维存储器及其控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110004038.6A CN112614529B (zh) 2021-01-04 2021-01-04 三维存储器及其控制方法

Publications (2)

Publication Number Publication Date
CN112614529A CN112614529A (zh) 2021-04-06
CN112614529B true CN112614529B (zh) 2021-09-24

Family

ID=75253340

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110004038.6A Active CN112614529B (zh) 2021-01-04 2021-01-04 三维存储器及其控制方法

Country Status (1)

Country Link
CN (1) CN112614529B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113409861B (zh) * 2021-06-28 2024-02-02 芯天下技术股份有限公司 阈值电压的获取系统、传递方法、装置、设备及存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108986865A (zh) * 2018-06-29 2018-12-11 长江存储科技有限责任公司 非易失性存储系统及其读取方法
CN109491596A (zh) * 2018-10-08 2019-03-19 华中科技大学 一种降低电荷捕获型3d闪存中数据保存错误率的方法
CN109887537A (zh) * 2019-01-29 2019-06-14 华中科技大学 一种阈值电压飘移感知的ldpc码译码方法
CN111445942A (zh) * 2013-02-10 2020-07-24 希捷科技有限公司 基于保留漂移历史的非易失性存储器读取阈值最优化
CN111916134A (zh) * 2019-05-10 2020-11-10 爱思开海力士有限公司 存储装置及其操作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102440379B1 (ko) * 2018-02-26 2022-09-06 에스케이하이닉스 주식회사 전자 장치, 비 일시적 컴퓨터 판독 가능 저장 매체, 및 전자 장치를 제어하는 방법
CN111309544B (zh) * 2020-02-11 2021-01-26 上海威固信息技术股份有限公司 一种读参考电压受多维因子影响的预测建模及施加方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111445942A (zh) * 2013-02-10 2020-07-24 希捷科技有限公司 基于保留漂移历史的非易失性存储器读取阈值最优化
CN108986865A (zh) * 2018-06-29 2018-12-11 长江存储科技有限责任公司 非易失性存储系统及其读取方法
CN109491596A (zh) * 2018-10-08 2019-03-19 华中科技大学 一种降低电荷捕获型3d闪存中数据保存错误率的方法
CN109887537A (zh) * 2019-01-29 2019-06-14 华中科技大学 一种阈值电压飘移感知的ldpc码译码方法
CN111916134A (zh) * 2019-05-10 2020-11-10 爱思开海力士有限公司 存储装置及其操作方法

Also Published As

Publication number Publication date
CN112614529A (zh) 2021-04-06

Similar Documents

Publication Publication Date Title
US8902651B2 (en) Nonvolatile memory device, programming method of nonvolatile memory device and memory system including nonvolatile memory device
CN106169307B (zh) 三维半导体存储器装置及其操作方法
USRE46623E1 (en) Programming methods for three-dimensional memory devices having multi-bit programming, and three-dimensional memory devices programmed thereby
US9343164B2 (en) Compensating source side resistance versus word line
US9336891B2 (en) Look ahead read method for non-volatile memory
US9165659B1 (en) Efficient reprogramming method for tightening a threshold voltage distribution in a memory device
US11164631B2 (en) Nonvolatile memory device and operating method of the same
CN112466368B (zh) 三维存储器及其控制方法
CN112614529B (zh) 三维存储器及其控制方法
CN112599157B (zh) 三维存储器及其编程方法
CN111564447B (zh) 三维非易失性存储器装置及其制造方法
US11864379B2 (en) Three-dimensional memory and control method thereof
CN112820328B (zh) 3d存储器的配置方法、读取方法以及3d存储器
CN112687315B (zh) 三维存储器及其控制方法
CN112614531B (zh) 3d存储器件及其读取方法
CN112802507B (zh) 三维存储器及其控制方法
CN114747007A (zh) 具有分别驱动的源极区以改善性能的存储器块
CN114596887A (zh) 用于更大范围的操作温度产品的非线性温度补偿
CN114730602A (zh) 三维存储器及其控制方法
CN114038494A (zh) 非易失性存储装置及其操作方法
US20230153202A1 (en) Memory system for performing recovery operation, memory device, and method of operating the same
CN117672313A (zh) 用于改善相邻字线干扰的双向感测方案

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant