CN111309544B - 一种读参考电压受多维因子影响的预测建模及施加方法 - Google Patents

一种读参考电压受多维因子影响的预测建模及施加方法 Download PDF

Info

Publication number
CN111309544B
CN111309544B CN202010086351.4A CN202010086351A CN111309544B CN 111309544 B CN111309544 B CN 111309544B CN 202010086351 A CN202010086351 A CN 202010086351A CN 111309544 B CN111309544 B CN 111309544B
Authority
CN
China
Prior art keywords
reference voltage
flash memory
read reference
data
period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010086351.4A
Other languages
English (en)
Other versions
CN111309544A (zh
Inventor
吴佳
李礼
陈佳
苗诗君
余云
杨冀
刘碧贞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai V&g Information Technology Co ltd
Original Assignee
Shanghai V&g Information Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai V&g Information Technology Co ltd filed Critical Shanghai V&g Information Technology Co ltd
Priority to CN202010086351.4A priority Critical patent/CN111309544B/zh
Publication of CN111309544A publication Critical patent/CN111309544A/zh
Application granted granted Critical
Publication of CN111309544B publication Critical patent/CN111309544B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/273—Tester hardware, i.e. output processing circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3447—Performance evaluation by modeling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/045—Combinations of networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Biophysics (AREA)
  • Biomedical Technology (AREA)
  • Artificial Intelligence (AREA)
  • Computational Linguistics (AREA)
  • Software Systems (AREA)
  • Health & Medical Sciences (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Biology (AREA)
  • Bioinformatics & Computational Biology (AREA)
  • Bioinformatics & Cheminformatics (AREA)
  • Read Only Memory (AREA)

Abstract

本发明公开了一种读参考电压受多维因子影响的预测建模及施加方法，三维闪存的单元阈值电压在受到保存周期、可编程擦写次数(Program/Erase,简称P/E)和层间差异等多维因子影响时容易发生漂移，漂移后的阈值电压分布使得施加的读参考电压无法准确判断读出的比特值，造成数据读取错误，影响了数据存储可靠性。本发明首先采集在不同的读参考电压下，读取的原始比特错误率和多维因子影响的相关数据。然后，使用深度学习算法中的人工神经网络算法建立所施加的最佳读参考电压受多维因子影响的网络预测模型，根据模型准确施加读参考电压以最大化降低读取的比特错误。

Description

一种读参考电压受多维因子影响的预测建模及施加方法
技术领域
本发明属于固态盘存储技术领域，具体地涉及一种读参考电压受多维因子影响的预测建模及施加方法。
背景技术
三维闪存具有高的存储容量和单元存储密度，得益于分层结构和多比特存储技术的使用。但是由于层间干扰、保存和P/E周期等多维干扰因子的影响，闪存单元存储状态对应的阈值电压发生漂移，使得相邻的两个阈值电压分布窗口交叉重叠。当施加读参考电压读取比特数据时，无法准确获知读取的比特数据，造成数据读取错误，影响着数据存储可靠性。为了降低读取错误，保证低密度奇偶校验(Low-Density Parity-Check,简称LDPC)成功译码，读重试操作被执行。
然而，现有的读重试操作一方面增加了三维闪存读延迟，降低了系统读性能。另一方面增加了冗余的迭代译码操作，增加了译码迭代延迟。
发明内容
针对现有技术的缺陷及改进需求，本发明提供了一种读参考电压受多维因子影响的预测建模及施加方法，其目的在于，首先利用FPGA硬件测试平台对三维闪存芯片进行测试实验，收集在不同的保存周期和P/E周期下，施加不同的读参考电压时，读取不同层时，参考电压和原始比特错误率相关数据。然后，分析根据原始比特错误率最小原则，使用深度学习算法中的人工神经网络算法建立读参考电压受多维因子影响的网络预测模型，根据网络预测模型准确施加读参考电压，降低原始比特错误率，以保证数据存储可靠性。降低重试读次数，以此降低闪存读延迟和闪存译码迭代延迟，从而能够解决现有的重试读操作造成高的闪存读延迟的技术问题。本发明采用的具体技术方案如下：
一种读参考电压受多维因子影响的预测建模及施加方法，应用在闪存系统中，其特征在于，所述方法包括以下步骤：
(1)从三维闪存芯片中随机挑选若干个闪存块，其中层数为64或96层，数据保存周期为3个月、6个月和9个月，最大的P/E周期设为5000次，以500次为间隔采集一次数据；
(2)以顺序写入的方式，将随机数据逐层写入三维闪存页中，直到闪存块的页写满为止，并将原始数据缓存；
(3)将写满数据的闪存块在常温下分别保存3个月、6个月和9个月；
(4)施加不同的读参考电压，以顺序读取的方式，将闪存块中的数据读出与原始数据进行比较，获取在当前读参考电压下，原始比特错误率，并记录当前保存周期和P/E周期及所读取的存储层；
(5)建立数据集(PE，RT,L,SV,RBER)，其中PE表示P/E周期，RT表示保存周期，L表示存储层，SV表示读参考电压，RBER表示原始比特错误率；
(6)将写入随机数据的闪存块擦除，将闪存块磨损到一定次数，记为i次；
(7)判断i是否为500的倍数，如果是，执行步骤(8)，否则转到步骤(6)；
(8)判断是否小于5000，如果是，则转到步骤(3)，否则转到步骤(9)；
(9)将P/E周期、保存周期和存储层作为人工神经网络预测模型的输入，其特征信息被传递至隐含层，经隐含层计算处理后进行输出，输出层包含读参考电压和原始比特错误率；
(10)对模型进行交叉训练，采用交叉验证的方法验证模型的准确性，原始比特错误率的预测可以为最佳采样电平的施加提供参考依据和理论支撑；
(11)在对闪存块中的数据进行读取时，根据网络预测模型，施加能够降低原始比特错误率的最佳读参考电压。
进一步，在步骤(4)中，可调节的读参考电压范围为[-R1,R1],R1取128。
进一步，在步骤(9)中以保存周期、P/E周期和存储层作为预测模型输入，以读参考电压和原始比特错误率作为模型输出。
本发明的另一个方面，也提供了一种原始比特错误率感知的译码软判决延迟降低方法，其是应用在闪存系统中，所述方法包括以下步骤：
(1)从三维闪存芯片中随机挑选若干个闪存块(比如100块)，其中层数为64或96层。数据保存周期为3个月、6个月和9个月。最大的P/E周期设为5000次，以500次为间隔采集一次数据。
本步骤的优点在于：考虑影响数据存储可靠性的主要影响因子(存储层、保存和P/E周期)能够更加准确地建立读参考电压预测模型。
(2)以顺序写入的方式，将随机数据逐层写入三维闪存页中，直到闪存块的页写满为止，并将原始数据缓存。
本步骤的优点在于：顺序写入可以降低写干扰，将原始数据缓存能够有效获取原始比特错误率。
(3)将写满数据的闪存块在常温下分别保存3个月、6个月和9个月。
(4)施加不同的读参考电压，以顺序读取的方式，将闪存块中的数据读出与原始数据进行比较，获取在当前读参考电压下，原始比特错误率，并记录当前保存周期和P/E周期及所读取的存储层。其中，可调节的读参考电压范围为[-R1,R1],R1可取128。
本步骤的优点在于:能够获取在不同存储层下，读参考电压、原始比特错误率与保存和P/E周期的关系。
(5)建立数据集(PE，RT,L,SV,RBER)，其中PE表示P/E周期，RT表示保存周期，L表示存储层，SV表示读参考电压，RBER表示原始比特错误率。
(6)将写入随机数据的闪存块擦除，将闪存块磨损到i次。
(7)判断i是否为500的倍数，如果是，执行步骤(8)，否则转到步骤(6)；
(8)判断是否小于5000，如果是，则转到步骤(3)，否则转到步骤(9)；
(9)将P/E周期、保存周期和存储层作为人工神经网络预测模型的输入，其特征信息被传递至隐含层，经隐含层计算处理后进行输出。输出层包含读参考电压和原始比特错误率。
本步骤的优点在于：使用人工神经网络算法能够较好的建立读参考电压和P/E周期、保存周期及存储层的预测模型，在不同使用阶段动态预测读参考电压的变化。
(10)对模型进行交叉训练，采用交叉验证的方法验证模型的准确性。原始比特错误率的预测可以为最佳采样电平的施加提供参考依据和理论支撑。
本步骤的优点在于：使用交叉验证有利于检验模型的准确性，原始比特错误率最小原则是施加最佳读参考电压的依据。
(11)在对闪存块中的数据进行读取时，根据网络预测模型，施加能够降低原始比特错误率的最佳读参考电压。
本步骤的优点在于：降低的原始比特错误率有利于降低译码迭代延迟和提升三维闪存存储系统读性能。
总体而言，通过本发明提供的技术方案与现有技术相比，能够取得下列有益效果：
(1)本发明的方法能够降低三维闪存读延迟和冗余的译码迭代延迟。
(2)本发明能够根据保存周期、P/E周期及层信息自适应调整读参考电压。
附图说明
图1为本发明原始比特错误率感知的译码软判决延迟降低方法的设计结构图；
图2为本发明原始比特错误率感知的译码软判决延迟降低方法的流程图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
本发明使用人工神经网络建立读参考电压的网络预测模型结构图如图1所示，人工神经网络预测读参考电压模型包含三个基本层：输入层、隐含层和输出层。在输入层中，P/E周期、保存周期和存储层作为模型输入，其特征信息被传递至隐含层，经隐含层计算处理后进行输出。输出层包含采样电平和原始误码率。在对模型进行训练的过程中，采用交叉验证的方法验证模型的准确性。并且，原始误码率的预测可以为最佳采样电平的施加提供参考依据和理论支撑。
如图2所示，本发明提供了一种读参考电压受多维因子影响的预测建模及施加方法，其是应用在闪存系统中，且包括以下步骤：
(1)从三维闪存芯片中随机挑选若干个闪存块(比如100块)，其中层数为64或96层。数据保存周期为3个月、6个月和9个月。最大的P/E周期设为5000次，以500次为间隔采集一次数据。
本步骤的优点在于：考虑影响数据存储可靠性的主要影响因子(存储层、保存和P/E周期)能够更加准确地建立读参考电压预测模型。
(2)以顺序写入的方式，将随机数据逐层写入三维闪存页中，直到闪存块的页写满为止，并将原始数据缓存。
本步骤的优点在于：顺序写入可以降低写干扰，将原始数据缓存能够有效获取原始比特错误率。
(3)将写满数据的闪存块在常温下分别保存3个月、6个月和9个月。
(4)施加不同的读参考电压，以顺序读取的方式，将闪存块中的数据读出与原始数据进行比较，获取在当前读参考电压下，原始比特错误率，并记录当前保存时间和P/E周期及所读取的存储层。其中，可调节的读参考电压范围为[-R1,R1],R1可取128。
本步骤的优点在于:能够获取在不同存储层下，读参考电压、原始比特错误率与保存和P/E周期的关系。
(5)建立数据集(PE，RT,L,SV,RBER)，其中PE表示P/E周期，RT表示保存周期，L表示存储层，SV表示读参考电压，RBER表示原始比特错误率。
(6)将写入随机数据的闪存块擦除，将闪存块磨损到i次。
(7)判断i是否为500的倍数，如果是，执行步骤(8)，否则转到步骤(6)；
(8)判断是否小于5000，如果是，则转到步骤(3)，否则转到步骤(9)；
(9)将P/E周期、保存周期和存储层作为人工神经网络预测模型的输入，其特征信息被传递至隐含层，经隐含层计算处理后进行输出。输出层包含读参考电压和原始比特错误率。
本步骤的优点在于：使用人工神经网络算法能够较好的建立读参考电压和P/E周期、保存周期及存储层的预测模型，在不同使用阶段动态预测读参考电压的变化。
(10)对模型进行交叉训练，采用交叉验证的方法验证模型的准确性。原始比特错误率的预测可以为最佳采样电平的施加提供参考依据和理论支撑。
本步骤的优点在于：使用交叉验证有利于检验模型的准确性，原始比特错误率最小原则是施加最佳读参考电压的依据。
(11)在对闪存块中的数据进行读取时，根据网络预测模型，施加能够降低原始比特错误率的最佳读参考电压。
本步骤的优点在于：降低的原始比特错误率有利于降低译码迭代延迟和提升三维闪存存储系统读性能。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (3)

1.一种读参考电压受多维因子影响的预测建模及施加方法，应用在闪存系统中，其特征在于，所述方法包括以下步骤：
(1)从三维闪存芯片中随机挑选若干个闪存块，其中层数为64或96层，数据保存周期为3个月、6个月和9个月，最大的P/E周期设为5000次，以500次为间隔采集一次数据；
(2)以顺序写入的方式，将随机数据逐层写入三维闪存页中，直到闪存块的页写满为止，并将原始数据缓存；
(3)将写满数据的闪存块在常温下分别保存3个月、6个月和9个月；
(4)施加不同的读参考电压，以顺序读取的方式，将闪存块中的数据读出与原始数据进行比较，获取在当前读参考电压下，原始比特错误率，并记录当前保存周期和P/E周期及所读取的存储层；
(5)建立数据集(PE, RT,L,SV,RBER)，其中PE表示P/E周期，RT表示保存周期，L表示存储层，SV表示读参考电压，RBER表示原始比特错误率；
(6)将写入随机数据的闪存块擦除，将闪存块磨损到一定次数，记为i次；
(7)判断i是否为500的倍数，如果是，执行步骤(8)，否则转到步骤(6)；
(8)判断是否小于5000，如果是，则转到步骤(3)，否则转到步骤(9)；
(9)将P/E周期、保存周期和存储层作为人工神经网络预测模型的输入，其特征信息被传递至隐含层，经隐含层计算处理后进行输出，输出层包含读参考电压和原始比特错误率；
(10)对模型进行交叉训练，采用交叉验证的方法验证模型的准确性，原始比特错误率的预测可以为最佳读参考电压的施加提供参考依据和理论支撑；
(11)在对闪存块中的数据进行读取时，根据网络预测模型，施加能够降低原始比特错误率的最佳读参考电压。
2.根据权利要求1所述的一种读参考电压受多维因子影响的预测建模及施加方法，其特征在于：在步骤(4)中，可调节的读参考电压范围为[-R1,R1],R1取128。
3.根据权利要求1所述的一种读参考电压受多维因子影响的预测建模及施加方法，其特征在于：在步骤(9)中，以保存周期、P/E周期和存储层作为预测模型输入，以读参考电压和原始比特错误率作为模型输出。
CN202010086351.4A 2020-02-11 2020-02-11 一种读参考电压受多维因子影响的预测建模及施加方法 Active CN111309544B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010086351.4A CN111309544B (zh) 2020-02-11 2020-02-11 一种读参考电压受多维因子影响的预测建模及施加方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010086351.4A CN111309544B (zh) 2020-02-11 2020-02-11 一种读参考电压受多维因子影响的预测建模及施加方法

Publications (2)

Publication Number Publication Date
CN111309544A CN111309544A (zh) 2020-06-19
CN111309544B true CN111309544B (zh) 2021-01-26

Family

ID=71158328

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010086351.4A Active CN111309544B (zh) 2020-02-11 2020-02-11 一种读参考电压受多维因子影响的预测建模及施加方法

Country Status (1)

Country Link
CN (1) CN111309544B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111863080A (zh) * 2020-07-08 2020-10-30 上海威固信息技术股份有限公司 一种基于层间差异的3d闪存读性能优化方法
CN111863109A (zh) * 2020-07-08 2020-10-30 上海威固信息技术股份有限公司 一种三维闪存层间错误率模型及评估方法
CN112614529B (zh) * 2021-01-04 2021-09-24 长江存储科技有限责任公司 三维存储器及其控制方法
WO2023087267A1 (zh) * 2021-11-19 2023-05-25 华为技术有限公司 数据读取方法、控制器和存储系统
CN114171095B (zh) * 2021-11-30 2023-03-10 华中科技大学 3d nand闪存阈值电压分布预测方法、设备及存储系统
CN114047887B (zh) * 2022-01-13 2022-04-22 苏州浪潮智能科技有限公司 一种提高数据读取的成功率的方法、装置及介质
CN116469442B (zh) * 2022-03-23 2024-05-03 武汉置富半导体技术有限公司 芯片数据保持时间的预测方法、装置及存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108777157A (zh) * 2018-05-08 2018-11-09 南京邮电大学 基于深度神经网络预测mlc闪存电压阈值的自适应方法
CN109491596A (zh) * 2018-10-08 2019-03-19 华中科技大学 一种降低电荷捕获型3d闪存中数据保存错误率的方法
CN109887537A (zh) * 2019-01-29 2019-06-14 华中科技大学 一种阈值电压飘移感知的ldpc码译码方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9147490B2 (en) * 2013-03-15 2015-09-29 Sandisk Technologies Inc. System and method of determining reading voltages of a data storage device
US11055606B2 (en) * 2016-03-21 2021-07-06 HangZhou HaiCun Information Technology Co., Ltd. Vertically integrated neuro-processor
US11507808B2 (en) * 2018-06-01 2022-11-22 Arizona Board Of Regents On Behalf Of Arizona State University Multi-layer vector-matrix multiplication apparatus for a deep neural network

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108777157A (zh) * 2018-05-08 2018-11-09 南京邮电大学 基于深度神经网络预测mlc闪存电压阈值的自适应方法
CN109491596A (zh) * 2018-10-08 2019-03-19 华中科技大学 一种降低电荷捕获型3d闪存中数据保存错误率的方法
CN109887537A (zh) * 2019-01-29 2019-06-14 华中科技大学 一种阈值电压飘移感知的ldpc码译码方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
闪存错误特征感知的低密度奇偶校验码优化方法研究;张猛;《万方学位论文》;20191205;第51-67页 *

Also Published As

Publication number Publication date
CN111309544A (zh) 2020-06-19

Similar Documents

Publication Publication Date Title
CN111309544B (zh) 一种读参考电压受多维因子影响的预测建模及施加方法
CN111667868A (zh) 通过平衡格雷编码的多阶段编程
US11500588B2 (en) Adjusting read voltage levels based on a temperature-dependent slope of the threshold voltage drift of a memory sub-system
Ma et al. RBER-aware lifetime prediction scheme for 3D-TLC NAND flash memory
US11915776B2 (en) Error avoidance based on voltage distribution parameters of block families
US11960989B2 (en) Read threshold estimation systems and methods using deep learning
US20130151764A1 (en) Systems and methods for storing data in a multi-level cell solid state storage device
CN111813591B (zh) Nand Flash的数据纠错方法、装置、电子设备及存储介质
CN110837477B (zh) 一种基于寿命预测的存储系统损耗均衡方法及装置
US11704179B2 (en) Regression-based calibration and scanning of data units
Choi et al. Invalid data-aware coding to enhance the read performance of high-density flash memories
CN112599169B (zh) 存储器的读操作控制方法及装置以及存储器控制器
CN114520014A (zh) 用于确定读取阈值电压的变化的系统和方法
EP2842036B1 (en) Local checkpointing using a multi-level cell
US20220246207A1 (en) Error avoidance based on voltage distribution parameters
US11769076B2 (en) Memory sub-system with a virtualized bus and internal logic to perform a machine learning operation
US20210110250A1 (en) Memory component with a bus to transmit data for a machine learning operation and another bus to transmit host data
CN111277275B (zh) 一种ldpc译码算法标准化因子自适应获取方法
Li et al. A page lifetime-aware scrubbing scheme for improving reliability of Flash-based SSD
US11715511B2 (en) Trim level adjustments for memory based on data use
US11810631B2 (en) Data integrity checks based on voltage distribution metrics
US11994942B2 (en) Raw bit error rate based trim level adjustments for memory
US11977778B2 (en) Workload-based scan optimization
US20240045595A1 (en) Adaptive scanning of memory devices with supervised learning
US11676010B2 (en) Memory sub-system with a bus to transmit data for a machine learning operation and another bus to transmit host data

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant