CN111277275B - 一种ldpc译码算法标准化因子自适应获取方法 - Google Patents

一种ldpc译码算法标准化因子自适应获取方法 Download PDF

Info

Publication number
CN111277275B
CN111277275B CN202010086418.4A CN202010086418A CN111277275B CN 111277275 B CN111277275 B CN 111277275B CN 202010086418 A CN202010086418 A CN 202010086418A CN 111277275 B CN111277275 B CN 111277275B
Authority
CN
China
Prior art keywords
decoding
decoding algorithm
algorithm
factor
normalization factor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010086418.4A
Other languages
English (en)
Other versions
CN111277275A (zh
Inventor
吴佳
李礼
陈佳
苗诗君
余云
杨冀
叶韬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai V&g Information Technology Co ltd
Original Assignee
Shanghai V&g Information Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai V&g Information Technology Co ltd filed Critical Shanghai V&g Information Technology Co ltd
Priority to CN202010086418.4A priority Critical patent/CN111277275B/zh
Publication of CN111277275A publication Critical patent/CN111277275A/zh
Application granted granted Critical
Publication of CN111277275B publication Critical patent/CN111277275B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H03M13/1162—Array based LDPC codes, e.g. array codes

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

本发明公开了一种LDPC译码算法标准化因子自适应获取方法。在LDPC译码过程中，译码算法标准化因子影响着软信息更新进度和译码收敛速度。传统的LDPC译码算法选取固定大小的译码标准化因子，没有考虑译码标准化因子随可编程擦写周期(P/E)、保存周期及三维存储层的变化，动态获取能够降低译码迭代次数的标准化因子。本发明使用多重非线性回归分析和人工神经网络方法建立译码算法标准化因子随P/E和保存周期及存储层变化的模型，基于模型自适应获取能够降低译码迭代延迟的最佳译码算法标准化因子，从而提升译码吞吐量和闪存系统读性能。

Description

一种LDPC译码算法标准化因子自适应获取方法
技术领域
本发明属于固态盘存储技术领域，更具体地，涉及一种LDPC译码算法标准化因子自适应获取方法。
背景技术
数据存储可靠性作为衡量三维闪存性能优劣的重要指标，是三维闪存向大容量发展过程中必须考虑的重要因素。为了提升数据存储可靠性，LDPC码具有较高的纠错能力成为三维闪存主流的纠错技术。当数据保存周期和P/E周期较长时，原始比特错误率较高，采用传统的LDPC软译码算法会增加译码迭代次数，增加了译码迭代延迟。
然而，在传统的LDPC软判决译码过程中，采用固定大小的译码算法标准化因子，没有随着P/E和保存周期及存储层的动态变化而变化，影响了软信息更新精度和译码收敛速度。
发明内容
针对现有技术的以上缺陷或改进需求，本发明提供了一种LDPC译码算法标准化因子自适应获取方法，其目的在于，LDPC译码迭代算法采用基于马尔科夫随机场的置信度传播最小和算法。译码算法中的标准化因子起着重要作用，影响着迭代过程中软判决信息的可靠性，软判决可靠性的高低直接决定译码收敛速度。研究译码标准化因子自适应获取方法有利于根据使用的不同条件和场景动态调整软判决信息的更新幅度和提高软决信息的更新精度。
本发明首先选取影响译码标准化的多维干扰因素(三维存储层、P/E和保存周期)作为主要的影响因子。统计译码标准化因子和多维干扰因子的数据，建立关联关系数据集(DEfac,Itr,L,PE,RT)，其中DEfac表示译码标准化因子，Itr表示迭代循环次数。使用多重非线性回归分析的方法建立DEfac和L,PE,RT的统计模型 GDEfac＝F(L，PE,RT)。在不同的应用条件下，基于所建立的统计模型，选取有利于提升软判决似然比信息更新精度和降低译码迭代次数的最佳译码标准化因子。同时，利用ANN预测译码标准化因子，用于验证多重非线性回归统计模型的正确性。从而能够解决传统的LDPC软判决译码算法造成高的译码迭代延迟的技术问题。本发明采取的具体技术方案如下：
一种LDPC译码算法标准化因子自适应获取方法，应用在闪存系统中，包括以下步骤：
(1)记录三维闪存块当前的P/E次数为Pe、数据保存周期为Dt，以及当前所读取的数据所在的层为La；
(2)施加软判决读参考电压获取LDPC译码软判决信息，并将软判决信息作为译码初始值送入译码器中进行迭代译码；
(3)在进行迭代译码过程中，统计当译码算法标准化因子a的初始值设为 0.15时，统计译码迭代次数为N0.15，建立译码算法标准化因子、译码迭代次数N、 P/E周期、保存周期及存储层之间的关联关系数据集；
(4)将译码算法标准化因子a以0.05为步长逐渐递增，记为a＝a+0.05，统计在译码算法标准化因子为a时，译码迭代次数N与P/E周期、保存周期及存储层的关系；
(5)当译码算法标准化因子a固定时，增加P/E和保存周期，以及读取不同存储层的数据时，收集a与P/E、保存周期及存储层的相关数据；
(6)首先使用多重非线性回归分析，以译码迭代次数最低原则，建立译码算法标准化因子a与Pe、Dt和La之间的统计模型；
(7)然后利用人工神经网络算法，将Pe、Dt和La作为输入，将译码迭代次数N和译码算法标准化因子a作为输出，建立最佳译码算法标准化因子网络预测模型；
(8)基于统计模型和网络预测模型，在不同的Pe、Dt和La下选取能够降低译码迭代次数的最佳的a以降低译码迭代延迟和提升译码吞吐量。
进一步，在步骤(3)中译码算法标准化因子a的取值范围为[0,1]。
本发明的方法可以统计出在不同的译码算法标准化因子下，译码迭代次数与 P/E、保存及存储层的对应关系。
本发明的方法使用多重非线性回归分析方法建立的统计模型能够直观的反映出不同的译码算法标准化因子在不同的P/E周期、保存周期及存储层下对译码迭代延迟的影响。
本发明的方法使用人工神经网络建立的预测模型能够对所建立的统计模型进行验证，同时能够对最佳译码算法标准化因子在线预测。
本发明的方法基于统计模型和网络预测模型能够动态获取提升译码效率的最佳译码标准化因子以提升闪存读性能。
总体而言，本发明所提供的技术方案与现有技术相比，能够取得下列有益效果：
(1)本发明的方法能够根据三维存储层、P/E和保存周期的变化自适应获取能够降低LDPC译码迭代次数的标准化因子。
(2)本发明能够降低译码迭代延迟和提升三维闪存译码效率。
附图说明
图1为本发明一种LDPC译码算法标准化因子自适应获取方法结构图。
图2为本发明一种LDPC译码算法标准化因子自适应获取方法流程图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
本发明的设计结构图如图1所示，在三维闪存中，当随着数据保存周期和 P/E周期的增加，容易造成较高的原始比特错误率。高的原始比特错误率需要调用LDPC软判决译码保证数据存储可靠性。执行软判决译码需要进行多次读操作以获取译码软数据，译码软数据经过控制器处理获的译码初始软判决信息。初始的软判决信息获取之后输入LDPC译码器中进行迭代更新。在译码迭代过程中，译码算法标准化因子对调节软判决信息的幅值起着重要的作用，译码算法标准化因子的选取影响着译码迭代进程。最佳译码因子能够加速译码收敛到正确的码字信息。在闪存系统中，译码算法标准化因子受P/E周期、保存周期和存储层的影响，随着这些影响因子的变化而动态变化。本发明在选取译码算法标准化因子的过程中，使用多重非线性回归分析建立译码算法标准化因子随P/E周期、保存周期及存储层变化的统计模型。然后使用人工神经网络模型以P/E周期、保存周期及存储层作为输入验证以译码算法标准化因子和译码迭代次数作为输出，建立网络预测模型，同时验证统计模型的正确性。基于所建模型自适应选取能够降低译码迭代次数的最佳译码算法标准化因子以此降低译码迭代延迟，提升译码收敛速度。
如图2所示，本发明一种LDPC译码算法标准化因子自适应获取方法，其是应用在闪存系统中，且包括以下步骤：
(1)记录三维闪存块当前的P/E次数为Pe、数据保存周期为Dt，以及当前所读取的数据所在的层为La。
本步骤的优点在于：能够清楚了解三维闪存块的寿命使用情况，并根据使用情况自适应调节译码算法标准化因子。
(2)施加软判决读参考电压获取LDPC译码软判决信息，并将软判决信息作为译码初始值送入译码器中进行迭代译码。
本步骤的优点在于：获取译码软判决信息之后进行软判决译码能够提升 LDPC错误纠正能力，能够较有效的保证数据存储可靠性。
(3)在进行迭代译码过程中，译码算法标准化因子a的取值范围为[0,1],a 的初始值设为0.15时，统计译码迭代次数为N0.15，建立译码算法标准化因子、译码迭代次数N、P/E周期、保存周期及存储层之间的关联关系数据集。
(4)将译码算法标准化因子a以0.05为步长逐渐递增，记为a＝a+0.05，统计在译码算法标准化因子为a时，译码迭代次数N与P/E周期、保存周期及存储层的关系。
本步骤的优点在于：可以统计出在不同的译码算法标准化因子下，译码迭代次数与P/E、保存及存储层的对应关系。
(5)当译码算法标准化因子a固定时，增加P/E和保存周期，以及读取不同存储层的数据时，收集a与P/E、保存及存储层的相关数据。
本步骤的优点在于：可以统计出译码算法标准化因子随着不同的P/E周期、保存周期及存储层的变化关系。
(6)首先使用多重非线性回归分析，以译码迭代次数最低原则，建立译码算法标准化因子a与Pe、Dt和La之间的统计模型。
本步骤的优点在于：使用多重非线性回归分析方法建立的统计模型能够直观的反映出不同的译码算法标准化因子在不同的P/E周期、保存周期及存储层下对译码迭代延迟的影响。
(7)然后利用人工神经网络算法，将Pe、Dt和La作为输入，将译码迭代次数N和译码算法标准化因子a作为输出，建立最佳译码算法标准化因子网络预测模型。
本步骤的优点在于：使用人工神经网络建立的预测模型能够对所建立的统计模型进行验证，同时能够对最佳译码算法标准化因子在线预测。
(8)基于统计模型和网络预测模型，在不同的Pe、Dt和La下选取能够降低译码迭代次数的最佳的a以降低译码迭代延迟和提升译码吞吐量。
本步骤的优点在于：基于模型能够动态获取提升译码效率的最佳译码标准化因子以提升闪存读性能。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (2)

1.一种LDPC译码算法标准化因子自适应获取方法，应用在闪存系统中，其特征在于，所述方法包括以下步骤：
(1)记录三维闪存块当前的P/E次数为Pe、数据保存周期为Dt，以及当前所读取的数据所在的层为La；
(2)施加软判决读参考电压获取LDPC译码软判决信息，并将软判决信息作为译码初始值送入译码器中进行迭代译码；
(3)在进行迭代译码过程中，统计当译码算法标准化因子a的初始值设为0.15时，统计译码迭代次数为N0.15，建立译码算法标准化因子、译码迭代次数N、P/E周期、保存周期及存储层之间的关联关系数据集；
(4)将译码算法标准化因子a以0.05为步长逐渐递增，记为a＝a+0.05，统计在译码算法标准化因子为a时，译码迭代次数N与P/E周期、保存周期及存储层的关系；
(5)当译码算法标准化因子a固定时，增加P/E和保存周期，以及读取不同存储层的数据时，收集a与P/E、保存周期及存储层的相关数据；
(6)首先使用多重非线性回归分析，以译码迭代次数最低原则，建立译码算法标准化因子a与Pe、Dt和La之间的统计模型；
(7)然后利用人工神经网络算法，将Pe、Dt和La作为输入，将译码迭代次数N和译码算法标准化因子a作为输出，建立最佳译码算法标准化因子网络预测模型；
(8)基于统计模型和网络预测模型，在不同的Pe、Dt和La下选取能够降低译码迭代次数的最佳的a以降低译码迭代延迟和提升译码吞吐量。
2.根据权利要求1所述的一种LDPC译码算法标准化因子自适应获取方法，其特征在于：在步骤(3)中译码算法标准化因子a的取值范围为[0,1]。
CN202010086418.4A 2020-02-11 2020-02-11 一种ldpc译码算法标准化因子自适应获取方法 Active CN111277275B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010086418.4A CN111277275B (zh) 2020-02-11 2020-02-11 一种ldpc译码算法标准化因子自适应获取方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010086418.4A CN111277275B (zh) 2020-02-11 2020-02-11 一种ldpc译码算法标准化因子自适应获取方法

Publications (2)

Publication Number Publication Date
CN111277275A CN111277275A (zh) 2020-06-12
CN111277275B true CN111277275B (zh) 2021-01-05

Family

ID=71002073

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010086418.4A Active CN111277275B (zh) 2020-02-11 2020-02-11 一种ldpc译码算法标准化因子自适应获取方法

Country Status (1)

Country Link
CN (1) CN111277275B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108055046A (zh) * 2018-01-31 2018-05-18 南京信息工程大学 一种基于双修正因子的ldpc译码器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7395494B2 (en) * 2003-12-22 2008-07-01 Electronics And Telecommunications Research Institute Apparatus for encoding and decoding of low-density parity-check codes, and method thereof
CN104393877B (zh) * 2014-12-03 2017-07-28 西安电子科技大学 基于加权的非规则ldpc码线性规划译码方法
US10491243B2 (en) * 2017-05-26 2019-11-26 SK Hynix Inc. Deep learning for low-density parity-check (LDPC) decoding
CN108777157B (zh) * 2018-05-08 2021-07-09 南京邮电大学 基于深度神经网络预测mlc闪存电压阈值的自适应方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108055046A (zh) * 2018-01-31 2018-05-18 南京信息工程大学 一种基于双修正因子的ldpc译码器

Also Published As

Publication number Publication date
CN111277275A (zh) 2020-06-12

Similar Documents

Publication Publication Date Title
CN111309544B (zh) 一种读参考电压受多维因子影响的预测建模及施加方法
US10236067B2 (en) State-dependent read voltage threshold adaptation for nonvolatile memory
Shim et al. Exploiting process similarity of 3D flash memory for high performance SSDs
CN110851079B (zh) 一种自适应的存储设备损耗均衡方法及系统
US20130212315A1 (en) State responsiveoperations relating to flash memory cells
Du et al. Laldpc: Latency-aware ldpc for read performance improvement of solid state drives
CN112929033B (zh) 基于深度学习的MLC型NAND闪存Polar-RNNA量化器的优化方法
KR20140093289A (ko) 다수의 판독들 및／또는 빈들을 사용한 소프트 판독 값들의 생성
CN106445726A (zh) 一种分布式纠删码存储系统的数据修复方法
CN111813591B (zh) Nand Flash的数据纠错方法、装置、电子设备及存储介质
CN104575618A (zh) 一种基于闪存错误校验的读写调制技术
CN111294061B (zh) 一种原始比特错误率感知的译码软判决延迟降低方法
CN110837477B (zh) 一种基于寿命预测的存储系统损耗均衡方法及装置
CN109032834A (zh) 一种基于Polar码的码率自适应方法
CN112599169A (zh) 存储器的读操作控制方法及装置以及存储器控制器
CN108268339A (zh) 用于在线编程/擦除计数估计的方法和系统
CN109411002A (zh) 一种数据读取的方法及闪存控制器
CN111277275B (zh) 一种ldpc译码算法标准化因子自适应获取方法
CN115509798B (zh) 一种刷新、副本和ldpc混合解码结合的存储器读取优化方法
CN111917420A (zh) 一种ldpc自适应译码方法及ldpc自适应译码器
CN107872231A (zh) Ldpc译码方法与装置
CN109935261B (zh) 一种用于存储器差错控制的多级译码方法和装置
CN113965292A (zh) 一种基于聚合构造的低复杂度极化码sc译码方法
CN110008054B (zh) 一种用于存储器差错控制的多级读取译码的方法和装置
CN113689910B (zh) 一种基于卷积神经网络的nand闪存信号检测方法及系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant