CN110008054B - 一种用于存储器差错控制的多级读取译码的方法和装置 - Google Patents

一种用于存储器差错控制的多级读取译码的方法和装置 Download PDF

Info

Publication number
CN110008054B
CN110008054B CN201910143677.3A CN201910143677A CN110008054B CN 110008054 B CN110008054 B CN 110008054B CN 201910143677 A CN201910143677 A CN 201910143677A CN 110008054 B CN110008054 B CN 110008054B
Authority
CN
China
Prior art keywords
decoding
read
reference voltage
series
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910143677.3A
Other languages
English (en)
Other versions
CN110008054A (zh
Inventor
马征
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southwest Jiaotong University
Original Assignee
Southwest Jiaotong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southwest Jiaotong University filed Critical Southwest Jiaotong University
Priority to CN201910143677.3A priority Critical patent/CN110008054B/zh
Publication of CN110008054A publication Critical patent/CN110008054A/zh
Application granted granted Critical
Publication of CN110008054B publication Critical patent/CN110008054B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • H03M13/1125—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms using different domains for check node and bit node processing, wherein the different domains include probabilities, likelihood ratios, likelihood differences, log-likelihood ratios or log-likelihood difference pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明提供了一种用于存储器差错控制的多级读取译码的方法和装置。其中的用于存储器差错控制的多级读取译码的装置包括：读写控制器和纠错编码迭代译码器。通过使用上述的用于存储器差错控制的多级读取译码的方法和装置，可以减少不必要的读取译码级，降低译码的时延，提高译码吞吐率。

Description

一种用于存储器差错控制的多级读取译码的方法和装置
技术领域
本申请涉及存储器技术领域，尤其涉及一种用于存储器差错控制的多级读取译码的方法和装置。
背景技术
NAND闪存(NAND Flash)是近年来发展迅猛的一种非易失性随机访问存储介质。随着电子技术的发展，单位面积上容纳的存储单元越来越多，单元之间的间距越来越小，因此也导致了差错率的增加。
NAND闪存中的误码主要是由擦写次数增加引起的老化、相邻单元写入干扰、长时间存储电荷流失、读操作分布等效应而引起的。差错率的增加也大大降低了NAND闪存的使用寿命，例如，当所有差错控制手段都无法保证10-15的误码率的情况下，NAND闪存就将被当成失效。
前向纠错编码是NAND系统最重要的差错控制编码，其通过产生一定的冗余比特，与信息比特形成校验关系，可以有效地对产生的误码进行纠正。为了尽可能地增加NAND闪存的使用寿命，减少误码，现代的NAND闪存中一般都采用强大的可逼近性能限的纠错编码，如低密度奇偶校验码(LDPC)或Polar码等。为了获得更好的纠错性能，译码往往采用软输入似然比的迭代译码算法来获得逼近性能限的性能。因此，获得精确的译码软输入似然比值(Likelihood ratio)是十分重要的一步。
译码输入的似然比软值一般由NAND闪存中的读取控制器经过多级读取存储器中的电压量化而来。每提高一级读取电压，获得的似然比软值的精度更高，但是需要更大的读取时延(读取时延随读取电压级数的增加而线性增长)，因此，最优化的读取电压级数方案即是在保证正确译码的前提下所需要的最小读取电压级数。
现有技术中已经提出了一些解决方案。例如，美国专利US8429500B2中提出了一种用于通信或者存储系统的软判决计算方法。在该方法中，通过估算所收到信号的概率密度函数来计算似然比(LLR)软信息值。
另外，美国专利US8775913B2中提出了一种对数域的似然比软信息获取方法。该方法是通过非线性映射来降低生成似然比软值过程中概率密度函数的非高斯性带来的影响。
另外，美国专利US9329935B2中提出了一种根据NAND中错误的个数和已读取数据的直方图动态调整读取电压的分布，以达到动态调整软输出值的目的。
另外，美国专利US2017093427A1中提出了一种似然比软值的非线性映射方法，来降低生成似然比软值过程中概率密度函数的非高斯性带来的影响。
另外，美国专利US8856615B1中提出了一种基于过去的性能跟踪解码器的对数似然比的数据存储设备，利用以前的已经译码成功的数据来更新LLR值，供当前或新的译码使用。
另外，现有技术中还提出了一种步进的NAND中存储单元电压读取和量化方法，即每一级软判决的LDPC译码失败以后，增加一级读取电压，直到译码成功或达到最大译码级数。
由上可知，在现有技术中，一般都是采取二级读取或逐级读取的方法。其中，在二级读取的方法中，如果第一级软判决译码失败，则直接采用最高级数进行读取、量化和译码，因而会造成过精度读取译码，时延很大。而在逐级读取的方法中，则需要逐级提升读取电压进行读取，而不能根据实际译码过程中的实际分布动态地调整读取电压的级数，因而会造成不必要的电压读取和译码，会导致过多的欠精度译码，效率较低。
综上可知，现有技术的方案具有存在过精度读取和不必要译码的问题，不能自适应的调整最佳读取级数。而且，现有技术中的方案都不能很好地适应NAND储存单元中电压分布的变化，不能自适应地调整到最佳读取电压级数上。另外，现有技术中的方案不能很好的适用于不同信噪比的情况下，不能达到读取电压级数的最优化，从而带来译码的结果不准确。
发明内容
有鉴于此，本发明提供了一种用于存储器差错控制的多级读取译码的方法和装置，从而可以减少不必要的读取译码级，降低译码的时延，提高译码吞吐率。
本发明的技术方案具体是这样实现的：
一种用于存储器差错控制的多级读取译码的方法，该方法包括如下步骤：
步骤A，读写控制器通过预设的参考电压对NAND闪存中各单元的电压值进行读取；
步骤B，读写控制器根据所读取的电压值进行硬判决译码；
步骤C，判断是否正确译码，如果是，则执行步骤J；否则，执行步骤D；
步骤D，读写控制器根据所读取的电压值，计算得到译码软值；
步骤E，将译码软值输入纠错编码迭代译码器进行软判决迭代译码；
步骤F，判断是否正确译码，如果是，则执行步骤J；否则，执行步骤G；
步骤G，判断当前的参考电压级数是否为预设的最大参考电压级数，如果是，则执行步骤J；否则，执行步骤H；
步骤H，根据本次译码过程中的参数计算并确定下一次译码所需的参考电压的级数；
步骤I，使用步骤H所确定级数的参考电压对NAND闪存中各单元的电压值进行读取；返回执行步骤D；
步骤J，输出译码结果作为读出数据。
较佳的，所述根据本次译码过程中的参数计算并确定下一次译码所需的参考电压的级数包括：
根据本次译码过程中的平均后验熵计算并确定下一次译码所需的参考电压的级数。
较佳的，所述平均后验熵为：
Figure BDA0001977575550000041
其中，E(n)为第n次译码后的平均后验熵，
Figure BDA0001977575550000042
为第n次译码第j个信息比特为0的概率，
Figure BDA0001977575550000043
为第n次译码第j个信息比特为1的概率，k为信息比特长度。
较佳的，通过如下的公式来确定第n+1次译码时读取各单元的电压值时所需的参考电压的级数：
Figure BDA0001977575550000044
本发明中还提供了一种用于存储器差错控制的多级读取译码的装置，该装置包括：读写控制器和纠错编码迭代译码器；
所述读写控制器，用于通过预设的参考电压对NAND闪存中各单元的电压值进行读取，根据所读取的电压值进行硬判决译码；当正确译码时，输出译码结果作为读出数据；当译码不正确时，根据所读取的电压值，计算得到译码软值；将译码软值输入纠错编码迭代译码器；
所述纠错编码迭代译码器，用于对译码软值进行软判决译码；当正确译码时，输出译码结果作为读出数据；当译码不正确时，判断当前的参考电压级数是否为预设的最大参考电压级数；如果当前的参考电压级数为预设的最大参考电压级数，则输出译码结果作为读出数据；如果当前的参考电压级数不是预设的最大参考电压级数，则根据本次译码过程中的参数计算并确定下一次译码所需的参考电压的级数，并将所确定的级数的参考电压输出至所述读写控制器，使得所述读写控制器使用所确定的级数的参考电压对NAND闪存中各单元的电压值进行读取，并根据所读取的电压值，计算得到译码软值；将译码软值输入纠错编码迭代译码器进行新的一级译码。
如上可见，在本发明中的用于存储器差错控制的多级读取译码的方法和装置中，读写控制器可以通过预设的参考电压对NAND闪存中各单元的电压值进行读取，并进行硬判决译码；当译码不正确时，读写控制器可以根据所读取的电压值，计算得到译码软值；纠错编码迭代译码器可以对译码软值进行软判决迭代译码，并且还可以根据当前次译码过程中的参数计算并确定下一次译码所需的参考电压的级数，从而可以对译码过程进行动态地控制，根据当前次译码结果自适应地调整下一次所使用的参考电压的级数，因此可以更快取得最优的参考电压的级数，消除了过精度读取和欠精度读取的问题，减少不必要的读取译码级，降低译码的时延，提高译码吞吐率。
附图说明
图1为本发明实施例中的用于存储器差错控制的多级读取译码的方法的流程图。
图2为本发明实施例中的用于存储器差错控制的多级读取译码的装置的结构示意图。
具体实施方式
为使本发明的技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本发明作进一步详细的说明。
图1为本发明实施例中的用于存储器差错控制的多级读取译码的方法的流程图。
如图1所示，本发明实施例中的用于存储器差错控制的多级读取译码的方法包括如下所述步骤：
步骤101，读写控制器通过预设的参考电压对NAND闪存中各单元的电压值进行读取。
在本步骤中，当读写控制器(例如，固体硬盘SSD的读写控制器)收到读请求后，该读写控制器可以通过预设的参考电压对NAND闪存中各单元的电压值进行读取，从而获得各单元的读取电压值。
步骤102，读写控制器根据所读取的电压值进行硬判决译码。
步骤103，判断是否正确译码，如果是，则执行步骤110；否则，执行步骤104。
步骤104，读写控制器根据所读取的电压值，计算得到译码软值。
在本步骤中，读写控制器将对其所读取的每个电压值进行计算得到译码软值。
步骤105，将译码软值输入纠错编码迭代译码器进行软判决迭代译码。
步骤106，判断是否正确译码，如果是，则执行步骤110；否则，执行步骤107。
步骤107，判断当前的参考电压级数是否为预设的最大参考电压级数，如果是，则执行步骤110；否则，执行步骤108。
步骤108，根据本次译码过程中的参数计算并确定下一次译码所需的参考电压的级数。
步骤109，使用步骤108所确定级数的参考电压对NAND闪存中各单元的电压值进行读取；返回执行步骤104。
步骤110，输出译码结果作为读出数据。
通过上述的步骤101～110，即可对译码过程进行动态地控制，根据前次译码结果自适应地调整下一次所使用的参考电压的级数，避免不必要的读取译码级。
另外，在本发明的技术方案中，可以使用多种实现方法来实现上述的步骤108。以下将以其中的一种具体实现方式为例对本发明的技术方案进行详细的介绍。
具体实施例一(平均后验熵)：
在该具体实施例中，所述根据本次译码过程中的参数计算并确定下一次译码所需的参考电压的级数可以包括：
根据本次译码过程中的平均后验熵(a posteriori average entropy)计算并确定下一次译码所需的参考电压的级数。
也就是说，在本发明的上述具体实施例一中，第n+1次译码时读取各单元的电压值时所需的参考电压的级数，可以根据第n次译码后的平均后验熵来计算得到。
另外，在本发明的技术方案中个，所述平均后验熵可以表示为：
Figure BDA0001977575550000071
其中，E(n)为第n次译码后的平均后验熵，
Figure BDA0001977575550000072
为第n次译码第j个信息比特为0的概率，
Figure BDA0001977575550000073
为第n次译码第j个信息比特为1的概率，k为信息比特长度。
显然的，E(n)∈[0,1]。因此，在本发明的一个较佳的具体实施例中，可以预先设置一个熵阈值集合{T1,T2,T3,…,TN}以及与所述熵阈值集合对应的参考电压级数集合{L1,L2,L3,…,LN}，然后再根据第n次译码后的E(n)的值来确定第n+1次译码时读取各单元的电压值时所需的参考电压的级数。
例如，较佳的，在本发明的一个较佳的具体实施例中，可以通过如下的公式来确定第n+1次译码时读取各单元的电压值时所需的参考电压的级数：
Figure BDA0001977575550000074
也就是说，当E(n)的值小于或等于T1时，则下一次译码所需的参考电压的级数为L1；当E(n)的值大于T1但小于或等于T2时，则下一次译码所需的参考电压的级数为L2；……，以此类推，当E(n)的值大于TN-1但小于或等于TN时，则下一次译码所需的参考电压的级数为LN。
例如，假设某NAND闪存的熵阈值集合为：{T1,T2,T3}＝{0.1,0.5,0.8}，参考电压级数集合为：{L1,L2,L3}＝{2,4,7}；那么，如果第n次译码完成后E(n)＝0.35，则可知下一次译码所需的参考电压的级数为4级。
由上可知，在本发明的技术方案中，读写控制器可以通过预设的参考电压对NAND闪存中各单元的电压值进行读取，并进行硬判决译码；读写控制器可以根据所读取的电压值，计算得到译码软值；纠错编码迭代译码器可以对译码软值进行软判决迭代译码，并且还可以根据当前次译码过程中的参数计算并确定下一次译码所需的参考电压的级数，从而可以对译码过程进行动态地控制，根据当前次译码结果自适应地调整下一次所使用的参考电压的级数，因此可以更快取得最优的参考电压的级数，消除了过精度读取和欠精度读取的问题，减少不必要的读取译码级，降低译码的时延，提高译码吞吐率，且译码过程与电压值的分布函数以及电压值的数字特征信息无关。
另外，在本发明的技术方案中，还提出了一种用于存储器差错控制的多级读取译码的装置，具体请参见图2。
图2是本发明实施例中的用于存储器差错控制的多级读取译码的装置的结构示意图。如图2所示，该多级读取译码的装置包括：读写控制器21和纠错编码迭代译码器22；
所述读写控制器21，用于通过预设的参考电压对NAND闪存24中各单元25的电压值进行读取，根据所读取的电压值进行硬判决译码；当正确译码时，输出译码结果作为读出数据；当译码不正确时，根据所读取的电压值，计算得到译码软值；将译码软值输入纠错编码迭代译码器22；
所述纠错编码迭代译码器22，用于对译码软值进行软判决译码；当正确译码时，输出译码结果作为读出数据；当译码不正确时，判断当前的参考电压级数是否为预设的最大参考电压级数；如果当前的参考电压级数为预设的最大参考电压级数，则输出译码结果作为读出数据；如果当前的参考电压级数不是预设的最大参考电压级数，则根据当前次译码过程中的参数计算并确定下一次译码所需的参考电压的级数，并将所确定的级数的参考电压输出至所述读写控制器21，使得所述读写控制器21使用所确定的级数的参考电压对NAND闪存24中各单元25的电压值进行读取，并根据所读取的电压值，计算得到译码软值；将译码软值输入纠错编码迭代译码器22进行新的一级译码。
通过使用上述的用于存储器差错控制的多级读取译码的装置，可对译码过程进行动态地控制，根据前次译码结果自适应地调整下一次所使用的参考电压的级数，避免不必要的无用读取译码级，降低译码的时延，提高译码吞吐率，且译码过程与电压值的分布函数以及电压值的数字特征信息无关。
综上所述，在本发明的技术方案中，读写控制器可以通过预设的参考电压对NAND闪存中各单元的电压值进行读取，并进行硬判决译码；当译码不正确时，读写控制器可以根据所读取的电压值，计算得到译码软值；纠错编码迭代译码器可以对译码软值进行软判决迭代译码，并且还可以根据当前次译码过程中的参数计算并确定下一次译码所需的参考电压的级数，从而可以对译码过程进行动态地控制，根据当前次译码结果自适应地调整下一次所使用的参考电压的级数，因此可以更快取得最优的参考电压的级数，消除了过精度读取和欠精度读取的问题，减少不必要的读取译码级，降低译码的时延，提高译码吞吐率。
另外，本发明中的用于存储器差错控制的多级译码方法和装置的复杂度低，易于实现，通用性好，与NAND闪存中存储单元的电压分布无关，对于器件中瞬变的分布也能很好的适应。
另外，本发明中的技术方案无需对现有的标准的信道译码器进行任何改动，因此适用性好。
此外，本发明的技术方案对突发的或者复杂的储存单元电压改变不敏感，仍然能够保证比较好的性能，因此稳定性好。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (4)

1.一种用于存储器差错控制的多级读取译码的方法，其特征在于，该方法包括如下步骤：
步骤A，读写控制器通过预设的参考电压对NAND闪存中各单元的电压值进行读取；
步骤B，读写控制器根据所读取的电压值进行硬判决译码；
步骤C，判断是否正确译码，如果是，则执行步骤J；否则，执行步骤D；
步骤D，读写控制器根据所读取的电压值，计算得到译码软值；
步骤E，将译码软值输入纠错编码迭代译码器进行软判决迭代译码；
步骤F，判断是否正确译码，如果是，则执行步骤J；否则，执行步骤G；
步骤G，判断当前的参考电压级数是否为预设的最大参考电压级数，如果是，则执行步骤J；否则，执行步骤H；
步骤H，根据本次译码过程中的平均后验熵计算并确定下一次译码所需的参考电压的级数；
步骤I，使用步骤H所确定级数的参考电压对NAND闪存中各单元的电压值进行读取；返回执行步骤D；
步骤J，输出译码结果作为读出数据。
2.根据权利要求1所述的方法，其特征在于，所述平均后验熵为：
Figure FDA0004169035870000011
其中，E(n)为第n次译码后的平均后验熵，
Figure FDA0004169035870000012
为第n次译码第j个信息比特为0的概率，
Figure FDA0004169035870000013
为第n次译码第j个信息比特为1的概率，k为信息比特长度。
3.根据权利要求2所述的方法，其特征在于，通过如下的公式来确定第n+1次译码时读取各单元的电压值时所需的参考电压的级数：
Figure FDA0004169035870000021
其中，T1、T2……TN-1、TN为熵阈值，L1、L2……LN为参考电压级数。
4.一种用于存储器差错控制的多级读取译码的装置，其特征在于，该装置包括：读写控制器和纠错编码迭代译码器；
所述读写控制器，用于通过预设的参考电压对NAND闪存中各单元的电压值进行读取，根据所读取的电压值进行硬判决译码；当正确译码时，输出译码结果作为读出数据；当译码不正确时，根据所读取的电压值，计算得到译码软值；将译码软值输入纠错编码迭代译码器；
所述纠错编码迭代译码器，用于对译码软值进行软判决译码；当正确译码时，输出译码结果作为读出数据；当译码不正确时，判断当前的参考电压级数是否为预设的最大参考电压级数；如果当前的参考电压级数为预设的最大参考电压级数，则输出译码结果作为读出数据；如果当前的参考电压级数不是预设的最大参考电压级数，则根据本次译码过程中的平均后验熵计算并确定下一次译码所需的参考电压的级数，并将所确定的级数的参考电压输出至所述读写控制器，使得所述读写控制器使用所确定的级数的参考电压对NAND闪存中各单元的电压值进行读取，并根据所读取的电压值，计算得到译码软值；将译码软值输入纠错编码迭代译码器进行新的一级译码。
CN201910143677.3A 2019-02-25 2019-02-25 一种用于存储器差错控制的多级读取译码的方法和装置 Active CN110008054B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910143677.3A CN110008054B (zh) 2019-02-25 2019-02-25 一种用于存储器差错控制的多级读取译码的方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910143677.3A CN110008054B (zh) 2019-02-25 2019-02-25 一种用于存储器差错控制的多级读取译码的方法和装置

Publications (2)

Publication Number Publication Date
CN110008054A CN110008054A (zh) 2019-07-12
CN110008054B true CN110008054B (zh) 2023-05-12

Family

ID=67166059

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910143677.3A Active CN110008054B (zh) 2019-02-25 2019-02-25 一种用于存储器差错控制的多级读取译码的方法和装置

Country Status (1)

Country Link
CN (1) CN110008054B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8365030B1 (en) * 2009-03-30 2013-01-29 Samsung Electronics Co., Ltd. Nonvolatile memory devices and error correction methods thereof
CN104303155A (zh) * 2012-03-08 2015-01-21 美光科技公司 用于组合错误译码与调制方案的设备及方法
CN108667554A (zh) * 2017-03-29 2018-10-16 华为技术有限公司 标识信息的处理方法及设备
CN109087683A (zh) * 2018-07-26 2018-12-25 西京学院 一种NAND Flash固态存储自适应差错控制方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8386884B2 (en) * 2009-07-14 2013-02-26 Macronix International Co., Ltd. Memory apparatus with multi-level cells and operation method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8365030B1 (en) * 2009-03-30 2013-01-29 Samsung Electronics Co., Ltd. Nonvolatile memory devices and error correction methods thereof
CN104303155A (zh) * 2012-03-08 2015-01-21 美光科技公司 用于组合错误译码与调制方案的设备及方法
CN108667554A (zh) * 2017-03-29 2018-10-16 华为技术有限公司 标识信息的处理方法及设备
CN109087683A (zh) * 2018-07-26 2018-12-25 西京学院 一种NAND Flash固态存储自适应差错控制方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Read and Write Voltage Signal Optimization for Multi-Level-Cell (MLC) NAND Flash Memory;Chaudhry Adnan Aslam et al;《IEEE TRANSACTIONS ON COMMUNICATIONS》;20160430;第64卷(第4期);第1613-1623页 *
UHF RFID低压高效电荷泵的分析与设计;向姝蓉等;《电子元件与材料》;20180105(第01期);第84-87页 *

Also Published As

Publication number Publication date
CN110008054A (zh) 2019-07-12

Similar Documents

Publication Publication Date Title
US9548128B2 (en) Read retry for non-volatile memories
US10019313B2 (en) Flash channel with selective decoder likelihood dampening
US9563502B1 (en) Read retry operations with read reference voltages ranked for different page populations of a memory
US10276247B2 (en) Read retry operations with estimation of written data based on syndrome weights
US10290358B2 (en) Independent read threshold voltage tracking for multiple dependent read threshold voltages using syndrome weights
US10180868B2 (en) Adaptive read threshold voltage tracking with bit error rate estimation based on non-linear syndrome weight mapping
US9367389B2 (en) Recovery strategy that reduces errors misidentified as reliable
US8156398B2 (en) Parameter estimation based on error correction code parity check equations
US20160027521A1 (en) Method of flash channel calibration with multiple luts for adaptive multiple-read
US10176041B2 (en) Deterministic read retry method for soft LDPC decoding in flash memories
US9015554B2 (en) Management of non-valid decision patterns of a soft read retry operation
KR20170094775A (ko) 각각의 판독 재시도에 대한 상이한 판독 전압들에서 우도 값 할당들이 부호를 변경하는 판독 재시도 동작들
US11768732B2 (en) Soft decoding method using LLR conversion table
US10216572B2 (en) Flash channel calibration with multiple lookup tables
US9564921B1 (en) Method and system for forward error correction decoding based on a revised error channel estimate
CN111294061B (zh) 一种原始比特错误率感知的译码软判决延迟降低方法
US9450619B2 (en) Dynamic log likelihood ratio quantization for solid state drive controllers
CN109935261B (zh) 一种用于存储器差错控制的多级译码方法和装置
CN110008054B (zh) 一种用于存储器差错控制的多级读取译码的方法和装置
CN110708077B (zh) Ldpc码大数逻辑译码方法、装置和译码器
Duangthong et al. Read voltage optimization in MLC NAND flash memory via the density evolution
CN109450454B (zh) 一种用于nand闪存的获取译码软值的方法和装置
CN109686398B (zh) 一种用于nand闪存的似然比软值的生成方法和装置
CN109669806B (zh) 一种用于nand闪存的译码似然比软值的生成方法和装置
US11204831B2 (en) Memory system

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant