CN111294061B - 一种原始比特错误率感知的译码软判决延迟降低方法 - Google Patents

一种原始比特错误率感知的译码软判决延迟降低方法 Download PDF

Info

Publication number
CN111294061B
CN111294061B CN202010086346.3A CN202010086346A CN111294061B CN 111294061 B CN111294061 B CN 111294061B CN 202010086346 A CN202010086346 A CN 202010086346A CN 111294061 B CN111294061 B CN 111294061B
Authority
CN
China
Prior art keywords
decoding
data
error rate
ldpc
bit error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010086346.3A
Other languages
English (en)
Other versions
CN111294061A (zh
Inventor
吴佳
李礼
陈佳
苗诗君
余云
杨冀
季峰
叶韬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai V&g Information Technology Co ltd
Original Assignee
Shanghai V&g Information Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai V&g Information Technology Co ltd filed Critical Shanghai V&g Information Technology Co ltd
Priority to CN202010086346.3A priority Critical patent/CN111294061B/zh
Publication of CN111294061A publication Critical patent/CN111294061A/zh
Application granted granted Critical
Publication of CN111294061B publication Critical patent/CN111294061B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes

Abstract

本发明公开了一种原始比特错误率感知的译码软判决延迟降低方法。为了保证数据存储可靠性，LDPC采用基于对数似然比信息的软判决译码算法，具有较强的译码纠错能力。但是在译码判决过程中，频繁地对比特信息进行判决，引起高的判决延迟。本发明首先根据当前LDPC译码结果获取原始比特错误率的变化信息。然后根据比特错误率的变化信息，在下次译码判决过程中，直接将比特的对数似然比信息迭代更新至目标值后再执行判决操作，以降低冗余的判决次数，进而降低软判决译码判决延迟。

Description

一种原始比特错误率感知的译码软判决延迟降低方法
技术领域
本发明属于固态盘存储技术领域，更具体地，涉及一种原始比特错误率感知的译码软判决延迟降低方法。
背景技术
当前三维(3-dimentional,简称3D)堆叠闪存由于采用层式存储结构且每单元存储多个比特，具有高的单元存储密度和大的存储容量，因此广泛用于计算机等系统作为大容量的存储设备。
3D堆叠闪存带来大的存储容量的同时，数据存储可靠性却受到威胁，由于层间干扰、可编程擦写周期和保存周期的影响，原始比特错误率逐渐增加，严重影响了数据存储可靠性。为了保证数据存储可靠性，低密度奇偶校验(Low Density Parity Check,简称LDPC)采用基于对数似然比信息的软判决译码算法具有较高的译码纠错能力被广泛用于3D堆叠闪存纠错。
然而，在现有的LDPC软判决译码过程中，每个比特的对数似然比信息频繁地迭代判决，增加了译码软判决延迟。
发明内容
针对现有技术的以上缺陷或改进需求，本发明提供了一种原始比特错误率感知的译码软判决延迟降低方法，其目的在于，首先根据当前LDPC译码结果获取原始比特错误率的变化信息。然后根据比特错误率的变化信息，在下次译码判决过程中，直接将比特的对数似然比信息迭代更新至目标值后再执行判决操作，以降低冗余的判决次数，进而降低软判决译码判决延迟，从而能够解决现有LDPC软判决译码纠错方法造成高的译码判决延迟的技术问题。采取的具体技术方案如下：
一种原始比特错误率感知的译码软判决延迟降低方法，应用在闪存系统中，其包括以下步骤：
(1)上层主机给闪存控制器发送读命令和数据地址，控制器执行读命令，并根据数据地址施加将对应闪存页中的数据读到页面寄存器中；
(2)将页面寄存器中的数据传输到闪存控制器中的LDPC译码器中进行译码操作，将页面寄存器中的原始数据
Figure GDA0002780009900000021
和成功译码的最终数据
Figure GDA0002780009900000022
缓存在控制器中；
(3)将原始数据
Figure GDA0002780009900000023
和成功译码的最终数据
Figure GDA0002780009900000024
进行对比，获取原始比特错误率；
(4)记录该页面所在块的保存时间、可编程擦写周期、页面地址和当前保存时间和可编程擦写周期下的原始比特错误率和译码迭代次数p；
(5)随着保存时间和可编程擦写周期的增加，再一次读取该页面中的数据时，读出的新的原始数据
Figure GDA0002780009900000025
由页面寄存器读到译码器中进行译码纠错；
(6)如果原始比特错误率M在LDPC硬译码纠错能力范围内，则使用硬译码进行纠错；
(7)将原始数据
Figure GDA0002780009900000026
中比特为0的赋值为1，比特为1的赋值为-1，得到一组元素仅为1和-1组成的向量，作为原始数据的初始对数似然比信息；
(8)将步骤(7)中的初始对数似然比信息输入LDPC译码算法中进行迭代译码，译码算法为最小和译码算法；
(9)译码过程中，利用初始对数似然比信息进行LDPC译码最小和算法的校验节点信息和变量节点信息迭代更新；
(10)在步骤(9)中判断迭代次数是否大于迭代阈值p，如果是，则转入步骤(11)，如果否，则转入步骤(12)；
(11)进行比特节点最终判决；
(12)继续进行迭代直到达到目标次数p，然后再进行译码判决；
(13)如果原始比特错误率超过LDPC硬译码纠错能力范围，即M＞5.0×10-3，使用LDPC软译码方法进行纠错；
(14)使用多个检测电平，使用如下公式获取对数似然比信息：
Figure GDA0002780009900000031
其中，STk(k∈{1,2,...,2n})表示闪存单元第k个比特为0的存储状态集合，n表示闪存单元存储的比特数量，
Figure GDA0002780009900000032
和pl(v)(l∈STk)表示状态Sm和状态l的概率密度函数；
(15)获取对数似然比信息之后转入步骤(9)到步骤(11)。
进一步，上述步骤(3)中原始比特错误率计算为
Figure GDA0002780009900000033
进一步，上述步骤(6)中LDPC硬译码纠错能力范围为M≤5.0×10-3。
进一步，预前判断原始比特错误率是否超过LDPC硬译码纠错能力范围能够及时调用LDPC软译码纠错算法，以提高纠错能力和保证数据存储可靠性。
总体而言，本发明所提供的技术方案与现有技术相比，能够取得下列有益效果：
(1)本发明的方法能够降低LDPC译码判决次数和译码延迟。
(2)本发明能够根据原始比特错误率的变化动态调整LDPC的译码算法
附图说明
图1为本发明一种原始比特错误率感知的译码软判决延迟降低方法的设计结构图。
图2为本发明一种原始比特错误率感知的译码软判决延迟降低方法的流程图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
本发明的设计结构图如图1所示，当数据存储在闪存中，由于保存周期、可编程擦写周期等因素的影响，比特容易发生错误，需要纠错码保证数据数据存储可靠性。LDPC纠错码具有较高的纠错能力被广泛使用。LDPC是基于对数似然比信息的软判决译码算法，在译码之前，需要获取每个比特的对数似然比信息。之后将对数似然比信息传输到LDPC译码器中进行译码操作。在译码的过程中，选择最小和译码算法作为纠错算法，首先将获得每个比特节点对数似然比信息作为初始值进行校验节点信息更新，然后使用已经更新的校验节点信息更新变量节点信息，判断迭代信息值是否大于迭代阈值，如果是，则进行译码判决，如果否，继续进行比特对数似然比信息的迭代更新操作。
如图2所示，本发明一种原始比特错误率感知的译码软判决延迟降低方法，其是应用在闪存系统中，且包括以下步骤：
(1)上层主机给闪存控制器发送读命令和数据地址，控制器执行读命令，并根据数据地址施加将对应闪存页中的数据读到页面寄存器中。
本步骤的优点在于：将数据首先读到页面寄存器中可以降低数据堵塞的比率。
(2)将页面寄存器中的数据传输到闪存控制器中的LDPC译码器中进行译码操作。将页面寄存器中的原始数据
Figure GDA0002780009900000041
和成功译码的最终数据
Figure GDA0002780009900000042
缓存在控制器中。
本步骤的优点在于：可以清楚地获取比特错误率和具体的位置信息。
(3)将原始数据
Figure GDA0002780009900000043
和成功译码的最终数据
Figure GDA0002780009900000044
进行对比，获取原始比特错误率。具体地，原始比特错误率计算为
Figure GDA0002780009900000045
本步骤的优点在于：获取的原始比特错误率可以为译码判决提供有力依据和参考。
(4)记录该页面所在块的保存时间、可编程擦写周期、页面地址和当前保存时间和可编程擦写周期下的原始比特错误率和译码迭代次数p。
本步骤的优点在于：可以清楚地获知每个页的保存、可编程擦写周期等相关信息，为后续的译码操作提供帮助。
(5)随着保存时间和可编程擦写周期的增加，再一次读取该页面中的数据时，读出的新的原始数据
Figure GDA0002780009900000051
由页面寄存器读到译码器中进行译码纠错。
本步骤的优点在于：保证在特定的保存周期和可编程擦写周期内可以进行有效的译码判决。
(6)如果原始比特错误率M在LDPC硬译码纠错能力范围内，则使用硬译码进行纠错。其中，LDPC硬译码纠错能力范围为M≤5.0×10-3。否则进入步骤(13)。
本步骤的优点在于：根据特定的原始比特错误率选择合适的LDPC纠错码算法。
(7)将原始数据
Figure GDA0002780009900000052
中比特为0的赋值为1，比特为1的赋值为-1，得到一组元素仅为1和-1组成的向量，作为原始数据的初始对数似然比信息。
本步骤的优点在于：能够为LDPC译码提供初始软信息，是启动译码操作关键的一步。
(8)将步骤(7)中的初始对数似然比信息输入LDPC译码算法中进行迭代译码。具体地，译码算法为最小和译码算法。
本步骤的优点在于：执行迭代译码操作，能够累积比特判决的可靠性信息，提高比特节点对数似然比信息的精度。
(9)译码过程中，利用初始对数似然比信息进行LDPC译码最小和算法的校验节点信息和变量节点信息迭代更新。
本步骤的优点在于：使用最小和算法能够降低译码复杂度。
(10)在步骤(9)中判断迭代次数是否大于迭代阈值p。如果是，转入步骤(11)，如果否转入步骤(12)。
本步骤的优点在于：设置迭代阈值能够消除冗余的判决步骤，降低判决次数和译码延迟。
(11)进行比特节点最终判决。
本步骤的优点在于：能够判决比特节点信息是否满足译码迭代终止条件。
(12)继续进行迭代直到达到目标次数p，然后在进行译码判决。
本步骤的优点在于：迭代更新至目标阈值在进行判决能够提高译码收敛速度。
(13)如果原始比特错误率超过LDPC硬译码纠错能力范围，即M＞5.0×10-3，使用LDPC软译码方法进行纠错。
本步骤的优点在于：预前判断原始比特错误率是否超过LDPC硬译码纠错能力范围能够及时调用LDPC软译码纠错算法，以提高纠错能力和保证数据存储可靠性。
(14)使用多个检测电平，使用如下公式获取对数似然比信息。
Figure GDA0002780009900000061
其中，STk(k∈{1,2,...,2n})表示闪存单元第k个比特为0的存储状态集合，n表示闪存单元存储的比特数量，
Figure GDA0002780009900000062
和pl(v)(l∈STk)表示状态Sm和状态l的概率密度函数。
本步骤的优点在于：使用多个检测电平能够获取较高精度的比特节点对数似然比信息。
(15)获取对数似然比信息之后转入步骤(9)到步骤(11)。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (4)

1.一种原始比特错误率感知的译码软判决延迟降低方法，应用在闪存系统中，其特征在于，所述方法包括以下步骤：
(1)上层主机给闪存控制器发送读命令和数据地址，控制器执行读命令，并根据数据地址施加将对应闪存页中的数据读到页面寄存器中；
(2)将页面寄存器中的数据传输到闪存控制器中的LDPC译码器中进行译码操作，将页面寄存器中的原始数据
Figure FDA0002780009890000011
和成功译码的最终数据
Figure FDA0002780009890000012
缓存在控制器中；
(3)将原始数据
Figure FDA0002780009890000013
和成功译码的最终数据
Figure FDA0002780009890000014
进行对比，获取原始比特错误率；
(4)记录该页面所在块的保存时间、可编程擦写周期、页面地址和当前保存时间和可编程擦写周期下的原始比特错误率和译码迭代次数p；
(5)随着保存时间和可编程擦写周期的增加，再一次读取该页面中的数据时，读出的新的原始数据
Figure FDA0002780009890000015
由页面寄存器读到译码器中进行译码纠错；
(6)如果原始比特错误率M在LDPC硬译码纠错能力范围内，则使用硬译码进行纠错；
(7)将原始数据
Figure FDA0002780009890000016
中比特为0的赋值为1，比特为1的赋值为-1，得到一组元素仅为1和-1组成的向量，作为原始数据的初始对数似然比信息；
(8)将步骤(7)中的初始对数似然比信息输入LDPC译码算法中进行迭代译码，译码算法为最小和译码算法；
(9)译码过程中，利用初始对数似然比信息进行LDPC译码最小和算法的校验节点信息和变量节点信息迭代更新；
(10)在步骤(9)中判断迭代次数是否大于迭代阈值p，如果是，则转入步骤(11)，如果否，则转入步骤(12)；
(11)进行比特节点最终判决；
(12)继续进行迭代直到达到目标次数p，然后再进行译码判决；
(13)如果原始比特错误率超过LDPC硬译码纠错能力范围，即M＞5.0×10-3，使用LDPC软译码方法进行纠错；
(14)使用多个检测电平，使用如下公式获取对数似然比信息：
Figure FDA0002780009890000021
其中，STk(k∈{1,2,...,2n})表示闪存单元第k个比特为0的存储状态集合，n表示闪存单元存储的比特数量，
Figure FDA0002780009890000022
和pl(v)(l∈STk)表示状态Sm和状态l的概率密度函数；
(15)获取对数似然比信息之后转入步骤(9)到步骤(11)。
2.根据权利要求1所述的一种原始比特错误率感知的译码软判决延迟降低方法，其特征在于，步骤(3)中原始比特错误率计算为
Figure FDA0002780009890000023
3.根据权利要求1所述的一种原始比特错误率感知的译码软判决延迟降低方法，其特征在于，步骤(6)中LDPC硬译码纠错能力范围为M≤5.0×10-3。
4.根据权利要求1所述的一种原始比特错误率感知的译码软判决延迟降低方法，其特征在于，预前判断原始比特错误率是否超过LDPC硬译码纠错能力范围能够及时调用LDPC软译码纠错算法，以提高纠错能力和保证数据存储可靠性。
CN202010086346.3A 2020-02-11 2020-02-11 一种原始比特错误率感知的译码软判决延迟降低方法 Active CN111294061B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010086346.3A CN111294061B (zh) 2020-02-11 2020-02-11 一种原始比特错误率感知的译码软判决延迟降低方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010086346.3A CN111294061B (zh) 2020-02-11 2020-02-11 一种原始比特错误率感知的译码软判决延迟降低方法

Publications (2)

Publication Number Publication Date
CN111294061A CN111294061A (zh) 2020-06-16
CN111294061B true CN111294061B (zh) 2021-01-05

Family

ID=71021989

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010086346.3A Active CN111294061B (zh) 2020-02-11 2020-02-11 一种原始比特错误率感知的译码软判决延迟降低方法

Country Status (1)

Country Link
CN (1) CN111294061B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111858137B (zh) * 2020-07-08 2023-12-22 上海威固信息技术股份有限公司 一种原始比特错误率感知的读电平施加方法
CN111858138B (zh) * 2020-07-08 2023-09-19 上海威固信息技术股份有限公司 一种基于三维tlc闪存页不平衡比特错误的ldpc译码优化方法
CN113541697B (zh) * 2021-07-08 2022-09-20 华中科技大学 可靠性差异感知的ldpc译码方法、设备及系统

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103199876A (zh) * 2013-04-11 2013-07-10 华为技术有限公司 实现软判决fec译码的方法及装置
CN104464822A (zh) * 2014-11-21 2015-03-25 湖南大学 一种基于闪存错误区间的ldpc纠错编码方法
CN105812000A (zh) * 2016-03-03 2016-07-27 西安电子科技大学 一种改进的bch软判决译码方法
CN107423161A (zh) * 2017-07-24 2017-12-01 山东华芯半导体有限公司 应用于快闪存储器中的自适应ldpc码纠错码系统和方法
US10083754B1 (en) * 2017-06-05 2018-09-25 Western Digital Technologies, Inc. Dynamic selection of soft decoding information
CN109087683A (zh) * 2018-07-26 2018-12-25 西京学院 一种NAND Flash固态存储自适应差错控制方法
CN109887537A (zh) * 2019-01-29 2019-06-14 华中科技大学 一种阈值电压飘移感知的ldpc码译码方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8762806B2 (en) * 2008-09-26 2014-06-24 Agency For Science, Technology And Research Decoding circuit and encoding circuit
US9141467B2 (en) * 2012-03-23 2015-09-22 Samsung Electronics Co., Ltd. Semiconductor memory system including Reed-Solomon low density parity check decoder and read method thereof
EP2890016A1 (en) * 2013-12-30 2015-07-01 Alcatel Lucent Ldpc encoder and decoder
US9621188B2 (en) * 2014-03-17 2017-04-11 Samsung Electronics Co., Ltd. Soft and hard decision message-passing decoding
US10084482B2 (en) * 2015-06-22 2018-09-25 Infinera Corporation Systems and methods for interleaved coded modulation with convolutional coding-based low-density parity check codes
KR101657912B1 (ko) * 2015-11-23 2016-09-19 충남대학교산학협력단 비이진 저밀도 패리티 검사 코드의 복호화 방법
US10417089B2 (en) * 2018-02-13 2019-09-17 Western Digital Technologies, Inc. Data storage device extending erasures for LDPC-type decoding

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103199876A (zh) * 2013-04-11 2013-07-10 华为技术有限公司 实现软判决fec译码的方法及装置
CN104464822A (zh) * 2014-11-21 2015-03-25 湖南大学 一种基于闪存错误区间的ldpc纠错编码方法
CN105812000A (zh) * 2016-03-03 2016-07-27 西安电子科技大学 一种改进的bch软判决译码方法
US10083754B1 (en) * 2017-06-05 2018-09-25 Western Digital Technologies, Inc. Dynamic selection of soft decoding information
CN107423161A (zh) * 2017-07-24 2017-12-01 山东华芯半导体有限公司 应用于快闪存储器中的自适应ldpc码纠错码系统和方法
CN109087683A (zh) * 2018-07-26 2018-12-25 西京学院 一种NAND Flash固态存储自适应差错控制方法
CN109887537A (zh) * 2019-01-29 2019-06-14 华中科技大学 一种阈值电压飘移感知的ldpc码译码方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
NAND闪存中基于软信息感知策略的LDPC码译码研究;周乐;《中国优秀硕士学位论文全文数据库信息科技辑》;20170315;第2017年卷(第03期);I137-216 *
基于错误特征的MLC闪存最小和译码算法;张旋;《系统工程与电子技术》;20190514;第2019年卷(第8期);1887-1895 *

Also Published As

Publication number Publication date
CN111294061A (zh) 2020-06-16

Similar Documents

Publication Publication Date Title
JP6367562B2 (ja) 選択的なバイナリ復号および非バイナリ復号を用いるフラッシュ・メモリ内の検出および復号
US8250437B2 (en) Memory system and control method for the same
CN111294061B (zh) 一种原始比特错误率感知的译码软判决延迟降低方法
US10666295B1 (en) Mitigation of error correction failure due to trapping sets
JP5502064B2 (ja) メモリ装置およびデータ判定方法
US9092350B1 (en) Detection and handling of unbalanced errors in interleaved codewords
US8990668B2 (en) Decoding data stored in solid-state memory
JP2010205328A (ja) 半導体メモリ装置
CN107608818B (zh) 解码方法、存储器存储装置及存储器控制电路单元
US8832525B2 (en) Memory controller with low density parity check code decoding capability and relevant memory controlling method
CN110011670B (zh) 基于ssd数据保护的ldpc译码方法和装置
CN109935261B (zh) 一种用于存储器差错控制的多级译码方法和装置
CN114710168A (zh) 一种基于3d闪存信道统计特性的ldpc码快速迭代译码方法
CN110708077A (zh) Ldpc码大数逻辑译码方法、装置和译码器
CN111913829B (zh) 数据读取方法、存储控制器与存储装置
CN110008054B (zh) 一种用于存储器差错控制的多级读取译码的方法和装置
CN117176185B (zh) 一种基于极化码的数据编解码方法、装置和存储介质
JP7419113B2 (ja) メモリシステム
CN111858137B (zh) 一种原始比特错误率感知的读电平施加方法
US20240086280A1 (en) Memory system and control method
CN112837728B (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元
US11088713B1 (en) Solid state drive implementing a rate-compatible polar code
KR101428849B1 (ko) 간섭 채널 환경에서의 저밀도 패리티 검사를 이용한 오류 정정 방법 및 회로, 이를 이용한 플래시 메모리 장치
US10628259B2 (en) Bit determining method, memory control circuit unit and memory storage device
CN117632573A (zh) 存储器控制器及低密度同位元查核码的位元翻转方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant