JP5502064B2 - メモリ装置およびデータ判定方法 - Google Patents

Description

本発明は、チャネルから受信されたデータを判定する方法に関し、特にメモリ装置のためのデータ判定方法に関する。

一般的に情報を送信する経路をチャネルと呼ぶことができる。情報が有線通信を用いて送信されれば、チャネルは情報が送信される送信線であり、情報が無線通信を用いて送信されれば、チャネルは情報を含む電磁波が通過する大気（ａｉｒ）である。

半導体メモリ装置が情報を格納し、格納された情報を半導体メモリ装置から読み出す過程もチャネルになり得る。チャネルは、半導体メモリ装置が情報を格納した瞬間から格納された情報を半導体メモリ装置から読み出すまでの時間的な経過であってもよく、半導体メモリ装置が情報を格納して格納された情報を半導体メモリ装置から読み出す物理的な経路であってもよい。

チャネルを経由して情報が送信される間に情報が汚染される恐れがある。汚染された情報は誤りを含み、汚染された情報から誤りを検出し、検出された誤りを除去して最初の情報を復元するための装置および方法に関する研究は着実に進められている。

情報を送信する前に最初の情報に誤り制御コードまたは誤り訂正コード（ｅｒｒｏｒ ｃｏｎｔｒｏｌ ｃｏｄｅｓ ｏｒ ｅｒｒｏｒ ｃｏｒｒｅｃｔｉｏｎ ｃｏｄｅｓ、ＥＣＣ）を付加して送信情報を生成する過程をＥＣＣ符号化といい、送信情報を受信した後、受信された送信情報から付加された情報と最初の情報とを分離して最初の情報を復元する過程をＥＣＣ復号化という。

チャネルの特性によっては、チャネルで発生する誤りの比率が極めて大きい場合もある。誤りの比率が大きければ大きいほど、そのような誤りを克服して所望する性能を達成するためのＥＣＣ符号化および復号化方法を実現するためのハードウェアの複雑度は増加する。

本発明の目的は、メモリ装置に新しいデータ判定技法を適用することによって、メモリ装置のデータを読み出す時の誤り訂正の可能性を高めることにある。

本発明の他の目的は、マルチレベルセル（ｍｕｌｔｉ−ｌｅｖｅｌ ｃｅｌｌ、ＭＬＣ）またはマルチビットセル（ｍｕｌｔｉ−ｂｉｔ ｃｅｌｌ、ＭＢＣ）メモリ装置に新しいＥＣＣ復号化技法を適用することによって、クリティカルなデータページの誤り比率を減らすことにある。

本発明の更なる目的は、ＭＬＣまたはＭＢＣメモリ装置に適用されるＥＣＣデコーダのハードウェアの複雑度を減らすことにある。

本発明の一実施形態に係るメモリ装置は、メモリセルアレイおよび判定部を含んでもよい。判定部は、メモリセルアレイから第１チャネルを経由して第１データを読み出し、第１チャネルの特性に基づいて設定された第１判定レベル数（ｄｅｃｉｓｉｏｎ ｌｅｖｅｌ）を用いて、第１データに対して硬判定（ｈａｒｄ ｄｅｃｉｓｉｏｎ）および軟判定（ｓｏｆｔ ｄｅｃｉｓｉｏｎ）のうちの少なくとも１つを行なってもよい。判定部は、メモリセルアレイから第２チャネルを経由して第２データを読み出し、第２チャネルの特性に基づいて設定された第２判定レベル数を用いて、第２データに対して軟判定を行なってもよい。

本発明の他の実施形態に係るデータ判定方法は、第１チャネルを経由して第１データを受信するステップと、第１チャネルの特性に基づいて設定された第１判定レベル数を用いて、第１データに対して硬判定および軟判定のうちの少なくとも１つを行うステップと、第２チャネルを経由して第２データを受信するステップと、第２チャネルの特性に基づいて設定された第２判定レベル数を用いて、第２データに対して軟判定を行うステップとを含んでもよい。

本発明によれば、メモリ装置に新しいデータ判定技法を適用することによって、メモリ装置のデータを読み出す時の誤り訂正の可能性を高めることができる。

本発明によれば、マルチレベルセルまたはマルチビットセルメモリ装置に新しいＥＣＣ復号化技法を適用することによって、クリティカルなデータページの誤り比率を減らすことができる。

本発明によれば、ＭＬＣまたはＭＢＣメモリ装置に適用されるＥＣＣデコーダのハードウェアの複雑度を減らすことができる。

本発明の一実施形態に係るメモリ装置を示す図である。 本発明の実施形態に係るメモリ装置がメモリセルからデータを読み出し、前記読み出したデータに対して硬判定を行う過程を示す図である。 本発明の実施形態に係るメモリ装置がメモリセルからデータを読み出し、前記読み出したデータに対して軟判定を行う過程を示す図である。 図１に示すメモリ装置のデータ判定動作の一例を示す図である。 図１に示すメモリ装置のデータ判定動作の一例を示す図である。 図１に示すメモリ装置のデータ判定動作の一例を示す図である。 図１に示すメモリ装置のデータ判定動作の一例を示す図である。 図１に示すメモリ装置のデータ判定動作の他の例を示す図である。 図１に示すメモリ装置のデータ判定動作の他の例を示す図である。 図１に示すメモリ装置のデータ判定動作の他の例を示す図である。 図１に示すメモリ装置のデータ判定動作の他の例を示す図である。 本発明の更なる実施形態に係るデータ判定方法を示す動作フローチャートである。

以下、本発明に係る好適な実施形態を添付された図を参照して詳細に説明する。しかし、本発明が実施形態によって制限されたり限定されることはない。各図面に提示された同一の参照符号は同一の部材を示す。

図１は、本発明の一実施形態に係るメモリ装置１００を示す図である。

図１を参照すれば、メモリ装置１００は、メモリセルアレイ１１０、判定部１２０、およびデコーダ１３０を含む。

メモリセルアレイ１１０はメモリページ１１１を含み、メモリページ１１１は複数のメモリセルを含む。判定部１２０は、メモリページ１１１のメモリセルから同時にデータを読み出すことができる。

実施形態によっては、メモリページ１１１は、１つのワード線（ｗｏｒｄ ｌｉｎｅ）に接続されたメモリセルの集合であってもよい。メモリ装置１００は、メモリページ１１１に接続されたワード線に特定の電圧を印加することによって、メモリページ１１１内のメモリセルから同時にデータを読み出してもよい。１つのワード線に接続されたメモリセルの集合をメモリページと命名して用いることにする。

判定部１２０は、メモリページ１１１から第１チャネルを経由して第１データを読み出し、第１チャネルの特性に基づいて設定された第１判定レベル数を用いて、第１データに対して硬判定または軟判定を行う。第１チャネルは、第１データがメモリページ１１１から読み出される経路である。判定部１２０は、第１判定レベル数と関連する読み出しレベル数を用いて第１データを読み出す。

判定部１２０は、メモリページ１１１から第２チャネルを経由して第２データを読み出し、第２チャネルの特性に基づいて設定された第２判定レベル数を用いて、第２データに対して軟判定を行う。第２チャネルは、第２データがメモリページ１１１から読み出される経路である。判定部１２０は、第２判定レベル数と関連する読み出しレベル数を用いて第２データを読み出す。

デコーダ１３０は、前記硬判定または軟判定された第１データに対して誤り制御コードまたは誤り訂正コード（ＥＣＣ）復号化を行い、前記軟判定された第２データに対してＥＣＣ復号化を行う。

シングルレベルセル（Ｓｉｎｇｌｅ−Ｌｅｖｅｌ Ｃｅｌｌ、ＳＬＣ）メモリは、１つのメモリセルに１ビットのデータを格納するメモリである。シングルレベルセルメモリは、シングルビットセル（Ｓｉｎｇｌｅ−Ｂｉｔ Ｃｅｌｌ、ＳＢＣ）メモリとも呼ばれる。シングルレベルセルメモリのシングルレベルセルに１ビットのデータを格納する過程はプログラム過程とも呼ばれ、シングルレベルセルの閾値電圧を変化させる。シングルレベルセルに格納される１ビットのデータが「０」であるか「１」であるかに応じて、シングルレベルセルのメモリは、高い閾値電圧レベルまたは低い閾値電圧レベルを有してもよい。シングルレベルセルに格納されたデータを読み出す過程は、シングルレベルセルの閾値電圧を検出し、検出された閾値電圧が基準電圧（または読み出し電圧）レベルよりも高いか、または低いかを判定することによって実行される。

メモリ装置１００がメモリページ１１１のメモリセルの接続されたワード線に読み出し電圧レベルと関連する特定の電圧を印加すれば、メモリページ１１１の各メモリセルの閾値電圧レベルが読み出し電圧レベルよりも高いかまたは低いかに応じて、各メモリセルに接続された各ビット線に流れる電流が決定されることができる。判定部１２０は、メモリページ１１１の各メモリセルに接続された各ビット線に流れる電流を検出し、前記検出された電流のレベルによってメモリページ１１１の各メモリセルの閾値電圧レベルの範囲を判定することができる。

各シングルレベルセルの微細な電気的な特性の差によって、各シングルレベルセルの閾値電圧は、一定の範囲の分布（ｄｉｓｔｒｉｂｕｔｉｏｎ）を有してもよい。例えば、検出されたシングルビットセルの閾値電圧が０．５〜１．５ボルトの場合には、シングルビットセルに格納されたデータは論理「１」であり、検出されたシングルビットセルの閾値電圧が２．５〜３．５ボルトの場合には、シングルビットセルに格納されたデータは論理「０」と判定してもよい。

メモリの高集積化要求に応答して１つのメモリセルに２ビット以上のデータを格納できるマルチレベルセル（ＭＬＣ：ｍｕｌｔｉ−ｌｅｖｅｌ ｃｅｌｌ）メモリが提案された。マルチレベルセルメモリは、マルチビットセル（ＭＢＣ：ｍｕｌｔｉ−ｂｉｔ ｃｅｌｌ）メモリとも呼ばれる。１つのメモリセルに格納されるビットの数が増加するほど信頼性は落ち、読み出し失敗率は増加する。１つのメモリセルがｍビットのデータを格納することができれば（「ｍ」は自然数である）、１つのメモリセルに形成される閾値電圧レベルは２^ｍ個のうちのいずれか１つであってもよい。各メモリセルが有する微細な電気的特性の差によって、各メモリセルがｍビットのデータを格納することができれば、メモリセルの閾値電圧レベルは２^ｍ個の分布を形成してもよい。

メモリの電圧ウィンドウは制限されているため、ｍが増加することによって隣接した分布間の間隔は減少し、さらにｍが増加すれば隣接した分布は互いに重なる。隣接した分布が互いに重なれば、メモリセルから読み出されるデータの読み出し失敗率が増加する。

ＭＬＣメモリにデータを格納し、ＭＬＣメモリからデータを読み出す過程において発生する誤りを検出し、検出された誤りを訂正するために、ＥＣＣ符号化および／またはＥＣＣ復号化技法をＭＬＣメモリに適用してもよい。

判定部１２０は、メモリセルアレイ１１０からデータを読み出す過程において、閾値電圧の分布を、１つの読み出し電圧レベルを用いて識別してもよく、複数の読み出し電圧レベルを用いて識別してもよい。１つの読み出し電圧レベルを用いてデータを読み出し、前記読み出したデータを判定する技法を硬判定技法といい、複数の読み出し電圧レベルを用いてデータを読み出し、前記読み出したデータを判定する技法を軟判定技法という。

硬判定技法は、該当のメモリセルの閾値電圧が１つの読み出し電圧レベルよりも高いか低いかに応じて「１」または「０」の値を割り当ててもよい。

軟判定技法は、前記該当のメモリセルの閾値電圧を複数の読み出し電圧レベルと比較して該当のメモリセルの閾値電圧が位置する区間を判定し、前記判定された区間にメトリック値を割り当ててもよい。

前記割り当てられるメトリック値は、尤度比（ｌｉｋｅｌｉｈｏｏｄ ｒａｔｉｏ、ＬＲ）であってもよく、対数尤度比（ｌｏｇ ｌｉｋｅｌｉｈｏｏｄ ｒａｔｉｏ、ＬＬＲ）であってもよい。

硬判定技法および軟判定技法の例を図２および図３を用いて示す。

図２は、本発明の実施形態に係るメモリ装置がメモリセルからデータを読み出し、前記読み出したデータに対して硬判定を行う過程を示す図である。

図２を参照すれば、横軸はメモリセルの閾値電圧レベルを示し、縦軸は該当閾値電圧レベルを有するメモリセルの個数を示す。

第１分布２１０は、データ「０」が格納されたメモリセルの閾値電圧が形成する分布である。第２分布２２０は、データ「１」が格納されたメモリセルの閾値電圧が形成する分布である。

メモリセルの電気的な特性は互いに異なるため、特定のデータが格納されたメモリセルの閾値電圧は一定の範囲の分布を有することについては前述したとおりである。

データ「１」が格納されたメモリセルの閾値電圧とデータ「０」が格納されたメモリセルの閾値電圧との差が相対的に大きくなければ、第１分布２１０は第２分布２２０と重なり得る。

メモリ装置は読み出し電圧レベル２３０を設定し、前記設定された読み出し電圧レベル２３０を用いてメモリセルの閾値電圧を検出することによって、データを読み出すことができる。

メモリ装置は各メモリセルのゲート端子に所定の電圧を印加し、各メモリセルのドレイン端子およびソース端子間の電流を検出して各メモリセルの閾値電圧を検出することができる。各メモリセルのゲート端子に印加される前記所定の電圧は読み出し電圧レベル２３０と関連し、メモリセルアレイ内の一つの行（ｒｏｗ）を形成する各メモリセルのゲート端子は１つのワード線に接続されてもよい。メモリ装置は、前記ワード線に前記所定の電圧を印加して前記ワード線に接続されたメモリセルの閾値電圧を検出することができる。

メモリ装置は、各メモリセルの閾値電圧が読み出し電圧レベル２３０よりも高いか否かを判定することができる。メモリ装置は、読み出し電圧レベル２３０よりも低い閾値電圧を有するメモリセルのデータを「０」と判定してもよい。メモリ装置は、読み出し電圧レベル２３０よりも高い閾値電圧を有するメモリセルのデータを「１」と判定してもよい。

硬判定過程において、メモリセルのデータを「１」または「０」と判定してもよい。図２に示すように、第１分布２１０が第２分布２２０と重なる場合、第２分布２２０に対応するメモリセル（「１」が格納されたメモリセル）の閾値電圧が読み出し電圧レベル２３０よりも低いものと検出されれば、第２分布２２０に対応する前記メモリセルのデータは「０」と判定してもよい。反対に、第１分布２１０に対応するメモリセル（「０」が格納されたメモリセル）の閾値電圧が読み出し電圧レベル２３０よりも高いものと検出されれば、第１分布２２０に対応する前記メモリセルのデータは「１」と判定してもよい。

メモリセルに格納されたデータが硬判定過程で間違って判定される場合、硬判定データに誤りがあるとし、同時に判定されたすべてのデータのうちの誤りがある比率をビット誤り比率（ｂｉｔ ｅｒｒｏｒ ｒａｔｅ、ＢＥＲ）で示すことができる。

硬判定とは異なって、判定の結果が「０」または「１」である確率に与えられる技法を軟判定という。

図３は、本発明の実施形態に係るメモリ装置がメモリセルからデータを読み出し、前記読み出したデータに対して軟判定を行う過程を示す図である。

図３を参照すれば、横軸はメモリセルの閾値電圧レベルを示し、縦軸は該当の閾値電圧レベルを有するメモリセルの個数を示す。

第１分布３１０はデータ「０」が格納されたメモリセルの閾値電圧が形成する分布である。第２分布３２０は、データ「１」が格納されたメモリセルの閾値電圧が形成する分布である。

データ「１」が格納されたメモリセルの閾値電圧とデータ「０」が格納されたメモリセルの閾値電圧との差が相対的に大きくなければ、第１分布３１０は第２分布３２０と重なり得る。

メモリ装置は第１読み出し電圧レベル３３０、第２読み出し電圧レベル３４０、および第３読み出し電圧レベル３５０を設定し、前記設定された読み出し電圧レベル３３０、３４０、３５０を用いてメモリセルの閾値電圧を検出することによって、データを読み出すことができる。

例えば、メモリ装置は、各メモリセルのゲート端子に第１読み出し電圧レベル３３０と関連する電圧を印加し、各メモリセルの閾値電圧が第１読み出し電圧レベル３３０よりも高いか否かを検出することができる。説明の便宜上、特定のメモリセルの閾値電圧が第１読み出し電圧レベル３３０よりも高ければ「Ｈ」と示し、前記特定のメモリセルの閾値電圧が第１読み出し電圧レベル３３０よりも低ければ「Ｌ」と示すことができる。

メモリ装置は、各メモリセルのゲート端子に第２読み出し電圧レベル３４０と関連する電圧を印加し、各メモリセルの閾値電圧が第２読み出し電圧レベル３４０よりも高いか否かを検出することができる。前記特定のメモリセルの閾値電圧が第２読み出し電圧レベル３４０よりも高ければ「Ｈ」と示し、前記特定のメモリセルの閾値電圧が第１読み出し電圧レベル３３０よりも低ければ「Ｌ」と示すことができる。

メモリ装置は、各メモリセルのゲート端子に第３読み出し電圧レベル３５０と関連する電圧を印加し、各メモリセルの閾値電圧が第３読み出し電圧レベル３５０よりも高いか否かを検出することができる。前記特定のメモリセルの閾値電圧が第３読み出し電圧レベル３５０よりも高ければ「Ｈ」と示し、前記特定のメモリセルの閾値電圧が第３読み出し電圧レベル３５０よりも低ければ「Ｌ」と示すことができる。

例えば、前記特定のメモリセルの閾値電圧が第１読み出し電圧レベル３３０と比較された結果、前記特定のメモリセルの閾値電圧が第２読み出し電圧レベル３４０と比較された結果、および前記特定のメモリセルの閾値電圧が第３読み出し電圧レベル３５０と比較された結果を順に示した値がＨ、Ｌ、Ｌであれば、メモリ装置は前記特定のメモリセルの閾値電圧が読み出し電圧レベル３３０および読み出し電圧レベル３４０の間の区間に位置すると判定してもよい。

読み出し電圧レベル３３０および読み出し電圧レベル３４０の間の区間内の閾値電圧を有するメモリセルは、データ「０」が格納されたメモリセルである確率が高い。しかし、メモリセルがデータ「０」に代って格納するという低い確率は残っている。

例えば、もし、前記比較された結果を順に示した値がＬ、Ｌ、Ｌであれば、メモリ装置は、前記特定のメモリセルの閾値電圧が読み出し電圧レベル３３０よりも低い区間に位置すると判定してもよい。読み出し電圧レベル３３０よりも低い区間内の閾値電圧を有するメモリセルは、データ「０」が格納されたメモリセルである確率が極めて高く、データ「１」が格納されたメモリセルである確率は無視できる程度に小さい。

したがって、メモリ装置は、読み出し電圧レベル３３０よりも低い区間内の閾値電圧を有するメモリセルには強い「０」を割り当て、読み出し電圧レベル３３０および読み出し電圧レベル３４０の間の区間内の閾値電圧を有するメモリセルには弱い「０」を割り当ててもよい。メモリ装置は、３つの読み出し電圧レベル３３０、３４０、３５０に区分される４個の区間にデータが「０」または「１」である確率をログスケール（ｌｏｇ ｓｃａｌｅ）として示すＬＬＲ（ｌｏｇ ｌｉｋｅｌｉｈｏｏｄ ｒａｔｉｏ）値を割り当ててもよい。例えば、読み出し電圧レベル３３０よりも低い区間にはデータが「１」である確率のＬＬＲ値「−１００」、読み出し電圧レベル３３０および読み出し電圧レベル３４０間の区間にはＬＬＲ値「−１」、読み出し電圧レベル３４０および読み出し電圧レベル３５０間の区間にはＬＬＲ値「＋１」、読み出し電圧レベル３５０よりも高い区間にはＬＬＲ値「＋１００」が割り当てられてもよい。

前記特定のメモリセルの閾値電圧が読み出し電圧レベル３４０および読み出し電圧レベル３５０間の区間に位置するものと判定されれば、メモリ装置は前記特定のメモリセルのデータにＬＬＲ値「＋１」を割り当てることによって、前記特定のメモリセルのデータに対して軟判定を行うことができる。

メモリ装置がｋ個の読み出し電圧レベルを用いてメモリセルの閾値電圧を検出する場合、メモリ装置は（ｋ＋１）個の互いに異なる値を軟判定データとして出力してもよい。このとき、メモリ装置はデータの（ｋ＋１）レベルの軟判定を行っているといえる。

硬判定は、判定レベルが１である軟判定の特殊な形態として見てもよい。軟判定レベルが増加するほどデータの判定の誤りを減らすことができるが、軟判定過程を実現するためのハードウェアの複雑度が増加し、読み出し電圧レベルの数が増加するほどメモリセルの閾値電圧を検出する時間が長くなる。

メモリチャネルの特性に応じて、判定レベルの過度な増加はこれ以上のＢＥＲを減らすことができない場合もある。メモリ装置は、メモリチャネルの特性に応じて、最適化された判定レベルの数を設定することができる。

メモリ装置は、メモリチャネルの特性に応じて、判定レベルの数および判定レベルに対応する読み出し電圧レベルを決定することができる。

再び図１を参照すれば、メモリセルアレイ１１０は、マルチビットデータを格納できる複数のマルチビットセルを含んでもよい。判定部１２０は、第１データが読み出されるマルチビットセルから第２データを読み出すことができる。

第１データおよび第２データはメモリページ１１１のマルチビットセルに格納されたデータであってもよい。第１データおよび第２データは同一のマルチビットセルに格納されたデータであるが、互いに異なるビット階層を形成するデータであってもよい。例えば、判定部１２０は、最上位ビット（ｍｏｓｔ ｓｉｇｎｉｆｉｃａｎｔ ｂｉｔ、ＭＳＢ）のビット階層を形成する第１データをメモリページ１１１のマルチビットセルから読み出し、最下位ビット（ｌｅａｓｔ ｓｉｇｎｉｆｉｃａｎｔ ｂｉｔ、ＬＳＢ）のビット階層を形成する第２データをメモリページ１１１のマルチビットセルから読み出してもよい。

もし、マルチビットセルが４ビットのデータを格納する場合に、４個のビット階層が存在し得る。ＭＳＢのビット階層を第１ビット階層といい、ＬＳＢのビット階層を第４ビット階層といえば、判定部１２０は、第１ビット階層を形成するデータを第１データとして読み出し、第２ビット階層を形成するデータを第２データとして読み出すことができる。第１チャネルは、判定部１２０がメモリページ１１１のマルチビットセルから第１ビット階層を形成する第１データを読み出す経路であり、第２チャネルは判定部１２０がメモリページ１１１のマルチビットセルから第２ビット階層を形成する第２データを読み出す経路であってもよい。

判定部１２０が前記読み出した第１データを判定するための第１判定レベル数は第１チャネルの特性に基づいて設定され、判定部が前記読み出した第２データを判定するための第２判定レベル数は第２チャネルの特性に基づいて設定されてもよい。

実施形態によっては、判定部１２０は、第１ビット階層を形成するデータを第１データとして読み出し、第２ビット階層を形成するデータを第２データとして読み出し、第３ビット階層を形成するデータを第３データとして読み出し、第４ビット階層を形成するデータを第４データとして読み出してもよい。

実施形態によっては、判定部１２０は、前記読み出した第１データおよび前記読み出した第２データの判定のために第１判定レベル数を設定し、前記読み出した第３データおよび前記読み出した第４データの判定のために第２判定レベル数を設定してもよい。実施形態によっては、判定部１２０は、前記読み出した第１データの判定のために第１判定レベル数を選択し、前記読み出した第２データの判定のために第２判定レベル数を選択し、前記読み出した第３データの判定のために第３判定レベル数を選択し、前記読み出した第４データの判定のために第４判定レベル数を選択してもよい。

ビット階層を形成するデータは、ページを形成するデータを意味する場合もある。実施形態によれば、１つのワード線に接続されるマルチビットセルの集合をメモリページと命名し、１つのメモリページのマルチビットセルに格納されて１つのビット階層を形成するデータをデータページと命名して用いることにする。前記名称は説明の便宜のためのものであり、これによって実施形態が前記名称に限定されることはない。

実施形態によっては、ＭＳＢに対応するビット階層は、マルチビットセルの閾値電圧の変化に対して１回の遷移が行なわれてもよい。遷移は、閾値電圧の変化に応じて、ビット階層のデータの値が「１」から「０」に、または「０」から「１」に変化するイベントである。ＭＳＢに対応するビット階層に硬判定方法が適用されれば、１つの読み出し電圧レベルよりも低い閾値電圧を有するマルチビットセルには「１」が格納され、前記読み出し電圧レベルよりも高い閾値電圧を有するマルチビットセルには「０」が格納されたと判定されることができる。ＭＳＢに対応するビット階層に軟判定方法が適用されれば、ｋ個の読み出し電圧レベルを用いて、マルチレベルセルのＭＳＢをＬＬＲ値として判定することができる（「ｋ」は自然数である）。ＬＳＢに対応するビット階層は、マルチビットセルの閾値電圧の変化に対してｍ回の遷移を検出することができる。ＬＳＢに対応するビット階層に硬判定方法が適用されれば、ｍ個の読み出し電圧レベルを用いて、ｍ回の遷移を検出することができる。ＬＳＢに対応するビット階層に、各遷移に対してｋ個の読み出し電圧レベルを用いる軟判定方法が適用されれば、ｋ×ｍ個の読み出し電圧レベルを用いてＬＳＢをＬＬＲ値として判定することができる。

実施形態によっては、メモリページ１１１は１つのメモリページであり、第１データはＭＳＢのビット階層を形成する第１データページであってもよい。第２データはＬＳＢのビット階層を形成する第２データページであってもよい。第１チャネルは判定部１２０が読み出し電圧レベルを用いて前記第１データページを読み出す経路である。ビット階層が遷移を経験する可能性が高い閾値電圧レベルの周辺に一定個数の読み出し電圧レベルが設定され、判定部１２０は、前記設定された読み出し電圧レベルを用いてメモリページ１１１のマルチビットセルから第１データを読み出してもよい。前記一定個数の読み出し電圧レベルは第１判定レベル数と関連し、第１データおよび第１チャネルに対する第１判定レベル数はＭＳＢのビット階層が経験する遷移の回数に応じて設定されてもよい。同様に、第２データおよび第２チャネルに対する第２判定レベル数は、ＬＳＢのビット階層が経験する遷移の回数に応じて設定されてもよい。第２データを読み出す過程において用いられる読み出し電圧レベルは、前記設定された第２判定レベル数と関連してもよい。

ビット階層が経験する遷移回数が大きいほどビット階層に対応するチャネルで誤りが発生する確率が増加する。ＬＳＢのビット階層は、ＭＳＢのビット階層よりも多い遷移を経験するため、第２チャネルで誤りが発生する確率は第１チャネルで誤りが発生する確率よりも大きい場合もある。このように、判定部１２０は、相対的に多くの誤りが発生するものと予測される第２チャネルに、第１チャネルよりも多くの軟判定レベルを設定することができる。

例えば、判定部１２０は、１つの読み出し電圧レベルを用いて第１データを読み出し、前記読み出した第１データに対して硬判定を行なってもよい。判定部１２０は、ｋ×ｍ個の読み出し電圧レベルを用いて第２データを読み出し、前記読み出した第２データに対して（ｋ＋１）レベルの軟判定を行なってもよい。デコーダ１３０は、前記硬判定された第１データに対してＥＣＣ復号化を行い、前記第２データが軟判定されて生成されたＬＬＲ値に対してＥＣＣ復号化を行なってもよい。

更なる例として、判定部１２０は、ｋ１個の読み出し電圧レベルを用いて第１データを読み出し、前記読み出した第１データに対して（ｋ１＋１）レベルの軟判定を行なってもよい。判定部１２０は、ｋ２×ｍ個（ｋ２＞ｋ１）の読み出し電圧レベルを用いて第２データを読み出し、前記読み出した第２データに対して（ｋ２＋１）レベルの軟判定を行なってもよい。

実施形態によれば、マルチビットセルのビット階層に応じて、チャネルに対応する判定技法および判定レベルの数を決定することによって、マルチビットセルのビット階層に応じて変化するチャネル特性に最適化されたデータ判定技法の実現が可能である。実施形態によれば、誤りが発生する確率が最も高いクリティカルページの誤り訂正の可能性を高めることができる。

実施形態によれば、メモリ装置１００は、硬判定または軟判定されたデータページのＢＥＲを均一に調整することによって、ビット階層に関係なくデータを外部のホストまたはプロセッサ（図示せず）に送信することができる。外部のホストまたはプロセッサは、メモリ装置１００の物理的な特性に関係なくデータを処理し、物理的アドレスを考慮することなく、論理的アドレスを用いてメモリ装置１００にアクセスすることができる。

判定部１２０は、マルチビットセルの閾値電圧の分布の間の重なる比率に応じて、第１チャネルおよび第２チャネルに対応する判定技法および判定レベルの数を決定してもよい。判定部１２０は、マルチビットセルの閾値電圧の分布の間の重なる比率に応じて、判定レベルによって分割される判定区間それぞれに割り当てられるＬＬＲ値を決定してもよい。

実施形態によっては、判定部１２０は、第１ビット階層を形成するデータを第１データとして読み出し、第２ビット階層を形成するデータを第２データとして読み出し、第３ビット階層を形成するデータを第３データとして読み出し、第４ビット階層を形成するデータを第４データとして読み出してもよい。判定部１２０は、第１データおよび第２データの硬判定または軟判定結果を用いて、第３データに対して軟判定を行なってもよい。判定部１２０は、第１データ、第２データおよび第３データの硬判定または軟判定結果を用いて、第４データに対して軟判定を行なってもよい。

図４〜図７は、図１のメモリ装置１００のデータ判定動作の一例を示す図である。

図４を参照すれば、横軸はメモリセルアレイ１１０のマルチビットセルの閾値電圧レベルを示し、縦軸は該当の閾値電圧レベルを有するマルチビットセルの個数を示す。

第１分布４３１は、データ「１１１」が格納されたマルチビットセルの閾値電圧が形成する分布である。第２分布４３２は、データ「１１０」が格納されたマルチビットセルの閾値電圧が形成する分布である。第３分布４３３は、データ「１００」が格納されたマルチビットセルの閾値電圧が形成する分布である。第４分布４３４は、データ「１０１」が格納されたマルチビットセルの閾値電圧が形成する分布である。

第５分布４３５は、データ「００１」が格納されたマルチビットセルの閾値電圧が形成する分布である。第６分布４３６は、データ「０００」が格納されたマルチビットセルの閾値電圧が形成する分布である。第７分布４３７は、データ「０１０」が格納されたマルチビットセルの閾値電圧が形成する分布である。第８分布４３８は、データ「０１１」が格納されたマルチビットセルの閾値電圧が形成する分布である。

第１ページ４４０は、ＭＳＢのビット階層に対応するデータページである。ＭＳＢのビット階層は、閾値電圧レベル４１０、閾値電圧レベル４１１、閾値電圧レベル４１２の近傍で１回の遷移を経験する。判定部１２０は、メモリページ１１１のマルチビットセルから閾値電圧レベル４１０、閾値電圧レベル４１１、閾値電圧レベル４１２を用いて第１データを読み出すことができる。判定区間４４１は、閾値電圧レベル４１０、閾値電圧レベル４１１、閾値電圧レベル４１２によって形成される４レベルの判定区間である。

図５を参照すれば、判定区間４４１は、第１判定区間５１０、第２判定区間５２０、第３判定区間５３０、および第４判定区間５４０からなる。

第１判定区間５１０は、閾値電圧レベル４１０よりも低い閾値電圧に対応する判定区間である。第２判定区間５２０は、閾値電圧レベル４１０よりも高くて閾値電圧レベル４１１よりも低い閾値電圧に対応する判定区間である。第３判定区間５３０は、閾値電圧レベル４１１よりも高くて閾値電圧レベル４１２よりも低い閾値電圧に対応する判定区間である。第４判定区間５４０は、閾値電圧レベル４１２よりも高い閾値電圧に対応する判定区間である。

判定部１２０は、第４分布４３４と第５分布４３５の範囲および第４分布４３４と第５分布４３５が互いに重なる比率に応じて、判定区間５１０、５２０、５３０、５４０にＬＬＲ値を割り当ててもよい。判定部１２０は、第１判定区間５１０に＋Ｌ２値を割り当て、第２判定区間５２０に＋Ｌ１値を割り当て、第３判定区間５３０に−Ｌ１値を割り当て、第４判定区間５４０に−Ｌ２値を割り当ててもよい。実施形態によっては、判定部１２０は、第１判定区間５１０に−Ｌ２値を割り当て、第２判定区間５２０に−Ｌ１値を割り当て、第３判定区間５３０に＋Ｌ１値を割り当て、第４判定区間５４０に＋Ｌ２値を割り当ててもよい。

第１判定区間５１０に位置する閾値電圧を有するマルチビットセルのＭＳＢは「１」である可能性が極めて高く、「０」である可能性が無視できる程度に低いため、第１判定区間５１０に割り当てられるＬＬＲ値の大きさ（ｍａｇｎｉｔｕｄｅ）は極めて大きくてもよい。

第４判定区間５４０に位置する閾値電圧を有するマルチビットセルのＭＳＢは「０」である可能性が極めて高く、「１」である可能性が無視できる程度に低いため、第４判定区間５４０に割り当てられるＬＬＲ値の大きさは極めて大きくてもよい。

第２判定区間５２０または第３判定区間５３０に位置する閾値電圧を有するマルチビットセルのＭＳＢは、「１」である可能性が無視できない程度に大きく、「０」である可能性も無視できない程度に大きいため、第２判定区間５２０または第３判定区間５３０に割り当てられるＬＬＲ値は０に近くてもよい。

したがって、判定部１２０は、Ｌ１より極めて大きいＬ２を第１判定区間５１０または第４判定区間５４０に割り当ててもよい。

再び図４を参照すれば、第２ページ４５０は第２ビット階層に対応するデータページである。第２ビット階層は、閾値電圧レベル４０４、閾値電圧レベル４０５、閾値電圧レベル４０６の近傍で１回の遷移を経験し、閾値電圧レベル４１６、閾値電圧レベル４１７、閾値電圧レベル４１８の近傍で更に１回の遷移を経験する。判定部１２０は、メモリページ１１１のマルチビットセルから、閾値電圧レベル４０４、閾値電圧レベル４０５、閾値電圧レベル４０６、閾値電圧レベル４１６、閾値電圧レベル４１７、閾値電圧レベル４１８を用いて第２データを読み出してもよい。判定区間４５１は、閾値電圧レベル４０４、閾値電圧レベル４０５、閾値電圧レベル４０６によって形成される４レベルの判定区間であり、判定区間４５２は、閾値電圧レベル４１６、閾値電圧レベル４１７、閾値電圧レベル４１８によって形成される４レベルの判定区間である。

図６を参照すれば、判定区間４５１は、第１判定区間６１０、第２判定区間６２０、第３判定区間６３０、および第４判定区間６４０からなる。

第１判定区間６１０は、閾値電圧レベル４０４よりも低い閾値電圧に対応する判定区間である。第２判定区間６２０は、閾値電圧レベル４０４よりも高くて閾値電圧レベル４０５よりも低い閾値電圧に対応する判定区間である。第３判定区間６３０は、閾値電圧レベル４０５よりも高くて閾値電圧レベル４０６よりも低い閾値電圧に対応する判定区間である。第４判定区間６４０は、閾値電圧レベル４０６よりも高い閾値電圧に対応する判定区間である。

判定部１２０は、第２分布４３２と第３分布４３３の範囲および第２分布４３２と第３分布４３３が互いに重なる比率に応じて、判定区間６１０、６２０、６３０、６４０にＬＬＲ値を割り当ててもよい。判定部１２０は、第１判定区間６１０に＋Ｌ２値を割り当て、第２判定区間６２０に＋Ｌ１値を割り当て、第３判定区間６３０に−Ｌ１値を割り当て、第４判定区間６４０に−Ｌ２値を割り当ててもよい。実施形態によっては、判定部１２０は、第１判定区間６１０に−Ｌ２値を割り当て、第２判定区間６２０に−Ｌ１値を割り当て、第３判定区間６３０に＋Ｌ１値を割り当て、第４判定区間６４０に＋Ｌ２値を割り当ててもよい。

第１判定区間６１０に位置する閾値電圧を有するマルチビットセルの第２ビットは「１」である可能性が極めて高く、「０」である可能性が無視できる程度に低いため、第１判定区間６１０に割り当てられるＬＬＲ値の大きさは極めて大きくてもよい。

第４判定区間６４０に位置する閾値電圧を有するマルチビットセルの第２ビットは「０」である可能性が極めて高く、「１」である可能性が無視できる程度に低いため、第４判定区間６４０に割り当てられるＬＬＲ値の大きさは極めて大きくてもよい。

第２判定区間６２０または第３判定区間６３０に位置する閾値電圧を有するマルチビットセルの第２ビットは、「１」である可能性が無視できない程度に大きく、「０」である可能性も無視できない程度に大きいため、第２判定区間６２０または第３判定区間６３０に割り当てられるＬＬＲ値は０に近くてもよい。

したがって、判定部１２０は、Ｌ１より極めて大きいＬ２を第１判定区間６１０または第４判定区間６４０に割り当ててもよい。

再び図４を参照すれば、第３ページ４６０はＬＳＢのビット階層に対応するデータページである。ＬＳＢのビット階層は、閾値電圧レベル４０１、閾値電圧レベル４０２、閾値電圧レベル４０３の近傍で第１遷移を経験し、閾値電圧レベル４０７、閾値電圧レベル４０８、閾値電圧レベル４０９の近傍で第２遷移を経験し、閾値電圧レベル４１３、閾値電圧レベル４１４、閾値電圧レベル４１５の近傍で第３遷移を経験し、閾値電圧レベル４１９、閾値電圧レベル４２０、閾値電圧レベル４２１の近傍で第４遷移を経験する。判定部１２０は、メモリページ１１１のマルチビットセルから、閾値電圧レベル４０１、閾値電圧レベル４０２、閾値電圧レベル４０３、閾値電圧レベル４０７、閾値電圧レベル４０８、閾値電圧レベル４０９、閾値電圧レベル４１３、閾値電圧レベル４１４、閾値電圧レベル４１５、閾値電圧レベル４１９、閾値電圧レベル４２０、閾値電圧レベル４２１を用いて第３データを読み出してもよい。

判定部１２０は、第３データの判定過程において第１データおよび第２データを用いてもよい。実施形態によっては、判定部１２０は、第３データの判定過程において第１データおよび第２データの判定結果を用いてもよい。判定部１２０は、第２データを読み出す過程において用いられた閾値電圧レベル４０４とマルチビットセルの閾値電圧の比較結果を、第１遷移を検出するために用いてもよい。このとき、判定区間４６１は、閾値電圧レベル４０１、閾値電圧レベル４０２、閾値電圧レベル４０３、閾値電圧レベル４０４によって形成される５レベルの判定区間であってもよい。

判定部１２０は、第２データを読み出す過程において用いられた閾値電圧レベル４０６とマルチビットセルの閾値電圧の比較結果を、第２遷移を検出するために用いてもよく、第１データを読み出す過程において用いられた閾値電圧レベル４１０とマルチビットセルの閾値電圧の比較結果を、第２遷移を検出するために用いてもよい。このとき、判定区間４６２は、閾値電圧レベル４０６、閾値電圧レベル４０７、閾値電圧レベル４０８、閾値電圧レベル４０９、閾値電圧レベル４１０によって形成される６レベルの判定区間であってもよい。

判定区間４６３は、閾値電圧レベル４１２、閾値電圧レベル４１３、閾値電圧レベル４１４、閾値電圧レベル４１５、閾値電圧レベル４１６によって形成される６レベルの判定区間であり、判定区間４６４は、閾値電圧レベル４１８、閾値電圧レベル４１９、閾値電圧レベル４２０、閾値電圧レベル４２１によって形成される５レベルの判定区間である。

図７を参照すれば、判定区間４６２は、第１判定区間７１０、第２判定区間７２０、第３判定区間７３０、第４判定区間７４０、第５判定区間７５０、および第６判定区間７６０からなる。

第１判定区間７１０は、閾値電圧レベル４０６よりも低い閾値電圧に対応する判定区間である。第２判定区間７２０は、閾値電圧レベル４０６よりも高くて閾値電圧レベル４０７よりも低い閾値電圧に対応する判定区間である。第３判定区間７３０は、閾値電圧レベル４０７よりも高くて閾値電圧レベル４０８よりも低い閾値電圧に対応する判定区間である。第４判定区間７４０は、閾値電圧レベル４０８よりも高くて閾値電圧レベル４０９よりも低い閾値電圧に対応する判定区間である。第５判定区間７５０は、閾値電圧レベル４０９よりも高くて閾値電圧レベル４１０よりも低い閾値電圧に対応する判定区間である。第６判定区間７６０は、閾値電圧レベル４１０よりも高い閾値電圧に対応する判定区間である。

判定部１２０は、第３分布４３３と第４分布４３４の範囲および第３分布４３３と第４分布４３４が互いに重なる比率に応じて、判定区間７１０、７２０、７３０、７４０、７５０、７６０にＬＬＲ値を割り当ててもよい。判定部１２０は第１判定区間７１０に＋Ｌ３値を割り当て、第２判定区間７２０に＋Ｌ２値を割り当て、第３判定区間７３０に＋Ｌ１値を割り当て、第４判定区間７４０に−Ｌ１値を割り当て、第５判定区間７５０に−Ｌ２値を割り当て、第６判定区間７６０に−Ｌ３値を割り当ててもよい。実施形態によっては、判定部１２０は第１判定区間７１０に−Ｌ３値を割り当て、第２判定区間７２０に−Ｌ２値を割り当て、第３判定区間７３０に−Ｌ１値を割り当て、第４判定区間７４０に＋Ｌ１値を割り当て、第５判定区間７５０に＋Ｌ２値を割り当て、第６判定区間７６０に＋Ｌ３値を割り当ててもよい。

第３判定区間７３０または第４判定区間７４０に位置する閾値電圧を有するマルチビットセルのＬＳＢは「１」である可能性が無視できない程度に大きく、「０」である可能性も無視できない程度に大きいため、第３判定区間７３０または第４判定区間７４０に割り当てられるＬＬＲ値は０に近くてもよい。

第２判定区間７２０に位置する閾値電圧を有するマルチビットセルのＬＳＢは「０」である可能性が極めて高く、「１」である可能性が無視できる程度に低いため、第２判定区間７２０に割り当てられるＬＬＲ値の大きさは極めて大きくてもよい。

第１判定区間７１０に位置する閾値電圧を有するマルチビットセルのＬＳＢが「０」である可能性は、第２判定区間７２０に位置する閾値電圧を有するマルチビットセルのＬＳＢが「０」である可能性よりも高いため、第１判定区間７１０に割り当てられるＬＬＲ値の絶対値の大きさＬ１は、第２判定区間７２０に割り当てられるＬＬＲ値の大きさＬ２よりも大きくてもよい。

判定部１２０は、第１ページ４４０および第２ページ４５０を読み出したデータまたは判定されたデータを用いて第３ページ４６０のデータを判定してもよいため、第３ページ４６０に対する付加的な読み出し動作なしで第３ページ４６０に対して増加した軟判定レベルを適用することができる。したがって、判定部１２０は、付加的な読み出し時間を所要せずにクリティカルページ（誤りが最も多いものと予測される）に対して効果的な軟判定を行うことができ、クリティカルページのＢＥＲを減らすことができる。

図８〜図１１は、図１のメモリ装置１００のデータ判定動作の他の例を示す図である。

図８を参照すれば、横軸はメモリセルアレイ１１０のマルチビットセルの閾値電圧レベルを示し、縦軸は該当の閾値電圧レベルを有するマルチビットセルの個数を示す。

第１分布８３１はデータ「１１」が格納されたマルチビットセルの閾値電圧が形成する分布である。第２分布８３２はデータ「１０」が格納されたマルチビットセルの閾値電圧が形成する分布である。第３分布８３３はデータ「００」が格納されたマルチビットセルの閾値電圧が形成する分布である。第４分布８３４はデータ「０１」が格納されたマルチビットセルの閾値電圧が形成する分布である。

第１ページ８１０は、ＭＳＢのビット階層に対応するデータページである。ＭＳＢのビット階層は、第２分布８３２および第３分布８３３の間で１回の遷移を経験する。

判定部１２０は、メモリページ１１１のマルチビットセルから、閾値電圧レベル８４２、閾値電圧レベル８４３を用いて第１データを読み出してもよい。判定部１２０は、第２分布８３２および第３分布８３３が重なる比率が相対的に大きくなければ、２つの閾値電圧レベル８４２、８４３を用いて第１データを読み出してもよい。

判定区間８１１は、閾値電圧レベル８４２、閾値電圧レベル８４３によって形成される３レベルの判定区間である。

第２ページ８２０は、ＬＳＢのビット階層に対応するデータページである。ＬＳＢのビット階層は、第１分布８３１および第２分布８３２の間で第１遷移を経験し、第３分布８３３および第４分布８３４の間で第２遷移を経験する。

判定部１２０は、メモリページ１１１のマルチビットセルから、閾値電圧レベル８４１を用いて第２ページ８２０の第１遷移を検出することができる。判定部１２０は、メモリページ１１１のマルチビットセルから、閾値電圧レベル８４４、閾値電圧レベル８４５、閾値電圧レベル８４６を用いて第２ページ８２０の第２遷移を検出することができる。

判定部１２０は、第１分布８３１および第２分布８３２間の距離が相対的に大きければ、１つの閾値電圧レベル８４１を用いて第２ページ８２０の第１遷移を検出することができる。判定部１２０は、第３分布８３３および第４分布８３４が互いに重なる比率が相対的に大きければ、３つの閾値電圧レベル８４４、８４５、８４６を用いて第２ページ８２０の第２遷移を検出することができる。

判定部１２０は、第１データを読み出す過程において用いられた閾値電圧レベル８４２、閾値電圧レベル８４３、およびマルチビットセルの閾値電圧の比較結果を用いて、第２データを判定することができる。

判定区間８２１は、閾値電圧レベル８４１、閾値電圧レベル８４２によって形成される３レベルの判定区間であり、判定区間８２２は、閾値電圧レベル８４３、閾値電圧レベル８４４、閾値電圧レベル８４５、閾値電圧レベル８４６によって形成される５レベルの判定区間である。

図９を参照すれば、判定区間８１１は、第１判定区間９１０、第２判定区間９２０および第３判定区間９３０からなる。

第１判定区間９１０は、閾値電圧レベル８４２よりも低い閾値電圧に対応する判定区間である。第２判定区間９２０は、閾値電圧レベル８４２よりも高くて閾値電圧レベル８４３よりも低い閾値電圧に対応する判定区間である。第３判定区間９３０は、閾値電圧レベル８４３よりも高い閾値電圧に対応する判定区間である。

判定部１２０は、第２分布８３２と第３分布８３３の範囲および第２分布８３２と第３分布８３３が互いに重なる比率に応じて、判定区間９１０、９２０、９３０にＬＬＲ値を割り当ててもよい。判定部１２０は、第１判定区間９１０に＋Ｌ２値を割り当て、第２判定区間９２０にＬ１値を割り当て、第３判定区間９３０に−Ｌ２値を割り当ててもよい。実施形態によっては、判定部１２０は第１判定区間９１０に−Ｌ２値を割り当て、第２判定区間９２０にＬ１値を割り当て、第３判定区間９３０に＋Ｌ２値を割り当ててもよい。

第１判定区間９１０に位置する閾値電圧を有するマルチビットセルのＭＳＢは「１」である可能性が極めて高く、「０」である可能性が無視できる程度に低いため、第１判定区間９１０に割り当てられるＬＬＲ値（＋Ｌ２または−Ｌ２）の大きさは極めて大きくてもよい。

第３判定区間９３０に位置する閾値電圧を有するマルチビットセルのＭＳＢは「０」である可能性が極めて高く、「１」である可能性が無視できる程度に低いため、第３判定区間９３０に割り当てられるＬＬＲ値（＋Ｌ２または−Ｌ２）の大きさは極めて大きくてもよい。

第２判定区間９２０に位置する閾値電圧を有するマルチビットセルのＭＳＢは「１」である可能性が無視できない程度に大きく、「０」である可能性も無視できない程度に大きいため、第２判定区間９２０に割り当てられるＬＬＲ値（Ｌ１）は０に近くてもよい。

図１０を参照すれば、判定区間８２１は、第１判定区間１０１０、第２判定区間１０２０、および第３判定区間１０３０からなる。

第１判定区間１０１０は、閾値電圧レベル８４１よりも低い閾値電圧に対応する判定区間である。第２判定区間１０２０は、閾値電圧レベル８４１よりも高くて閾値電圧レベル８４２よりも低い閾値電圧に対応する判定区間である。第３判定区間１０３０は、閾値電圧レベル８４２よりも高い閾値電圧に対応する判定区間である。

図１０に示すように、第１分布８３１および第２分布８３２間の距離が相対的に遠いため、第１判定区間１０１０に位置する閾値電圧を有するマルチビットセルのＬＳＢは「１」である可能性が極めて高く、「０」である可能性は無視できる程度に低い。判定部１２０は、第１判定区間１０１０に極めて大きいＬＬＲ値（Ｌ１）を割り当ててもよい。

第２判定区間１０２０に位置する閾値電圧を有するマルチビットセルのＬＳＢは「０」である可能性が極めて高くて「１」である可能性は無視できる程度に低い。判定部１２０は、第２判定区間１０２０に大きいＬＬＲ値（Ｌ２）を割り当ててもよい。

第３判定区間１０３０に位置する閾値電圧を有するマルチビットセルのＬＳＢが「０」である可能性が極めて高くて「１」である可能性は極めて低いため、判定部１２０は、第３判定区間１０２０にＬ２よりも大きいＬＬＲ値（Ｌ３）を割り当ててもよい。

例えば、判定部１２０は、第１判定区間１０１０に＋１００、第２判定区間１０２０に−５０、第３判定区間１０３０に−１０００のＬＬＲ値を割り当ててもよい。

図１１を参照すれば、判定区間８２２は、第１判定区間１１１０、第２判定区間１１２０、第３判定区間１１３０、第４判定区間１１４０、および第５判定区間１１５０からなる。

第１判定区間１１１０は、閾値電圧レベル８４３よりも低い閾値電圧に対応する判定区間である。第２判定区間１１２０は、閾値電圧レベル８４３よりも高くて閾値電圧レベル８４４よりも低い閾値電圧に対応する判定区間である。第３判定区間１１３０は、閾値電圧レベル８４４よりも高くて閾値電圧レベル８４５よりも低い閾値電圧に対応する判定区間である。第４判定区間１１４０は、閾値電圧レベル８４５よりも高くて閾値電圧レベル８４６よりも低い閾値電圧に対応する判定区間である。第５判定区間１１５０は、閾値電圧レベル８４６よりも高い閾値電圧に対応する判定区間である。

判定部１２０は、第３分布８３３と第４分布８３４の範囲および第３分布８３３と第４分布８３４が互いに重なる比率に応じて、判定区間１１１０、１１２０、１１３０、１１４０、１１５０にＬＬＲ値を割り当ててもよい。判定部１２０は、第１判定区間１１１０にＬ３値を割り当て、第２判定区間１１２０に＋Ｌ２値を割り当て、第３判定区間１１３０に＋Ｌ１値を割り当て、第４判定区間１１４０に−Ｌ１値を割り当て、第１１判定区間１１５０に−Ｌ２値を割り当ててもよい。実施形態によっては、判定部１２０は、第１判定区間１１１０にＬ３値を割り当て、第２判定区間１１２０に−Ｌ２値を割り当て、第３判定区間１１３０に−Ｌ１値を割り当て、第４判定区間１１４０に＋Ｌ１値を割り当て、第５判定区間１１５０に＋Ｌ２値を割り当ててもよい。

第３判定区間１１３０または第４判定区間１１４０に位置する閾値電圧を有するマルチビットセルのＬＳＢは「１」である可能性が無視できない程度に大きく、「０」である可能性も無視できない程度に大きいため、第３判定区間１１３０または第４判定区間１１４０に割り当てられるＬＬＲ値（＋Ｌ１または−Ｌ１）は０に近くてもよい。

第２判定区間１１２０に位置する閾値電圧を有するマルチビットセルのＬＳＢは「０」である可能性が極めて高く、「１」である可能性が無視できる程度に低い。第２判定区間１１２０に割り当てられるＬＬＲ値の絶対値の大きさＬ２はＬ１よりも大きくてもよい。

第１判定区間１１１０に位置する閾値電圧を有するマルチビットセルのＬＳＢが「１」である可能性は極めて低い。したがって、第１判定区間１１１０に割り当てられるＬＬＲ値Ｌ３の大きさ（｜Ｌ３｜）はＬ２の大きさ（｜Ｌ２｜）よりも大きくてもよい。

再び図１を参照すれば、判定部１２０は、第１チャネルに対応するメモリセルに第１データが格納された後に経過した時間に基づいて第１判定レベル数を選択してもよく、第２チャネルに対応するメモリセルに第２データが格納された後に経過した時間に基づいて第２判定レベル数を選択してもよい。第１チャネルまたは第２チャネルの特性は、メモリセルにデータが格納された後に時間が経過することによって劣化する場合がある。

実施形態によっては、判定部１２０は、第１チャネルに対応するメモリセルの消去回数（ｅｒａｓｅ ｃｙｃｌｅ）に基づいて第１判定レベル数を選択してもよく、第２チャネルに対応するメモリセルの消去回数に基づいて第２判定レベル数を選択してもよい。第１チャネルまたは第２チャネルの特性は、メモリセルの消去回数が増加することによって劣化する場合がある。フラッシュメモリ等の非揮発性メモリに新しいデータを格納するためには、以前のデータを消去しなければならない。このとき、データをプログラムし、プログラムされたデータを消去する回数が増加するほどメモリセルのデータ維持特性が劣化する。メモリセルのプログラムおよび消去回数が増加するほどデータ維持特性が劣化する傾向をメモリセルの耐久特性ともいう。

図１２は、本発明の更なる実施形態に係るデータ判定方法を示す動作フローチャートである。

図１２を参照すれば、データ判定方法は、第１チャネルを経由して第１データを受信する（Ｓ１２１０）。

データ判定方法は、第２チャネルを経由して第２データを受信する（Ｓ１２２０）。

データ判定方法は、第１判定レベル数を用いて、第１データに対して硬判定または軟判定を行う（Ｓ１２３０）。このとき、第１判定レベル数は第１チャネルの特性に基づいて設定されてもよい。

データ判定方法は、第２判定レベル数を用いて、第２データに対して軟判定を行う（Ｓ１２４０）。このとき、第２判定レベル数は第２チャネルの特性に基づいて設定されてもよい。

ステップＳ１２４０は、ステップＳ１２３０の硬判定または軟判定結果を用いて、第２データに対して軟判定を行うことができる。実施形態によっては、ステップＳ１２３０の硬判定または軟判定結果は、バッファメモリのような格納装置に格納されてもよいと共に、第２データの軟判定レベルを増加させて判定するために用いられてもよい。

第１チャネルの特性は第２チャネルの特性より良好であり、第１判定レベル数は第２判定レベル数よりも小さくてもよい。

データ判定方法は、前記硬判定または軟判定された第１データに対してＥＣＣ復号化を行なってもよく、前記軟判定された第２データに対してＥＣＣ復号化を行なってもよい。

第１チャネルは複数のマルチビットセルを含むメモリページから第１データを読み出す経路であってもよく、第２チャネルは前記メモリページから第２データを読み出す経路であってもよい。第１チャネルおよび第２チャネルは、同一のメモリページに格納されたデータであってもよく、互いに異なるビット階層に対応するデータであってもよい。

データ判定方法は、前記メモリページの複数のマルチビットセルの閾値電圧の分布および第１チャネルの特性に基づいて第１データの軟判定区間にＬＬＲを割り当ててもよい。

データ判定方法は、前記メモリページの複数のマルチビットセルの閾値電圧の分布および第２チャネルの特性に基づいて第２データの軟判定区間にＬＬＲを割り当ててもよい。

メモリチャネルの状態は、プログラムおよび消去を繰り返すほど、データが格納された後に時間が経過することによって劣化する。データ判定方法は、プログラムおよび消去回数またはデータが格納された後に経過した時間に基づいて軟判定レベルを選択してもよい。

データ判定方法は、第１チャネルに対応するメモリセルの消去回数に基づいて第１判定レベル数を選択してもよく、第２チャネルに対応するメモリセルの消去回数に基づいて第２判定レベル数を選択してもよい。

データ判定方法は、第１チャネルに対応するメモリセルに第１データが格納された後に経過した時間に基づいて第１判定レベル数を選択してもよく、第２チャネルに対応するメモリセルに第２データが格納された後に経過した時間に基づいて第２判定レベル数を選択してもよい。

実施形態に係るデータ判定方法は、多様な動作を実行するためのプログラム命令を含むコンピュータ読取可能な記録媒体を含む。当該記録媒体は、プログラム命令、データファイル、データ構造などを単独または組み合わせて含むこともでき、記録媒体およびプログラム命令は、本発明の目的のために特別に設計されて構成されたものでもよく、コンピュータソフトウェア分野の技術を有する当業者にとって公知であり使用可能なものであってもよい。コンピュータ読取可能な記録媒体の例としては、ハードディスク、フロッピー（登録商標）ディスク、及び磁気テープのような磁気媒体、ＣＤ−ＲＯＭ、ＤＶＤのような光記録媒体、フロプティカルディスクのような磁気−光媒体、およびＲＯＭ、ＲＡＭ、フラッシュメモリなどのようなプログラム命令を保存して実行するように特別に構成されたハードウェア装置が含まれる。また、記録媒体は、プログラム命令、データ構造などを保存する信号を送信する搬送波を含む光または金属線、導波管などの送信媒体でもある。プログラム命令の例としては、コンパイラによって生成されるような機械語コードだけでなく、インタプリタなどを用いてコンピュータによって実行され得る高級言語コードを含む。上述のハードウェア装置は、本発明の動作を行うために１つ以上のソフトウェア階層で作動するように構成され、その逆も同様である。

実施形態に係るフラッシュメモリ装置および／またはメモリコントローラは、多様な形態のパッケージを用いて実現されることができる。例えば、実施形態に係るフラッシュメモリ装置および／またはメモリコントローラは、ＰｏＰ（Ｐａｃｋａｇｅ ｏｎ Ｐａｃｋａｇｅ）、Ｂａｌｌ ｇｒｉｄ ａｒｒａｙｓ（ＢＧＡｓ）、Ｃｈｉｐ ｓｃａｌｅ ｐａｃｋａｇｅｓ（ＣＳＰｓ）、Ｐｌａｓｔｉｃ Ｌｅａｄｅｄ Ｃｈｉｐ Ｃａｒｒｉｅｒ（ＰＬＣＣ）、Ｐｌａｓｔｉｃ Ｄｕａｌ Ｉｎ−Ｌｉｎｅ Ｐａｃｋａｇｅ（ＰＤＩＰ）、Ｄｉｅ ｉｎ Ｗａｆｆｌｅ Ｐａｃｋ、Ｄｉｅ ｉｎ Ｗａｆｅｒ Ｆｏｒｍ、Ｃｈｉｐ Ｏｎ Ｂｏａｒｄ（ＣＯＢ）、Ｃｅｒａｍｉｃ Ｄｕａｌ Ｉｎ−Ｌｉｎｅ Ｐａｃｋａｇｅ（ＣＥＲＤＩＰ）、Ｐｌａｓｔｉｃ Ｍｅｔｒｉｃ Ｑｕａｄ Ｆｌａｔ Ｐａｃｋ（ＭＱＦＰ）、Ｔｈｉｎ Ｑｕａｄ Ｆｌａｔｐａｃｋ（ＴＱＦＰ）、Ｓｍａｌｌ Ｏｕｔｌｉｎｅ（ＳＯＩＣ）、Ｓｈｒｉｎｋ Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ（ＳＳＯＰ）、Ｔｈｉｎ Ｓｍａｌｌ Ｏｕｔｌｉｎｅ（ＴＳＯＰ）、Ｔｈｉｎ Ｑｕａｄ Ｆｌａｔｐａｃｋ（ＴＱＦＰ）、Ｓｙｓｔｅｍ Ｉｎ Ｐａｃｋａｇｅ（ＳＩＰ）、Ｍｕｌｔｉ Ｃｈｉｐ Ｐａｃｋａｇｅ（ＭＣＰ）、Ｗａｆｅｒ−ｌｅｖｅｌ Ｆａｂｒｉｃａｔｅｄ Ｐａｃｋａｇｅ（ＷＦＰ）、Ｗａｆｅｒ−Ｌｅｖｅｌ Ｐｒｏｃｅｓｓｅｄ Ｓｔａｃｋ Ｐａｃｋａｇｅ（ＷＳＰ）などのようなパッケージを用いて実現されることができる。

フラッシュメモリ装置とメモリコントローラは、メモリカードを構成することができる。このような場合、メモリコントローラは、ＵＳＢ、ＭＭＣ、ＰＣＩ−Ｅ、ＳＡＴＡ、ＰＡＴＡ、ＳＣＳＩ、ＥＳＤＩ、およびＩＤＥなどのような多様なインタフェースプロトコルのうちの１つを介して外部（例えば、ホスト）と通信するように構成することができる。

フラッシュメモリ装置は、電力が遮断されても格納されたデータを維持することのできる非揮発性メモリ装置である。セルラーフォン、ＰＤＡデジタルカメラ、ポータブルゲームコンソール、そしてＭＰ３Ｐのようなモバイル装置の使用増加に応じて、フラッシュメモリ装置は、データストレージだけでなく、コードストレージとしてより広く用いられることができる。フラッシュメモリ装置は、さらにＨＤＴＶ、ＤＶＤ、ルータ、およびＧＰＳのようなホームアプリケーションに用いられてもよい。

実施形態に係るコンピュータシステムは、バスに電気的に接続されたマイクロプロセッサ、ユーザインタフェース、ベースバンドチップセット（ｂａｓｅｂａｎｄ ｃｈｉｐｓｅｔ）のようなモデム、メモリコントローラ、およびフラッシュメモリ装置を含む。フラッシュメモリ装置には、マイクロプロセッサによって処理された／処理されるＮ−ビットデータ（Ｎは１またはそれよりも大きい整数）がメモリコントローラを介して格納されるであろう。実施形態に係るコンピュータシステムがモバイル装置である場合、コンピュータシステムの動作電圧を供給するためのバッテリが追加的に提供されるであろう。

実施形態に係るコンピュータシステムには応用チップセット、カメライメージプロセッサ（Ｃａｍｅｒａ Ｉｍａｇｅ Ｐｒｏｃｅｓｓｏｒ：ＣＩＳ）、モバイルＤＲＡＭなどがさらに提供されることは、この分野の通常の知識を有する者であれば自明である。メモリコントローラとフラッシュメモリ装置は、例えば、データを格納するために非揮発性メモリを用いるＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ／Ｄｉｓｋ）を構成することができる。

上述したように、本発明は、限定された実施形態と図面によって説明されたが、本発明は、上記の実施形態に限定されることなく、本発明が属する分野における通常の知識を有する者であれば、このような基材から多様な修正および変形が可能である。

したがって、本発明の範囲は説明された実施形態に限定されて決められてはならず、後述する特許請求の範囲だけでなく、この特許請求の範囲と均等なものなどによって定められなければならない。

Claims (20)

1. メモリセルアレイと、
   前記メモリセルアレイから第１チャネルを経由して第１データを読み出し、前記第１チャネルの特性に基づいて設定された第１判定レベル数を用いて、前記第１データに対して硬判定（ｈａｒｄ ｄｅｃｉｓｉｏｎ）および軟判定（ｓｏｆｔ ｄｅｃｉｓｉｏｎ）のうちの少なくとも１つを行い、前記メモリセルアレイから第２チャネルを経由して第２データを読み出し、前記第２チャネルの特性に基づいて設定された第２判定レベル数を用いて、前記第２データに対して軟判定を行う判定部と、
   を含むことを特徴とするメモリ装置。
2. 前記メモリセルアレイは、マルチビットデータを格納することのできる複数のマルチビットセルを含み、前記判定部は、前記第１データが読み出されるマルチビットセルから前記第２データを読み出すことを特徴とする請求項１に記載のメモリ装置。
3. 前記判定部は、前記第１データに対して硬判定および軟判定のうちの少なくとも１つが行なわれた結果を用いて、前記第２データに対して軟判定を行うことを特徴とする請求項２に記載のメモリ装置。
4. 前記判定部は、前記第１データが読み出されるマルチビットセルの閾値電圧の分布および前記第１チャネルの少なくとも１つの特性に基づいて前記第１データの軟判定区間に割り当てられたメトリック値を用いて、前記第１データに対して軟判定を行ない、前記第１データが読み出されるマルチビットセルの閾値電圧の分布および前記第２チャネルの少なくとも１つの特性に基づいて前記第２データの軟判定区間に割り当てられたメトリック値を用いて、前記第２データに対して軟判定を行うことを特徴とする請求項２に記載のメモリ装置。
5. 前記メトリック値は、尤度比（ＬＲ）および対数尤度比（ＬＬＲ）のうちの１つであることを特徴とする請求項４に記載野メモリ装置。
6. 前記第１判定レベル数は前記第１データを読み出すための読み出し電圧レベルの数と関連し、前記第２判定レベル数は前記第２データを読み出すための読み出し電圧レベルの数と関連することを特徴とする請求項１に記載のメモリ装置。
7. 前記第１チャネルの特性は前記第２チャネルの特性よりも良好であり、前記第１判定レベル数は前記第２判定レベル数よりも小さいことを特徴とする請求項１に記載のメモリ装置。
8. 前記硬判定および軟判定のうちの少なくとも１つが行なわれた第１データに対して誤り制御コード（ＥＣＣ）復号化を行い、前記軟判定された第２データに対して誤り制御コード（ＥＣＣ）復号化を行うデコーダをさらに含むことを特徴とする請求項１に記載のメモリ装置。
9. 前記判定部は、前記第１チャネルに対応するメモリセルに前記第１データが格納された後に経過した時間に基づいて前記第１判定レベル数を選択し、前記第２チャネルに対応するメモリセルに前記第２データが格納された後に経過した時間に基づいて前記第２判定レベル数を選択することを特徴とする請求項１に記載のメモリ装置。
10. 前記判定部は、前記第１チャネルに対応するメモリセルの消去回数に基づいて前記第１判定レベル数を選択し、前記第２チャネルに対応するメモリセルの消去回数に基づいて前記第２判定レベル数を選択することを特徴とする請求項１に記載のメモリ装置。
11. 第１チャネルを経由して第１データを受信するステップと、
    前記第１チャネルの特性に基づいて設定された第１判定レベル数を用いて、前記第１データに対して硬判定および軟判定のうちの少なくとも１つを行うステップと、
    第２チャネルを経由して第２データを受信するステップと、
    前記第２チャネルの特性に基づいて設定された第２判定レベル数を用いて、前記第２データに対して軟判定を行うステップと、
    を含むことを特徴とするデータ判定方法。
12. 前記第１チャネルは複数のマルチビットセルを含むメモリページから第１データを読み出す経路であり、前記第２チャネルは前記メモリページから第２データを読み出す経路であることを特徴とする請求項１１に記載のデータ判定方法。
13. 前記第２データに対して軟判定を行うステップは、前記第１データに対して硬判定および軟判定のうちの少なくとも１つを行った結果を用いて、前記第２データに対して軟判定を行うことを特徴とする請求項１２に記載のデータ判定方法。
14. 前記メモリページの前記複数のマルチビットセルの閾値電圧の分布および前記第１チャネルの少なくとも１つの特性に基づいて前記第１データの軟判定区間にメトリック値を割り当てるステップと、
    前記メモリページの前記複数のマルチビットセルの閾値電圧の分布および前記第２チャネルの少なくとも１つの特性に基づいて前記第２データの軟判定区間にメトリック値を割り当てるステップと、
    をさらに含むことを特徴とする請求項１２に記載のデータ判定方法。
15. 前記メトリック値は尤度比および対数尤度比のうちの１つであることを特徴とする請求項１４に記載のデータ判定方法。
16. 前記第１チャネルの特性は前記第２チャネルの特性よりも良好であり、前記第１判定レベル数は前記第２判定レベル数よりも小さいことを特徴とする請求項１１に記載のデータ判定方法。
17. 前記硬判定および軟判定のうちの少なくとも１つが行なわれた第１データに対して誤り制御コードまたは誤り訂正コード復号化を行うステップと、
    前記軟判定された第２データに対してＥＣＣ復号化を行うステップと、
    をさらに含むことを特徴とする請求項１１に記載のデータ判定方法。
18. 前記第１チャネルに対応するメモリセルに前記第１データが格納された後に経過した時間に基づいて前記第１判定レベル数を選択するステップと、
    前記第２チャネルに対応するメモリセルに前記第２データが格納された後に経過した時間に基づいて前記第２判定レベル数を選択するステップと、
    をさらに含むことを特徴とする請求項１１に記載のデータ判定方法。
19. 前記第１チャネルに対応するメモリセルの消去回数に基づいて前記第１判定レベル数を選択するステップと、
    前記第２チャネルに対応するメモリセルの消去回数に基づいて前記第２判定レベル数を選択するステップと、
    をさらに含むことを特徴とする請求項１１に記載のデータ判定方法。
20. 請求項１１に記載の方法を実行するためのコンピュータプログラムが符号化されることを特徴とするコンピュータで読み出し可能な記録媒体。

Images