KR101428849B1 - 간섭 채널 환경에서의 저밀도 패리티 검사를 이용한 오류 정정 방법 및 회로, 이를 이용한 플래시 메모리 장치 - Google Patents

Abstract

간섭 채널 환경에서의 저밀도 패리티 검사를 이용한 오류 정정 방법 및 회로, 이를 이용한 플래시 메모리 장치를 공개한다. 본 발명은 채널에 대한 통계적 분석이 이루어진 상기 채널을 통해 전송되는 신호의 오류 정정 방법에 있어서, 복수개의 신호가 수신되는 단계, 상기 복수개의 신호 중 제1 신호 이후 연속하여 수신되는 적어도 하나의 제2 신호에 의해 상기 제1 신호에 포함된 평균 간섭의 크기 및 임의 잡음의 크기가 상기 통계적 분석에 따라 계산되는 단계, 상기 제1 신호의 값이 상기 제1 신호에 포함된 평균 간섭의 크기 및 임의 잡음의 크기가 고려되는 대수 우도비를 이용하여 기생성된 대수 우도 비(LLR) 테이블을 통해 판별되는 단계, 및 값이 판별된 상기 제1 신호가 누적되고, 누적된 복수개의 상기 제1 신호의 값이 저밀도 패리티 검사 부호에 의해 정정되는 단계를 포함한다. 따라서, 수신된 데이터의 값을 간섭의 영향을 미리 고려하여 연판정한 후, 저밀도 패리터 검사를 수행하므로 데이터를 정확하게 복구 할 수 있다.

Description

간섭 채널 환경에서의 저밀도 패리티 검사를 이용한 오류 정정 방법 및 회로, 이를 이용한 플래시 메모리 장치{Error Correcting Methods and Circuit Using Low-Density Parity-Check over Interference Channel Environment, Flash Memory Device Using the Circuits and Methods}

본 발명은 간섭 채널 환경에서의 저밀도 패리티 검사를 이용한 오류 정정 방법 및 회로, 이를 이용한 플래시 메모리 장치에 관한 것으로, 특히 플래시 메모리와 같은 간섭 채널 환경에서 연판정 정보를 추출하여 이를 오류 정정 등에 활용하여 오류정정 능력을 개선하는 방법과 더불어 저밀도 패리티 체크 부호의 오류 정정 성능을 향상시키는 위한 류 정정 방법 및 회로, 이를 이용한 플래시 메모리 장치에 관한 것이다.

최근 각종 전자 기기들은 프로세서 및 램 등의 주 기억 장치의 속도에 비해 보조 기억 장치의 속도가 현저히 느려 연산 속도에 있어 병목 현상이 심화되고 있다. 하드 디스크 드라이브(Hard Disk Drive : 이하 HDD)와 같은 기존의 보조 기억 장치들은 병목현상을 발생시킬 뿐만 아니라 충격에 의해 쉽게 데이터가 훼손될 우려가 있었다. 이에 MOSFET 구조를 응용한 반도체 소자로 구성된 솔리드 스테이트 드라이브(Solid State Drive : 이하 SSD)가 차세대 보조기억 장치로서 부각되고 있다.

SSD는 기존의 보조기억 장치들에 비해 작업 처리 속도가 빠르고, 데이터가 저장된 소자로 임의접근(Random Access)이 가능하여 탐색시간으로 인한 시간지연 없이 고속으로 데이터를 입출력 할 수 있다는 장점을 갖고 있다. 또한, 기계적 지연이나 실패율이 현저히 낮고 외부의 충격에도 데이터가 쉽게 손상되지 않는 강인한 특성을 갖는다. 뿐만 아니라, SSD는 소모 전력이 작고, 별도로 요구되는 기계 장치의 구동이 없어 저발열, 저소음 및 저전력 구동이 가능해 HDD에 비해 이를 포함하는 제품의 소형화, 경량화가 용이하다.

SSD에는 노어(NOR) 방식으로 구성되는 노어 플래시 메모리 및 낸드(NAND) 방식으로 구성되는 낸드 플래시 메모리가 있다. 그 중 낸드 플래시는 대용량으로 만들기가 용이하고, 읽기/쓰기 속도가 빠른 장점을 갖기에, 대부분의 대용량 SSD에서 플래시 메모리가 일반적으로 사용되고 있다. 낸드 플래시 메모리 소자는 메모리 저장 밀도의 증가를 위해, 미세 공정의 사용과 셀 당 저장 비트 수의 증가를 통해 미세화, 다치화(Multi-value) 되어 가는 추세이나 이로 인해 소자의 신뢰성 악화와 수명 단축 등의 부작용이 증대되고 있는 실정이다.

도 1은 플래시 메모리에서 셀당 저장되는 비트수에 따른 문턱 전압의 분포를 도시한 도면이다.

도 1을 참조하면, SLC(Single-Level Cell) 플래시 메모리(a)는 하나의 셀당 1 비트의 정보를 저장하는 낸드 소자이고, MLC(Multi-Level Cell) 플래시 메모리(b)는 2 비트의 정보를, TLC(Tri-Level Cell) 플래시 메모리(c)는 3 비트의 정보를, QLC(Quad-Level Cell) 플래시 메모리(d)는 4 비트의 정보를 저장하는 낸드 소자이다. 도 1의 (a), (b), (c), (d) 각각에서 E는 플래시 메모리의 각 셀의 데이터가 소거(Erase)된 상태를 의미한다.

도 1에 도시된 바와 같이, 한 셀 당 저장하는 비트 수가 증가함에 따라, 잡음 여유 (Noise Margin)가 줄어들게 되고, 이로 인해 읽기 동작 시 레벨 간 간섭에 의한 오류가 발생할 확률이 증가하며, 읽기/쓰기 동작이 반복 될수록 오류 발생 확률이 크게 증가하여 제품의 신뢰도가 떨어지는 문제가 발생한다. 그러므로 저전력 및 높은 처리량의 오류정정회로는 합리적인 가격과 안정적인 낸드 플래시 메모리를 설계하는데 필수적인 요소이다.

오류 정정 회로는 위해 일반적으로 오류 정정부호를 사용하는데, 오류 정정부호는 오류의 탐지 및 오류의 정정을 위한 정보를 담은 여분의 비트들을 필요로 한다. 따라서 여분 비트들을 저장하기 위해 여분 셀이 요구된다. 하지만, 저장 매체의 저장 용량을 최대화하기 위해서는 여분 비트를 저장하기 위해 필요한 셀의 면적이 최소화되어야 하므로, 여분 비트를 최소화 할 필요성이 있다.

또한, 저장 데이터 오류의 증가로, 오류 개수에 따라 지수적으로 증가하는 복잡도와 많은 여분 비트를 요하는 기존의 BCH(Bose-Chaudhuri-Hocquenghem) 부호나 RS(Reed-Solomon) 부호를 대체할 새로운 오류 정정 부호가 필요하다.

저밀도 패리티 검사(Low-Density Parity-Check : 이하 LDPC) 부호는 오류 정정 부호로서 BP (Belief Propagation) 알고리즘과 같은 메시지 경과 알고리즘 (message passing algorithm)을 이용하여 섀넌 (Shannon)의 채널 용량 한계에 근접하는 오류 정정 성능을 보일 수 있다. 이러한 고성능의 오류정정 능력으로 인해 통신을 비롯한 오류정정이 요구되는 많은 분야에서 차세대 오류정정 부호로서 각광을 받고 있다. 하지만 저밀도 패리티 검사 부호의 복호 성능을 온전히 이끌어내기 위해서는 복호부에 연판정(Soft Decision) 정보가 필수적이나, 플래시 메모리의 경우 복호부에 경판정(Hard Decision) 정보만이 전달되기 때문에 저밀도 패리티 검사 부호의 성능을 충분히 활용하지 못하고 있는 실정이다.

현재까지는 이러한 문제를 해결하기 위해 오류가 발생한 페이지(page)의 문턱 전압 (threshold voltage) 값을 바꾸어 페이지를 다시 읽어 옴으로써 경판정 정보의 양자화 레벨(Quantization level)을 높이는 방법으로 연판정에 가까운 정보를 추출하는 방법이 주로 연구되어왔다. 하지만 한번 읽은 페이지를 다시 읽는 것은 처리량 및 처리 지연의 관점에서 보았을 때 손실이 크기 때문에, 이와 같이 다시 읽는 경우는 반드시 최소화해야 한다. 따라서 페이지를 다시 읽어오지 않고도 연판정에 가까운 정보를 추출해 저밀도 패리티 검사 부호의 복호 성능을 개선할 수 있다면 세대 플래시 메모리 장치를 위한 오류정정 기법으로서 의미가 크다. 뿐만 아니라 간섭에 의한 정보를 활용하여 기존의 복호 기법에 대해서도 향상을 가져올 수 있다면 이 역시 오류정정 기법으로서 의미가 있다.

본 발명의 목적은 플래시 메모리 장치와 같은 간섭채널 환경에서 간섭에 대한 정보를 오류 정정에 활용하여 저밀도 패리티 검사 부호의 복호 성능을 개선하는 저밀도 패리티 검사 부호 복호 방법 및 장치를 제공하는데 있다.

본 발명의 다른 목적은 오류 정정 능력이 개선된 오류 정정 회로를 제공하데 있다.

본 발명의 또 다른 목적은 오류 정정 회로를 포함하는 플래시 메모리 장치를 제공하는데 있다.

상기 목적을 달성하기 위한 본 발명의 일실시예에 따른 오류 정정 방법은 채널에 대한 통계적 분석이 이루어진 상기 채널을 통해 전송되는 신호의 오류 정정 방법에 있어서, 복수개의 신호가 수신되는 단계; 상기 복수개의 신호 중 제1 신호 이후 연속하여 수신되는 적어도 하나의 제2 신호에 의해 상기 제1 신호에 포함된 평균 간섭의 크기 및 임의 잡음의 크기가 상기 통계적 분석에 따라 계산되는 단계; 상기 제1 신호의 값이 상기 제1 신호에 포함된 평균 간섭의 크기 및 임의 잡음의 크기가 고려되는 대수 우도비를 이용하여 기생성된 대수 우도 비(LLR) 테이블을 통해 판별되는 단계; 및 값이 판별된 상기 제1 신호가 누적되고, 누적된 복수개의 상기 제1 신호의 값이 저밀도 패리티 검사 부호에 의해 정정되는 단계; 를 포함한다.

상기 대수 우도 비는 상기 복수개의 신호가 양자화되고, 양자화된 상기 제1 신호 및 상기 제2 신호의 각 비트별 우도 값인 조건부 확률이 계산되고, 상기 각 비트별 조건부 확률을 이용하여 계산되는 것을 특징으로 한다.

상기 대수 우도비는 수학식

(여기서 t는 신호 내에서 몇 번째 비트에 대한 LLR값을 구할 것인지를 나타내는 지수이고, St,0와 St,1은 각각 t에 해당하는 비트가 0, 1인 심벌들의 집합을 의미하고, Pr 은 조건부 함수이며, xk 는 상기 제1 신호의 원본 신호이며, dk, dk+1 은 상기 제1 신호 및 상기 제2 신호의 양자화 값이고, v는 상기 복수개의 신호가 가질수 있는 양자화 값을 나타낸다.) 에 의해 계산되는 것을 특징으로 한다.

상기 대수 우도 비(LLR) 테이블을 통해 판별되는 단계는 복수개의 신호 각각이 가질 수 있는 양자화 값이 4개인 경우, 상기 대수 우도 비 테이블 상의 16개의 경우의 수 조합 중 하나에 대응하여 상기 제1 신호의 값이 판별되는 것을 특징으로 한다.

상기 목적을 달성하기 위한 다른 실시예에 따른 오류 정정 회로는 채널에 대한 통계적 분석이 이루어진 상기 채널을 통해 전송되는 복수개의 신호 중 제1 신호 이후 연속하여 수신되는 적어도 하나의 제2 신호에 의해 상기 제1 신호에 포함된 평균 간섭의 크기 및 임의 잡음의 크기를 상기 통계적 분석에 따라 계산하고, 상기 제1 신호의 값을 상기 제1 신호에 포함된 평균 간섭의 크기 및 임의 잡음의 크기가 고려되는 대수 우도비를 이용하여 기생성된 대수 우도 비(LLR) 테이블을 통해 판별하는 연판정 정보 추출부; 및 상기 데이터 판정부로부터 값이 판정된 복수개의 제1 신호를 수신하고, 수신된 복수개의 제1 신호를 저밀도 패리터 검사 부호를 이용하여 정정하는 오류 정정부; 를 포함한다.

상기 연판정 정보 추출부는 상기 복수개의 신호를 양자화하고, 양자화된 상기 제1 신호 및 상기 제2 신호의 각 비트별 우도 값인 조건부 확률을 계산하고, 상기 각 비트별 조건부 확률을 이용하여 상기 대수 우도비를 설정하는 것을 특징으로 한다.

상기 목적을 달성하기 위한 또 다른 실시예에 따른 수신 장치는 채널에 대한 통계적 분석이 이루어진 상기 채널을 통해 전송되는 변조되어 전송되는 변조 신호를 수신하는 수신부; 및 상기 데이터 수신부로부터 변조 신호를 수신하고 복조하여, 복수개의 신호를 생성하고, 오류 정정 회로를 포함하여 상기 복수개의 신호의 값을 판정 및 정정하는 복조부; 를 포함하고, 상기 오류 정정 회로는 상기 복수개의 신호 중 제1 신호 이후 연속하여 수신되는 적어도 하나의 제2 신호에 의해 상기 제1 신호에 포함된 평균 간섭의 크기 및 임의 잡음의 크기를 상기 통계적 분석에 따라 계산하고, 상기 제1 신호의 값을 상기 제1 신호에 포함된 평균 간섭의 크기 및 임의 잡음의 크기가 고려되는 대수 우도비를 이용하여 기생성된 대수 우도 비(LLR) 테이블을 통해 판별하는 연판정 정보 추출부; 및 상기 데이터 판정부로부터 값이 판정된 복수개의 제1 신호를 수신하고, 수신된 복수개의 제1 신호를 저밀도 패리터 검사 부호를 이용하여 정정하는 오류 정정부; 를 포함한다.

상기 목적을 달성하기 위한 또 다른 실시예에 따른 플래시 메모리 장치는 복수개의 메모리를 저장하는 메모리 셀 어레이; 상기 메모리셀 어레이에 기록 및 독출되는 데이터를 래치하는 페이지 버퍼; 상기 기록 시에 상기 데이터로부터 오류를 정정 및 검출하기 위한 오류 정정 부호를 발생시키고, 상기 독출 시에 상기 데이터와 상기 오류 정정 부호로부터 상기 데이터의 오류를 정정 및 검출하는 오류 정정 회로; 상기 메모리 셀에 상기 데이터를 기록 및 독출하기 위한 제어신호를 출력하고 어드레스를 디코드하며, 상기 페이지 버퍼로부터의 데이터의 입력/출력을 제어하는 어드레스 디코딩 및 제어 회로; 및 상기 어드레스 디코딩 및 제어 회로에서 제공되는 어드레스 정보에 응답하여 동작하는 Y-게이팅 회로를 포함하고, 상기 오류 정정 회로는 상기 복수개의 신호 중 제1 신호 이후 연속하여 수신되는 적어도 하나의 제2 신호에 의해 상기 제1 신호에 포함된 평균 간섭의 크기 및 임의 잡음의 크기를 상기 통계적 분석에 따라 계산하고, 상기 제1 신호의 값을 상기 제1 신호에 포함된 평균 간섭의 크기 및 임의 잡음의 크기가 고려되는 대수 우도비를 이용하여 기생성된 대수 우도 비(LLR) 테이블을 통해 판별하는 연판정 정보 추출부; 및 상기 데이터 판정부로부터 값이 판정된 복수개의 제1 신호를 수신하고, 수신된 복수개의 제1 신호를 저밀도 패리터 검사 부호를 이용하여 정정하는 오류 정정부; 를 포함한다.

상기 연판정 정보 추출부는 상기 플래시 메모리 장치가 MLC(Multi-Level Cell) 플래시 메모리 장치이면, 상기 대수 우도 비 테이블 상의 16개의 경우의 수 조합 중 하나에 대응하여 상기 제1 신호의 값을 판별하는 것을 특징으로 한다.

따라서, 본 발명의 간섭 채널 환경에서의 저밀도 패리티 검사를 이용한 오류 정정 방법 및 회로, 이를 이용한 플래시 메모리 장치는 간섭 채널에 의한 통계적 분석이 이뤄진 상황에서 오류 정정 회로를 거치기 전 선행 작업을 통해 그 오류 정정 성능을 개선할 수 있다. 그리고 저밀도 패리티 검사 부호와 같이 대수 우도 비 값을 오류 정정에 활용하는 경우에 간섭에 대한 통계적 분석 결과를 활용하여 채널이 복호부에 주는 대수 우도 비 값을 연판정 값에 가깝게 만듦으로써 성능을 개선할 수 있다. 그러므로 플래시 메모리 장치에서 복호 실패한 페이지를 다시 읽어오는 횟수를 줄임으로써, 오류 정정 성능을 향상시킴과 동시에 처리량 및 처리 지연 시간을 획기적으로 감소시킬 수 있다.

도 1은 플래시 메모리에서 각 셀 당 저장되는 비트수에 따른 문턱 전압의 분포를 도시한 도면이다.
도 2는 일반적인 플래시 메모리의 구조를 도시한 도면이다.
도 3은 플래시 메모리에서의 양자화 방법을 도시한 도면이다.
도 4는 본 발명의 일예에 따른 확률 변수들 간의 관계를 도시한 그래프이다.
도 5는 본 발명의 일 실시예에 따른 오류 정정 회로를 나타낸 블록도이다.
도 6은 도 5의 오류 정정 회로를 포함하는 플래시 메모리 장치를 나타낸 블록도이다.
도 7은 도 6의 플래시 메모리 장치의 LSB에서의 성능개선 결과를 나타낸다.
도 8은 도 6의 플래시 메모리 장치의 MSB에서의 성능개선 결과를 나타낸다.
도 9는 도 6의 플래시 메모리 장치를 포함하는 SSD를 나타낸 블록도이다.
도 10은 본 발명의 다른 실시예에 따른 통신 시스템을 나타낸다.

본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로서, 본 발명을 상세히 설명한다. 그러나, 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며, 설명하는 실시예에 한정되는 것이 아니다. 그리고, 본 발명을 명확하게 설명하기 위하여 설명과 관계없는 부분은 생략되며, 도면의 동일한 참조부호는 동일한 부재임을 나타낸다.

명세서 전체에서, 어떤 부분이 어떤 구성요소를 “포함”한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라, 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서에 기재된 “...부”, “...기”, “모듈”, “블록” 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어 또는 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다.

본 발명에서 채널은 데이터 및 신호가 전송될 수 있는 모든 경로를 의미하며 유선 및 무선 경로를 모두 포함할 수 있다.

본 발명에서는 데이터를 기초로 설명하였으나, 본 발명에서 신호도 동일한 의미로 사용될 수 있다.

도 2는 일반적인 플래시 메모리의 구조를 도시한 도면이다.

이하, 도 2를 참조하여 낸드 플래시 메모리의 구조, 오류정정 부호의 부/복호 단위 및 간섭 채널 환경에 대해 설명한다.

도 2를 참조하면, 낸드 플래시 메모리의 오류정정 부호는 1개의 페이지 단위로 읽고 쓴다. 1개의 블록은 다수의 워드 라인 (word line) 으로 구성되며 이와 별개로 비트 라인 (bit line)이 있다. 1개의 워드라인은 홀/짝 (odd/even) 비트 라인으로 나눌 수 있으며 각 셀(cell)을 구성하는 비트 수에 따라 다시 세분화하여 페이지 단위로 나뉜다. 예를 들면 한 셀에 2비트를 저장하는 MLC 방식의 경우 1개의 워드 라인은 홀/짝 비트라인, 그리고 각 비트 라인에 속하는 셀의 MSB(Most Significant Bit)/LSB(Least Significant Bit) 단위, 즉 4개의 페이지로 구성된다. 상기한 바와 같이, 낸드 플래시 메모리의 오류정정 부호는 1개의 페이지 단위로 셀에 발생한 오류를 정정한다. 여기서 간섭 채널 환경이란 채널에 입력한 정보들 간에 간섭이 발생하여 원본 정보에 손상이 일어날 수 있는 채널 환경을 의미한다. 도 2와 같은 상태에서 특정 셀에 입력한 정보는, 인접한 위치에 존재하는 셀들에 정보가 새롭게 입력되는 경우에 발생한 간섭현상에 의해 원본 정보가 손상될 수 있다.

본 발명은 다양한 간섭 채널 환경에 널리 쓰일 수 있으나, 여기서는 설명의 편의를 위해 MLC 플래시 메모리 환경에서의 채널을 가정하여 설명한다. MLC 플래시 메모리 환경에서 채널 환경은 수학식 1과 같이 정의 될 수 있다.

수학식 1에서 x 는 메모리에 입력된 데이터들을 나타낸다. 즉, 간섭에 의해 피해를 받는 입력 데이터를 비롯하여 간섭효과를 발생시키는 데이터들이다. 일반적인 채널에서는 채널 입력 전체 데이터로 볼 수 있다.

r_jk(x)는 간섭에 의해 입력한 데이터가 변한 결과, 즉 손상된 데이터 값을 의미하며 첨자는 심벌의 위치를 의미한다. 여기에서는 일예로 j번째 비트라인 k번째 워드라인에 위치한 셀의 데이터가 간섭 등에 의해 변형된 결과값을 말한다. 그리고 오류 정정 회로에서는 변경된 데이터가 입력되므로, r_jk(x)는 오류 정정 회로의 입력 데이터이다. 일반적인 채널에서도 의미는 유사하다.

x_jk 는 실제로 입력한 심벌, 즉 원본 데이터를 의미한다. 첨자에 대한 의미는 상기한 바와 같다. MLC를 가정한 상황이므로 도 1을 참조하면, x_jk 가 실제로 가질 수 있는 값은 {E, PV1, PV2, PV3} 중 하나이다. 일반적인 채널에서는 채널에 입력한 원본 심벌을 의미한다.

f_jk(x)는 첨자가 의미하는 위치에 가해지는 평균적인 간섭의 크기를 의미한다. 즉 x 라는 패턴의 데이터를 입력하였을 경우 특정 위치의 데이터에 가해지는 평균적인 간섭 혹은 오류의 크기이다. 메모리 혹은 일반적인 환경에서 이러한 평균적인 간섭의 크기는 반복적인 실험과 통계적 분석을 통해 얻어질 수 있다.

n_jk(x)는 첨자가 의미하는 위치에 가해지는 임의의 잡음을 의미한다. 즉, 주어진 데이터 패턴 x에 대하여 손상된 데이터 r_jk(x)에서 입력된 원본 심벌과 평균적인 간섭 x_jk + f_jk(x) 에 의한 영향을 제거하고 남는 잡음을 의미한다. 이러한 잡음 항은 통계적 분석으로부터 얻어진 평균적인 분산을 이용하여, 평균이 0이고 해당 분산을 갖는 가우시안 분포를 따르는 것으로 모델링 할 수 있다. 즉, f_jk(x)와 같이 통계적 분석을 통해 얻어지나, f_jk(x)와 달리 고정적이지 않고 분포에 따라 임의의 값을 가질 수 있다.

수학식 1을 살펴보면 원본데이터에 가해지는 손상은 원본데이터와 주변 데이터의 패턴에 의해 결정된다고 할 수 있다. 수학식 1은 발생 가능한 모든 데이터 패턴에 대해 적용할 수 있다. 본 발명 또한 모든 데이터 패턴에 적용할 수 있는 방법을 제안하지만, 설명의 편의를 위해 여기서는 원본데이터에 가해지는 손상은 바로 이웃한 데이터에 의해서만 영향을 받는다고 가정한다. 이는 원본 데이터의 손상에 지배적인 영향을 미치는 데이터가 원본 데이터와 인접한 이웃 워드라인의 단일 데이터라는 기존의 플래시 메모리에 대한 연구결과를 따른 것이다. 이 경우 수학식 1은 수학식 2와 같이 간소화 할 수 있다.

수학식 2에 따르면, 손상된 k 번째 데이터는 채널에 입력한 원본데이터와 이웃한 k+1 번째 데이터에 의해 결정될 수 있다. 또한 상기한 바와 같이 설명의 편의를 위해 MLC 플래시 메모리를 가정하였으므로 x_k와 x_k+1은 다음과 같이 값의 범위를 표현할 수 있다.

수학식 3에서는 설명의 편의를 위해 도 1에서의 소거(E) 상태를 PV₀로 표현하였다.

이와 같이 가정된 경우 f(x_k, x_k+1)는 발생 가능한 16가지 패턴에 대해 결정적인 값이 패턴에 대한 통계적 분석을 통해 얻어진다. n(x_k, x_k+1)은 발생 가능한 16가지 패턴에 대해 각각의 분포에 따라 결정된다. n(x_k, x_k+1)은 임의의 분포를 따를 수 있으나, 여기에서는 평균이 0이고 통계적 분석을 통해 얻어진 n(x_k, x_k+1)의 분산 σ²(x_k, x_k+1)를 분산으로 갖는 가우시안 분포를 따른다고 가정한다.

또한 경판정 정보만이 취득 가능한 플래시 메모리의 특성을 반영하기 위해 다음과 같은 L 레벨의 양자화 방식을 가정한다.

도 3은 플래시 메모리에서의 양자화 방법을 도시한 도면이다.

여기서 d_k는 r_k의 양자화된 값이다. 그리고 D는 양자화 함수이고, V는 양자화 값의 집합으로, 양자화 값의 집합(V)에 포함될 수 있는 v는 양자화 값 원소이다.

수학식 3을 참조하면, 양자화 값의 집합(V)에 포함될 수 있는 양자화 값 원소{v₀, v₁, ..., v_L-1}는 {PV₀, PV₁, PV₂, PV₃}이다.

즉, 메모리에 저장되어 있는 실제 값 r_k에는 접근이 불가능하고 r_k가 양자화 된 d_k만이 접근 가능한 것이다. 여기에서 D는 양자화 함수를 나타내며, R_i와 R_i+1은 각각 i번째 양자화 레벨 값을 갖게 되는 실제 값 범위의 하한과 상한을 의미한다. MLC 플래시 메모리의 경우 각 셀은 2비트 정보를 갖기 때문에 양자화 레벨 L=4 이다.

상기한 가정하에서 오류 정정 방법으로 저밀도 패리티 검사 부호를 사용한다면 복호기의 입력이 되는 대수 우도 비(또는 대수 우도비, Log Likelihood Ratio : 이하 LLR)를 계산함으로써, 연판정에 가까운 정보를 복호기에 전달할 수 있게 되어 기존의 경판정 정보만을 복호에 활용하는 경우에 비해 복호 성능 개선을 이룰 수 있다.

연판정에 의한 r_k와 같은 채널 출력을 갖는 일반적인 채널에 대해서도 적용가능하나, 이하에서는 설명의 편의를 위해 채널의 출력은 d_k와 같은 경판정 값으로 생각한다.

먼저 복호 하고자 하는 셀의 출력과 해당 셀에 간섭을 유발하는 셀의 출력의 조건부 확률을 생각한다. 즉 채널의 경판정 출력과 그 출력에 간섭을 유발하는 심볼(symbol)과 관계한 출력을 수학식 6과 같은 조건부 확률로 나타낸다.

여기서, Pr은 확률을 나타내며, Pr(B??A) 는 조건 A에의 사상 B의 조건부 확률을 나타낸다.

즉, 관심이 있는 출력 d_k에 영향을 미치는 K개의 주변 심벌과 관심 출력을, 다시 그것들의 출력을 결정하는 L+1개의 채널 입력들을 조건부로 하는 확률을 생각하는 것이다. 여기에서는 바로 인접한 심벌만이 간섭에 영향을 미친다고 생각하였기 때문에 d_k에 영향을 미치는 인접 셀의 출력인 d_k+1만을 생각하며 이 두 개 셀 출력에 영향을 미치는 3개의 채널 입력 x_k, x_k+1, x_k+2를 조건부로 하는 확률을 생각하였다. 여기에서 채널 입력들 간의 독립성과 채널 출력의 조건부 독립성, 그리고 양자화 방법의 정의에 따라 수학식 6을 수학식7 과 같이 변형할 수 있다.

도 4는 본 발명의 일예에 따른 확률 변수들 간의 관계를 도시한 그래프이다.

활용된 채널 입력들 간의 독립성과 채널 출력의 조건부 독립성은 도 4에서 확인할 수 있다. 도 4는 본 설명에서 활용되고 있는 인자들간의 관계를 일반적인 베이지안 네트워크 (Bayesian Network)를 활용하여 도시한 것이다.

수학식 2에서 r_k를 이루는 성분 중 n(x_k, x_k+1)만이 확률변수라 하였기 때문에 수학식 7의 두 확률 분포는 n(x_k, x_k+1)과 n(x_k+1, x_k+2)을 평행 이동한 분포를 따른다. 이 확률 분포들은 상기한 바와 같이 통계적 분석을 통해 얻어질 수 있으나 편의를 위해 여기서는 가우시안을 가정한다.

수학식 7에 등장하는 확률 분포의 적분을 쉽게 구하기 위해 널리 알려진 Q함수(Q-function)를 활용한다. 그 정의는 수학식 8과 같다.

Q함수를 통해 수학식 8을 계산 가능한 형태로 변형하면 수학식 9와 같다. 즉, 확률분포의 적분이 Q함수간의 차로 변형되는 것이다. Q함수 인자들의 조작은 수학식 2와 상기한 가정들에 따른 것이다.

수학식 9를 통해 수학식 7에서 목표로 했던 Pr(d_k=v_i, d_k+1=v_j??x_k, x_k+1, x_k+2)을 구할 수 있고 이로부터 우리가 복호를 원하는 심벌의 우도(또는 가능도, likelihood) 값을 구할 수 있다. 이는 입력 심벌들이 통계적으로 균일(uniform)하다는 사실에 근거하여 조건부 확률의 조건들 중 필요하지 않은 부분을 수학식 10과 같이 제거함으로써 얻어질 수 있다.

이와 같이 각 심벌에 대해 우도 값이 구해지고 나면 각 비트에 대해서도 수학식 11과 같은 방식을 통해 LLR 값을 구할 수 있다.

여기에서 t는 심볼 내에서 몇 번째 비트에 대한 LLR값을 구할 것인지를 나타내는 지수이며 상기한 바와 같이 MLC 플래시 메모리를 가정하면 MSB(Most Significant Bit)인지 LSB(Least Significant Bit)인지를 나타내 주는 값이다. S_t,0와 S_t,1은 각각 t에 해당하는 비트가 0, 1인 심벌들의 집합을 의미한다. 이와 같은 과정을 거치고 나면 복호를 원하는 심벌과 인접한 심벌이 가질 수 있는 16개의 경판정값 조합에 대해 각 비트별로 혹은 심볼에 대해 LLR 테이블이 완성된다. 이는 기존에 LLR 테이블의 사이즈에서 0 또는 1 값만을 판정하는 2개에 비해 매우 확장된 것으로 도 5와 도 6에서 그에 의한 성능향상을 볼 수 있다.

도 5는 본 발명의 일 실시예에 따른 오류 정정 회로를 나타낸 블록도이다.

도 5를 참조하면, 본 발명에 따른 오류 정정 회로(100)는 연판정 정보 추출부(110)와 오류 정정부(120)를 포함한다.

연판정 정보 추출부(110)는 우선 현재 데이터(r_k)와 연속하여 인가되는 소정 개수의 인접 데이터(r_k+1, ...)를 수신하고, 수신된 데이터들(r_k, r_k+1, ...)을 각각 양자화 함수(D)를 이용하여 양자화하여 양자화 데이터들(d_k, d_k+1, ...)을 생성한다. 한편 연판정 정보 추출부(110)는 수학식 11에 따라 연판정 정보를 획득하기 위한 LLR 테이블(LLR_k)을 미리 생성하여 저장한다. 상기한 바와 같이, LLR 테이블(LLR_k)은 만일 데이터가 MLC 플래시 메모리에서 출력되는 데이터라면, 현재 데이터(r_k)가 가질 수 있는 4가지 양자값(d_k)과 인접 데이터(r_k+1)가 가질 수 있는 4가지 양자값(d_k+1)의 조합에 의해 16가지 입력 패턴에 대한 판정 데이터(x_k)의 값이 기설정되어 있다.

이에 연판정 정보 추출부(110)는 양자화 데이터들(d_k, d_k+1, ...) 중 현재 양자화 데이터(d_k)와 인접 양자화 데이터(d_k+1)를 기저장된 LLR 테이블(LLR_k)에 대입하여, 연판정된 판정 데이터(x_k)를 획득하여 오류 정정부(120)로 출력한다. 즉 현재 양자화 데이터(d_k)와 인접 양자화 데이터(d_k+1)는 LLR 테이블(LLR_k)의 입력 값이다.

오류 정정 회로(120)는 연판정 정보인 LLR 테이블(LLR_k)을 수신하고, 수신된 LLR 테이블(LLR_k)에 저밀도 패리티 검사 부호를 적용하여 오류 정정하고, 오류가 정정된 출력 데이터(c_k, c_k+1, ...)를 출력한다.

도 6은 도 5의 오류 정정 회로를 포함하는 플래시 메모리 장치를 나타낸 블록도이다.

플래시 메모리 장치는 전기적으로 재기록이 가능한 복수개의 메모리 셀이 매트릭스 형상으로 배열된 메모리 셀 어레이(200)와, 메모리셀 어레이(300)에 기록될 기록 데이터 및 메모리 셀로부터 독출된 데이터를 래치하는 페이지 버퍼(400), 기록 데이터로부터 오류를 정정 및 검출하기 위한 오류 정정 부호를 발생시킴과 더불어 독출 데이터를 출력하는 경우 독출 데이터와 오류 정정 부호로부터 독출 데이터에서의 오류를 정정 및 검출하는 오류 정정 회로(100), 메모리 셀에서의 데이터를 기록 및 독출하기 위한 제어신호를 출력하고 어드레스를 디코드함과 더불어 페이지 버퍼(400)로부터의 데이터의 입력/출력을 제어하는 어드레스 디코딩 및 제어 회로(300), 어드레스 디코딩 및 제어 회로(300)에서 제공되는 어드레스 정보에 응답하여 동작하는 Y-게이팅 회로(500)로 구성된다. 메모리셀 어레이(200)는 일련의 메모리 셀들로 이루어진 메모리 블록이 연속하여 배열되어 있는 형태로 구성되고, 이러한 메모리 블록에 존재하는 메모리 셀들은 일련의 비트라인을 통하여 페이지 버퍼(400)에 연결된다.

도 6에서 오류 정정 회로(100)는 도5 에 도시된 오류 정정회로로서, 연판정 정보 추출부(110)와 오류 정정부(120)를 구비하고, 연판정 정보 추출부(110)가 1차적으로 입력되는 데이터를 판정한 이후 오류 정정부(120)가 오류 정정 부호를 이용하여 데이터를 정정하므로, 오류 정정율이 높을 뿐만 아니라 오류 정정 부호를 저장하기 위한 여분 메모리 셀의 개수를 크게 줄일 수 있다. 즉 동일한 개수의 메모리 셀을 갖는 플래시 메모리 장치에서 기존의 플래시 메모리 장치보다 저장 용량을 더욱 크게 할 수 있다.

도 7은 도 6의 플래시 메모리 장치의 LSB에서의 성능개선 결과를 나타내며, 도 8은 도 6의 플래시 메모리 장치의 MSB에서의 성능개선 결과를 나타낸다.

도 7은 LSB에서의 성능향상을, 도 8은 MSB에서의 성능 향상을 보여주고 있다. 상기한 바와 같이 f(v_i, v_j)와 σ(v_i, v_j)²는 통계적인 분석에 의해 기기와 상황에 따라 상수 값을 갖기 때문에, 다양한 값과 값에서의 성능 분석결과를 도시하기 위해 수학식 12와 같은 단위를 도입하였다.

수학식 14의 s를 간섭 대 잡음비 (Interference-to-noise ratio (INR))라 한다. 즉, 도 7과 도 8은 s의 값을 고정시킨 상태에서 f값과 σ값을 적절히 변형하여 원하는 원비트오류율 (Raw Bit Error Rate (Raw BER))을 설정하여 성능 개선을 확인한 것이다. MSB와 LSB의 원비트오류율이 다르기에 도 5와 도 6에서는 그 둘의 평균을 원비트오류율로서 활용하였다. 도 5와 도 6에서 활용된 LDPC 부호는 array LDPC부호로 그 파라미터는 다음과 같다. 코드길이(n)는 9018이고, 메시지 길이(k)가 8183 이며, 부호율 (code rate)은 0.907이다.

상기한 바와 같이 개선된 오류 정정 성능을 위해서는 오류 정정하고자 하는 셀과 더불어 인접한 셀의 심볼 값을 알아야 한다는 단점이 있을 수 있으나, 대개 인접한 셀들은 연속적으로 복호될 가능성이 높기에 도시한 성능개선을 위한 비용으로서는 오히려 저렴하다고 볼 수 있다.

본 발명에서 제안하는 간섭채널에서의 정보추출 방법 및 오류정정 방법은 플래시 메모리 장치뿐만 아니라 이와 유사한 채널을 갖는 상황이라면 어디에든 적용될 수 있다. 상기한 바와 같이 기본적으로 낸드 플래시 메모리 장치에 적용될 수 있으나, 노어 플래시 메모리와 같은 다른 종류의 메모리 장치에도 적용 될 수 있다.

도 9는 도 6의 플래시 메모리 장치를 포함하는 SSD를 나타낸 블록도이다.

도 9에 도시된 바와 같이, 통상적으로 SSD는 저장 용량에 따라 적어도 하나의 플래시 메모리 장치(11 ~ 1n)를 구비한다. 그리고 적어도 하나의 플래시 메모리 장치(11 ~ 1n) 각각에 대응하여 구비되어, 대응하는 플래시 메모리 장치(11 ~ 1n)로 입출력되는 데이터를 버퍼링하는 적어도 하나의 버퍼(21 ~ 2n)와 SSD로 입출력되는 데이터를 연결되는 외부 장치와의 인터페이스에 적합하도록 변환하고, 적어도 하나의 버퍼(21 ~ 2n) 및 적어도 하나의 플래시 메모리 장치(11 ~ 1n)하는 입출력 제어부(3)를 구비한다.

도 6에 도시한 바와 같이, 적어도 하나의 플래시 메모리 장치(11 ~ 1n) 각각에는 인접한 데이터에 의한 간섭의 영향을 고려하여 오류를 정정하는 오류 정정 회로(100)를 포함한다.

그리고 도 9에서는 적어도 하나의 버퍼(21 ~ 2n)가 적어도 하나의 플래시 메모리 장치(11 ~ 1n) 각각에 대응하여 구비되는 것으로 설명하였으나, 경우에 따라서는 복수개의 플래시 메모리 장치(11 ~ 1n)에 하나의 버퍼가 구비되어도 무방하다. 그리고 오류 정정 회로(100) 또한 복수개의 플래시 메모리 장치(11 ~ 1n)에 하나의 오류 정정 회로(100)가 구비될 수도 있다.

SSD와 같이 복수개의 플래시 메모리 장치(11 ~ 1n)가 구비될 수 있는 기억 장치에서는 플래시 메모리 장치(11 ~ 1n) 각각에서 여분 비트의 수를 줄일 수 있으므로, 전체적으로 데이터 저장 용량을 크게 확대 할 수 있다.

도 10은 본 발명의 다른 실시예에 따른 통신 시스템을 나타낸다.

도 6 및 도 9에서는 본 발명의 일실시예에 따른 오류 정정 회로가 플래시 메모리 장치에 적용되는 것으로 설명하였으나, 본 발명의 오류 정정 회로는 일반적인 통신 시스템(500)에도 적용될 수 있다. 통신 시스템(500)은 송신 장치(510) 및 수신 장치(520)를 구비한다. 송신 장치(510)는 전송하고자 하는 데이터(x)를 입력 받아 변조하는 데이터 변조부(511) 및 변조된 데이터를 기설정된 통신 방식에 따라 송신하는 데이터 송신부(512)를 구비한다.

그리고 수신 장치(520)는 송신 장치(510)에서 송신한 신호를 수신하는 데이터 수신부(521)와 데이터 수신부(521)로부터 수신한 신호를 인가받아 오류를 정정하여 송신 장치에서 송신한 데이터를 복원하는 데이터 복조부(522)를 구비한다. 그리고 데이터 복조부(522)는 통신 오류를 줄이기 위해 본 발명에 따른 오류 정정 회로(100)를 포함할 수 있다.

도 10에서는 무선 통신 시스템을 도시하였으나, 본 발명은 이에 한정되지 않으며, 유선 통신 시스템에도 적용될 수 있다. 또한 상기에서는 디지털 데이터 통신을 가정하여 데이터라는 표현을 사용하였으나, 아날로그 통신에서도 적용 가능하다.

본 발명에 따른 방법은 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 기록매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피 디스크, 광데이터 저장장치 등이 있으며, 또한 캐리어 웨이브(예를 들어 인터넷을 통한 전송)의 형태로 구현되는 것도 포함한다. 또한 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다.

따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (15)

1. 채널에 대한 통계적 분석이 이루어진 상기 채널을 통해 전송되는 신호의 오류 정정 방법에 있어서,
   복수개의 신호가 수신되는 단계;
   상기 복수개의 신호 중 제1 신호 이후 연속하여 수신되는 적어도 하나의 제2 신호에 의해 상기 제1 신호에 포함된 평균 간섭의 크기 및 임의 잡음의 크기가 상기 통계적 분석에 따라 계산되는 단계;
   상기 제1 신호의 값이 기생성된 대수 우도 비(LLR) 테이블을 통해 판별되는 단계; 및
   값이 판별된 상기 제1 신호가 누적되고, 누적된 복수개의 상기 제1 신호의 값이 저밀도 패리티 검사 부호에 의해 정정되는 단계; 를 포함하며,
   상기 대수 우도 비는
   상기 복수개의 신호가 양자화되고, 양자화된 상기 제1 신호 및 상기 제2 신호의 각 비트별 우도 값인 조건부 확률이 계산되고, 상기 각 비트별 조건부 확률을 이용하여 계산되는 것을 특징으로 하는 오류 정정 방법.
2. 삭제
3. 제1 항에 있어서, 상기 대수 우도비는
   수학식
   

   

   
   (여기서 t는 신호 내에서 몇 번째 비트에 대한 LLR값을 구할 것인지를 나타내는 지수이고, S_t,0와 S_t,1은 각각 t에 해당하는 비트가 0, 1인 심벌들의 집합을 의미하고, Pr 은 조건부 함수이며, x_k 는 상기 제1 신호의 원본 신호이며, d_k, d_k+1 은 상기 제1 신호 및 상기 제2 신호의 양자화 값이고, v는 상기 복수개의 신호가 가질수 있는 양자화 값을 나타낸다.)
   에 의해 계산되는 것을 특징으로 하는 오류 정정 방법.
4. 제3 항에 있어서, 상기 대수 우도 비(LLR) 테이블을 통해 판별되는 단계는
   복수개의 신호 각각이 가질 수 있는 양자화 값이 4개인 경우, 상기 대수 우도 비 테이블 상의 16개의 경우의 수 조합 중 하나에 대응하여 상기 제1 신호의 값이 판별되는 것을 특징으로 하는 오류 정정 방법.
5. 채널에 대한 통계적 분석이 이루어진 상기 채널을 통해 전송되는 복수개의 신호 중 제1 신호 이후 연속하여 수신되는 적어도 하나의 제2 신호에 의해 상기 제1 신호에 포함된 평균 간섭의 크기 및 임의 잡음의 크기를 상기 통계적 분석에 따라 계산하고, 상기 제1 신호의 값을 기생성된 대수 우도 비(LLR) 테이블을 통해 판별하는 연판정 정보 추출부; 및
   상기 연판정 정보 추출부로부터 값이 판정된 복수개의 제1 신호를 수신하고, 수신된 복수개의 제1 신호를 저밀도 패리티 검사 부호를 이용하여 정정하는 오류 정정부; 를 포함포하며,
   상기 연판정 정보 추출부는
   상기 복수개의 신호를 양자화하고, 양자화된 상기 제1 신호 및 상기 제2 신호의 각 비트별 우도 값인 조건부 확률을 계산하고, 상기 각 비트별 조건부 확률을 이용하여 상기 대수 우도비를 설정하는 것을 특징으로 하는 오류 정정 회로.
6. 삭제
7. 제5 항에 있어서, 상기 대수 우도비는
   수학식
   

   

   
   (여기서 t는 신호 내에서 몇 번째 비트에 대한 LLR값을 구할 것인지를 나타내는 지수이고, S_t,0와 S_t,1은 각각 t에 해당하는 비트가 0, 1인 심벌들의 집합을 의미하고, Pr 은 조건부 함수이며, x_k 는 상기 제1 신호의 원본 신호이며, d_k, d_k+1 은 상기 제1 신호 및 상기 제2 신호의 양자화 값이고, v는 상기 복수개의 신호가 가질수 있는 양자화 값을 나타낸다.)
   에 의해 계산되는 것을 특징으로 하는 오류 정정 회로.
8. 제7 항에 있어서, 상기 연판정 정보 추출부는
   복수개의 신호 각각이 가질 수 있는 양자화 값이 4개인 경우, 상기 대수 우도 비 테이블 상의 16개의 경우의 수 조합 중 하나에 대응하여 상기 제1 신호의 값을 판별하는 것을 특징으로 하는 오류 정정 회로.
9. 채널에 대한 통계적 분석이 이루어진 상기 채널을 통해 전송되는 변조되어 전송되는 변조 신호를 수신하는 수신부; 및
   상기 수신부로부터 변조 신호를 수신하고 복조하여, 복수개의 신호를 생성하고, 오류 정정 회로를 포함하여 상기 복수개의 신호의 값을 판정 및 정정하는 복조부; 를 포함하고,
   상기 오류 정정 회로는
   상기 복수개의 신호 중 제1 신호 이후 연속하여 수신되는 적어도 하나의 제2 신호에 의해 상기 제1 신호에 포함된 평균 간섭의 크기 및 임의 잡음의 크기를 상기 통계적 분석에 따라 계산하고, 상기 제1 신호의 값을 기생성된 대수 우도 비(LLR) 테이블을 통해 판별하는 연판정 정보 추출부; 및
   상기 연판정 정보 추출부로부터 값이 판정된 복수개의 제1 신호를 수신하고, 수신된 복수개의 제1 신호를 저밀도 패리터 검사 부호를 이용하여 정정하는 오류 정정부; 를 포함하며,
   상기 연판정 정보 추출부는
   상기 복수개의 신호를 양자화하고, 양자화된 상기 제1 신호 및 상기 제2 신호의 각 비트별 우도 값인 조건부 확률을 계산하고, 상기 각 비트별 조건부 확률을 이용하여 상기 대수 우도비를 설정하는 것을 특징으로 하는 수신 장치.
10. 제9 항에 있어서, 상기 대수 우도비는
    수학식
    

    

    
    (여기서 t는 신호 내에서 몇 번째 비트에 대한 LLR값을 구할 것인지를 나타내는 지수이고, S_t,0와 S_t,1은 각각 t에 해당하는 비트가 0, 1인 심벌들의 집합을 의미하고, Pr 은 조건부 함수이며, x_k 는 상기 제1 신호의 원본 신호이며, d_k, d_k+1 은 상기 제1 신호 및 상기 제2 신호의 양자화 값이고, v는 상기 복수개의 신호가 가질수 있는 양자화 값을 나타낸다.)
    에 의해 계산되는 것을 특징으로 하는 수신 장치.
11. 복수개의 메모리를 저장하는 메모리 셀 어레이;
    상기 메모리셀 어레이에 기록 및 독출되는 데이터를 래치하는 페이지 버퍼;
    상기 기록 시에 상기 데이터로부터 오류를 정정 및 검출하기 위한 오류 정정 부호를 발생시키고, 상기 독출 시에 상기 데이터와 상기 오류 정정 부호로부터 상기 데이터의 오류를 정정 및 검출하는 오류 정정 회로;
    상기 메모리 셀에 상기 데이터를 기록 및 독출하기 위한 제어신호를 출력하고 어드레스를 디코드하며, 상기 페이지 버퍼로부터의 데이터의 입력/출력을 제어하는 어드레스 디코딩 및 제어 회로; 및
    상기 어드레스 디코딩 및 제어 회로에서 제공되는 어드레스 정보에 응답하여 동작하는 Y-게이팅 회로를 포함하고,
    상기 오류 정정 회로는
    상기 복수개의 신호 중 제1 신호 이후 연속하여 수신되는 적어도 하나의 제2 신호에 의해 상기 제1 신호에 포함된 평균 간섭의 크기 및 임의 잡음의 크기를 통계적 분석에 따라 계산하고, 상기 제1 신호의 값을 기생성된 대수 우도 비(LLR) 테이블을 통해 판별하는 연판정 정보 추출부; 및
    상기 연판정 정보 추출부로부터 값이 판정된 복수개의 제1 신호를 수신하고, 수신된 복수개의 제1 신호를 저밀도 패리터 검사 부호를 이용하여 정정하는 오류 정정부; 를 포함하며,
    상기 연판정 정보 추출부는
    상기 복수개의 신호를 양자화하고, 양자화된 상기 제1 신호 및 상기 제2 신호의 각 비트별 우도 값인 조건부 확률을 계산하고, 상기 각 비트별 조건부 확률을 이용하여 상기 대수 우도비를 설정하는 것을 특징으로 하는 플래시 메모리 장치.
12. 삭제
13. 제11 항에 있어서, 상기 대수 우도비는
    수학식
    

    

    
    (여기서 t는 신호 내에서 몇 번째 비트에 대한 LLR값을 구할 것인지를 나타내는 지수이고, S_t,0와 S_t,1은 각각 t에 해당하는 비트가 0, 1인 심벌들의 집합을 의미하고, Pr 은 조건부 함수이며, x_k 는 상기 제1 신호의 원본 신호이며, d_k, d_k+1 은 상기 제1 신호 및 상기 제2 신호의 양자화 값이고, v는 상기 복수개의 신호가 가질수 있는 양자화 값을 나타낸다.)
    에 의해 계산되는 것을 특징으로 하는 플래시 메모리 장치.
14. 제11 항에 있어서, 상기 연판정 정보 추출부는
    상기 플래시 메모리 장치가 MLC(Multi-Level Cell) 플래시 메모리 장치이면, 상기 대수 우도 비 테이블 상의 16개의 경우의 수 조합 중 하나에 대응하여 상기 제1 신호의 값을 판별하는 것을 특징으로 하는 플래시 메모리 장치.
15. 청구항 제11항, 제13항, 제14항 중 어느 한 항에 따른 적어도 하나의 플래시 메모리 장치;
    상기 적어도 하나의 메모리 장치 각각에 대응하여 구비되어 상기 플래시 메모리 장치로 입출력되는 데이터를 버퍼링하는 적어도 하나의 버퍼; 및
    상기 적어도 하나의 버퍼로 입출력되는 데이터를 기설정된 인터페이스에 대응하여 변환하는 입출력 제어부를 포함하는 솔리드스테이트 드라이브.

Images