KR102530269B1 - Ldpc 디코더, 반도체 메모리 시스템 및 그것의 동작 방법 - Google Patents

Ldpc 디코더, 반도체 메모리 시스템 및 그것의 동작 방법 Download PDF

Info

Publication number
KR102530269B1
KR102530269B1 KR1020180092287A KR20180092287A KR102530269B1 KR 102530269 B1 KR102530269 B1 KR 102530269B1 KR 1020180092287 A KR1020180092287 A KR 1020180092287A KR 20180092287 A KR20180092287 A KR 20180092287A KR 102530269 B1 KR102530269 B1 KR 102530269B1
Authority
KR
South Korea
Prior art keywords
reliability
variable node
node
selection
inversion function
Prior art date
Application number
KR1020180092287A
Other languages
English (en)
Other versions
KR20200017099A (ko
Inventor
하정석
오지은
한석주
Original Assignee
에스케이하이닉스 주식회사
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사, 한국과학기술원 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180092287A priority Critical patent/KR102530269B1/ko
Publication of KR20200017099A publication Critical patent/KR20200017099A/ko
Application granted granted Critical
Publication of KR102530269B1 publication Critical patent/KR102530269B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/1151—Algebraically constructed LDPC codes, e.g. LDPC codes derived from Euclidean geometries [EG-LDPC codes]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3746—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 with iterative decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/45—Soft decoding, i.e. using symbol reliability information
    • H03M13/458—Soft decoding, i.e. using symbol reliability information by updating bit probabilities or hard decisions in an iterative fashion for convergence to a final decoding result

Abstract

본 발명의 실시 예에 따르면, 메모리 장치; 및 상기 메모리 장치로부터 제공되는 코드워드에 대하여 ECC 디코딩 동작을 수행하여 오류 정정된 데이터를 호스트로 제공하는 컨트롤러를 포함하며, 상기 컨트롤러는 자기정보를 제거한 반전함수를 양자화하여 신뢰도를 생성하는 신뢰도 생성동작, 상기 제공된 신뢰도로부터 가중치를 생성하는 가중치 생성동작, 부가정보합 및 상기 생성된 가중치로부터 반전함수를 생성하는 반전함수 생성동작 및 변수노드들 중에서 가장 큰 반전함수를 갖는 변수노드의 판정값을 후보 판정값으로 반전시키는 반전동작을 수행하는 LDPC 디코더를 포함하되, 상기 LDPC 디코더는 상기 신뢰도 생성동작, 가중치 생성동작, 반전함수 생성동작 및 반전동작을 1 반복으로 하여 디코딩이 성공할 때까지 상기 1 반복을 소정 회수 반복하는 메모리 시스템이 개시된다.

Description

LDPC 디코더, 반도체 메모리 시스템 및 그것의 동작 방법{LDPC DECODER, SEMICONDUCTOR MEMORY SYSTEM AND OPERATING METHOD THEREOF}
본 발명은 LDPC 디코더, 반도체 메모리 시스템 및 그것의 동작 방법에 관한 것이다.
반도체 메모리 장치는 DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와 ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 비휘발성 메모리 장치로 구분된다.
휘발성 메모리 장치는 전원이 차단되면 저장된 데이터를 잃지만, 비휘발성 메모리는 전원이 차단되더라도 저장된 데이터를 보존할 수 있다. 특히, 플래시 메모리는 높은 프로그래밍 속도, 낮은 전력 소비, 대용량 데이터 저장 등의 장점을 가지기 때문에, 컴퓨터 시스템 등에서 저장 매체로 광범위하게 사용되고 있다.
비휘발성 메모리, 예를 들어 플래시 메모리는, 각각의 메모리 셀에 저장되는 비트 수에 따라서 각각의 메모리 셀에 저장 가능한 데이터 상태들이 결정될 수 있다. 하나의 메모리 셀에 1 비트 데이터를 저장하는 메모리 셀은 단일 비트 셀(single-bit cell) 또는 단일 레벨 셀(single-level cell; SLC)이다. 그리고 하나의 메모리 셀에 멀티 비트 데이터(예를 들면, 2 비트 이상)를 저장하는 메모리 셀은 멀티 비트 셀(multi-bit cell), 멀티 레벨 셀(multi-level cell; MLC), 또는 멀티 스테이트 셀(multi-state cell)이다. MLC는 메모리의 고집적화에 유리한 장점을 갖는다. 그러나 하나의 메모리 셀에 프로그램되는 비트의 수가 증가할수록 신뢰성은 떨어지고, 판독 실패율(read failure rate)은 증가하게 된다.
예를 들어, 하나의 메모리 셀에 k개의 비트를 프로그램하려면, 2k 개의 문턱 전압들 중 어느 하나가 상기 메모리 셀에 형성된다. 메모리 셀들 간의 미세한 전기적 특성의 차이로 인해, 동일한 데이터가 프로그램된 메모리 셀들의 문턱 전압들은 일정한 범위의 문턱전압 분포(threshold voltage distribution)를 형성한다. 각각의 문턱전압 분포는 k개의 비트에 의해 생성될 수 있는 2k 개의 데이터 값 각각에 대응된다.
그러나 문턱전압 분포들이 배치될 수 있는 전압 윈도우(voltage window)는 제한되어 있기 때문에, k가 증가할수록 인접한 문턱 전압 분포들 간의 거리는 줄어들게 되고, 인접한 문턱전압 분포들이 서로 중첩될 수 있게 된다. 인접한 문턱 전압 분포들이 중첩됨에 따라, 읽혀진 데이터에는 많은 에러 비트들(예를 들면, 수개의 에러 비트들 또는 수십 개의 에러 비트들)이 포함될 수 있다.
도 1은 3 비트 멀티 레벨 셀(MLC) 비휘발성 메모리 장치의 프로그램 상태 및 소거 상태를 나타내는 문턱 전압 산포 그래프이다.
도 2는 3 비트 멀티 레벨 셀 비휘발성 메모리 장치의 특성 열화로 인하여 변형될 수 있는 프로그램 상태 및 소거 상태를 나타내는 문턱 전압 산포 그래프이다.
MLC 비휘발성 메모리 장치, 예를 들어 MLC 플래시 메모리의 싱글 메모리 셀에 k개의 비트를 프로그램하면, 2k 개의 문턱 전압 산포들 중 어느 하나가 상기 메모리 셀에 형성된다.
다수의 메모리 셀들 간의 미세한 전기적 특성의 차이로 인해, 동일한 데이터가 프로그램된 메모리 셀들 각각의 문턱 전압들 각각은 일정한 범위의 문턱 전압 산포(threshold voltage distribution)를 형성한다. 3 비트 MLC의 경우, 도면에 도시된 바와 같이 7개의 프로그램 상태(state)의 문턱 전압의 산포(P1 to P7)와 하나의 소거 상태(state)의 문턱 전압 산포(E)가 형성된다. 도 1은 이상적인 산포도로 상태 산포가 하나도 겹치지 아니하고, 각 문턱 전압의 산포 별로 일정 범위의 리드 전압 마진을 가지게 된다.
도 2에 도시된 바와 같이, 플래시 메모리의 경우, 시간이 지남에 따라, 플로팅 게이트(floating gate) 또는 터널 산화물(tunnel oxide)에 포획(trap)된 전자들이 방출되는 차지 로스(charge loss)가 발생할 수 있다. 또한, 프로그램 및 소거를 반복하면서 터널 산화물이 열화 되어 차지 로스(charge loss)가 더욱 증가할 수 있다. 차지 로스(charge loss)는 문턱 전압을 감소시킬 수 있다. 예들 들어 문턱 전압의 산포는 왼쪽으로 이동될 수 있다.
또한, 프로그램 디스터번스, 소거 디스터번스, 및/또는 백 패턴 디펜던시(back pattern dependency) 현상은 서로 문턱 전압의 산포를 증가시킬 수 있다. 따라서, 상술한 이유로 인한 메모리 셀의 특성 열화로 기인하여, 도 2에 도시된 바와 같이 인접한 각 상태(E and P1 to P7)의 문턱 전압 산포가 서로 중첩될 수 있다.
문턱 전압 산포가 중첩되면, 리드되는 데이터에는 많은 오류가 포함될 수 있다. 예를 들면, 제3 리드 전압(Vread3)이 인가되었을 때, 당해 메모리 셀이 온(on)상태이면 당해 메모리 셀은 제2 프로그램 상태(P2)를 가지는 것으로 판단되며, 당해 메모리 셀이 오프(off) 상태이면 당해 메모리 셀은 제3 프로그램 상태(P3)를 가지는 것으로 판단된다. 그러나 제2 프로그램 상태(P2)와 제3 프로그램 상태(P3)가 중첩되어 있는 구간에서 제3 리드 전압(Vread3)이 인가되면, 당해 메모리 셀이 오프(off) 상태임에도 불구하고, 온(on) 상태로 리드될 수 있다. 따라서, 문턱 전압 산포가 중첩됨에 따라, 리드된 데이터에는 많은 에러 비트들이 포함될 수 있다.
따라서 반도체 메모리 장치의 메모리 셀에 저장된 데이터에 대한 최적의 리드 전압을 결정할 수 있는 기술이 요구된다.
본 발명의 일실시예는 메모리 셀에 저장된 데이터를 신속하고 정확하게 디코딩할 수 있는 메모리 컨트롤러, 반도체 메모리 시스템 및 그것의 동작 방법을 제공하는 것을 목적으로 한다.
본 발명의 실시 예에 따른 메모리 시스템은 메모리 장치; 및 상기 메모리 장치로부터 제공되는 코드워드에 대하여 ECC 디코딩 동작을 수행하여 오류 정정된 데이터를 호스트로 제공하는 컨트롤러를 포함하며, 상기 컨트롤러는 자기정보를 제거한 반전함수를 양자화하여 신뢰도를 생성하는 신뢰도 생성동작, 상기 제공된 신뢰도로부터 가중치를 생성하는 가중치 생성동작, 부가정보합 및 상기 생성된 가중치로부터 반전함수를 생성하는 반전함수 생성동작 및 변수노드들 중에서 가장 큰 반전함수를 갖는 변수노드의 판정값을 후보 판정값으로 반전시키는 반전동작을 수행하는 LDPC 디코더를 포함하되, 상기 LDPC 디코더는 상기 신뢰도 생성동작, 가중치 생성동작, 반전함수 생성동작 및 반전동작을 1 반복으로 하여 디코딩이 성공할 때까지 상기 1 반복을 소정 회수 반복할 수 있다.
본 발명의 실시 예에 따른 메모리 시스템의 동작 방법은 자기정보를 제거한 반전함수를 양자화하여 신뢰도를 생성하는 신뢰도 생성단계; 상기 제공된 신뢰도로부터 가중치를 생성하는 가중치 생성단계; 부가정보합 및 상기 생성된 가중치로부터 반전함수를 생성하는 반전함수 생성단계; 및 변수노드들 중에서 가장 큰 반전함수를 갖는 변수노드의 판정값을 후보 판정값으로 반전시키는 반전단계를 포함하되,
상기 신뢰도 생성단계, 가중치 생성단계, 반전함수 생성단계 및 반전단계를 1 반복으로 하여 디코딩이 성공할 때까지 상기 1 반복을 소정 회수 반복하여 메모리 장치로부터 제공되는 코드워드에 대하여 ECC 디코딩 동작을 수행하여 오류 정정된 데이터를 호스트로 제공할 수 있다.
본 발명의 일실시예에 따르면, 반도체 메모리 장치의 메모리 셀에 저장된 데이터를 신속하고 정확하게 디코딩할 수 있다.
도 1은 각각 3 비트 멀티 레벨 셀(MLC) 비휘발성 메모리 장치의 프로그램 상태 및 소거 상태를 나타내는 문턱 전압 산포 그래프이다.
도 2는 3비트 멀티 레벨 셀 비휘발성 메모리 장치의 특성 열화로 인하여 변형될 수 있는 프로그램 상태 및 소거 상태를 나타내는 문턱 전압 산포 그래프이다.
도 3은 본 발명의 일실시예에 따른 반도체 메모리 시스템을 나타내는 블록도이다.
도 4a는 도 3에 도시된 반도체 메모리 시스템을 나타내는 상세 블록도이다.
도 4b는 도 4a에 도시된 메모리 블록을 나타내는 블록도이다.
도 5는 도 4a에 도시된 메모리 컨트롤러의 동작을 나타내는 흐름도이다.
도 6a은 테너 그래프로 표현되는 LDPC 디코딩을 나타내는 개념도이다.
도 6b는 LDPC 코드 구조를 나타내는 개념도이다.
도 6c는 LDPC 디코딩에 따른 신드롬 체크 과정을 나타내는 개념도이다.
도 7a는 하드 리드와 소프트 리드를 나타내는 개념도이다.
도 7b는 시간 변화에 따른 메모리 셀의 문턱 전압 분포의 변화 및 소프트 리드 전압간 간격의 변화를 나타내는 개념도이다.
도 8은 LDPC 디코더(133)를 나타내는 상세 블록도이다.
도 9는 가중치를 계산하는 과정을 나타낸 도면이다.
도 10은 신뢰도 생성부(814)의 세부 구성을 상세히 나타내는 도면이다.
도 11은
Figure 112018078269892-pat00001
인 조건에서 자기정보를 제거한 반전함수와 신뢰도의 대응관계를 나타낸 도면이다.
도 12는
Figure 112018078269892-pat00002
인 조건에서 변수노드의 오류 유무에 따른 반전함수의 분포를 나타낸 도면이다.
도 13은 본 발명의 일실시예에 따른 반도체 시스템(10)에서 수행되는 비이진 LDPC 디코딩의 흐름도이다.
도 14는 신뢰도 벡터를 생성하는 예시를 나타낸 도면이다.
도 15는 본 발명의 일실시예에 따른 비이진 LDPC 디코더(133)의 동작 시뮬레이션의 결과를 나타내는 그래프이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 할수 있다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 할 수 있다.
도 3은 본 발명의 일실시예에 따른 반도체 메모리 시스템(10)을 나타내는 블록도이다.
도 4a는 도 3에 도시된 반도체 메모리 시스템(10)을 나타내는 상세 블록도이며, 도 4b는 도 4a에 도시된 메모리 블록(211)을 나타내는 블록도이다.
도 5는 상기 반도체 메모리 시스템(10)에 포함된 메모리 컨트롤러(100)의 동작을 나타내는 흐름도이다.
도 3 내지 도 5를 참조하면, 반도체 메모리 시스템(10)은 반도체 메모리 장치(200) 및 상기 메모리 컨트롤러(100)를 포함할 수 있다.
반도체 메모리 장치(200)는 메모리 컨트롤러(100)의 제어에 따라 소거, 쓰기및 읽기 동작 등을 수행할 수 있다. 반도체 메모리 장치(200)는 입출력 라인을 통해 메모리 컨트롤러(100)로부터 커맨드(CMD), 어드레스(ADDR), 그리고 데이터(DATA)를 수신할 수 있다. 또한, 반도체 메모리 장치(200)는 전원 라인을 통해 메모리 컨트롤러(100)로부터 전원(PWR)을 수신하고, 제어 라인을 통해 메모리 컨트롤러(100)로부터 제어 신호(CTRL)를 수신할 수 있다. 제어 신호(CTRL)에는 커맨드래치 인에이블(CLE), 어드레스 래치 인에이블(ALE), 칩 인에이블(nCE), 쓰기 인에이블(nWE), 읽기 인에이블(nRE) 등이 포함될 수 있다.
메모리 컨트롤러(100)는 전반적으로 반도체 메모리 장치(200) 동작을 제어할수 있다. 메모리 컨트롤러(200)는 에러 비트를 정정하는 LDPC 부(130)를 포함할 수있다. LDPC 부(130)는 LDPC 인코더(131) 및 LDPC 디코더(133)를 포함할 수 있다.
LDPC 인코더(131)는 반도체 메모리 장치(1200)에 프로그램될 데이터를 오류정정 인코딩을 하여, 패리티(parity) 비트가 부가된 데이터를 형성할 수 있다. 패리티 비트는 반도체 메모리 장치(200)에 저장될 수 있다.
LDPC 디코더(133)는 반도체 메모리 장치(200)로부터 리드한 데이터에 대하여에러 정정 디코딩을 수행할 수 있다. LDPC 디코더(133)는 에러 정정 디코딩의 성공여부를 판단하고 판단 결과에 따라 지시 신호를 출력할 수 있다. LDPC 디코더(133)는 LDPC 인코딩 과정에서 생성된 패리티(parity) 비트를 사용하여 데이터의 에러 비트를 정정할 수 있다.
한편, LDPC 부(130)는 에러 비트 개수가 정정 가능한 에러 비트 한계치 이상발생하면, 에러 비트를 정정할 수 없다. 이때에는 에러 정정 페일(fail) 신호가 발생될 수 있다.
LDPC 부(130)는 LDPC(low density parity check) 코드를 사용하여 에러 정정을 할 수 있다. LDPC 부(130)는 오류정정을 위한 회로, 시스템 또는 장치를 모두 포함할 수 있다. 여기에서 LDPC 코드는 이진 LDPC 코드 및 비이진 LDPC 코드를 포함한다.
본 발명의 일실시예에 따르면, LDPC 부(130)는 하드 디시전 데이터 및 소프트 디시전 데이터를 사용하여 에러 비트 정정을 수행할 수 있다.
메모리 컨트롤러(100) 및 반도체 메모리 장치(200)는 하나의 반도체 장치로집적될 수 있다. 예시적으로, 메모리 컨트롤러(100) 및 반도체 메모리 장치(200)는하나의 반도체 장치로 집적되어 솔리드 스테이트 드라이브(SSD, Solid State Drive)를 구성할 수 있다. 솔리드 스테이트 드라이브는 반도체 메모리에 데이터를 저장하도록 구성되는 저장 장치를 포함할 수 있다. 반도체 메모리 시스템(10)이 솔리드 스테이트 드라이브(SSD)로 이용되는 경우, 반도체 메모리 시스템(10)에 연결되는 호스트(Host)의 동작 속도는 획기적으로 개선될 수 있다.
메모리 컨트롤러(100) 및 반도체 메모리 장치(200)는 하나의 반도체 장치로집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 메모리 컨트롤러(100) 및 반도체 메모리 장치(200)는 하나의 반도체 장치로 집적되어 PC 카드(PCMCIA,personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RSMMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
다른 예로서, 반도체 장치(10)는 컴퓨터, UMPC (Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA (Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 태블릿 컴퓨터(tablet computer), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(ebook), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation)장치, 블랙박스(black box), 디지털 카메라(digital camera), DMB (Digital Multimedia Broadcasting) 재생기, 3차원 텔레비전(3-dimensional television), 스마트 텔레비전(smart television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 데이터 센터를 구성하는 스토리지, 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등을 구성할 수 있다.
도 4a를 참조하면, 메모리 컨트롤러(100)는 저장부(110), CPU(120), LDPC부(130), 호스트 인터페이스(140), 메모리 인터페이스(150) 및 시스템 버스(160)를 포함할 수 있다. 저장부(110)는 CPU(120)의 동작 메모리로 이용될 수 있다.
호스트 인터페이스(140)는 USB(Universal Serial Bus), MMC(Multi-Media Card), PCI-E(Peripheral Component Interconnect-Express), SAS(Serial-attached SCSI), SATA(Serial Advanced Technology Attachment), PATA(Parallel Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics) 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트와 통신하도록 구성될 수 있다.
LDPC 부(130)는 앞서 설명한 바와 같이 반도체 메모리 장치(200)로부터 리드된 데이터에 포함되는 에러를 검출 및 정정할 수 있다. 메모리 인터페이스(150)는반도체 메모리 장치(200)와 인터페이싱 할 수 있다. 도 4a는 상기 LDPC 부(130)가상기 LDPC 인코더(131)와 LDPC 디코더(133)를 모두 포함하는 일실시예를 도시하고 있으나, 실질적으로 상기 LDPC 인코더(131)와 LDPC 디코더(133)는 실질적으로 상호 별개의 구성으로 구현될 수도 있다. CPU(120)은 전반적인 제반 제어 동작을 수행할 수 있다.
본 발명의 일실시예에 따르면, 프로그램 동작에서, 상기 반도체 메모리 장치(200)로 프로그램될 데이터에 대하여 상기 LDPC 부(130)가 오리지널 데이터(original data)에 대하여 LDPC 인코딩을 수행할 수 있다. 이 경우, 리드 동작에서, 상기 반도체 메모리 장치(200)에 프로그램된 인코디드 데이터(encoded data), 즉, 코드워드(codeword)에 대해서 상기 LDPC 부(130)가 LDPC 디코딩을 수행하게 된다.
상기 LDPC 부(130)는 상기 반도체 메모리 장치(200)에 저장되어 있는 인코디드 데이터, 즉 코드워드를 디코딩함으로써 인코딩되기 이전의 오리지널 데이터(original data)로 복원할 수 있다.
도 5를 참조하여 후술되는 바와 같이, 상기 반도체 메모리 장치(200)에 저장되어 있는 데이터에 대한 리드 동작은 단계 S511의 하드 디시전 리드 동작과 단계S531의 소프트 디시전 리드 동작을 포함할 수 있다. 상기 하드 디시전 리드 동작은 하드 디시전 리드 전압(VHD)으로 상기 반도체 메모리 장치(200)로부터 데이터를 리드하는 동작이다. 상기 소프트 디시전 리드 동작은 상기 하드 디시전 리드 전압(VHD)과 다른 레벨을 가지는 소프트 디시전 리드 전압들(VSD)로 상기 반도체 메모리 장치(200)로부터 데이터를 리드하는 동작이다. 예를 들어, 상기 하드 디시전 리드 전압들(VHD)을 이용하여 읽어진 메모리 셀들에서, 상기 소프트 디시전 리드 전압들(VSD)을 이용하여 추가적으로 상기 소프트 디시전 리드 동작이 수행될 수 있다.
상기 하드 디시전 리드 동작에 의해 상기 반도체 메모리 장치(200)로부터 리드된 인코디드 데이터, 즉 코드워드는 상기 LDPC 부(130)에 의해 오리지널 데이터로 디코딩될 수 있다.
상기 소프트 디시전 리드 동작은 상기 반도체 메모리 장치(200)에 저장된 데이터를 단순히 리드하는 동작이라기 보다는, 상기 하드 디시전 리드 동작에 의하여리드된 데이터에 신뢰도를 부가할 수 있는 정보인 로그 우도비(log likelihood ratio; LLR)를 상기 소프트 디시전 리드 전압들(VSD)에 의해 생성하는 동작을 의미한다.
상기 LLR은 상기 LDPC 부(130)에 의해 LDPC 디코딩될 수 있다. 상기 LDPC부(130)는 상기 LLR을 이용하여 상기 반도체 메모리 장치(200)로부터 리드된 인코디드 데이터, 즉 코드워드의 에러를 검출하고 정정할 수 있다.
반도체 메모리 장치(200)는 셀 어레이(210), 제어 회로(220), 전압 공급부(230), 전압 전달부(240), 읽기/쓰기 회로(250) 및 컬럼 선택부(260)를 포함할 수 있다.
셀 어레이(210)는 다수의 메모리 블록들(211)을 포함할 수 있다. 메모리 블록(211)에는 사용자의 데이터가 저장될 수 있다.
도 4b를 참조하면, 메모리 블록(211)은 비트 라인들(BL0 to BLm-1)에 각각 연결된 복수의 셀 스트링들(221)을 포함할 수 있다. 각 열의 셀 스트링(221)은 적어도 하나의 드레인 선택 트랜지스터(DST)와, 적어도 하나의 소스 선택 트랜지스터(SST)를 포함할 수 있다. 선택 트랜지스터들(DST, SST) 사이에는, 복수 개의 메모리 셀들, 또는, 메모리 셀 트랜지스터들(MC0 to MCn-1)이 직렬로 연결될 수 있다. 각각의 메모리 셀(MC0 to MCn-1)은 셀 당 복수의 비트의 데이터 정보를 저장하는 MLC로 구성될 수 있다. 스트링들(221)은 대응하는 비트 라인들(BL0 to BLm-1)에 각각 전기적으로 연결될 수 있다.
도 4b는 낸드형 플래시 메모리 셀로 구성된 메모리 블록(211)을 예시적으로도시하고 있다. 그러나 본 발명의 메모리 장치의 메모리 블록(211)은 낸드 플래시 메모리에만 국한되는 것은 아니라 노어 플래시 메모리(NOR-type Flash memory), 적어도 두 종류 이상의 메모리 셀들이 혼합된 하이브리드 플래시 메모리, 메모리 칩 내에 컨트롤러가 내장된 One-NAND 플래시 메모리 등으로도 구성될 수 있다. 반도체 장치의 동작 특성은 전하 저장층이 전도성 부유 게이트로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(Charge Trap Flash; CTF)에도 적용될 수 있다.
도 4a로 돌아와, 제어 회로(220)는 반도체 메모리 장치(200)의 프로그램, 소거, 및 읽기 동작과 관련된 제반 동작을 제어할 수 있다.
전압 공급 회로(230)는 동작 모드에 따라서 각각의 워드 라인들로 공급될 워드 라인 전압들(예를 들면, 프로그램 전압, 리드 전압, 패스 전압 등)과, 메모리 셀들이 형성된 벌크(예를 들면, 웰 영역)로 공급될 전압을 제공할 수 있다. 전압공급 회로(230)의 전압 발생 동작은 제어 회로(220)의 제어에 의해 수행될 수 있다.
전압 공급 회로(230)는 다수의 리드 데이터를 생성하기 위해 복수의 가변 리드 전압들을 생성할 수 있다.
전압 전달부(240)는 제어 회로(220)의 제어에 응답해서 메모리 셀 어레이(210)의 메모리 블록들(또는 섹터들) 중 하나를 선택하고, 선택된 메모리 블록의 워드 라인들 중 하나를 선택할 수 있다. 전압 전달부(240)는 제어 회로(220)의 제어에 응답해서 전압 공급 회로(230)로부터 발생된 워드라인 전압을 선택된 워드 라인 및 비선택된 워드 라인들로 각각 제공할 수 있다.
읽기/쓰기 회로(250)는 제어 회로(220)에 의해서 제어되며, 동작 모드에 따라 감지 증폭기(sense amplifier)로서 또는 기입 드라이버(write driver)로서 동작할 수 있다. 예를 들면, 검증/정상 읽기 동작의 경우 읽기/쓰기 회로(250)는 메모리 셀 어레이(210)로부터 데이터를 읽기 위한 감지 증폭기로서 동작할 수 있다. 정상 읽기 동작 시 컬럼 선택부(260)는 열 어드레스 정보에 응답하여 읽기/쓰기 회로(250)로부터 읽혀진 데이터를 외부(예를 들면, 컨트롤러)로 출력할 수 있다. 이와 달리, 검증 읽기 동작시 읽혀진 데이터는 반도체 메모리 장치(200) 내부의 패스/페일 검증 회로(미도시)로 제공되어, 메모리 셀들의 프로그램 성공 여부를 판단하는데 이용될 수 있다.
프로그램 동작의 경우 읽기/쓰기 회로(250)는 셀 어레이(210)에 저장될 데이터에 따라 비트 라인들을 구동하는 기입 드라이버로서 동작할 수 있다. 읽기/쓰기회로(250)는 프로그램 동작 시 셀 어레이(210)에 쓰일 데이터를 버퍼(미도시)로부터 수신하고, 입력된 데이터에 따라 비트라인들을 구동할 수 있다. 이를 위해 읽기/쓰기 회로(250)는 열들(또는 비트 라인들) 또는 열쌍(또는 비트 라인 쌍들)에각각 대응되는 복수 개의 페이지 버퍼들(PB)(251)로 구성될 수 있다. 각각의 페이지 버퍼(251) 내부에는 복수의 래치들이 구비될 수 있다.
도 4a 및 도 5를 참조하면, 상기 메모리 컨트롤러(100)의 동작 방법은 하드 디시전 디코딩 단계(S510)로 구성되며, 소프트 디시전 디코딩 단계(S530)가 추가적으로 구성될 수 있다. 상기 하드 및 소프트 디시전 디코딩 단계(S510 및 S530)의 대상 데이터, 즉 상기 반도체 메모리 장치(200)에 저장되어 있는 데이터는 상기 LDPC부(130)에 의해 LDPC 인코딩된 인코디드 데이터(encoded data), 즉 코드워드(codeword)이다.
예를 들어, 상기 하드 디시전 디코딩 단계(S510)는 하드 디시전 리드 전압(VHD)으로 상기 메모리 블록(211)의 메모리 셀로부터 리드된 소정 길이의 하드 디시전 리드 데이터에 대한 하드 디시전 LDPC 디코딩 단계일 수 있다. 상기 하드 디시전 디코딩 단계(S510)는 단계 S511 내지 단계 S515로 구성될 수 있다.
예를 들어, 상기 소프트 디시전 디코딩 단계(S530)는, 상기 하드 디시전 디코딩 단계(S510)에서 상기 하드 디시전 LDPC 디코딩이 최종적으로 실패한 경우에, 특정 하드 디시전 리드 전압(VHD)에 대하여 소프트 디시전 리드 데이터를 형성하여LDPC 디코딩을 수행하는 소프트 디시전 LDPC 디코딩 단계일 수 있다. 상기 소프트디시전 디코딩 단계(S530)는 단계 S531 내지 단계 S535로 구성될 수 있다.
앞서 설명된 바와 같이, 하드 디시전 리드 단계인 상기 단계 S511에서, 하드디시전 리드 전압들(VHD)로 상기 반도체 메모리 장치(200)로부터 하드 디시전 리드데이터가 리드될 수 있다. 상기 메모리 컨트롤러(100)는 읽기 커맨드 및 주소를 상기 반도체 메모리 장치(200)로 전송할 수 있다. 상기 반도체 메모리 장치(200)는 상기 읽기 커맨드 및 주소에 응답하여, 상기 하드 디시전 리드 전압들(VHD)로 상기 반도체 메모리 장치(200)로부터 하드 디시전 리드 데이터를 리드할 수 있다. 상기 리드된 하드 디시전 리드 데이터는 상기 메모리 컨트롤러(100)로 전송될 수 있다.
단계 S513에서, 상기 제1 LDPC 디코딩으로서 상기 하드 디시전 LDPC 디코딩이 수행될 수 있다. 상기 LDPC 부(130)는 상기 반도체 메모리 장치(200)로부터 상기 하드 디시전 리드 전압들(VHD)을 이용하여 리드된 하드 디시전 리드 데이터를 에러 정정 코드를 이용하여 하드 디시전 LDPC 디코딩을 수행할 수 있다.
단계 S515에서, 상기 하드 디시전 LDPC 디코딩이 성공되었는지 판별된다. 즉, 상기 단계 S515에서는 상기 단계 S513에서 하드 디시전 LDPC 디코딩된 하드 디시전 데이터의 에러가 정정되었는지 판별된다. 예를 들어, 상기 메모리 컨트롤러(100)는 상기 하드 디시전 LDPC 디코딩된 하드 디시전 데이터 및 패리티 체크 행렬(Parity Check Matrix)을 이용하여, 상기 하드 디시전 LDPC 디코딩된 하드 디시전 데이터의 에러가 정정되었는지 판별한다. 예를 들어, 상기 하드 디시전 LDPC 디코딩된 하드 디시전 데이터와 패리티 체크 행렬의 연산 결과가 영행렬('0')일 때, 상기 하드 디시전 LDPC 디코딩된 하드 디시전 데이터는 올바른 데이터인 것으로 판별될 수 있다. 반면, 상기 하드 디시전 LDPC 디코딩된 하드 디시전 데이터와 상기 패리티 체크 행렬의 연산 결과가 영행렬('0')이 아닐 때, 상기 하드 디시전 LDPC 디코딩된 하드 디시전 데이터는 올바른 데이터가 아닌 것으로 판별될 수 있다.
상기 단계 S515의 판단 결과, 상기 단계 S513의 하드 디시전 LDPC 디코딩이성공적인 것으로 판별된 경우, 단계 S520에서는 상기 단계 S511의 하드 디시전 리드 전압(VHD)에 의한 리드 동작이 성공적인 것으로 평가되며 에러 정정 디코딩은 종료될 수 있다. 상기 단계 S513의 하드 디시전 LDPC 디코딩된 하드 디시전 데이터는 에러 정정된 데이터로서 상기 메모리 컨트롤러(100) 외부로 출력되거나 상기 메모리 컨트롤러(100)의 내부에서 사용될 수 있다.
상기 단계 S515의 판단 결과, 상기 단계 S513의 하드 디시전 LDPC 디코딩이 실패인 것으로 판별된 경우, 상기 소프트 디시전 디코딩 단계(S530)가 수행될 수있다.
앞서 설명된 바와 같이 상기 소프트 디시전 리드 단계인 상기 단계 S531에서, 소프트 디시전 리드 전압들(VSD)로 상기 반도체 메모리 장치(200)로부터 소프트디시전 리드 데이터가 리드될 수 있다. 예를 들어, 상기 하드 디시전 리드 전압들(VHD)을 이용하여 읽어진 메모리 셀들에서, 상기 소프트 디시전 리드 전압들(VSD)을 이용하여 추가적인 리드가 수행될 수 있다. 상기 소프트 디시전 리드 전압들(VSD)은 상기 하드 디시전 리드 전압들(VHD)과 다른 레벨들을 가질 수 있다.
단계 S533에서, 상기 제2 LDPC 디코딩으로서 상기 소프트 디시전 LDPC 디코딩이 수행될 수 있다. 상기 소프트 디시전 LDPC 디코딩은 상기 하드 디시전 리드 데이터와 상기 소프트 디시전 리드 전압들(VSD)을 이용하여 리드된 데이터를 포함하는 소프트 디시전 리드 데이터에 기반하여 수행될 수 있다. 상기 하드 디시전 리드 전압들(VHD)과 소프트 디시전 리드 전압들(VSD)은 서로 다른 레벨들을 가질 수 있다.
예를 들어, 상기 반도체 메모리 장치(200)의 메모리 셀들(MC0 to MCn-1) 각각은 도 2에서 예시된 7개의 프로그램 상태(state)의 문턱 전압 산포(P1 to P7)와 하나의 소거 상태(state) 문턱 전압 산포(E) 중 어느 하나의 상태에 속할 수 있다. 상기 하드 디시전 리드 전압들(VHD)들 각각은 상기 복수의 상태들 중에서 인접한 두 개의 논리 상태들간의 전압 레벨을 가질 수 있다. 상기 소프트 디시전 리드 전압들(VSD) 각각은 상기 복수의 상태들 중에서 인접한 두 개의 논리 상태들간 레벨을 갖되, 상기 하드 디시전 리드 전압들(VHD)과 다른 레벨을 가질 수 있다.
상기 메모리 셀들(MC0 to MCn-1)에서 하드 디시전 리드 전압(VHD)으로 리드된 하드 디시전 리드 데이터 값과 소프트 디시전 리드 전압(VSD)으로 리드된 소프트 디시전 리드 데이터 값은 서로 다를 수 있다. 예를 들어, 메모리 셀들 중 정상적인 논리 상태의 전압 분포보다 낮거나 높은 문턱 전압을 갖는 테일(tail) 셀들이 존재할 수 있다. 테일 셀들에서 하드 디시전 리드 전압(VHD)으로 리드된 데이터 값과 소프트 디시전 리드 전압(VSD)으로 리드된 데이터 값은 서로 다를 수 있다. 상기 하드 디시전 리드 전압(VHD)에 따른 리드에 더하여, 상기 소프트 디시전 리드 전압들(VSD)에 따른 추가적인 리드가 수행되면, 상기 메모리 셀들(MC0 to MCn-1)의 문턱 전압들에 대한 추가적인 정보, 즉 상기 하드 디시전 리드 동작에 의하여 리드된 데이터에 신뢰도를 부가할 수 있는 정보인 LLR(예를 들어, 테일 셀들에 대한 정보)이 획득될 수 있다.
상기 추가적인 정보가 획득되면, 상기 메모리 셀들(MC0 to MCn-1)이 저장하는 데이터가 제1 상태(예를 들어, '1') 또는 제2 상태(예를 들어, '0')일 확률 또는 우도(likelihood ratio)의 정확성이 증가할 수 있다. 즉, LDPC 디코딩의 신뢰성이 증가할 수 있다. 상기 메모리 컨트롤러(100)는 상기 하드 디시전 리드 전압(VHD) 및 상기 소프트 디시전 리드 전압(VSD)으로 리드된 소프트 디시전 리드 데이터를 이용하여 상기 소프트 디시전 LDPC 디코딩을 수행할 수 있다. 상기 하드 디시전 리드 전압(VHD)과 소프트 디시전 리드 전압(VSD)간 관계는 도7a 및 도7b를 참조하여 후술된다.
단계 S535에서, 상기 소프트 디시전 LDPC 디코딩이 성공되었는지 판별된다. 즉, 상기 단계 S535에서는 상기 단계 S533에서 소프트 디시전 LDPC 디코딩된 소프트 디시전 데이터의 에러가 정정되었는지 판별된다. 예를 들어, 상기 메모리 컨트롤러(100)는 상기 소프트 디시전 LDPC 디코딩된 소프트 디시전 데이터 및 패리티 체크 행렬(Parity Check Matrix)을 이용하여, 상기 소프트 디시전 LDPC 디코딩된 소프트 디시전 데이터의 에러가 정정되었는지 판별한다. 예를 들어, 상기 소프트 디시전 LDPC 디코딩된 소프트 디시전 데이터와 패리티 체크 행렬의 연산 결과가 영행렬('0')일 때, 상기 소프트 디시전 LDPC 디코딩된 소프트 디시전 데이터는 올바른 데이터인 것으로 판별될 수 있다. 반면, 상기 소프트 디시전 LDPC 디코딩된 소프트 디시전 데이터와 상기 패리티 체크 행렬의 연산 결과가 영행렬('0')이 아닐 때, 상기 소프트 디시전 LDPC 디코딩된 소프트 디시전 데이터는 올바른 데이터가 아닌 것으로 판별될 수 있다.
상기 소프트 디시전 LDPC 디코딩된 소프트 디시전 데이터와 패리티 체크 행렬의 연산, 그리고 상기 하드 디시전 LDPC 디코딩된 하드 디시전 데이터와 패리티체크 행렬의 연산은 동일하게 수행될 수 있다.
상기 단계 S535의 판단 결과, 상기 단계 S533의 소프트 디시전 LDPC 디코딩이 성공적인 것으로 판별된 경우, 상기 단계 S520에서는 상기 단계 S531의 소프트디시전 리드 전압(VSD)에 의한 리드 동작이 성공적인 것으로 평가되며 에러 정정 디코딩은 종료될 수 있다.
상기 단계 S533의 소프트 디시전 LDPC 디코딩된 소프트 디시전 데이터는 에러 정정된 데이터로서 상기 메모리 컨트롤러(100) 외부로 출력되거나 상기 메모리 컨트롤러(100)의 내부에서 사용될 수 있다.
상기 단계 S535의 판단 결과, 상기 단계 S533의 소프트 디시전 LDPC 디코딩이 실패인 것으로 판별된 경우, 단계 S540에서는 상기 단계 S531의 소프트 디시전리드 전압(VSD)에 의한 리드 동작이 실패인 것으로 평가되며 에러 정정 디코딩은 종료될 수 있다.
도6a은 태너 그래프로 표현되는 LDPC 디코딩을 나타내는 개념도이다.
도6b는 LDPC 코드 구조를 나타내는 개념도이다.
도6c는 LDPC 디코딩에 따른 신드롬 체크 과정을 나타내는 개념도이다.
ECC는 저장 시스템에서 통상적으로 사용될 수 있다. 저장 디바이스에서 발생하는 다양한 물리적 현상은 저장되는 정보를 손상시키는 잡음 효과를 야기한다. 에러 보정 코딩 스킴은 저장된 정보를 최종적인 에러로부터 보호하기 위해 사용될 수 있다. 이것은 메모리 디바이스 내의 저장 이전에 정보를 인코딩함으로써 수행될 수 있다. 인코딩 프로세스는 정보에 리던던시를 추가함으로써 그 정보 비트 시퀀스를 코드워드로 변환한다. 이러한 리던던시는 디코딩 프로세스를 통해 어떻게든 손상된 코드워드로부터 정보를 복구하기 위해 사용될 수 있다. 반복 코딩 스킴에서, 코드는 몇가지 단순한 구성 코드의 연속으로 구성되고, 그 단순 코드의 구성 디코더 사이에서 정보를 교환함으로써 반복 디코딩 알고리즘을 사용하여 디코딩될 수 있다. 통상적으로, 이러한 코드는 구성 코드 간의 상호연결을 나타내는 태너 그래프(Tanner graph) 또는 이분 그래프(bipartite graph)를 사용하여 정의될 수 있다. 이러한 경우에, 디코딩은 그래프 에지를 통해 패싱하는 반복적인 메시지로 보여질 수 있다.
대중적인 종류의 반복적 코드는 저밀도 패리티 체크(Low Density ParityCheck; LDPC) 코드이다. LDPC 코드는 저밀도의(sparse) 패리티 체크 행렬(H)에 의해 형성되는 선형 이진 블록 코드이다.
도 6a를 참조하면, 상기 LDPC 코드는 코드를 정의하는 패리티 검사행렬(Parity check matrix)의 각 행과 열에 1의 수가 매우 적은 부호로서, 체크 노드(check node)들(610)과 변수 노드(variable node)들(620)과, 상기 검사노드들(610)과 변수노드들(620)을 연결하는 에지(Edge)들(615)로 구성된 태너 그래프에 의해 그 구조가 정의될 수 있다. 상기 체크 노드(610)로부터 검사노드 프로세싱 후에 변수노드(620)로 전달되는 값은 체크 노드 메시지(615A)이고, 상기 변수 노드(620)에서 변수노드 프로세싱 후 상기 체크 노드(610)로 전달되는 값은 변수 노드 메시지(615B)이다.
상기 LDPC 코드의 디코딩은 일반적으로 sum-product 알고리즘에 의한 반복 디코딩(iterative decoding)이다. 상기 sum-product 알고리즘을 단순화한 Min-sum알고리즘과 같은 준최적 방법의 message-passing 알고리즘을 이용한 디코딩도 가능하다.
예를 들어, 도 6b를 참조하면, LDPC 코드의 태너 그래프는 정해진 LDPC 코드의 패리티 검사식을 나타내는 5개의 체크 노드(610)와, 각 심볼을 나타내는 10개의변수 노드(620) 및 이들의 연관성을 나타내는 에지들(615)들로 이루어진다. 상기 에지들(615)은 각 체크 노드(610)에서 상기 체크 노드(610)가 나타내는 패리티 검사식에 포함되는 코드 심볼에 해당하는 변수 노드(620)에 연결 될 수 있다. 도 6b는, 모든 체크 노드(610) 각각에 연결된 변수 노드의 수가 4개로 일정하고, 모든 변수 노드(620) 각각에 연결된 검사노드의 수가 2개로 일정한, 정규 LDPC코드를 시하고 있다. 상기 변수 노드(620)의 최초 값은 하드 디시전 데이터 또는 소프트 디시전 데이터일 수 있다.
도 6c를 참조하면, 상기 태너 그래프에 대응되는 패리티 체크 행렬(H)이 도시된다. 이것은 패리티 검사식들의 그래픽 표현과 유사하여, 상기 패리티 검사행렬(H)의 각 열 및 각 행에는 동일한 개수의 1이 있다. 즉, 패리티 검사행렬(H)의 각 열은 각 변수 노드들(620)에 더한 상기 체크 노드들(610)의 연결을 나타내는 2개의 1을 가지며, 각 행은 상기 각 체크 노드들(610)에 대한 상기 변수 노드들(620)의 연결을 나타내는 4개의 1을 갖는다.
상기 LCPC 디코딩에서, 태너 그래프 상의 변수 노드(620)와 체크 노드(610)들이 각 노드별로 생성 및 업데이트 한 메시지들을 서로 교환하는 과정을 반복한다. 이때, 각 노드는 sum-product 알고리듬 혹은 그와 유사한 준 최적의 방법을 이용하여 메시지를 업데이트할 수 있다.
제1 하드 디시전 리드 전압(VHD)으로 상기 메모리 블록(211)의 메모리 셀로부터 리드된 소정 길이의 하드 디시전 리드 데이터에 대한 LDPC 디코딩은, 변수 노드(620)의 초기 업데이트 이후, 체크 노드 업데이트와, 변수 노드 업데이트와, 신드롬 체크로 구성되는 1 반복(iteration)이 복수 회로 구성될 수 있다. 상기 1 반복 후에, 상기 신드롬 체크의 결과가 소정 조건을 만족하면 상기 LDPC 디코딩을 종료하고, 상기 신드롬 체크의 결과가 소정 조건을 만족하지 못하면, 체크 노드 업데이트와, 변수 노드 업데이트와, 신드롬 체크로 구성되는 1 반복을 추가로 수행한다. 상기 복수 회의 1 반복은 최대 반복 회수로 제한되며, 상기 최대 반복 회수에 도달할 때까지 상기 소정 조건을 만족하지 못하면, 상기 코드워드에 대한 LDPC 디코딩, 즉 LDPC 디코딩은 실패한 것으로 평가될 수 있다.
도6c를 참조하면, 상기 신드롬 체크는 상기 변수 노드 업데이트의 결과로 획득되는 벡터(v)와 상기 패리티 검사행렬(H)의 곱(product; Hvt) 연산 결과가 상기 소정 조건을 만족하는지 여부를 확인하는 과정이며, 상기 곱(product) 연산 결과로서 영 벡터(0)가 획득되면 상기 소정 조건을 만족하게 된다.
도6c는 상기 신드롬 체크 과정을 나타내고 있다. 도6c는 예시적으로 상기 곱(product) 연산 결과로서 영이 아닌 벡터 "01000"을 도시하고 있으며, 따라서 도 6c가 나타내는 신드롬 체크는 상기 소정 조건을 만족하지 못한 것이어서 상기 1 반복을 다시 수행해야 한다는 것을 보여주고 있다.
여기서, 상기 곱(product) 연산 결과로서 영이 아닌 벡터 "01000"를 살펴보면, 영이 아닌 벡터 요소의 개수, 즉 신드롬 체크의 영 벡터(0) 조건을 만족하지 않는 요소의 개수는 1개이다. 본 명세서에서는, 상기 1 반복의 곱(product) 연산 결과에 대한 신드롬 체크의 영 벡터(0) 조건을 만족하지 않는 요소를 USC(Unsatisfied Syndrome Check)로 정의한다. 도6c는 USC의 개수가 1인 신드롬 체크의 결과를 보여준다.
도7a는 도5에 도시된 소프트 디시전 리드 동작으로서, 2비트 소프트 디시전리드 동작을 나타내는 개념도이고, 도7b는 도5에 도시된 소프트 디시전 리드 동작으로서, 3비트 소프트 디시전 리드 동작을 나타내는 개념도이다.
도7a를 참조하면, 도5를 참조하여 설명된 상기 하드 디시전 디코딩 단계(S510)에서, 상기 하드 디시전 리드 전압(VHD)이 반도체 메모리 장치(200)의 메모리 셀로 인가될 때, 상기 메모리 셀의 온-오프 상태에 따라 상기 하드 디시전 데이터(2-1)는 1 및 0 중 어느 하나의 값을 가질 수 있다.
상기 소프트 디시전 디코딩 단계(S530)에서, 소프트 디시전 리드 동작은 상기 하드 디시전 리드 전압(VHD)을 기준으로 일정한 전압 차를 갖는 복수의 소프트 디시전 리드 전압들(VSD1, VSD2)을 메모리 셀에 인가하여 하드 디시전 리드 데이터에 신뢰도를 부가하는 정보, 즉 LLR을 형성할 수 있다.
도7a에 도시된 바와 같이, 2-비트 소프트 디시전 리드 동작의 경우, 상기 복수의 소프트 디시전 리드 전압들(VSD1, VSD2) 중 제1 소프트 디시전 리드 전압(VSD1)이메모리 셀에 인가되면, 상기 메모리 셀의 온 또는 오프에 따라 제1 소프트 디시전 리드 데이터 값 (2-2)은 "1000"이 될 수 있다. 유사하게, 상기 복수의 소프트 디시전 리드 전압들(VSD1, VSD2) 중 제2 소프트 디시전 리드 전압(VSD2)에 따라 제2 소프트 디시전 리드 데이터 값(2-3)은 "1110"이 될 수 있다.
예를 들어, 상기 LDPC 부(130)는 상기 제1, 2 소프트 디시전 리드 데이터 값(2-2, 2-3)에 대하여 XNOR(exclusive NOR) 연산을 수행하여, 소프트 디시전 데이터(2-4), 즉 LLR을 생성할 수 있다. 상기 LLR(2-4)은 상기 하드 디시전 데이터(2-1)에 신뢰도를 부가할 수 있다.
예를 들어, 소프트 디시전 데이터(2-4) "1"은 상기 하드 디시전 데이터(2-1)의 제1 상태(예를 들어, '1') 또는 제2 상태(예를 들어, '0')일 확률이 강하다(strong)는 것을 나타내며, "0"은 상기 하드 디시전 데이터(2-1)의 제1 상태(예를 들어, '1') 또는 제2 상태(예를 들어, '0')일 확률이 약하다(weak)는 것을 나타낼 수 있다.
도7b를 참조하면, 도5를 참조하여 설명된 상기 하드 디시전 디코딩 단계(S510)에서, 상기 하드 디시전 리드 전압(VHD)이 반도체 메모리 장치(200)의 메모리 셀로 인가될 때, 상기 메모리 셀의 온-오프 상태에 따라 상기 하드 디시전 데이터(3-1)는 1 및 0 중 어느 하나의 값을 가질 수 있다.
상기 소프트 디시전 디코딩 단계(S530)에서, 소프트 디시전 리드 동작은 상기 하드 디시전 리드 전압(VHD)을 기준으로 일정한 전압 차를 갖는 복수의 소프트 디시전 리드 전압들(VSD1 to VSD6)을 메모리 셀에 인가하여 하드 디시전 리드 데이터에 신뢰도를 부가하는 정보, 즉 LLR을 형성할 수 있다.
도7b에 도시된 바와 같이, 3-비트 소프트 디시전 리드 동작의 경우, 상기 복수의 소프트 디시전 리드 전압들(VSD1 to VSD6) 중 제1, 2 소프트 디시전 리드 전압(VSD1, VSD2)이 메모리 셀에 인가되면, 상기 도7a를 참조하여 설명된 바와 같이 제1, 2 소프트 디시전 리드 데이터 값이 생성되며, 이러한 제1, 2 소프트 디시전 리드 데이터 값에 대하여 XNOR(exclusive NOR) 연산이 수행됨으로써 제1 소프트 디시전 데이터(3-2) "1001"이 생성될 수 있다.
또한, 상기 제1, 2 소프트 디시전 리드 전압(VSD1, VSD2)를 중심으로 일정한 전압 차를 가지는 제3 내지 6 소프트 디시전 리드 전압(VSD3 to VSD6)이 메모리 셀에 인가되면, 상기 도7a를 참조하여 설명된 바와 유사하게 제3 내지 6 소프트 디시전 리드 데이터 값이 생성되며, 이러한 제3 내지 6 소프트 디시전 리드 데이터 값에 대하여 XNOR(exclusive NOR) 연산이 수행됨으로써 제2 소프트 디시전 데이터(3-3), 즉 LLR "10101"이 생성될 수 있다. 상기 LLR(3-3)은 상기 제1 소프트 디시전 데이터(3-2)에 가중치를 부여할 수 있다.
예를 들어, 제2 소프트 디시전 데이터(3-3) "1"은 상기 제1 소프트 디시전 데이터(3-2)의 제1 상태(예를 들어, '1')일 확률이 매우 강하다(very strong)는 것을 나타내며, "0"은 상기 상기 제1 소프트 디시전 데이터(3-2)의 제1 상태(예를 들어, '1')일 확률이 강하다(strong)는 것을 나타낼 수 있다.
유사하게, 제2 소프트 디시전 데이터(3-3) "1"은 상기 제1 소프트 디시전 데이터(3-2)의 제2 상태(예를 들어, '0')일 확률이 매우 약하다(very weak)는 것을 나타내며, "0"은 상기 상기 제1 소프트 디시전 데이터(3-2)의 제2 상태(예를 들어,'0')일 확률이 약하다(weak)는 것을 나타낼 수 있다. 즉, 상기 도7a에서 설명된 바와 유사하게, 상기 LLR(3-3)은 상기 하드 디시전 데이터(3-1)에 보다 많은 신뢰도를 부가할 수 있다.
비이진 LDPC 코드를 정의하는 패리티 체크 행렬(H)의 각 성분은 비이진 유한체(GF(q)) 상의 비이진 원소들 중 하나로 결정된다. 상기 비이진 LDPC 코드는 상기 비이진 유한체(GF(q))의 q가 2보다 큰 값을 갖는 경우로 정의될 수 있으며, 상기 q는 상기 비이진 유한체(GF(q)를 구성하는 비이진 원소들의 개수이다.
앞서 도 6a를 참조하여 설명된 바와 같이 상기 비이진 LDPC 코드는 체크 노드, 변수 노드들 및 에지들로 구성된 태너 그래프에 의해 그 구조가 정의될 수 있다.
상기 태너 그래프를 구성하는 체크 노드와 변수노드는 상기 패리티 체크 행렬(H)의 행과 열에 각각 대응될 수 있다. 상기 패리티 체크 행렬(H)의 행 및 열의 개수는 상기 태너 그래프를 구성하는 체크 노드 및 변수 노드의 개수와 각각 일치한다. 상기 패리티 체크 행렬(H)의 성분이 0이 아닌 값을 갖는 경우, 상기 성분이 위치한 행과 열에 각각 대응하는 체크 노드와 변수 노드가 에지로 연결된다. 상기 패리티 체크 행렬(H)의 각 성분을 구성하는 비이진 원소는 상기 체크노드들과 변수노드들을 연결하는 에지들의 게인에 해당한다.
앞서 도 5를 참조하여 설명된 바와 같이, 상기 LDPC 부(130)는 상기 반도체 메모리 장치(200)로부터 상기 하드 디시전 리드 전압들(VHD)을 이용하여 리드된 하드 디시전 리드 데이터(이하 경판정 값(
Figure 112018078269892-pat00003
))를 에러 정정 코드를 이용하여 하드 디시전 LDPC 디코딩을 수행할 수 있다. 상기 하드 디시전 LDPC 디코딩이 실패인 것으로 판별된 경우, 상기 LDPC 부(130)는 상기 반도체 메모리 장치(200)로부터 상기 소프트 디시전 리드 전압들(VSD)을 이용하여 추가적으로 리드된 소프트 디시전 리드 데이터(이하 연판정 값)로부터 상기 경판정 값(
Figure 112018078269892-pat00004
)에 신뢰도를 부가할 수 있는 정보인 LLR을 획득할 수 있다. 상기 추가적인 정보가 획득되면, 상기 LDPC 부(130)는 상기 연판정 값을 사용하여 상기 소프트 디시전 LDPC 디코딩을 수행할 수 있다.
심볼-반전 알고리즘은 채널로부터 제공된 상기 경판정 값(
Figure 112018078269892-pat00005
)을 사용하여 생성된 반전함수(
Figure 112018078269892-pat00006
)가 가장 큰 변수노드들을 검출하여 상기 변수노드들의 판정값(
Figure 112018078269892-pat00007
)을 반전시키는 방식의 디코딩 알고리즘이다. 상기 심볼-반전 알고리즘은 상기 경판정 값(
Figure 112018078269892-pat00008
)을 사용하여 낮은 복잡도로 비이진 LDPC 부호를 복호할 수 있지만 상기 연판정 값을 사용하는 q-ary 합곱 알고리즘(q-ary Sum-Product Algorithm)이나 확장 최소합 알고리즘(Extended Min-Sum Algorithm)에 비해 성능 열하가 심하다.
플래시 메모리를 사용하는 저장 매체는 빠른 속도와 낮은 복잡도가 요구되기 때문에 채널로부터 제공되는 상기 경판정 값(
Figure 112018078269892-pat00009
)만으로 상기 심볼-반전 알고리즘에 따라 비이진 LDPC 디코딩을 수행한 이후, 상기 하드 디시전 LDPC 디코딩이 실패인 것으로 판별된 경우에만 상기 연판정 값으로 q-ary 합곱 알고리즘 또는 확장 최소합 알고리즘에 따라 상기 비이진 LDPC 디코딩을 수행한다.
상기 q-ary 합곱 알고리즘 또는 확장 최소합 알고리즘의 경우, 상기 패리티 검사행렬(H)에서 각 열의 0이 아닌 성분의 개수(dv)가 증가함에 따라 복잡도가 지수적으로 증가한다. 상기 심볼-반전 알고리즘의 경우 디코딩 성능에 가장 밀접한 영향을 주는 반전함수(
Figure 112018078269892-pat00010
)의 범위가 상기 개수(dv) 에 비례하기 때문에, 높은 개수(dv)를 갖는 부호를 사용하므로, 상기 심볼-반전 알고리즘과 상기 q-ary 합곱 알고리즘 또는 확장 최소합 알고리즘의 성능을 동시에 향상시킬 수 없는 문제가 있다. 따라서 경판정 값(
Figure 112018078269892-pat00011
)만을 이용하여 심볼-반전 알고리즘을 수행함으로써 복잡도를 낮추는 동시에 디코딩 성능도 향상시킬 수 있는 디코딩 알고리즘이 요구된다.
본 발명의 일 실시예에 따른 심볼-반전 알고리즘은 반전함수(
Figure 112018078269892-pat00012
)의 값이 변수노드의 신뢰도와 상관도가 높은 점을 활용하여 반전함수(Fj)로부터 자체적으로 신뢰도(
Figure 112018078269892-pat00013
)를 생성함으로써 경판정 값(
Figure 112018078269892-pat00014
)만이 제공되는 경우에도 부가정보합(
Figure 112018078269892-pat00015
)마다 가중치(
Figure 112018078269892-pat00016
)를 달리하여 낮은 복잡도로 디코딩 성능을 향상시킬 수 있다.
도 8은 도 3 및 4a에 도시된 LDPC 디코더(133)를 나타내는 상세 블록도이다.
앞서 도 3을 참조하여 설명된 바와 같이, 상기 LDPC 인코더(131)는 상기 반도체 메모리 장치(200)에 프로그램될 데이터를 오류정정 인코딩하여, 코드워드를 형성할 수 있다. 상기 코드워드는 상기 반도체 메모리 장치(200)에 저장될 수 있다. 상기 LDPC 디코더(133)는 상기 반도체 메모리 장치(200)로부터 리드한 상기 코드워드에 대하여 에러 정정 디코딩을 수행할 수 있다.
상기 LDPC 디코더(133)는 부가정보합 생성부(802), 가중치 생성부(804), 신뢰도 벡터 생성부(806), 반전함수 생성부(808), 판정값 업데이트부(810), 신드롬 체크부(812) 및 신뢰도 생성부(814)를 포함할 수 있다.
하드 리드 동작에 따라 상기 반도체 메모리 장치(200)로부터 상기 경판정 값(
Figure 112018078269892-pat00017
)이 제공되면, 변수노드들의 초기 판정값(
Figure 112018078269892-pat00018
)은 상기 제공된 경판정 값(
Figure 112018078269892-pat00019
)으로 초기화될 수 있다. 비록 도시되지 아니하였으나 채널 메시지 생성부는 상기 제공된 경판정 값(
Figure 112018078269892-pat00020
)으로부터 변수노드의 채널 신뢰도 벡터(
Figure 112018078269892-pat00021
)를 하기 수학식 1에 따라 계산할 수 있다.
Figure 112018078269892-pat00022
Figure 112018078269892-pat00023
상기 채널 신뢰도 벡터(
Figure 112018078269892-pat00024
)는 q*1차원의 행렬이며, 상기 수학식 1에서, 상기 채널 신뢰도 벡터(
Figure 112018078269892-pat00025
)의 각 행에 위치한 성분(
Figure 112018078269892-pat00026
)은 상기 초기화된 j번째 변수노드의 판정값(
Figure 112018078269892-pat00027
)이 상기
Figure 112018078269892-pat00028
상의 비이진 원소(
Figure 112018078269892-pat00029
)와 같은 값을 가질 신뢰도를 의미한다. 상기 채널 메시지 생성부는 상기
Figure 112018078269892-pat00030
함수에 따라 j번째 변수노드의 판정값(
Figure 112018078269892-pat00031
)과 상기
Figure 112018078269892-pat00032
상의 비이진 원소(
Figure 112018078269892-pat00033
)를 각각 이진으로 표현한 값들 사이의 해밍 거리를 출력할 수 있다. 후술하는 바와 같이, 상기 채널 메시지 생성부는 상기 계산된 채널 신뢰도 벡터(
Figure 112018078269892-pat00034
)를 신뢰도벡터 생성부(806)로 제공할 수 있다.
부가정보합 생성부(802)는 후술하는 바와 같이 상기 판정값 업데이트부(810)로부터 제공된 판정값(
Figure 112018078269892-pat00035
)에 따라 i번째 체크노드로부터 j번째 변수노드로 제공되는 부가정보합(
Figure 112018078269892-pat00036
)을 생성할 수 있다. 상기 부가정보합(
Figure 112018078269892-pat00037
)은 i번째 체크노드와 연결된 모든 변수노드들 중 j번째 변수노드를 제외한 나머지 변수노드들의 판정값(
Figure 112018078269892-pat00038
)이 디코딩 성공시 판정값과 동일하다고 가정했을 때, 상기 i번째 체크노드의 신드롬이 0의 값을 갖도록 하는 j번째 변수노드의 판정값을 의미한다. 상기 부가정보합 생성부(802)는 상기 부가정보합(
Figure 112018078269892-pat00039
)을 하기 수학식 2와 같이 계산할 수 있다.
Figure 112018078269892-pat00040
상기 수학식 2에서,
Figure 112018078269892-pat00041
은
Figure 112018078269892-pat00042
번째 체크노드에 연결된 변수노드들의 집합을 나타내며 상기 부가정보합 생성부(802)는 상기
Figure 112018078269892-pat00043
에 포함된 변수노드들 중 j번째 변수노드를 제외한 나머지 변수노드들에 대하여, 상기 변수노드의 판정값(
Figure 112018078269892-pat00044
)과 상기 변수노드와 i번째 체크노드를 연결하는 엣지의 게인(
Figure 112018078269892-pat00045
)을 곱하여 모두 더한 후, 상기 i번째 체크노드와 j번째 변수노드를 연결하는 엣지의 게인에 역수를 취한 값(
Figure 112018078269892-pat00046
)을 곱해줌으로써, 상기 i번째 체크노드로부터 j번째 변수노드로 제공되는 부가정보합(
Figure 112018078269892-pat00047
)을 계산할 수 있다. 상기
Figure 112018078269892-pat00048
는 하기 수학식 3과 같이 정의될 수 있으며 부가정보합 생성부(802)는 상기 계산된 부가정보합(
Figure 112018078269892-pat00049
)을 신뢰도벡터 생성부(806) 및 후술하는 바와 같이 신뢰도 생성부(814)로 제공할 수 있다.
Figure 112018078269892-pat00050
앞서 설명된 바와 같이
Figure 112018078269892-pat00051
, 즉 패리티 체크 행렬(H)의 i번째 행 및 j 번째 열에 위치한 성분이 0이 아닌 값을 갖는 경우, i번째 체크노드와 j번째 변수노드가 엣지를 통해 연결된다. 상기 N(i)는 상기 패리티 체크 행렬(H)이 M*N차원일 때, N개의 변수노드들 중에서 i번째 체크노드와 연결된 변수노드들의 집합을 의미한다.
가중치 생성부(804)는 후술하는 바와 같이 신뢰도 생성부(814)로부터 제공된 신뢰도(
Figure 112018078269892-pat00052
)를 사용하여 i번째 체크노드로부터 j번째 변수노드로 제공되는 가중치(
Figure 112018078269892-pat00053
)를 하기 수학식 4와 같이 계산할 수 있다.
Figure 112018078269892-pat00054
가중치 생성부(804)는 상기 N(i)에 포함된 변수노드들 중 j번째 변수노드를 제외한 나머지 변수노드들로부터 제공된 신뢰도들(
Figure 112018078269892-pat00055
) 중 최소값을 구하여 상기 i번째 체크노드로부터 j번째 변수노드로 제공되는 가중치(
Figure 112018078269892-pat00056
)를 계산할 수 있다.
도 9는 가중치를 계산하는 과정을 나타낸 도면이다.
가중치 생성부(804)는 상기
Figure 112018078269892-pat00057
에 포함된 변수노드들 중 j번째 변수노드를 제외한 나머지 변수노드들(902)로부터 제공된 신뢰도들(
Figure 112018078269892-pat00058
) 중 최소값(908)을 구하여 상기 i번째 체크노드(904)로부터 j번째 변수노드(906)로 제공되는 가중치(
Figure 112018078269892-pat00059
)를 계산할 수 있다.
다시 도 8로 돌아와, 상기 가중치 생성부(804)는 상기 계산된 가중치(
Figure 112018078269892-pat00060
)를 신뢰도벡터 생성부(806) 및 후술하는 바와 같이 신뢰도 생성부(814)로 제공할 수 있다.
신뢰도벡터 생성부(806)는 전술한 바와 같이 채널 메세지 생성부로부터 제공된 채널 신뢰도 벡터(
Figure 112018078269892-pat00061
), 부가정보합 생성부(802)로부터 제공된 부가정보합(
Figure 112018078269892-pat00062
) 및 가중치 생성부(804)로부터 제공된 가중치(
Figure 112018078269892-pat00063
)를 사용하여 변수노드에 대한 신뢰도 벡터(
Figure 112018078269892-pat00064
)를 하기 수학식 5와 같이 계산할 수 있다.
Figure 112018078269892-pat00065
Figure 112018078269892-pat00066
상기 수학식 5에서, 상기
Figure 112018078269892-pat00067
은
Figure 112018078269892-pat00068
번째 변수노드와 연결된 모든 체크노드들의 집합을 의미하고, 상기
Figure 112018078269892-pat00069
는 미리 정해진 채널 신뢰도 벡터(
Figure 112018078269892-pat00070
)의 가중치를 나타낸다. 상기
Figure 112018078269892-pat00071
는 지시함수(Indicator function)로서, 조건(A)이 참인 경우 1의 값을, 거짓인 경우 0의 값을 출력할 수 있다. 상기
Figure 112018078269892-pat00072
는 하기 수학식 6과 같이 정의할 수 있다.
Figure 112018078269892-pat00073
앞서 설명된 바와 같이
Figure 112018078269892-pat00074
, 즉 패리티 체크 행렬(H)의 i번째 행 및 j 째 열에 위치한 성분이 0이 아닌 값을 갖는 경우, i번째 체크노드와 j번째 변수노드가 연결된다. 상기 패리티 체크 행렬(H)이 M, N차원인 경우, 상기 M(j)는 N개의 변수노드들 중 j번째 변수노드가 선택될 때, M개의 체크노드들 중에서 상기 선택된 j번째 변수노드와 연결된 체크노드들의 집합을 의미한다.
상기 신뢰도벡터 생성부(806)는 상기
Figure 112018078269892-pat00075
에 포함된 체크노드들로부터 j번째 변수노드로 제공되는 부가정보합(
Figure 112018078269892-pat00076
)이
Figure 112018078269892-pat00077
상의 비이진 원소(
Figure 112018078269892-pat00078
와 같은 값을 갖는 경우, 미리 정해진 가중치(
Figure 112018078269892-pat00079
)를 상기 채널 신뢰도 벡터(
Figure 112018078269892-pat00080
)의 각 행에 위치한 성분에 곱한 이후, 상기 비이진 원소(
Figure 112018078269892-pat00081
)의 신뢰도에 대응하는 상기 채널 신뢰도 벡터(
Figure 112018078269892-pat00082
)의 성분과 상기
Figure 112018078269892-pat00083
에 포함된 체크노드로부터 j번째 변수노드로 제공된 가중치(
Figure 112018078269892-pat00084
)를 합하여 상기 신뢰도 벡터(
Figure 112018078269892-pat00085
)를 계산할 수 있다. 즉, 상기 신뢰도벡터 생성부(806)는 상기
Figure 112018078269892-pat00086
상의 비이진 원소(
Figure 112018078269892-pat00087
)과 상기
Figure 112018078269892-pat00088
에 포함된 체크노드들로부터 j번째 변수노드로 제공되는 부가정보합(
Figure 112018078269892-pat00089
)이 동일한 경우, 상기 초기화된 j번째 변수노드의 판정값(
Figure 112018078269892-pat00090
)이 상기
Figure 112018078269892-pat00091
상의 비이진 원소(
Figure 112018078269892-pat00092
)와 같은 값을 가질 신뢰도에 상기
Figure 112018078269892-pat00093
에 포함된 체크노드로부터 j번째 변수노드로 제공된 가중치(
Figure 112018078269892-pat00094
)를 더해줌으로써 신뢰도 벡터(
Figure 112018078269892-pat00095
)를 계산할 수 있다. 상기 상기 신뢰도벡터 생성부(806)는 상기 생성된 신뢰도 벡터(
Figure 112018078269892-pat00096
)를 반전함수 생성부(808) 및 후술하는 바와 같이 신뢰도 생성부(814)로 제공할 수 있다.
반전함수 생성부(808)는 상기 제공된 신뢰도 벡터(
Figure 112018078269892-pat00097
)로부터 모든 변수노드에 대한 반전함수(
Figure 112018078269892-pat00098
)를 하기 수학식 7과 같이 계산할 수 있다.
Figure 112018078269892-pat00099
Figure 112018078269892-pat00100
상기
Figure 112018078269892-pat00101
는 j번째 변수노드에서 판정값(
Figure 112018078269892-pat00102
)을 제외한 나머지 GF(q)상의 비이진 원소들 중 가장 큰 신뢰도(
Figure 112018078269892-pat00103
)를 갖는 비이진 원소를 의미한다. 상기 반전함수 생성부(808)는 상기 신뢰도 벡터(
Figure 112018078269892-pat00104
)의 각 행에 위치한 성분들 중 j번째 변수노드에서 판정값(
Figure 112018078269892-pat00105
)의 신뢰도 다음으로 가장 큰 신뢰도(
Figure 112018078269892-pat00106
)와 상기 j번째 변수노드에서 판정값(
Figure 112018078269892-pat00107
)의 신뢰도(
Figure 112018078269892-pat00108
의 차를 구하여 상기 j번째 변수노드의 반전함수(
Figure 112018078269892-pat00109
)를 계산할 수 있다. 상기 반전함수 생성부(808)는 상기 계산된 반전함수(
Figure 112018078269892-pat00110
)를 판정값 업데이트부(810) 및 후술하는 바와 같이 신뢰도 생성부(814)로 제공할 수 있다.
상기 판정값 업데이트부(810)는 상기 제공된 반전함수(
Figure 112018078269892-pat00111
)들 중 가장 큰 반전함수(
Figure 112018078269892-pat00112
)를 갖는 변수노드를 검출하여 하기 수학식 8과 같이 집합 B를 정의할 수 있다. 상기 판정값 업데이트부(810) 상기 집합 B에 포함된 변수노드들의 판정값(
Figure 112018078269892-pat00113
)을 상기 j번째 변수노드에서 판정값(
Figure 112018078269892-pat00114
)을 제외한 나머지 GF(q)상의 비이진 원소들 중 가장 큰 신뢰도(
Figure 112018078269892-pat00115
)를 갖는 비이진 원소(
Figure 112018078269892-pat00116
)로 반전시킬 수 있다.
Figure 112018078269892-pat00117
상기 판정값 업데이트부(810)는 가장 큰 반전함수(
Figure 112018078269892-pat00118
)값을 가지는 변수노드, 즉 상기 신뢰도 벡터(
Figure 112018078269892-pat00119
)의 각 행에 위치한 성분들 중 j번째 변수노드에서 판정값(
Figure 112018078269892-pat00120
)의 신뢰도 다음으로 가장 큰 신뢰도 (
Figure 112018078269892-pat00121
)와 상기 j번째 변수노드에서 판정값(
Figure 112018078269892-pat00122
)의 신뢰도(
Figure 112018078269892-pat00123
)의 차이가 가장 작은 변수노드를 선택하여 상기 변수노드의 판정값(
Figure 112018078269892-pat00124
)을 반전시킬 수 있다. 상기 판정값 업데이트부(810)는 상기 업데이트된 변수노드의 판정값(
Figure 112018078269892-pat00125
)을 신드롬 체크부(812) 및 후술하는 바와 같이 신뢰도 생성부(814)로 제공할 수 있다.
신드롬 체크부(812)는 상기 제공된 변수노드의 판정값(
Figure 112018078269892-pat00126
)으로부터 모든 체크노드들의 신드롬을 하기 수학식 9와 같이 계산할 수 있다.
Figure 112018078269892-pat00127
상기 수학식 9에서, 상기
Figure 112018078269892-pat00128
는 i번째 체크노드와 j번째 변수노드를 연결하는 엣지의 게인이며, 상기 패리티 체크행렬(H)에서 j번째 행, i번째 열의 0이 아닌 성분의 값이기도 하다. 상기
Figure 112018078269892-pat00129
은 앞서 전술한 바와 같이
Figure 112018078269892-pat00130
번째 체크노드에 연결된 변수노드들의 집합을 의미하며, 상기 신드롬 체크부(812)는 상기
Figure 112018078269892-pat00131
에 포함된 변수노드들 각각의 판정값(
Figure 112018078269892-pat00132
)과 상기 i번째 체크노드와 상기 변수노드를 연결하는 엣지의 게인(
Figure 112018078269892-pat00133
)을 곱한 값을 모두 더하여 상기 신드롬을 계산할 수 있다. 상기 신드롬 체크부(812)는 모든 체크노드들의 신드롬이 0이면 반복을 멈추고, 변수노드들의 판정값(
Figure 112018078269892-pat00134
)을 출력할 수 있으며, 반복횟수 k가 임계치에 도달한 경우, 복호실패로 판단하고 반복을 멈출 수 있다. 상기 신드롬 체크부(812)는 모든 체크노드들의 신드롬이 0이 아닌 경우, 반복횟수를
Figure 112018078269892-pat00135
로 증가시키고, 신뢰도 생성부(814)로 페일 신호(Sigfail)을 제공할 수 있다.
신뢰도 생성부(814)는 상기 제공된 페일 신호(Sigfail)에 따라 j번째 변수노드로부터 i번째 체크노드로 제공되는 판정값(
Figure 112018078269892-pat00136
)의 신뢰도(
Figure 112018078269892-pat00137
)를 계산할 수 있다. 상기 신뢰도 생성부(814)는 상기 i번째 체크노드로부터 j번째 변수노드로 제공된 가중치(
Figure 112018078269892-pat00138
)를 제외하고 구한 반전함수(
Figure 112018078269892-pat00139
)(이하 자기정보를 제거한 반전함수)를 양자화함으로써 상기 신뢰도(
Figure 112018078269892-pat00140
)를 계산할 수 있다.
도 10은 신뢰도 생성부(814)의 세부 구성을 상세히 나타내는 도면이다.
상기 신뢰도 생성부(814)는 비교부(1002), 연산부(1004) 및 양자화부(1006)를 포함할 수 있다.
비교부(1002)는 i번째 체크노드로부터 j번째 변수노드로 제공된 부가정보합(
Figure 112018078269892-pat00141
)과 j번째 변수노드의 판정값(
Figure 112018078269892-pat00142
) 및 상기 j번째 변수노드에서 판정값(
Figure 112018078269892-pat00143
)을 제외한 나머지 GF(q)상의 비이진 원소들 중 가장 큰 신뢰도(
Figure 112018078269892-pat00144
)를 갖는 비이진 원소(
Figure 112018078269892-pat00145
)가 동일한지 여부를 판단할 수 있다. 상기 비교부(1002)는 상기 부가정보합(
Figure 112018078269892-pat00146
)과 상기 판정값(
Figure 112018078269892-pat00147
)이 동일한 경우 제1 케이스 정보(infocase1)를 생성하고, 상기 부가정보합(
Figure 112018078269892-pat00148
)과 상기
Figure 112018078269892-pat00149
가 동일한 경우 제2 케이스 정보(infocase2)를 생성하며, 나머지 경우에는 제3 케이스 정보(infocase3)를 생성할 수 있다. 상기 비교부(1002)는 상기 생성된 케이스 정보(infocase1 ~ 3)를 연산부(1004)로 제공할 수 있다.
연산부(1004)는 상기 제공된 케이스정보(infocase1 ~ 3)에 따라 자기정보를 제거한 반전함수(
Figure 112018078269892-pat00150
)를 계산하여 상기 양자화부(1006)로 제공할 수 있다. 상기 양자화부(1006)는 제공된 상기 자기정보를 제거한 반전함수(
Figure 112018078269892-pat00151
)를
Figure 112018078269892-pat00152
함수를 사용하여 양자화함으로써 상기 j번째 변수노드에서 i번째 체크노드로 제공되는 신뢰도(
Figure 112018078269892-pat00153
)를 계산할 수 있으며, 하기 도 11 및 도 12를 참조하여 상기
Figure 112018078269892-pat00154
함수를 설명한다.
도 11은
Figure 112018078269892-pat00155
인 조건에서 반전함수(1104)와 신뢰도(1106)의 대응관계를 나타낸 도면이다.
상기 양자화 그래프(1102)는 반전함수(1104)의 범위에 따라 양자화된 신뢰도(1106)를 나타낸다. 상기 양자화 그래프(1102)에서 확인할 수 있는 바와 같이, 반전 함수(1104)는 양으로 큰 값을 가질수록 약한 신뢰도(1106)를 갖고, 음으로 작은 값을 가질수록 강한 신뢰도(1106)를 갖기 때문에 반전함수(1104)가 작은 값을 가질수록 강한 신뢰도(1106)에 대응된다. 상기
Figure 112018078269892-pat00156
함수는 특정 반전함수(
Figure 112018078269892-pat00157
)가 입력되면, 상기 입력된 특정 반전함수(
Figure 112018078269892-pat00158
)가 상기 양자화 그래프(1102)에서 속한 반전함수의 범위(1104)를 확인하고, 상기 반전함수 범위(1104)에 대응되는 신뢰도(1106)를 출력할 수 있다. 상기 반전함수(1104)와 신뢰도(1106)의 대응 규칙은 하기 도 12에 의해 결정할 수 있다.
도 12은
Figure 112018078269892-pat00159
인 조건에서 변수노드의 오류 유무에 따른 반전함수의 분포를 나타낸 도면이다.
도 12에 도시된 그래프(1200)는 앞서 도 11에서 설명된 양자화 그래프(1102)의 대응 규칙을 결정하기 위해 요구되는 그래프(1200)이다. 상기 그래프(1200)에서 확인할 수 있는 바와 같이, 반전함수(1206)가 양으로 큰 값을 가질수록 변수노드에서 오류가 존재할 확률(1202)은 증가하고, 상기 변수노드에서 오류가 존재하지 아니할 확률(1204)은 감소한다. 초기 반복횟수에서 반전함수(1206)는 상기 그래프(1200)에 도시된 바와 같은 분포를 따르고, 상기 분포를 균일하게 양자화하여 상기 도 11에 도시된 양자화 그래프(1102)와 같은 대응관계를 만들어낼 수 있다.
다시 도 10으로 돌아와, 상기 연산부(1004) 및 양자화부(1006)는 전술한 상기
Figure 112018078269892-pat00160
함수에 기초하여 하기 수학식 10과 같이 신뢰도(
Figure 112018078269892-pat00161
)를 계산할 수 있다.
Figure 112018078269892-pat00162
Figure 112018078269892-pat00163
연산부(1004)는 상기 제공된 케이스 정보(infocase1 ~ 3)에 따라 자기정보를 제거한 반전함수(
Figure 112018078269892-pat00164
)를 계산할 수 있다. 상기 연산부(1004)는 상기 제공된 제1 케이스 정보(infocase1)에 따라, j번째 변수노드의 반전함수(
Figure 112018078269892-pat00165
)와 i번째 체크노드로부터 j번째 변수노드로 제공된 가중치(
Figure 112018078269892-pat00166
)를 합하여 자기정보를 제거한 제1 반전함수(
Figure 112018078269892-pat00167
)를 계산할 수 있다. 상기 연산부(1004)는 상기 생성된 제1 반전함수(
Figure 112018078269892-pat00168
) 정보(Infocal1)를 상기 양자화부(1006)로 제공할 수 있다.
상기 연산부(1004)는 상기 제공된 제2 케이스 정보(infocase2)에 따라, j번째 변수노드의 반전함수(
Figure 112018078269892-pat00169
)와 i번째 체크노드로부터 j번째 변수노드로 제공된 가중치(
Figure 112018078269892-pat00170
)의 차를 통해 구한 제1 후보와 j번째 변수노드의 판정값(
Figure 112018078269892-pat00171
) 및 j번째 변수노드에서 판정값(
Figure 112018078269892-pat00172
)을 제외한 나머지 GF(q)상의 비이진 원소들 중 가장 큰 신뢰도(
Figure 112018078269892-pat00173
)를 갖는 비이진 원소(
Figure 112018078269892-pat00174
)를 제외하고 j번째 변수노드에서 가장 큰 신뢰도를 갖는 비이진 원소(
Figure 112018078269892-pat00175
)의 신뢰도(
Figure 112018078269892-pat00176
)와 상기 j번째 변수노드의 판정값(
Figure 112018078269892-pat00177
)이 갖는 신뢰도(
Figure 112018078269892-pat00178
)의 차를 통해 구한 제2 후보 중 큰 값을 구하여 자기정보를 제거한 제2 반전함수(
Figure 112018078269892-pat00179
)를 계산할 수 있다. 상기 연산부(1004)는 상기 생성된 제2 반전함수 정보(Infocal2)를 상기 양자화부(1006)로 제공할 수 있다.
상기 연산부(1004)는 상기 제공된 제3 케이스 정보(infocase3)에 따라, 상기 j번째 변수노드의 반전함수(
Figure 112018078269892-pat00180
)를 구하여, 자기정보를 제거한 제3 반전함수(
Figure 112018078269892-pat00181
)를 계산할 수 있다. 상기 연산부(1004)는 상기 생성된 제3 반전함수 정보(Infocal3)를 상기 양자화부(1006)로 제공할 수 있다.
상기 양자화부(1006)는 상기 제공된 반전함수 정보(Infocal1 ~ 3)에 따라 자기정보를 제거한 제1 내지 3 반전함수(
Figure 112018078269892-pat00182
)를 앞서 도 11 및 12를 참조하여 설명된 상기
Figure 112018078269892-pat00183
함수에 입력하여 양자화함으로써 j번째 변수노드로부터 i번째 체크노드로 제공되는 신뢰도(
Figure 112018078269892-pat00184
)를 생성할 수 있다. 상기 양자화부(1006)는 상기 생성된 신뢰도(
Figure 112018078269892-pat00185
)를 가중치 생성부(804)로 제공할 수 있다.
도 13은 본 발명의 일실시예에 따른 반도체 시스템(10)에서 수행되는 비이진 LDPC 디코딩의 흐름도이다.
단계 S1302에서, 초기화 동작이 수행될 수 있다. 상기 판정값 업데이트부(810)는 상기 변수노드들의 초기 판정값(
Figure 112018078269892-pat00186
) 및 변수노드의 반전 후보(
Figure 112018078269892-pat00187
)를 상기 경판정 값(
Figure 112018078269892-pat00188
)으로 초기화할 수 있다. 채널 메시지 생성부는 상기 제공된 경판정 값(
Figure 112018078269892-pat00189
)으로부터 변수노드의 채널 신뢰도 벡터(
Figure 112018078269892-pat00190
)를 앞서 설명된 수학식 1에 따라 계산할 수 있다. 상기 채널 메시지 생성부는 상기
Figure 112018078269892-pat00191
에서의 q값에 밑이 2인 로그를 취한 값과 상기
Figure 112018078269892-pat00192
함수에 따라 계산된 j번째 변수노드의 판정값(
Figure 112018078269892-pat00193
)과 상기
Figure 112018078269892-pat00194
상의 비이진 원소(
Figure 112018078269892-pat00195
)를 각각 이진으로 표현한 값들 사이의 해밍 거리의 차이를 구하여 채널 신뢰도 벡터(
Figure 112018078269892-pat00196
)를 계산할 수 있다. 상기 반전함수 생성부(808)는 초기 반전함수(
Figure 112018078269892-pat00197
)를 상기 도 12에 도시된 반전함수 분포에 따라 초기화 할 수 있으며, 가중치 생성부(804)는 초기 가중치(
Figure 112018078269892-pat00198
)가 '0'의 값을 갖도록 초기화할 수 있다.
단계 S1304에서, 상기 신뢰도 생성부(814)는 j번째 변수노드로부터 i번째 체크노드로 제공되는 판정값(
Figure 112018078269892-pat00199
)의 신뢰도(
Figure 112018078269892-pat00200
)를 앞서 설명된 수학식 10과 같이 계산할 수 있다. 상기 신뢰도 생성부(814)는 자기정보를 제거한 반전함수(
Figure 112018078269892-pat00201
)를 양자화함으로써 상기 신뢰도(
Figure 112018078269892-pat00202
)를 계산할 수 있다.
단계 S1304에서, 비교부(1002)는 i번째 체크노드로부터 j번째 변수노드로 제공된 부가정보합(
Figure 112018078269892-pat00203
)과 j번째 변수노드의 판정값(
Figure 112018078269892-pat00204
) 및 상기 j번째 변수노드에서 판정값(
Figure 112018078269892-pat00205
)을 제외한 나머지 GF(q)상의 비이진 원소들 중 가장 큰 신뢰도(
Figure 112018078269892-pat00206
)를 갖는 비이진 원소(
Figure 112018078269892-pat00207
)가 동일한지 여부를 판단할 수 있다. 상기 비교부(1002)는 상기 부가정보합(
Figure 112018078269892-pat00208
)과 상기 판정값(
Figure 112018078269892-pat00209
)이 동일한 경우 제1 케이스 정보(infocase1)를 생성하고, 상기 부가정보합(
Figure 112018078269892-pat00210
)과 상기
Figure 112018078269892-pat00211
가 동일한 경우 제2 케이스 정보(infocase2)를 생성하며, 나머지 경우에는 제3 케이스 정보(infocase3)를 생성할 수 있다. 상기 비교부(1002)는 상기 생성된 케이스 정보(infocase1 ~ 3)를 연산부(1004)로 제공할 수 있다.
단계 S1304에서, 연산부(1004)는 상기 제공된 케이스 정보(infocase1 ~ 3)에 따라 자기정보를 제거한 반전함수(
Figure 112018078269892-pat00212
)를 계산할 수 있다. 상기 연산부(1004)는 상기 제공된 제1 케이스 정보(infocase1)에 따라, j번째 변수노드의 반전함수(
Figure 112018078269892-pat00213
)와 i번째 체크노드로부터 j번째 변수노드로 제공된 가중치(
Figure 112018078269892-pat00214
)를 합하여 자기정보를 제거한 제1 반전함수(
Figure 112018078269892-pat00215
)를 계산할 수 있다.
상기 연산부(1004)는 상기 제공된 제2 케이스 정보(infocase2)에 따라, j번째 변수노드의 반전함수(
Figure 112018078269892-pat00216
)와 i번째 체크노드로부터 j번째 변수노드로 제공된 가중치(
Figure 112018078269892-pat00217
)의 차를 통해 구한 제1 후보와 j번째 변수노드에서 판정값(
Figure 112018078269892-pat00218
) 및 j번째 변수노드의 판정값(
Figure 112018078269892-pat00219
)을 제외한 나머지 GF(q)상의 비이진 원소들 중 가장 큰 신뢰도(
Figure 112018078269892-pat00220
)를 갖는 비이진 원소(
Figure 112018078269892-pat00221
)를 제외하고 j번째 변수노드에서 가장 큰 신뢰도를 갖는 비이진 원소(
Figure 112018078269892-pat00222
)의 신뢰도(
Figure 112018078269892-pat00223
)와 상기 j번째 변수노드의 판정값(
Figure 112018078269892-pat00224
)이 갖는 신뢰도(
Figure 112018078269892-pat00225
)의 차를 통해 구한 제2 후보 중 큰 값을 구하여 자기정보를 제거한 제2 반전함수(
Figure 112018078269892-pat00226
)를 계산할 수 있다.
상기 연산부(1004)는 상기 제공된 제3 케이스 정보(infocase3)에 따라, 상기 j번째 변수노드의 반전함수(
Figure 112018078269892-pat00227
)를 구하여, 자기정보를 제거한 제3 반전함수(
Figure 112018078269892-pat00228
)를 계산할 수 있다.
단계 S1304에서, 양자화부(1006)는 상기 계산된 자기정보를 제거한 제1 내지 3 반전함수(
Figure 112018078269892-pat00229
)를
Figure 112018078269892-pat00230
함수를 통해 양자화함으로써 j번째 변수노드로부터 i번째 체크노드로 제공되는 신뢰도(
Figure 112018078269892-pat00231
)를 계산할 수 있다. 상기
Figure 112018078269892-pat00232
함수는 앞서 도 11 및 12을 참조하여 설명한 바와 같이 반전함수(
Figure 112018078269892-pat00233
)의 분포를 균일하게 양자화하여 상기 반전함수(
Figure 112018078269892-pat00234
)와 신뢰도(
Figure 112018078269892-pat00235
) 간의 대응관계를 나타낸 함수이다.
단계 S1306에서, 가중치 생성부(804)는 상기 단계 S1304에서 계산된 신뢰도(
Figure 112018078269892-pat00236
)에 기초하여 i번째 체크노드로부터 j번째 변수노드로 제공되는 가중치(
Figure 112018078269892-pat00237
)를 계산할 수 있다. 상기 가중치 생성부(804)는 상기
Figure 112018078269892-pat00238
에 포함된 변수노드들 중 j번째 변수노드를 제외한 나머지 변수노드들로부터 i번째 체크노드로 제공된 신뢰도들(
Figure 112018078269892-pat00239
) 중 최소값을 구하여 상기 i번째 체크노드로부터 j번째 변수노드로 제공되는 가중치(
Figure 112018078269892-pat00240
)를 계산할 수 있다.
단계 S1308에서, 부가정보합 생성부(802)는 상기 i번째 체크노드로부터 j번째 변수노드로 제공되는 부가정보합(
Figure 112018078269892-pat00241
)을 생성할 수 있다. 상기 부가정보합(
Figure 112018078269892-pat00242
)은 i번째 체크노드와 연결된 모든 변수노드들 중 j번째 변수노드를 제외한 나머지 변수노드들의 판정값(
Figure 112018078269892-pat00243
)이 디코딩 성공시 판정값과 동일하다고 가정했을 때, 상기 i번째 체크노드의 신드롬이 0의 값을 갖도록 하는 j번째 변수노드의 판정값을 의미한다. 상기 부가정보합 생성부(802)는 상기
Figure 112018078269892-pat00244
에 포함된 변수노드들 중 j번째 변수노드를 제외한 나머지 변수노드들에 대하여, 상기 변수노드의 판정값(
Figure 112018078269892-pat00245
)과 상기 변수노드와 i번째 체크노드를 연결하는 엣지의 게인(
Figure 112018078269892-pat00246
)을 곱하여 모두 더한 후, 상기 i번째 체크노드와 j번째 변수노드를 연결하는 엣지의 게인에 역수를 취한 값(
Figure 112018078269892-pat00247
)을 곱해줌으로써, 상기 i번째 체크노드로부터 j번째 변수노드로 제공되는 부가정보합(
Figure 112018078269892-pat00248
)을 계산할 수 있다.
단계 S1310에서, 신뢰도벡터 생성부(806)는 단계 S1302에서 생성된 채널 신뢰도 벡터(
Figure 112018078269892-pat00249
), 단계 S1306에서 생성된 가중치(
Figure 112018078269892-pat00250
) 및 단계 S1308에서 생성된 부가정보합(
Figure 112018078269892-pat00251
)을 기초로 j번째 변수노드의 신뢰도 벡터(
Figure 112018078269892-pat00252
)를 계산할 수 있다. 상기 신뢰도벡터 생성부(806)는 상기
Figure 112018078269892-pat00253
에 포함된 체크노드들로부터 j번째 변수노드로 제공되는 부가정보합(
Figure 112018078269892-pat00254
)이
Figure 112018078269892-pat00255
상의 비이진 원소(
Figure 112018078269892-pat00256
와 같은 값을 갖는 경우, 미리 정해진 가중치(
Figure 112018078269892-pat00257
)를 상기 채널 신뢰도 벡터(
Figure 112018078269892-pat00258
)의 각 행에 위치한 성분에 곱한 이후, 상기 비이진 원소(
Figure 112018078269892-pat00259
)의 신뢰도에 대응하는 상기 채널 신뢰도 벡터(
Figure 112018078269892-pat00260
)의 성분과 상기
Figure 112018078269892-pat00261
에 포함된 체크노드로부터 j번째 변수노드로 제공된 가중치(
Figure 112018078269892-pat00262
)를 합하여 상기 신뢰도 벡터(
Figure 112018078269892-pat00263
)를 계산할 수 있다.
도 14는 신뢰도 벡터를 생성하는 예시를 나타낸 도면이다.
도 14에서, 비이진 유한체(GF(q))의 q는 4이고, j번째 변수노드(1408)의 판정값(
Figure 112018078269892-pat00264
)은 1의 값을 가지며, 채널 신뢰도 벡터(
Figure 112018078269892-pat00265
)는
Figure 112018078269892-pat00266
이라고 가정한다. 또한 제1 체크노드(1402)로부터 j번째 변수노드(1408)로 제공되는 부가정보합(
Figure 112018078269892-pat00267
) 및 가중치(
Figure 112018078269892-pat00268
)는 각각 2 및 W이고, 제2 체크노드(1404)로부터 j번째 변수노드(1408)로 제공되는 부가정보합(
Figure 112018078269892-pat00269
) 및 가중치(
Figure 112018078269892-pat00270
)는 각각 1 및 W이며, 제3 체크노드(1406)로부터 j번째 변수노드(1408)로 제공되는 부가정보합(
Figure 112018078269892-pat00271
) 및 가중치(
Figure 112018078269892-pat00272
)는 각각 1 및 W라고 가정한다. 또한 W는 미리 정해진 가중치(
Figure 112018078269892-pat00273
)보다 크다고 가정한다.
상기 신뢰도벡터 생성부(806)는 미리 정해진 가중치(
Figure 112018078269892-pat00274
)를 상기 채널 신뢰도 벡터(
Figure 112018078269892-pat00275
)의 각 행에 위치한 성분에 곱하여 신뢰도 벡터
Figure 112018078269892-pat00276
를 구할 수 있다. 상기 신뢰도벡터 생성부(806)는 상기 제1 체크노드(1402)로부터 j번째 변수노드(1408)로 제공되는 부가정보합(
Figure 112018078269892-pat00277
)이
Figure 112018078269892-pat00278
상의 비이진 원소 2와 같은 값을 갖는 경우, 상기 신뢰도 벡터
Figure 112018078269892-pat00279
에서 상기 비이진 원소 2의 신뢰도에 대응하는 성분 0과 상기 제1 체크노드(1402)로부터 j번째 변수노드(1408)로 제공된 가중치(
Figure 112018078269892-pat00280
) W를 합하여 신뢰도 벡터
Figure 112018078269892-pat00281
를 구할 수 있다.
상기 신뢰도벡터 생성부(806)는 상기 제2 체크노드(1404)로부터 j번째 변수노드(1408)로 제공되는 부가정보합(
Figure 112018078269892-pat00282
)이
Figure 112018078269892-pat00283
상의 비이진 원소 1와 같은 값을 갖는 경우, 상기 신뢰도 벡터
Figure 112018078269892-pat00284
에서 상기 비이진 원소 1의 신뢰도에 대응하는 성분
Figure 112018078269892-pat00285
과 상기 제2 체크노드(1404)로부터 j번째 변수노드(1408)로 제공된 가중치(
Figure 112018078269892-pat00286
) W를 합하여 신뢰도 벡터
Figure 112018078269892-pat00287
를 구할 수 있다.
상기 신뢰도벡터 생성부(806)는 상기 제3 체크노드(1406)로부터 j번째 변수노드(1408)로 제공되는 부가정보합(
Figure 112018078269892-pat00288
)이
Figure 112018078269892-pat00289
상의 비이진 원소 1와 같은 값을 갖는 경우, 상기 신뢰도 벡터
Figure 112018078269892-pat00290
에서 상기 비이진 원소 1의 신뢰도에 대응하는 성분
Figure 112018078269892-pat00291
와 상기 제3 체크노드(1406)로부터 j번째 변수노드(1408)로 제공된 가중치(
Figure 112018078269892-pat00292
) W를 합하여 최종적으로 신뢰도 벡터
Figure 112018078269892-pat00293
를 구할 수 있다.
다시 도 13으로 돌아와, 단계 S1312에서 반전함수 생성부(808)는 상기 단계 S1310에서 제공된 신뢰도 벡터(
Figure 112018078269892-pat00294
)로부터 모든 변수노드에 대한 반전함수(
Figure 112018078269892-pat00295
)를 상기 수학식 7과 같이 계산할 수 있다. 상기 반전함수 생성부(808)는 상기 신뢰도 벡터(
Figure 112018078269892-pat00296
)의 각 행에 위치한 성분들 중 j번째 변수노드에서 판정값(
Figure 112018078269892-pat00297
)의 신뢰도 다음으로 가장 큰 신뢰도(
Figure 112018078269892-pat00298
)와 상기 j번째 변수노드에서 판정값(
Figure 112018078269892-pat00299
)의 신뢰도(
Figure 112018078269892-pat00300
의 차를 구하여 상기 j번째 변수노드의 반전함수(
Figure 112018078269892-pat00301
)를 계산할 수 있다.
다시 도 14로 돌아가서 반전함수(
Figure 112018078269892-pat00302
)를 계산하는 예시를 설명하면, 반전함수 생성부(808)는 상기 신뢰도 벡터
Figure 112018078269892-pat00303
의 각 행에 위치한 성분들 중 j번째 변수노드(1408)에서 판정값(
Figure 112018078269892-pat00304
) 1의 신뢰도
Figure 112018078269892-pat00305
다음으로 가장 큰 신뢰도 W와 상기 j번째 변수노드(1408)에서 판정값(
Figure 112018078269892-pat00306
) 1의 신뢰도
Figure 112018078269892-pat00307
의 차를 -
Figure 112018078269892-pat00308
로서 구할 수 있다.
다시 도 13으로 돌아와, 단계 S1314에서, 상기 판정값 업데이트부(810)는 상기 단계 S1312에서 제공된 반전함수(
Figure 112018078269892-pat00309
)들 중 가장 큰 반전함수(
Figure 112018078269892-pat00310
)를 갖는 변수노드를 검출하여 상기 수학식 8과 같이 집합 B를 정의할 수 있다. 상기 판정값 업데이트부(810) 상기 집합 B에 포함된 변수노드들의 판정값(
Figure 112018078269892-pat00311
)을 상기 j번째 변수노드에서 판정값(
Figure 112018078269892-pat00312
)을 제외한 나머지 GF(q)상의 비이진 원소들 중 가장 큰 신뢰도(
Figure 112018078269892-pat00313
)를 갖는 비이진 원소(
Figure 112018078269892-pat00314
)로 반전시킬 수 있다.
다시 도 14로 돌아가서 판정값을 업데이트하는 예시를 설명하면, 상기 j번째 변수노드(1408)의 반전함수(
Figure 112018078269892-pat00315
)가 모든 변수노드들의 반전함수(
Figure 112018078269892-pat00316
)들 중 가장 큰 값을 갖는다고 가정하면, 상기 판정값 업데이트부(810)는 상기 j번째 변수노드(1408)의 판정값(
Figure 112018078269892-pat00317
)인 1을 상기 j번째 변수노드(1408)에서 판정값(
Figure 112018078269892-pat00318
)을 제외한 나머지 GF(q)상의 비이진 원소들 중 가장 큰 신뢰도
Figure 112018078269892-pat00319
를 갖는 비이진 원소(
Figure 112018078269892-pat00320
)인 2로 반전시킬 수 있다.
다시 도 13으로 돌아와, 단계 S1316에서, 신드롬 체크부(812)는 상기 단계 S1314에서 제공된 변수노드의 판정값(
Figure 112018078269892-pat00321
)으로부터 모든 체크노드들의 신드롬을 상기 수학식 9와 같이 계산할 수 있다. 상기 신드롬 체크부(812)는 상기
Figure 112018078269892-pat00322
에 포함된 변수노드들 각각의 판정값(
Figure 112018078269892-pat00323
)과 상기 i번째 체크노드와 상기 변수노드를 연결하는 엣지의 게인(
Figure 112018078269892-pat00324
)을 곱한 값을 모두 더하여 상기 신드롬을 계산할 수 있다. 상기 신드롬 체크부(812)는 모든 체크노드들의 신드롬이 0이면(단계 S1316에서 'Y') 반복을 멈추고, 단계 S1318에서 변수노드들의 판정값(
Figure 112018078269892-pat00325
)을 출력할 수 있다.
상기 신드롬 체크부(812)는 모든 체크노드들의 신드롬이 0이 아닌 경우(단계 S1316에서 'N'), 단계 S1320에서 반복횟수 k가 임계치(IMax)에 도달하였는지 판단할 수 있다. 반복횟수 k가 임계치(IMax)에 도달한 경우(단계 S1320에서 Y), 단계 S1322에서 신드롬 체크부(812)는 복호실패로 판단하고 반복을 멈출 수 있다. 상기 신드롬 체크부(812)는 모든 체크노드들의 신드롬이 0이 아니며, 반복횟수 k가 임계치(IMax)에 도달하지 아니한 경우(단계 S1320에서 'N'), 반복횟수를
Figure 112018078269892-pat00326
로 증가시키고, 상기 LDPC 디코더(133)는 상기 단계 S1304 내지 S1320을 반복적으로 수행할 수 있다.
도 15는 본 발명의 일실시예에 따른 비이진 LDPC 디코더(133)의 동작 시뮬레이션의 결과를 나타내는 그래프이다.
상기 그래프는 비트-반전 알고리즘에 따른 이진 LDPC 디코더(1502), 연판정값으로부터 가중치를 구하는 가중-심볼-반전 알고리즘에 따른 비이진 LDPC 디코더(1504) 및 본 발명의 일실시예에 따른 비이진 LDPC 디코더(1506)의 BSC 채널에서의 cross-over probability(Praw)에 따른 WER(Word Error Rate)을 나타내고 있다. 본 발명의 일실시예에 따른 비이진 LDPC 디코더(1506)는 비트-반전 알고리즘에 따른 이진 LDPC 디코더(1502) 및 가중-심볼-반전 알고리즘에 따른 비이진 LDPC 디코더(1504)보다 동일한 오류율을 갖는 채널, 즉 동일 Praw 에서 낮은 WER 값을 갖는다. 즉 본 발명의 일실시예에 따른 비이진 LDPC 디코더(1506)는 동일한 채널에서 종래기술보다 제공된 코드워드가 디코딩되었을 때 에러일 확률이 감소하는 것을 상기 도 15에서 확인할 수 있다. 따라서 본 발명의 일실시예에 따른 비이진 LDPC 디코더는 동일한 채널에서 종래기술에 따른 비이진 LDPC 디코더보다 수렴 속도가 빠른 효과가 있다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
130: LDPC 부
131: LDPC 인코더
133: LDPC 디코더

Claims (20)

  1. 메모리 시스템에 있어서,
    메모리 장치; 및
    상기 메모리 장치로부터 제공되는 코드워드에 대하여 ECC 디코딩 동작을 수행하여 오류 정정된 데이터를 호스트로 제공하는 컨트롤러
    를 포함하며,
    상기 컨트롤러는
    자기정보를 제거한 반전함수를 양자화하여 신뢰도를 생성하는 신뢰도 생성동작, 상기 제공된 신뢰도로부터 가중치를 생성하는 가중치 생성동작, 선택 체크노드로부터 선택 변수노드로 제공된 부가정보합 및 상기 생성된 가중치로부터 반전함수를 생성하는 반전함수 생성동작, 및 복수의 변수노드들의 판정값 중에서 가장 큰 반전함수를 가지는 판정값을 후보 판정값으로서 반전시키는 반전동작을 수행하는 LDPC 디코더를 포함하되,
    상기 LDPC 디코더는 상기 신뢰도 생성동작, 가중치 생성동작, 반전함수 생성동작 및 반전동작을 1 반복으로 하여 디코딩이 성공할 때까지 상기 1 반복을 소정 회수 반복하는
    메모리 시스템.
  2. 제1 항에 있어서,
    상기 LDPC 디코더는
    상기 메모리 장치로부터 제공된 경판정 값으로 상기 복수의 변수노드들의 판정값을 초기화하고, 상기 제공된 경판정 값으로부터 채널 신뢰도 벡터를 생성하는
    메모리 시스템.
  3. 제1 항에 있어서,
    상기 LDPC 디코더는
    상기 선택 체크노드에 연결된 상기 복수의 변수노드들 중 상기 선택 변수노드를 제외한 나머지 부수 변수노드들에 대하여, 상기 부수 변수노드들의 판정값과 상기 부수 변수노드들과 상기 선택 체크노드를 연결하는 엣지들의 게인을 각각 곱하여 모두 더한 후, 상기 선택 체크노드와 선택 변수노드를 연결하는 엣지의 게인으로 나눠줌으로써 상기 선택 체크노드로부터 상기 선택 변수노드로 제공되는 부가정보합을 계산하는
    메모리 시스템.
  4. 제2 항에 있어서,
    상기 LDPC 디코더는
    상기 선택 체크노드에 연결된 상기 복수의 변수노드들 중 상기 선택 변수노드를 제외한 나머지 부수 변수노드들로부터 제공된 신뢰도들 중 최소값을 구하여 상기 가중치 생성동작을 수행하는
    메모리 시스템.
  5. 제4 항에 있어서,
    상기 LDPC 디코더는
    소정 가중치를 상기 채널 신뢰도 벡터에 포함된 모든 성분에 곱한 이후, 상기 채널 신뢰도 벡터의 성분들 중 상기 선택 변수노드와 연결된 체크노드들로부터 제공되는 부가정보합의 신뢰도에 대응하는 성분에 상기 제공되는 가중치를 합하여 신뢰도 벡터를 계산하는
    메모리 시스템.
  6. 제5 항에 있어서,
    상기 LDPC 디코더는
    상기 신뢰도 벡터에 포함된 성분들 중 상기 선택 변수노드의 판정값에 대응하는 신뢰도 다음으로 가장 큰 신뢰도와 상기 선택 변수노드의 판정값에 대응하는 신뢰도의 차를 구하여 상기 반전함수 생성동작을 수행하는
    메모리 시스템.
  7. 제6 항에 있어서
    상기 후보 판정값은
    상기 신뢰도 벡터에 포함된 성분들 중 상기 선택 변수노드의 판정값에 대응하는 신뢰도 다음으로 가장 큰 신뢰도를 갖는 비이진 원소인
    메모리 시스템.
  8. 제1 항에 있어서,
    상기 LDPC 디코더는
    상기 부가정보합과 상기 선택 변수노드의 판정값이 동일한 경우 상기 선택 변수노드의 반전함수와 상기 체크노드로부터 선택 변수노드로 제공된 가중치를 합하여 상기 자기정보를 제거한 반전함수를 계산하는
    메모리 시스템.
  9. 제1 항에 있어서,
    상기 LDPC 디코더는
    상기 부가정보합과 상기 선택 변수노드의 후보 판정값이 동일한 경우, 상기 선택 변수노드의 반전함수와 상기 선택 체크노드로부터 선택 변수노드로 제공된 가중치의 차를 통해 구한 제1 후보와 비이진 유한체(finite field) 상의 원소인 예비 후보 판정값의 신뢰도와 상기 선택 변수노드의 판정값의 신뢰도의 차를 통해 구한 제2 후보 중 큰 값을 구하여 상기 자기정보를 제거한 반전함수를 계산하는
    메모리 시스템.
  10. 제9 항에 있어서,
    상기 예비 후보 판정값은
    상기 선택 변수노드의 판정값 및 상기 후보 판정값을 제외한 상기 비이진 유한체 상의 비이진 원소들 중 선택 변수노드에서 가장 큰 신뢰도를 갖는 비이진 원소인
    메모리 시스템.
  11. 자기정보를 제거한 반전함수를 양자화하여 신뢰도를 생성하는 신뢰도 생성단계;
    상기 제공된 신뢰도로부터 가중치를 생성하는 가중치 생성단계;
    선택 체크노드로부터 선택 변수노드로 제공된 부가정보합 및 상기 생성된 가중치로부터 반전함수를 생성하는 반전함수 생성단계; 및
    복수의 변수노드들의 판정값 중에서 가장 큰 반전함수를 가지는 판정값을 후보 판정값으로서 반전시키는 반전단계를 포함하되,
    상기 신뢰도 생성단계, 가중치 생성단계, 반전함수 생성단계 및 반전단계를 1 반복으로 하여 디코딩이 성공할 때까지 상기 1 반복을 소정 회수 반복하여 메모리 장치로부터 제공되는 코드워드에 대하여 ECC 디코딩 동작을 수행하여 오류 정정된 데이터를 호스트로 제공하는
    메모리 시스템의 동작방법.
  12. 제11 항에 있어서,
    상기 메모리 장치로부터 제공된 경판정 값으로 상기 복수의 변수노드들의 판정값을 초기화하고, 상기 제공된 경판정 값으로부터 채널 신뢰도 벡터를 생성하는 채널 신뢰도 벡터 생성단계
    를 더 포함하는 메모리 시스템의 동작방법.
  13. 제11 항에 있어서,
    상기 선택 체크노드에 연결된 상기 복수의 변수노드들 중 상기 선택 변수노드를 제외한 나머지 부수 변수노드들에 대하여, 상기 부수 변수노드들의 판정값과 상기 부수 변수노드들과 상기 선택 체크노드를 연결하는 엣지들의 게인을 각각 곱하여 모두 더한 후, 상기 선택 체크노드와 선택 변수노드를 연결하는 엣지의 게인으로 나눠줌으로써 상기 선택 체크노드로부터 상기 선택 변수노드로 제공되는 부가정보합을 계산하는 부가정보합 생성단계
    를 더 포함하는 메모리 시스템의 동작방법.
  14. 제12 항에 있어서,
    상기 가중치 생성단계는
    상기 선택 체크노드에 연결된 상기 복수의 변수노드들 중 선택 변수노드를 제외한 나머지 부수 변수노드들로부터 제공된 신뢰도들 중 최소값을 구하여 상기 가중치 생성단계를 수행하는
    메모리 시스템의 동작방법.
  15. 제14 항에 있어서,
    소정 가중치를 상기 채널 신뢰도 벡터에 포함된 모든 성분에 곱한 이후, 상기 채널 신뢰도 벡터의 성분들 중 상기 선택 변수노드와 연결된 체크노드들로부터 제공되는 부가정보합의 신뢰도에 대응하는 성분에 상기 제공되는 가중치를 합하여 신뢰도 벡터를 계산하는 신뢰도 벡터 생성단계
    를 더 포함하는 메모리 시스템의 동작방법.
  16. 제15 항에 있어서,
    상기 반전함수 생성단계는
    상기 신뢰도 벡터에 포함된 성분들 중 상기 선택 변수노드의 판정값에 대응하는 신뢰도 다음으로 가장 큰 신뢰도와 상기 선택 변수노드의 판정값에 대응하는 신뢰도의 차를 구하여 상기 반전함수를 생성하는
    메모리 시스템의 동작방법.
  17. 제16 항에 있어서,
    상기 후보 판정값은
    상기 신뢰도 벡터에 포함된 성분들 중 상기 선택 변수노드의 판정값에 대응하는 신뢰도 다음으로 가장 큰 신뢰도를 갖는 비이진 원소인
    메모리 시스템의 동작방법.
  18. 제11 항에 있어서,
    상기 신뢰도 생성단계는
    상기 부가정보합과 상기 선택 변수노드의 판정값이 동일한 경우 상기 선택 변수노드의 반전함수와 상기 체크노드로부터 선택 변수노드로 제공된 가중치를 합하여 상기 자기정보를 제거한 반전함수를 계산하는
    메모리 시스템의 동작방법.
  19. 제11 항에 있어서,
    상기 신뢰도 생성단계는
    상기 부가정보합과 상기 선택 변수노드의 후보 판정값이 동일한 경우, 상기 선택 변수노드의 반전함수와 상기 선택 체크노드로부터 선택 변수노드로 제공된 가중치의 차를 통해 구한 제1 후보와 비이진 유한체(finite field) 상의 원소인 예비 후보 판정값의 신뢰도와 상기 선택 변수노드의 판정값의 신뢰도의 차를 통해 구한 제2 후보 중 큰 값을 구하여 상기 자기정보를 제거한 반전함수를 계산하는
    메모리 시스템의 동작방법.
  20. 제19 항에 있어서,
    상기 예비 후보 판정값은
    상기 선택 변수노드의 판정값 및 상기 후보 판정값을 제외한 상기 비이진 유한체 상의 비이진 원소들 중 선택 변수노드에서 가장 큰 신뢰도를 갖는 비이진 원소인
    메모리 시스템의 동작방법.
KR1020180092287A 2018-08-08 2018-08-08 Ldpc 디코더, 반도체 메모리 시스템 및 그것의 동작 방법 KR102530269B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180092287A KR102530269B1 (ko) 2018-08-08 2018-08-08 Ldpc 디코더, 반도체 메모리 시스템 및 그것의 동작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180092287A KR102530269B1 (ko) 2018-08-08 2018-08-08 Ldpc 디코더, 반도체 메모리 시스템 및 그것의 동작 방법

Publications (2)

Publication Number Publication Date
KR20200017099A KR20200017099A (ko) 2020-02-18
KR102530269B1 true KR102530269B1 (ko) 2023-05-09

Family

ID=69638645

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180092287A KR102530269B1 (ko) 2018-08-08 2018-08-08 Ldpc 디코더, 반도체 메모리 시스템 및 그것의 동작 방법

Country Status (1)

Country Link
KR (1) KR102530269B1 (ko)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101718543B1 (ko) * 2010-11-17 2017-03-22 한국과학기술원 개선된 비트 반전 알고리즘 기반의 저밀도 패리티 검사 부호를 위한 복호 방법, 장치 및 이를 위한 기록 매체
KR102559925B1 (ko) * 2016-07-21 2023-07-26 에스케이하이닉스 주식회사 Ldpc 디코더, 반도체 메모리 시스템 및 그것의 동작 방법

Also Published As

Publication number Publication date
KR20200017099A (ko) 2020-02-18

Similar Documents

Publication Publication Date Title
US9977713B2 (en) LDPC decoder, semiconductor memory system and operating method thereof
KR102559925B1 (ko) Ldpc 디코더, 반도체 메모리 시스템 및 그것의 동작 방법
KR102643457B1 (ko) Ldpc 디코더, 반도체 메모리 시스템 및 그것의 동작 방법
US10445175B2 (en) Controller and operating method thereof
KR102257050B1 (ko) 컨트롤러, 반도체 메모리 시스템 및 그것의 동작 방법
KR102631407B1 (ko) Ldpc 디코더, 반도체 메모리 시스템 및 그것의 동작 방법
KR102556479B1 (ko) Ldpc 디코더, 반도체 메모리 시스템 및 그것의 동작 방법
US10200063B2 (en) Memory controller, semiconductor memory system and operating method thereof
US11139832B1 (en) LDPC decoder and operating method thereof
US10997021B2 (en) LDPC decoder, semiconductor memory system and operating method thereof
CN110853690B (zh) 解码器、解码器的操作方法和包括该解码器的存储器系统
US11095316B2 (en) Controller and operating method for performing read operation to read data in memory device
US11966589B2 (en) Controller and operating method thereof
KR102530269B1 (ko) Ldpc 디코더, 반도체 메모리 시스템 및 그것의 동작 방법
US11387845B2 (en) LDPC decoder, operating method of LDPC decoder, and semiconductor memory system

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant