CN112837728B - 存储器控制方法、存储器存储装置及存储器控制电路单元 - Google Patents

存储器控制方法、存储器存储装置及存储器控制电路单元 Download PDF

Info

Publication number
CN112837728B
CN112837728B CN202110261370.0A CN202110261370A CN112837728B CN 112837728 B CN112837728 B CN 112837728B CN 202110261370 A CN202110261370 A CN 202110261370A CN 112837728 B CN112837728 B CN 112837728B
Authority
CN
China
Prior art keywords
memory
threshold voltage
reliability information
voltage distribution
distribution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110261370.0A
Other languages
English (en)
Other versions
CN112837728A (zh
Inventor
曾士家
欧沥元
林晓宜
林纬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Phison Electronics Corp
Original Assignee
Phison Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phison Electronics Corp filed Critical Phison Electronics Corp
Priority to CN202110261370.0A priority Critical patent/CN112837728B/zh
Publication of CN112837728A publication Critical patent/CN112837728A/zh
Application granted granted Critical
Publication of CN112837728B publication Critical patent/CN112837728B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明提供一种存储器控制方法、存储器存储装置及存储器控制电路单元。所述方法包括：使用多个读取电压电平来读取多个第一存储单元，以获得第一存储单元的第一临界电压分布；获得第一临界电压分布相较于第一存储单元的原始临界电压分布的偏移信息；获得对应于第一临界电压分布的第一可靠度信息；根据第一可靠度信息的统计特性还原出对应于原始临界电压分布的原始可靠度信息；根据所述偏移信息调整原始可靠度信息，以获得对应于第一临界电压分布的第二可靠度信息；以及根据第二可靠度信息更新与第一存储单元有关的可靠度信息。藉此，可提高解码效能。

Description

存储器控制方法、存储器存储装置及存储器控制电路单元
技术领域
本发明涉及一种存储器控制技术，且尤其涉及一种存储器控制方法、存储器存储装置及存储器控制电路单元。
背景技术
数码相机、移动电话与MP3播放器在这几年来的成长十分迅速，使得消费者对存储媒体的需求也急速增加。由于可复写式非易失性存储器模块(rewritable non-volatilememory module)(例如，快闪存储器)具有数据非易失性、省电、体积小，以及无机械结构等特性，所以非常适合内建于上述所举例的各种可携式多媒体装置中。
一般来说，为了确保数据的正确性，数据在存储至可复写式非易失性存储器模块会先经过编码然后再进行存储。当从可复写式非易失性存储器模块读取数据时，所读取出来的数据则会经过解码，以尝试更正数据中的错误。但是，当可复写式非易失性存储器模块中的存储单元的临界电压分布发生偏移时，对从此些存储单元读取的数据进行解码时的解码效能普遍会下降。
发明内容
本发明提供一种存储器控制方法、存储器存储装置及存储器控制电路单元，可动态更新与特定存储单元有关的可靠度信息，从而提高往后对从此些存储单元读取的数据的解码效能。
本发明的范例实施例提供一种存储器控制方法，其用于可复写式非易失性存储器模块。所述可复写式非易失性存储器模块包括多个存储单元，且所述存储器控制方法包括：使用多个读取电压电平来读取所述多个存储单元中的多个第一存储单元，以获得所述多个第一存储单元的第一临界电压分布；获得所述第一临界电压分布相较于所述多个第一存储单元的原始临界电压分布的偏移信息；获得对应于所述第一临界电压分布的第一可靠度信息；根据所述第一可靠度信息的统计特性还原出对应于所述原始临界电压分布的原始可靠度信息；根据所述偏移信息调整所述原始可靠度信息，以获得对应于所述第一临界电压分布的第二可靠度信息；以及根据所述第二可靠度信息更新与所述多个第一存储单元有关的可靠度信息。
在本发明的一范例实施例中，获得所述第一临界电压分布相较于所述多个第一存储单元的所述原始临界电压分布的所述偏移信息的步骤包括：根据所述总数与默认数目之间的差值获得所述偏移信息。
在本发明的一范例实施例中，获得所述第一临界电压分布相较于所述多个第一存储单元的所述原始临界电压分布的所述偏移信息的步骤包括：根据所述存储单元个数分布决定分布曲线；以及根据所述分布曲线的特征参数获得所述偏移信息。
在本发明的一范例实施例中，根据所述第一可靠度信息的所述统计特性还原出对应于所述原始临界电压分布的所述原始可靠度信息的步骤包括：根据所述第一可靠度信息的所述统计特性决定调整值；以及根据所述调整值调整所述第一可靠度信息，以获得所述原始可靠度信息。
本发明的范例实施例另提供一种存储器存储装置，其包括连接接口单元、可复写式非易失性存储器模块及存储器控制电路单元。所述连接接口单元用以连接至主机系统。所述可复写式非易失性存储器模块包括多个存储单元。所述存储器控制电路单元连接至所述连接接口单元与所述可复写式非易失性存储器模块。所述存储器控制电路单元用以发送读取指令序列，以指示使用多个读取电压电平来读取所述多个存储单元中的多个第一存储单元，以获得所述多个第一存储单元的第一临界电压分布。所述存储器控制电路单元还用以获得所述第一临界电压分布相较于所述多个第一存储单元的原始临界电压分布的偏移信息。所述存储器控制电路单元还用以获得对应于所述第一临界电压分布的第一可靠度信息。所述存储器控制电路单元还用以根据所述第一可靠度信息的统计特性还原出对应于所述原始临界电压分布的原始可靠度信息。所述存储器控制电路单元还用以根据所述偏移信息调整所述原始可靠度信息，以获得对应于所述第一临界电压分布的第二可靠度信息。所述存储器控制电路单元还用以根据所述第二可靠度信息更新与所述多个第一存储单元有关的可靠度信息。
本发明的范例实施例另提供一种存储器控制电路单元，其用以控制可复写式非易失性存储器模块。所述可复写式非易失性存储器模块包括多个存储单元。所述存储器控制电路单元包括主机接口、存储器接口及存储器管理电路。所述主机接口用以连接至主机系统。所述存储器接口用以连接至所述可复写式非易失性存储器模块。所述存储器管理电路连接至所述主机接口与所述存储器接口。所述存储器管理电路用以发送读取指令序列，其指示使用多个读取电压电平来读取所述多个存储单元中的多个第一存储单元，以获得所述多个第一存储单元的第一临界电压分布。所述存储器管理电路还用以获得所述第一临界电压分布相较于所述多个第一存储单元的原始临界电压分布的偏移信息。所述存储器管理电路还用以获得对应于所述第一临界电压分布的第一可靠度信息。所述存储器管理电路还用以根据所述第一可靠度信息的统计特性还原出对应于所述原始临界电压分布的原始可靠度信息。所述存储器管理电路还用以根据所述偏移信息调整所述原始可靠度信息，以获得对应于所述第一临界电压分布的第二可靠度信息。所述存储器管理电路还用以根据所述第二可靠度信息更新与所述多个第一存储单元有关的可靠度信息。
在本发明的一范例实施例中，所述多个读取电压电平在所述第一临界电压分布上划分出多个电压范围，且所述第一临界电压分布包括基于所述多个电压范围所呈现的存储单元个数分布。
在本发明的一范例实施例中，所述存储单元个数分布反映临界电压落于所述多个电压范围的其中之一内存储单元的总数。
在本发明的一范例实施例中，获得所述第一临界电压分布相较于所述多个第一存储单元的所述原始临界电压分布的所述偏移信息的操作包括：根据所述总数与默认数目之间的差值获得所述偏移信息。
在本发明的一范例实施例中，获得所述第一临界电压分布相较于所述多个第一存储单元的所述原始临界电压分布的所述偏移信息的操作包括：根据所述存储单元个数分布决定分布曲线；以及根据所述分布曲线的特征参数获得所述偏移信息。
在本发明的一范例实施例中，所述特征参数包括所述分布曲线的斜率值与低点位置的其中之一。
在本发明的一范例实施例中，根据所述第一可靠度信息的所述统计特性还原出对应于所述原始临界电压分布的所述原始可靠度信息的操作包括：根据所述第一可靠度信息的所述统计特性决定一调整值；以及根据所述调整值调整所述第一可靠度信息，以获得所述原始可靠度信息。
基于上述，与第一存储单元有关的可靠度信息可动态地根据第一存储单元的第一临界电压分布以及对应于所述第一临界电压分布的第一可靠度信息的统计特性来进行更新。更新后的可靠度信息可提高往后从此些第一存储单元读取的数据的解码效能。
附图说明
图1是根据本发明的一范例实施例所示出的主机系统、存储器存储装置及输入/输出(I/O)装置的示意图；
图2是根据本发明的另一范例实施例所示出的主机系统、存储器存储装置及I/O装置的示意图；
图3是根据本发明的另一范例实施例所示出的主机系统与存储器存储装置的示意图；
图4是根据本发明的一范例实施例所示出的存储器存储装置的概要方块图；
图5是根据本发明的一范例实施例所示出的存储器控制电路单元的概要方块图；
图6是根据本发明的一范例实施例所示出的奇偶检查矩阵的示意图；
图7是根据本发明的一范例实施例所示出的存储单元的临界电压分布的示意图；
图8是根据本发明的一范例实施例所示出的二分图(bipartite graph)的示意图；
图9是根据本发明的一范例实施例所示出的存储单元的临界电压分布的示意图；
图10是根据本发明的一范例实施例所示出的存储单元的临界电压分布的示意图；
图11是根据本发明的一范例实施例所示出的数据表格的示意图；
图12是根据本发明的一范例实施例所示出的存储器控制方法的流程图。
具体实施方式
现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。
一般而言，存储器存储装置(亦称，存储器存储系统)包括可复写式非易失性存储器模块(rewritable non-volatile memory module)与控制器(亦称，控制电路)。通常存储器存储装置是与主机系统一起使用，以使主机系统可将数据写入至存储器存储装置或从存储器存储装置中读取数据。
图1是根据本发明的一范例实施例所示出的主机系统、存储器存储装置及输入/输出(I/O)装置的示意图。图2是根据本发明的另一范例实施例所示出的主机系统、存储器存储装置及I/O装置的示意图。
请参照图1与图2，主机系统11一般包括处理器111、随机存取存储器(randomaccess memory,RAM)112、只读存储器(read only memory,ROM)113及数据传输接口114。处理器111、随机存取存储器112、只读存储器113及数据传输接口114皆连接至系统总线(system bus)110。
在本范例实施例中，主机系统11是通过数据传输接口114与存储器存储装置10连接。例如，主机系统11可通过数据传输接口114将数据存储至存储器存储装置10或从存储器存储装置10中读取数据。此外，主机系统11是通过系统总线110与I/O装置12连接。例如，主机系统11可通过系统总线110将输出信号传送至I/O装置12或从I/O装置12接收输入信号。
在本范例实施例中，处理器111、随机存取存储器112、只读存储器113及数据传输接口114可设置在主机系统11的主机板20上。数据传输接口114的数目可以是一或多个。通过数据传输接口114，主机板20可以通过有线或无线方式连接至存储器存储装置10。存储器存储装置10可例如是U盘201、存储卡202、固态硬盘(Solid State Drive,SSD)203或无线存储器存储装置204。无线存储器存储装置204可例如是近场通信(Near FieldCommunication,NFC)存储器存储装置、无线保真(WiFi)存储器存储装置、蓝牙(Bluetooth)存储器存储装置或低功耗蓝牙存储器存储装置(例如，iBeacon)等以各式无线通信技术为基础的存储器存储装置。此外，主机板20也可以通过系统总线110连接至全球定位系统(Global Positioning System,GPS)模块205、网络接口卡206、无线传输装置207、键盘208、屏幕209、喇叭210等各式I/O装置。例如，在一范例实施例中，主机板20可通过无线传输装置207存取无线存储器存储装置204。
在一范例实施例中，所提及的主机系统为可实质地与存储器存储装置配合以存储数据的任意系统。虽然在上述范例实施例中，主机系统是以计算机系统来作说明，然而，图3是根据本发明的另一范例实施例所示出的主机系统与存储器存储装置的示意图。请参照图3，在另一范例实施例中，主机系统31也可以是数码相机、摄像机、通信装置、音频播放器、视频播放器或平板计算机等系统，而存储器存储装置30可为其所使用的安全数字(SecureDigital,SD)卡32、小型快闪(Compact Flash,CF)卡33或嵌入式存储装置34等各式非易失性存储器存储装置。嵌入式存储装置34包括嵌入式多媒体卡(embedded Multi MediaCard,eMMC)341和/或嵌入式多晶片封装(embedded Multi Chip Package,eMCP)存储装置342等各类型将存储器模块直接连接于主机系统的基板上的嵌入式存储装置。
图4是根据本发明的一范例实施例所示出的存储器存储装置的概要方块图。请参照图4，存储器存储装置10包括连接接口单元402、存储器控制电路单元404与可复写式非易失性存储器模块406。
连接接口单元402用以将存储器存储装置10连接至主机系统11。存储器存储装置10可通过连接接口单元402与主机系统11通信。在本范例实施例中，连接接口单元402是相容于串行高级技术附件(Serial Advanced Technology Attachment,SATA)标准。然而，必须了解的是，本发明不限于此，连接接口单元402亦可以是符合并行高级技术附件(Parallel Advanced Technology Attachment,PATA)标准、电气和电子工程师协会(Institute of Electrical and Electronic Engineers,IEEE)1394标准、高速周边零件连接接口(Peripheral Component Interconnect Express,PCI Express)标准、通用串行总线(Universal Serial Bus,USB)标准、SD接口标准、超高速一代(Ultra High Speed-I,UHS-I)接口标准、超高速二代(Ultra High Speed-II,UHS-II)接口标准、存储棒(MemoryStick,MS)接口标准、MCP接口标准、MMC接口标准、eMMC接口标准、通用快闪存储器(Universal Flash Storage,UFS)接口标准、eMCP接口标准、CF接口标准、整合式驱动电子接口(Integrated Device Electronics,IDE)标准或其他适合的标准。连接接口单元402可与存储器控制电路单元404封装在一个芯片中，或者连接接口单元402是布设于一包含存储器控制电路单元404的芯片外。
存储器控制电路单元404用以执行以硬件型式或固件型式实作的多个逻辑门或控制指令并且根据主机系统11的指令在可复写式非易失性存储器模块406中进行数据的写入、读取与抹除等运作。
可复写式非易失性存储器模块406是连接至存储器控制电路单元404并且用以存储主机系统11所写入的数据。可复写式非易失性存储器模块406可以是单阶存储单元(Single Level Cell,SLC)NAND型快闪存储器模块(即，一个存储单元中可存储1个位元的快闪存储器模块)、多阶存储单元(Multi Level Cell,MLC)NAND型快闪存储器模块(即，一个存储单元中可存储2个位元的快闪存储器模块)、三阶存储单元(Triple Level Cell，TLC)NAND型快闪存储器模块(即，一个存储单元中可存储3个位元的快闪存储器模块)、四阶存储单元(Quad Level Cell，QLC)NAND型快闪存储器模块(即，一个存储单元中可存储4个位元的快闪存储器模块)、其他快闪存储器模块或其他具有相同特性的存储器模块。
可复写式非易失性存储器模块406中的每一个存储单元是以电压(以下亦称为临界电压)的改变来存储一或多个位元。具体来说，每一个存储单元的控制门(control gate)与通道之间有一个电荷捕捉层。通过施予一写入电压至控制门极，可以改变电荷补捉层的电子量，进而改变存储单元的临界电压。此改变存储单元的临界电压的操作亦称为“把数据写入至存储单元”或“程序化(programming)存储单元”。随着临界电压的改变，可复写式非易失性存储器模块406中的每一个存储单元具有多个存储状态。通过施予读取电压可以判断一个存储单元是属于哪一个存储状态，藉此取得此存储单元所存储的一或多个位元。
在一范例实施例中，可复写式非易失性存储器模块406的存储单元可构成多个实体程序化单元，并且此些实体程序化单元可构成多个实体抹除单元。具体来说，同一条字线或同一个存储器平面上的存储单元可组成一或多个实体程序化单元。若每一个存储单元可存储2个以上的位元，则同一条字线或同一个存储器平面上的实体程序化单元可至少可被分类为下实体程序化单元与上实体程序化单元。一般来说，下实体程序化单元的写入速度可大于上实体程序化单元的写入速度，和/或下实体程序化单元的可靠度可高于上实体程序化单元的可靠度。
在一范例实施例中，实体程序化单元为程序化的最小单元。即，实体程序化单元为写入数据的最小单元。例如，实体程序化单元可为实体页面(page)或是实体扇(sector)。若实体程序化单元为实体页面，则此些实体程序化单元可包括数据位元区与冗余(redundancy)位元区。数据位元区包含多个实体扇，用以存储使用者数据，而冗余位元区用以存储系统数据(例如，纠错码等管理数据)。在本范例实施例中，数据位元区包含32个实体扇，且一个实体扇的大小为512位元组(byte,B)。然而，在其他范例实施例中，数据位元区中也可包含8个、16个或数目更多或更少的实体扇，并且每一个实体扇的大小也可以是更大或更小。另一方面，实体抹除单元为抹除的最小单位。亦即，每一实体抹除单元含有最小数目的一并被抹除的存储单元。例如，实体抹除单元为实体区块(block)。
图5是根据本发明的一范例实施例所示出的存储器控制电路单元的概要方块图。请参照图5，存储器控制电路单元404包括存储器管理电路502、主机接口504、存储器接口506及错误检查与校正电路508。
存储器管理电路502用以控制存储器控制电路单元404的整体运作。具体来说，存储器管理电路502具有多个控制指令，并且在存储器存储装置10运作时，此些控制指令会被执行以进行数据的写入、读取与抹除等运作。以下说明存储器管理电路502的操作时，等同于说明存储器控制电路单元404的操作。
在本范例实施例中，存储器管理电路502的控制指令是以固件型式来实作。例如，存储器管理电路502具有微处理器单元(未示出)与只读存储器(未示出)，并且此些控制指令是被烧录至此只读存储器中。当存储器存储装置10运作时，此些控制指令会由微处理器单元来执行以进行数据的写入、读取与抹除等运作。
在另一范例实施例中，存储器管理电路502的控制指令亦可以程序码型式存储于可复写式非易失性存储器模块406的特定区域(例如，存储器模块中专用于存放系统数据的系统区)中。此外，存储器管理电路502具有微处理器单元(未示出)、只读存储器(未示出)及随机存取存储器(未示出)。特别是，此只读存储器具有开机码(boot code)，并且当存储器控制电路单元404被致能时，微处理器单元会先执行此开机码来将存储于可复写式非易失性存储器模块406中的控制指令载入至存储器管理电路502的随机存取存储器中。之后，微处理器单元会运转此些控制指令以进行数据的写入、读取与抹除等运作。
此外，在另一范例实施例中，存储器管理电路502的控制指令亦可以一硬件型式来实作。例如，存储器管理电路502包括微控制器、存储单元管理电路、存储器写入电路、存储器读取电路、存储器抹除电路与数据处理电路。存储单元管理电路、存储器写入电路、存储器读取电路、存储器抹除电路与数据处理电路是连接至微控制器。存储单元管理电路用以管理可复写式非易失性存储器模块406的存储单元或存储单元群组。存储器写入电路用以对可复写式非易失性存储器模块406下达写入指令序列以将数据写入至可复写式非易失性存储器模块406中。存储器读取电路用以对可复写式非易失性存储器模块406下达读取指令序列以从可复写式非易失性存储器模块406中读取数据。存储器抹除电路用以对可复写式非易失性存储器模块406下达抹除指令序列以将数据从可复写式非易失性存储器模块406中抹除。数据处理电路用以处理欲写入至可复写式非易失性存储器模块406的数据以及从可复写式非易失性存储器模块406中读取的数据。写入指令序列、读取指令序列及抹除指令序列可各别包括一或多个程序码或指令码并且用以指示可复写式非易失性存储器模块406执行相对应的写入、读取及抹除等操作。在一范例实施例中，存储器管理电路502还可以下达其他类型的指令序列给可复写式非易失性存储器模块406以指示执行相对应的操作。
主机接口504是连接至存储器管理电路502。存储器管理电路502可通过主机接口504与主机系统11通信。主机接口504可用以接收与识别主机系统11所传送的指令与数据。例如，主机系统11所传送的指令与数据可通过主机接口504来传送至存储器管理电路502。此外，存储器管理电路502可通过主机接口504将数据传送至主机系统11。在本范例实施例中，主机接口504是相容于SATA标准。然而，必须了解的是本发明不限于此，主机接口504亦可以是相容于PATA标准、IEEE 1394标准、PCI Express标准、USB标准、SD标准、UHS-I标准、UHS-II标准、MS标准、MMC标准、eMMC标准、UFS标准、CF标准、IDE标准或其他适合的数据传输标准。
存储器接口506是连接至存储器管理电路502并且用以存取可复写式非易失性存储器模块406。也就是说，欲写入至可复写式非易失性存储器模块406的数据会通过存储器接口506转换为可复写式非易失性存储器模块406所能接受的格式。具体来说，若存储器管理电路502要存取可复写式非易失性存储器模块406，存储器接口506会传送对应的指令序列。例如，这些指令序列可包括指示写入数据的写入指令序列、指示读取数据的读取指令序列、指示抹除数据的抹除指令序列、以及用以指示各种存储器操作(例如，改变读取电压电平或执行垃圾回收操作等等)的相对应的指令序列。这些指令序列例如是由存储器管理电路502产生并且通过存储器接口506传送至可复写式非易失性存储器模块406。这些指令序列可包括一或多个信号，或是在总线上的数据。这些信号或数据可包括指令码或程序码。例如，在读取指令序列中，会包括读取的识别码、存储器地址等信息。
错误检查与校正电路508是连接至存储器管理电路502并且用以执行错误检查与校正操作以确保数据的正确性。具体来说，当存储器管理电路502从主机系统11中接收到写入指令时，错误检查与校正电路508会为对应此写入指令的数据产生对应的纠错码(errorcorrecting code,ECC)和/或检错码(error detecting code，EDC)，并且存储器管理电路502会将对应此写入指令的数据与对应的纠错码和/或检错码写入至可复写式非易失性存储器模块406中。之后，当存储器管理电路502从可复写式非易失性存储器模块406中读取数据时会同时读取此数据对应的纠错码和/或检错码，并且错误检查与校正电路508会依据此纠错码和/或检错码对所读取的数据执行错误检查与校正操作。
在一范例实施例中，存储器控制电路单元404还包括电源管理电路512与缓冲存储器510。电源管理电路512是连接至存储器管理电路502并且用以控制存储器存储装置10的电源。缓冲存储器510是连接至存储器管理电路502并且用以暂存来自于主机系统11的数据与指令或来自于可复写式非易失性存储器模块406的数据。
在一范例实施例中，图4的可复写式非易失性存储器模块406亦称为快闪存储器模块，存储器控制电路单元404亦称为用于控制快闪存储器模块的快闪存储器控制器，和/或图5的存储器管理电路502亦称为快闪存储器管理电路。
在一范例实施例中，存储器管理电路502可将可复写式非易失性存储器模块406的多个实体单元逻辑地分组至存储区与替换区。存储区中的实体单元是用以存储数据，而替换区中的实体单元则是用以替换存储区中损坏的实体单元。例如，若从某一个实体单元中读取的数据所包含的错误过多而无法被更正时，此实体单元可被视为是损坏的实体单元。须注意的是，若替换区中没有可用的实体单元，则存储器管理电路502可能会将整个存储器存储装置10宣告为写入保护(write protect)状态，而无法再写入数据。
在一范例实施例中，每一个实体单元是指一个实体抹除单元。然而，在另一范例实施例中，一个实体单元亦可以是指一个实体地址、一个实体程序化单元或由多个连续或不连续的实体地址组成。存储器管理电路502可配置多个逻辑单元以映射存储区中的实体单元。在本范例实施例中，每一个逻辑单元是指一个逻辑地址。然而，在另一范例实施例中，一个逻辑单元也可以是指一个逻辑程序化单元、一个逻辑抹除单元或者由多个连续或不连续的逻辑地址组成。此外，逻辑单元中的每一者可被映射至一或多个实体单元。
在一范例实施例中，存储器管理电路502可将逻辑单元与实体单元之间的映射关系(亦称为逻辑至实体地址映射关系)记录于至少一逻辑至实体地址映射表。当主机系统11欲从存储器存储装置10读取数据或写入数据至存储器存储装置10时，存储器管理电路502可根据此逻辑至实体地址映射表来执行对于存储器存储装置10的数据存取操作。
在一范例实施例中，错误检查与校正电路508支援低密度奇偶检查(low-densityparity-check,LDPC)码。例如，错误检查与校正电路508可利用低密度奇偶检查码来编码与解码。然而，在另一范例实施例中，错误检查与校正电路508亦可以支援BCH码、回旋码(convolutional code)、涡轮码(turbo code)等等，本发明不加以限制。
在低密度奇偶检查校正码中，是用一个奇偶检查矩阵来定义有效的码字。以下将奇偶检查矩阵标记为矩阵H，并且将一个码字标记为CW。依照以下方程式(1)，若奇偶检查矩阵H与码字CW的相乘是零向量，表示码字CW为有效的码字。其中运算子
Figure BDA0002970163150000086
表示模2(mod 2)的矩阵相乘。换言之，矩阵H的零空间(null space)便包含了所有的有效码字。然而，本发明并不限制码字CW的内容。例如，码字CW也可以包括用任意演算法所产生的纠错码或是检错码。
Figure BDA0002970163150000081
在方程式(1)中，矩阵H的维度是k-乘-n(k-by-n)，码字CW的维度是1-乘-n。k与n为正整数。码字CW中包括了信息位元与奇偶位元，即码字CW可以表示成[M P]。向量M是由信息位元所组成，且向量P是由奇偶位元所组成。向量M的维度是1-乘-(n-k)，而向量P的维度是1-乘-k。以下将信息位元与奇偶位元统称为数据位元。换言之，码字CW具有n个数据位元，其中信息位元的长度为(n-k)位元，并且奇偶位元的长度是k位元。此外，码字CW的码率(coderate)为(n-k)/n。
在编码时，一个产生矩阵(以下标记为G)可被使用，使得对于任意的向量M都可满足以下方程式(2)。产生矩阵G的维度是(n-k)-乘-n。
Figure BDA0002970163150000082
由方程式(2)所产生的码字CW为有效的码字。因此可将方程式(2)代入方程式(1)，藉此得到以下方程式(3)。
Figure BDA0002970163150000083
由于向量M可以是任意的向量，因此以下方程式(4)必定会满足。也就是说，在决定奇偶检查矩阵H以后，对应的产生矩阵G也可被决定。
Figure BDA0002970163150000084
在解码一个码字CW时，会先对码字中的数据位元执行一个奇偶检查操作。例如，在奇偶检查操作中，可将奇偶检查矩阵H与码字CW相乘以产生一个向量(以下标记为S，如以下方程式(5)所示)。若向量S是零向量，则可直接输出码字CW。若向量S不是零向量，则表示码字CW不是有效的码字。
Figure BDA0002970163150000085
在方程式(5)中，向量S的维度是k-乘-1。向量S中的每一个元素亦称为校验子(syndrome)。若码字CW不是有效的码字，则错误检查与校正电路508会解码码字CW，以尝试更正码字CW中的错误位元。
图6是根据本发明的一范例实施例所示出的奇偶检查矩阵的示意图。请参照图6，奇偶检查矩阵600的维度是k-乘-n。例如，k为8，并且n为9。然而，本发明并不限制正整数k与n的数值。
奇偶检查矩阵600的每一列(row)亦代表了一限制(constraint)。以奇偶检查矩阵600的第一列为例，若某一个码字是有效码字，则将此码字中第3、5、8与第9个位元做模2(mod 2)的加法之后，会得到位元“0”。在此领域有通常知识者应能理解如何用奇偶检查矩阵600来编码与解码，在此便不再赘述。此外，奇偶检查矩阵600仅为一个范例矩阵，而非用以限制本发明。
当存储器管理电路502要将多个位元存储至可复写式非易失性存储器模块406时，错误检查与校正电路508可对每(n-k)个位元(即，信息位元)产生对应的k个奇偶位元。接下来，存储器管理电路502可把这n个位元(即，数据位元)作为一个码字写入至可复写式非易失性存储器模块406。
图7是根据本发明的一范例实施例所示出的存储单元的临界电压分布的示意图。请参照图7，横轴代表存储单元的临界电压，而纵轴代表存储单元个数。例如，图7中的分布700可表示一个实体程序化单元中多个存储单元(亦称为第一存储单元)的临界电压分布。分布700包括状态710与720。
在一范例实施例中，假设状态710对应于位元“1”并且状态720对应于位元“0”，则当某一个存储单元的临界电压属于状态710时，此存储单元所存储的是位元“1”；相反地，若某一个存储单元的临界电压属于状态720时，此存储单元所存储的是位元“0”。须注意的是，在本范例实施例中，临界电压分布中的一个状态对应至一个位元值，并且存储单元的临界电压分布有两种可能的状态。然而，在其他范例实施例中，临界电压分布中的每一个状态也可以对应至多个位元值并且存储单元的临界电压的分布也可能有四种、八种或其他任意个状态。此外，本发明也不限制每一个状态所代表的位元。例如，在图7的另一范例实施例中，状态710也可以对应于位元“0”，而状态720则对应于位元“1”。
在一范例实施例中，当要从可复写式非易失性存储器模块406读取数据时，存储器管理电路202会发送一读取指令序列至可复写式非易失性存储器模块406。此读取指令序列用以指示可复写式非易失性存储器模块406使用至少一个读取电压电平读取第一存储单元以获得第一存储单元所存储的数据。例如，根据此读取指令序列，可复写式非易失性存储器模块406可使用图7中的读取电压电平701来读取第一存储单元。若第一存储单元中的某一者的临界电压小于读取电压电平701，则此存储单元可被导通，并且存储器管理电路502可读到位元“1”。或者，若第一存储单元中的某一者的临界电压大于读取电压电平701，则此存储单元可不被导通，并且存储器管理电路502可读到位元“0”。所读取的位元数据可组成一或多个码字。
在一范例实施例中，状态710与状态720之间包含一个重叠区域730。重叠区域730表示在第一存储单元中有一些存储单元所存储的应该是位元“1”(属于状态710)，但其临界电压大于所施加的读取电压电平701；并且，在第一存储单元中有一些存储单元所存储的应该是位元“0”(属于状态720)，但其临界电压小于所施加的读取电压电平701。换言之，通过施加读取电压电平701所读取的数据中，有部份的位元会有错误。
一般来说，若第一存储单元的使用时间很短(例如，数据在第一存储单元中存放时间不长)和/或第一存储单元的使用频率很低(例如，第一存储单元的读取计数、写入计数和/或抹除计数不高)，重叠区域730的面积通常很小，甚至可能不存在重叠区域730(即，状态710与720不重叠)。或者，若存储器存储装置10才刚出厂，则重叠区域730通常不存在。若重叠区域730的面积很小，通过施加读取电压电平701而从第一存储单元读取到的数据中的错误位元往往较少。
然而，随着可复写式非易失性存储器模块406的使用时间和/或使用频率增加，重叠区域730的面积可逐渐加大。例如，若第一存储单元的使用时间很长(例如，数据在第一存储单元中存放时间很长)和/或第一存储单元的使用频率很高(例如，第一存储单元的读取计数、写入计数和/或抹除计数很高)，则重叠区域730的面积可能会变大(例如，状态710与720会变更平坦和/或状态710与720彼此更靠近)。若重叠区域730的面积很大，则通过施加读取电压电平701而从第一存储单元读取到的数据中的错误位元可能较多。因此，在从可复写式非易失性存储器模块406接收所读取的数据之后，错误检查与校正电路508可执行奇偶检查操作以验证数据中是否存在错误。若判定数据中存在错误，则错误检查与校正电路508可执行解码操作来更正错误。
在一范例实施例中，错误检查与校正电路508可执行叠代(iteration)解码操作。一个叠代解码操作是用来解码来自于可复写式非易失性存储器模块406的一笔数据。例如，数据中的一个解码单位可为一个码字。在一个叠代解码操作中，用于检查数据的正确性的奇偶检查操作与用于更正数据中的错误的解码操作可重复且交替执行，直到成功的解码或叠代次数到达一预定次数为止。若叠代次数到达此预定次数，表示解码失败，并且错误检查与校正电路508可停止解码。此外，若通过奇偶检查操作判定某一数据中不存在错误，则错误检查与校正电路508可停止解码并输出解码成功的数据。
图8是根据本发明的一范例实施例所示出的二分图(bipartite graph)的示意图。请参照图8，一般来说，奇偶检查矩阵H可以表示为二分图(bipartite graph)830，其包括奇偶节点832(1)～832(k)与信息节点834(1)～834(n)。每一个奇偶节点832(1)～832(k)是对应到一个校验子，而每一个信息节点834(1)～834(n)是对应一个数据位元。数据位元与校验子之间的对应关系(即，信息节点834(1)～834(n)与奇偶节点832(1)～832(k)之间的连结)是根据奇偶检查矩阵H所产生。具体来说，若奇偶检查矩阵H中第i列(row)第j行(column)的元素为1，则第i个奇偶节点832(i)会连接到第j个信息节点834(j)，其中i与j为正整数。
当存储器管理电路502从可复写式非易失性存储器模块406中读取n个数据位元(形成一个码字)时，则存储器管理电路502也会取得每一个数据位元的可靠度信息(亦称为通道可靠度信息)。此可靠度信息是用以表示对应的数据位元被解码为位元“1”或是“0”的机率(或称信心度)。在二分图830中，信息节点834(1)～834(n)也会接收到对应的可靠度信息。例如，信息节点834(1)会接收第1个数据位元的可靠度信息L1，而信息节点834(j)会接收第j个数据位元的可靠度信息Lj。
错误检查与校正电路508可根据二分图830的结构与可靠度信息L1～Ln来执行解码操作。例如，此解码操作会包括叠代解码。在叠代解码中，信息节点834(1)～834(n)会计算出可靠度信息给奇偶节点832(1)～832(k)，并且奇偶节点832(1)～832(k)也会计算出可靠度信息给信息节点834(1)～834(n)。这些可靠度信息会沿着这些二分图830中的边(edge)来传送。例如，奇偶节点832(i)传送给信息节点834(j)的是可靠度信息Li→j，而信息节点834(j)传送给奇偶节点832(i)是可靠度信息Lj→i。这些可靠度信息是用来表示一个节点认为某一个数据位元被解码为“1”或是“0”的机率(即，信心度)。例如，可靠度信息Lj→i表示信息节点834(j)认为第j个数据位元被解码为“1”或是“0”的信心度(可为正或是负)，而可靠度信息Li→j表示奇偶节点832(i)认为第j个数据位元被解码为“1”或是“0”的信心度。此外，信息节点834(1)～834(n)与奇偶节点832(1)～832(k)可根据输入的可靠度信息来计算输出的可靠度信息，其近似于计算一个数据位元被解码为“1”或是“0”的条件机率。因此，上述传送可靠度信息的过程又被称为置信传播(belief propagation)。
在对计算出的数据位元执行奇偶检查操作(例如，将数据位元所形成的码字与奇偶检查矩阵相乘)后，可判断此码字是否为有效的码字。若所产生的码字为有效的码字，表示解码成功并且叠代解码会停止。然而，若所产生的码字不是有效的码字，则会进行下一次的叠代。若叠代解码的叠代次数达到一个默认值，则表示解码失败并且叠代解码也会停止。
在一范例实施例中，可靠度信息包括对数可能性比值(Log Likelihood Ratio,LLR)。例如，图8中的可靠度信息L1～Ln、Li→j及Lj→i可分别是一个对数可能性比值。一般来说，某一个数据位元所对应的对数可能性比值(可能是正或负的)的绝对值越大，表示此数据位元的可靠度越高，因此，此数据位元当前的位元值就有越高的机率被视为是正确的。反之，某一个数据位元所对应的对数可能性比值的绝对值越小，则表示此数据位元的可靠度越低，因此，此数据位元当前的位元值就有越高的机率被视为是错误的并且可在当前的叠代解码中被更正。
在一范例实施例中，叠代解码中使用的可靠度信息(例如，对数可能性比值)是通过查表而获得。然而，在另一范例实施例中，叠代解码中使用的可靠度信息亦可以是在叠代解码中根据特定的演算法而动态地计算产生。此外，基于不同的演算法，信息节点834(1)～834(n)和/或奇偶节点832(1)～832(k)亦可计算出不同型态的可靠度信息，而不限于对数可能性比值。
图9是根据本发明的一范例实施例所示出的存储单元的临界电压分布的示意图。请参照图9，接续于图7的范例实施例，在一范例实施例中，状态710和/或720中的至少部分存储单元的临界电压也可能发生电压偏移。例如，分布800中的状态810与820可分别用以表示发生电压偏移后的状态710与720。引发所述电压偏移的原因很多，包括可复写式非易失性存储器模块406的使用时间、读取计数、写入计数、抹除计数增加和/或温度变化太大等等。
在一范例实施例中，在发生所述电压偏移之前，读取电压电平701可视为对应于分布700的最佳读取电压。例如，读取电压电平701可位于状态710与720的中间位置。因此，对于具有分布700所示的临界电压分布的第一存储单元而言，使用读取电压电平701来读取第一存储单元可读取到相对正确的位元数据。
然而，在发生所述电压偏移之后，第一存储单元的临界电压分布变化为如分布800所示。此时，读取电压电平701的位置已经偏离了状态810与820的中间位置。因此，读取电压电平701可不被视为对应于分布800的最佳读取电压。相较于读取电压电平701，读取电压电平801更可视为对应于分布800的最佳读取电压。例如，读取电压电平801可位于状态810与820的中间位置。因此，对于具有分布800所示的临界电压分布的第一存储单元而言，相较于读取电压电平701，使用读取电压电平801来读取第一存储单元可读取到相对正确的位元数据。
在一范例实施例中，读取电压电平701与801之间可具有一个电压差ΔV。在一范例实施例中，电压差ΔV可对应读取电压电平701与801之间的偏移电压。在一范例实施例中，电压差ΔV可对应或反映分布700与800之间的偏移量。在一范例实施例中，电压差ΔV可正相关于分布700与800之间的偏移量。例如，若电压差ΔV越大，表示分布700与800之间的偏移量越大。
在一范例实施例中，对于具有分布700的第一存储单元而言，在使用读取电压电平701从第一存储单元读取数据后，错误检查与校正电路508可根据默认的可靠度信息来解码此数据。特别是，读取电压电平701可视为对应于分布700的最佳读取电压。因此，在使用读取电压电平701从第一存储单元读取数据后，错误检查与校正电路508有很高的机率可以根据默认的可靠度信息而成功解码此数据。然而，对于具有分布800的第一存储单元而言，在使用读取电压电平701(或801)从第一存储单元读取数据后，若错误检查与校正电路508持续使用前述默认的可靠度信息来解码此数据，则错误检查与校正电路508成功解码此数据的机率将会降低(因为第一存储单元的临界电压分布发生偏移)。
在一范例实施例中，在发生所述电压偏移之后，存储器管理电路502可根据当前第一存储单元的临界电压分布(例如分布800)来动态更新与第一存储单元有关的可靠度信息。经更新的可靠度信息可提高对于从发生所述电压偏移的第一存储单元中读取的数据的解码成功率。
在一范例实施例中，存储器管理电路502可发送读取指令序列至可复写式非易失性存储器模块406。此读取指令序列可指示可复写式非易失性存储器模块406使用多个读取电压电平来读取所述多个第一存储单元，以获得所述多个第一存储单元的临界电压分布(亦称为第一临界电压分布)。存储器管理电路502可获得所述第一临界电压分布相较于所述多个第一存储单元的原始临界电压分布的偏移信息。例如，此偏移信息可反映第一临界电压分布与所述多个第一存储单元的原始临界电压分布之间的偏移量。
在一范例实施例中，存储器管理电路502可获得对应于所述第一临界电压分布的可靠度信息(亦称为第一可靠度信息)。存储器管理电路502可根据第一可靠度信息的统计特性还原出对应于所述原始临界电压分布的可靠度信息(亦称为原始可靠度信息)。存储器管理电路502可根据所述偏移信息调整所述原始可靠度信息，以获得对应于所述第一临界电压分布的另一可靠度信息(亦称为第二可靠度信息)。第二可靠度信息不同于第一可靠度信息。然后，存储器管理电路502可根据所述第二可靠度信息更新与所述多个第一存储单元有关的可靠度信息。为了说明方便，在以下范例实施例中，是以分布700与800分别作为第一存储单元的原始临界电压分布与第一临界电压分布的范例。
图10是根据本发明的一范例实施例所示出的存储单元的临界电压分布的示意图。请参照图10，在第一存储单元具有如分布800所示的临界电压分布的状态下，存储器管理电路502可使用多个读取电压电平V(1)～V(7)来读取第一存储单元。读取电压电平V(1)～V(7)的总数可根据实务需求调整，本发明不加以限制。
需注意的是，读取电压电平V(1)～V(7)可用以在分布800上划分出多个电压范围A～H。例如，电压范围A中的电压皆小于读取电压电平V(1)，且电压范围B中的电压介于读取电压电平V(1)与V(2)之间，依此类推。根据使用读取电压电平V(1)～V(7)来读取第一存储单元的读取结果，第一存储单元中的每一个存储单元的临界电压可被识别为属于电压范围A～H中的某一个电压范围中。
在一范例实施例中，读取电压电平V(1)～V(7)亦称为软读取电压电平。在一范例实施例中，使用读取电压电平V(1)～V(7)来读取第一存储单元中的某一存储单元的读取结果包含多个软位元。根据此些软位元，此存储单元的临界电压可被识别为属于电压范围A～H中的某一个电压范围中。
在一范例实施例中，存储器管理电路502可根据使用读取电压电平V(1)～V(7)来读取第一存储单元的读取结果，统计临界电压位于电压范围A～H中至少部分电压范围内的存储单元的总数。在以下范例实施例中，假设统计结果反映临界电压位于电压范围B～G中的存储单元的总数分别为“820”、“357”、“260”、“826”、“2550”及“4759”。也就是说，以电压范围B为例，在第一存储单元中，当前临界电压位于电压范围B中的存储单元的总数为820个。
在一范例实施例中，存储器管理电路502可根据所统计的存储单元在电压范围A～H(或B～G)内的总数决定分布曲线1001。分布曲线1001可反映存储单元的临界电压在电压范围A～H(或B～G)中的分布状况。换言之，分布曲线1001可反映基于电压范围A～H(或B～G)所呈现的存储单元个数分布。在一范例实施例中，分布曲线1001也可用以(概略)描绘或反映第一存储单元的第一临界电压分布。
在一范例实施例中，存储器管理电路502可根据分布曲线1001所带有的信息(即在电压范围A～H(或B～G)内存储单元个数分布)，获得所述第一临界电压分布相较于第一存储单元的原始临界电压分布的偏移信息。例如，此偏移信息可通过所述第一临界电压分布与所述原始临界电压分布之间的偏移量来表示，且此偏移量可正相关于图9的电压差ΔV。
在一范例实施例中，存储器管理电路502可根据电压范围A～H(或B～G)中的某一电压范围所对应的存储单元的总数，来获得所述偏移信息。例如，存储器管理电路502可根据电压范围A～H(或B～G)中的一个特定电压范围所对应的存储单元的总数以及对应于此特定电压范围的一个默认数目，来决定所述偏移信息。需注意的是，此默认数目可用以表示在第一存储单元的原始临界电压分布中，临界电压属于此特定电压范围的存储单元的总数。
以电压范围D为例，存储器管理电路502可根据当前统计的电压范围D所对应的存储单元的总数以及对应于电压范围D的默认数目之间的差值，来决定所述偏移信息。也就是说，此差值可反映第一临界电压分布与所述原始临界电压分布之间的偏移量。若此差值越大，表示第一临界电压分布与所述原始临界电压分布之间的偏移量越大。
在一范例实施例中，存储器管理电路502是以分布曲线1001的低点位置(或最低点位置)来决定所述特定电压范围(例如电压范围D)。然而，在一范例实施例中，所述特定电压范围还可以是电压范围A～H(或B～G)中的其他电压范围，本发明不加以限制。
在一范例实施例中，存储器管理电路502可根据分布曲线1001的特征参数来决定所述偏移信息。例如，此特征参数可包括分布曲线1001的斜率值与低点位置的其中之一。在一范例实施例中，此特征参数还可包括任何可用以描述分布曲线1001的斜率值、低点位置或其他曲线特征的参数，本发明不加以限制。
在一范例实施例中，存储器管理电路502可根据分布曲线1001的某一特征参数与一默认值之间的差值来决定所述偏移信息。以斜率值为例，存储器管理电路502可根据分布曲线1001在特定电压范围内的斜率值与对应于此特定电压范围的默认斜率值之间的差值，来决定所述偏移信息。或者，以低点位置为例，存储器管理电路502可根据分布曲线1001的低点位置与一个默认低点位置之间的差值，来决定所述偏移信息。例如，分布曲线1001的低点位置与一个默认低点位置之间的差值可正相关于图9的电压差ΔV。
在一范例实施例中，存储器管理电路502可根据所述存储单元个数分布获得对应于所述第一临界电压分布的第一可靠度信息。例如，存储器管理电路502可将前述总数“820”、“357”、“260”、“826”、“2550”及“4759”分别带入一个方程式并根据此方程式的输出获得对应于电压范围B～G的第一可靠度信息分别为“-12”、“-6”、“-1、“5”、“10”及“16”。
在一范例实施例中，存储器管理电路502可根据第一可靠度信息的统计特性还原出对应于原始临界电压分布的原始可靠度信息。例如，此统计特性可反映出电压范围B所对应的第一可靠度信息(例如“-12”)与电压范围G所对应的第一可靠度信息(例如“16”)之间的差值(例如“28”)。根据此差值，存储器管理电路502可还原出，当第一存储单元具有原始临界电压分布时，电压范围B与G所分别对应的原始可靠度信息(例如“-14”与“14”)以及其余电压范围所对应的原始可靠度信息。
在一范例实施例中，存储器管理电路502可根据第一可靠度信息的统计特性决定一个调整值。存储器管理电路502可根据此调整值调整所述第一可靠度信息，以获得所述原始可靠度信息。在一范例实施例中，根据电压范围B所对应的第一可靠度信息(例如“-12”)与电压范围G所对应的第一可靠度信息(例如“16”)之间的差值(例如“28”)，存储器管理电路502可决定此调整值。例如，根据此差值(例如“28”)，存储器管理电路502可先决定电压范围B与G所分别对应的原始可靠度信息(例如“-14”与“14”)。接着，存储器管理电路502可根据电压范围B所对应的第一可靠度信息(例如“-12”)与电压范围B所对应的原始可靠度信息(例如“-14”)之间的差值(例如“2”)来决定此调整值(例如“2”)。例如，在决定此调整值(例如“2”)之后，存储器管理电路502可将第一可靠度信息中的各个数值减去此调整值，从而获得对应于电压范围B～G的原始可靠度信息分别为“-14”、“-8”、“-3、“3”、“8”及“14”。
在一范例实施例中，存储器管理电路502可根据所述偏移信息调整所述的原始可靠度信息，以获得对应于第一临界电压分布的新的可靠度信息(即所述第二可靠度信息)。例如，假设所述偏移信息包含一个偏移量ΔS(例如“3”)，则存储器管理电路502可将此偏移量ΔS加上电压范围B～G所分别对应的原始可靠度信息(例如“-14”、“-8”、“-3、“3”、“8”及“14”)，以获得电压范围B～G所分别对应的第二可靠度信息(例如“-11”、“-5”、“0、“6”、“13”及“17”)。偏移量ΔS可正相关于图9的电压差ΔV。
在一范例实施例中，存储器管理电路502可根据此第二可靠度信息来更新与所述第一存储单元有关的可靠度信息。例如，存储器管理电路502可使用此第二可靠度信息来取代与所述第一存储单元有关的可靠度信息。尔后，在第一存储单元具有第一临界电压分布的状态下，使用此第二可靠度信息来对从第一存储单元读取的数据进行解码，将可具有较高的解码效率。在一范例实施例中，此第二可靠度信息亦可以用以更新与其余存储单元(即第一存储单元以外的存储单元)有关的可靠度信息。
图11是根据本发明的一范例实施例所示出的数据表格的示意图。请参照图11，在一范例实施例中，存储器管理电路502可将更新可靠度信息的过程中所使用的暂时信息记载于数据表格1101中。以更新图10的电压范围B～G所对应的可靠度信息为例，根据数据表格1101，临界电压位于电压范围B～G中的存储单元的总数分别为“820”、“357”、“260”、“826”、“2550”及“4759”。根据此些总数，对应于电压范围B～G的第一可靠度信息LLR(1)可分别决定为“-12”、“-6”、“-1、“5”、“10”及“16”。根据第一可靠度信息LLR(1)的统计特征，对应于电压范围B～G的原始可靠度信息LLR(0)可分别被还原出来，例如为“-14”、“-8”、“-3、“3”、“8”及“14”。根据偏移量ΔS，电压范围B～G所分别对应的第二可靠度信息LLR(2)可分别被决定为“-11”、“-5”、“0、“6”、“13”及“17”。尔后，此第二可靠度信息可用以取代或更新与所述第一存储单元(或电压范围B～G)有关的可靠度信息。相关的操作细节皆已详述于上，在此不重复赘述。
图12是根据本发明的一范例实施例所示出的存储器控制方法的流程图。请参照图12，在步骤S1201中，使用多个读取电压电平来读取多个第一存储单元，以获得所述多个第一存储单元的第一临界电压分布。在步骤S1202中，获得所述第一临界电压分布相较于所述多个第一存储单元的原始临界电压分布的偏移信息。在步骤S1203中，获得对应于所述第一临界电压分布的第一可靠度信息。在步骤S1204中，根据所述第一可靠度信息的统计特性还原出对应于所述原始临界电压分布的原始可靠度信息。在步骤S1205中，根据所述偏移信息调整所述原始可靠度信息，以获得对应于所述第一临界电压分布的第二可靠度信息。在步骤S1206中，根据所述第二可靠度信息更新与所述多个第一存储单元有关的可靠度信息。
然而，图12中各步骤已详细说明如上，在此便不再赘述。值得注意的是，图12中各步骤可以实作为多个程序码或是电路，本发明不加以限制。此外，图12的方法可以搭配以上范例实施例使用，也可以单独使用，本发明不加以限制。
综上所述，在第一存储单元的临界电压分布发生电压偏移后，第一存储单元当前的第一临界电压分布与第一存储单元的原始临界电压分布之间的偏移信息可被获得。另一方面，第一存储单元当前的第一临界电压分布所对应的第一可靠度信息可被获得并且用以还原出所述原始临界电压分布所对应的原始可靠度信息。然后，所述偏移信息可用以调整所述原始可靠度信息，以获得第一存储单元当前的第一临界电压分布所对应的新的可靠度信息(即第二可靠度信息)。尔后，此第二可靠度信息即可用来更新与第一存储单元(或其余存储单元)有关的可靠度信息，从而提高往后从此些存储单元所读取的数据的解码效率(例如解码成功率)。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (21)

1.一种存储器控制方法，其特征在于，用于可复写式非易失性存储器模块，其中所述可复写式非易失性存储器模块包括多个存储单元，且所述存储器控制方法包括：
使用多个读取电压电平来读取所述多个存储单元中的多个第一存储单元，以获得所述多个第一存储单元的第一临界电压分布；
获得所述第一临界电压分布相较于所述多个第一存储单元的原始临界电压分布的偏移信息；
获得对应于所述第一临界电压分布的第一可靠度信息；
根据所述第一可靠度信息的统计特性还原出对应于所述原始临界电压分布的原始可靠度信息；
根据所述偏移信息调整所述原始可靠度信息，以获得对应于所述第一临界电压分布的第二可靠度信息；以及
根据所述第二可靠度信息更新与所述多个第一存储单元有关的可靠度信息。
2.根据权利要求1所述的存储器控制方法，其中所述多个读取电压电平在所述第一临界电压分布上划分出多个电压范围，且所述第一临界电压分布包括基于所述多个电压范围所呈现的存储单元个数分布。
3.根据权利要求2所述的存储器控制方法，其中所述存储单元个数分布反映临界电压落于所述多个电压范围的其中之一内存储单元的总数。
4.根据权利要求3所述的存储器控制方法，其中获得所述第一临界电压分布相较于所述多个第一存储单元的所述原始临界电压分布的所述偏移信息的步骤包括：
根据所述总数与默认数目之间的差值获得所述偏移信息。
5.根据权利要求2所述的存储器控制方法，其中获得所述第一临界电压分布相较于所述多个第一存储单元的所述原始临界电压分布的所述偏移信息的步骤包括：
根据所述存储单元个数分布决定分布曲线；以及
根据所述分布曲线的特征参数获得所述偏移信息。
6.根据权利要求5所述的存储器控制方法，其中所述特征参数包括所述分布曲线的斜率值与低点位置的其中之一。
7.根据权利要求1所述的存储器控制方法，其中根据所述第一可靠度信息的所述统计特性还原出对应于所述原始临界电压分布的所述原始可靠度信息的步骤包括：
根据所述第一可靠度信息的所述统计特性决定调整值；以及
根据所述调整值调整所述第一可靠度信息，以获得所述原始可靠度信息。
8.一种存储器存储装置，其特征在于，包括：
连接接口单元，用以连接至主机系统；
可复写式非易失性存储器模块，其中所述可复写式非易失性存储器模块包括多个存储单元；以及
存储器控制电路单元，连接至所述连接接口单元与所述可复写式非易失性存储器模块，
其中所述存储器控制电路单元用以发送读取指令序列，以指示使用多个读取电压电平来读取所述多个存储单元中的多个第一存储单元，以获得所述多个第一存储单元的第一临界电压分布，
所述存储器控制电路单元还用以获得所述第一临界电压分布相较于所述多个第一存储单元的原始临界电压分布的偏移信息，
所述存储器控制电路单元还用以获得对应于所述第一临界电压分布的第一可靠度信息，
所述存储器控制电路单元还用以根据所述第一可靠度信息的统计特性还原出对应于所述原始临界电压分布的原始可靠度信息，
所述存储器控制电路单元还用以根据所述偏移信息调整所述原始可靠度信息，以获得对应于所述第一临界电压分布的第二可靠度信息，并且
所述存储器控制电路单元还用以根据所述第二可靠度信息更新与所述多个第一存储单元有关的可靠度信息。
9.根据权利要求8所述的存储器存储装置，其中所述多个读取电压电平在所述第一临界电压分布上划分出多个电压范围，且所述第一临界电压分布包括基于所述多个电压范围所呈现的存储单元个数分布。
10.根据权利要求9所述的存储器存储装置，其中所述存储单元个数分布反映临界电压落于所述多个电压范围的其中之一内存储单元的总数。
11.根据权利要求10所述的存储器存储装置，其中获得所述第一临界电压分布相较于所述多个第一存储单元的所述原始临界电压分布的所述偏移信息的操作包括：
根据所述总数与默认数目之间的差值获得所述偏移信息。
12.根据权利要求9所述的存储器存储装置，其中获得所述第一临界电压分布相较于所述多个第一存储单元的所述原始临界电压分布的所述偏移信息的操作包括：
根据所述存储单元个数分布决定分布曲线；以及
根据所述分布曲线的特征参数获得所述偏移信息。
13.根据权利要求12所述的存储器存储装置，其中所述特征参数包括所述分布曲线的斜率值与低点位置的其中之一。
14.根据权利要求8所述的存储器存储装置，其中根据所述第一可靠度信息的所述统计特性还原出对应于所述原始临界电压分布的所述原始可靠度信息的操作包括：
根据所述第一可靠度信息的所述统计特性决定调整值；以及
根据所述调整值调整所述第一可靠度信息，以获得所述原始可靠度信息。
15.一种存储器控制电路单元，其特征在于，用以控制可复写式非易失性存储器模块，其中所述可复写式非易失性存储器模块包括多个存储单元，且所述存储器控制电路单元包括：
主机接口，用以连接至主机系统；
存储器接口，用以连接至所述可复写式非易失性存储器模块；以及
存储器管理电路，连接至所述主机接口与所述存储器接口，
其中所述存储器管理电路用以发送读取指令序列，以指示使用多个读取电压电平来读取所述多个存储单元中的多个第一存储单元，以获得所述多个第一存储单元的第一临界电压分布，
所述存储器管理电路还用以获得所述第一临界电压分布相较于所述多个第一存储单元的原始临界电压分布的偏移信息，
所述存储器管理电路还用以获得对应于所述第一临界电压分布的第一可靠度信息，
所述存储器管理电路还用以根据所述第一可靠度信息的统计特性还原出对应于所述原始临界电压分布的原始可靠度信息，
所述存储器管理电路还用以根据所述偏移信息调整所述原始可靠度信息，以获得对应于所述第一临界电压分布的第二可靠度信息，并且
所述存储器管理电路还用以根据所述第二可靠度信息更新与所述多个第一存储单元有关的可靠度信息。
16.根据权利要求15所述的存储器控制电路单元，其中所述多个读取电压电平在所述第一临界电压分布上划分出多个电压范围，且所述第一临界电压分布包括基于所述多个电压范围所呈现的存储单元个数分布。
17.根据权利要求16所述的存储器控制电路单元，其中所述存储单元个数分布反映临界电压落于所述多个电压范围的其中之一内存储单元的总数。
18.根据权利要求17所述的存储器控制电路单元，其中获得所述第一临界电压分布相较于所述多个第一存储单元的所述原始临界电压分布的所述偏移信息的操作包括：
根据所述总数与默认数目之间的差值获得所述偏移信息。
19.根据权利要求16所述的存储器控制电路单元，其中获得所述第一临界电压分布相较于所述多个第一存储单元的所述原始临界电压分布的所述偏移信息的操作包括：
根据所述存储单元个数分布决定分布曲线；以及
根据所述分布曲线的特征参数获得所述偏移信息。
20.根据权利要求19所述的存储器控制电路单元，其中所述特征参数包括所述分布曲线的斜率值与低点位置的其中之一。
21.根据权利要求15所述的存储器控制电路单元，其中根据所述第一可靠度信息的所述统计特性还原出对应于所述原始临界电压分布的所述原始可靠度信息的操作包括：
根据所述第一可靠度信息的所述统计特性决定调整值；以及
根据所述调整值调整所述第一可靠度信息，以获得所述原始可靠度信息。
CN202110261370.0A 2021-03-10 2021-03-10 存储器控制方法、存储器存储装置及存储器控制电路单元 Active CN112837728B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110261370.0A CN112837728B (zh) 2021-03-10 2021-03-10 存储器控制方法、存储器存储装置及存储器控制电路单元

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110261370.0A CN112837728B (zh) 2021-03-10 2021-03-10 存储器控制方法、存储器存储装置及存储器控制电路单元

Publications (2)

Publication Number Publication Date
CN112837728A CN112837728A (zh) 2021-05-25
CN112837728B true CN112837728B (zh) 2023-05-02

Family

ID=75929995

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110261370.0A Active CN112837728B (zh) 2021-03-10 2021-03-10 存储器控制方法、存储器存储装置及存储器控制电路单元

Country Status (1)

Country Link
CN (1) CN112837728B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6778457B1 (en) * 2003-02-19 2004-08-17 Freescale Semiconductor, Inc. Variable refresh control for a memory
CN1574085A (zh) * 2003-05-29 2005-02-02 海力士半导体有限公司 在存储单元中迅速储存数据而无电压损耗的方法及装置
TW201337932A (zh) * 2012-03-02 2013-09-16 Silicon Motion Inc 讀取快閃記憶體中所儲存之資料的方法、記憶體控制器與系統
CN106683701A (zh) * 2015-11-06 2017-05-17 群联电子股份有限公司 存储器管理方法、存储器储存装置及存储器控制电路单元
TWI634556B (zh) * 2017-10-12 2018-09-01 群聯電子股份有限公司 解碼方法、記憶體儲存裝置及記憶體控制電路單元
TW201837916A (zh) * 2017-04-06 2018-10-16 群聯電子股份有限公司 解碼方法、記憶體儲存裝置及記憶體控制電路單元
TW201933366A (zh) * 2018-01-22 2019-08-16 旺宏電子股份有限公司 調整一非揮發性記憶裝置之複數門檻電壓值的方法及其裝置
CN111326186A (zh) * 2018-12-13 2020-06-23 群联电子股份有限公司 存储器控制方法、存储器存储装置及存储器控制电路单元

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6778457B1 (en) * 2003-02-19 2004-08-17 Freescale Semiconductor, Inc. Variable refresh control for a memory
CN1574085A (zh) * 2003-05-29 2005-02-02 海力士半导体有限公司 在存储单元中迅速储存数据而无电压损耗的方法及装置
TW201337932A (zh) * 2012-03-02 2013-09-16 Silicon Motion Inc 讀取快閃記憶體中所儲存之資料的方法、記憶體控制器與系統
CN106683701A (zh) * 2015-11-06 2017-05-17 群联电子股份有限公司 存储器管理方法、存储器储存装置及存储器控制电路单元
TW201837916A (zh) * 2017-04-06 2018-10-16 群聯電子股份有限公司 解碼方法、記憶體儲存裝置及記憶體控制電路單元
TWI634556B (zh) * 2017-10-12 2018-09-01 群聯電子股份有限公司 解碼方法、記憶體儲存裝置及記憶體控制電路單元
TW201933366A (zh) * 2018-01-22 2019-08-16 旺宏電子股份有限公司 調整一非揮發性記憶裝置之複數門檻電壓值的方法及其裝置
CN111326186A (zh) * 2018-12-13 2020-06-23 群联电子股份有限公司 存储器控制方法、存储器存储装置及存储器控制电路单元

Also Published As

Publication number Publication date
CN112837728A (zh) 2021-05-25

Similar Documents

Publication Publication Date Title
US10534665B2 (en) Decoding method, memory storage device and memory control circuit unit
US10108490B1 (en) Decoding method, memory storage device and memory control circuit unit
TWI612527B (zh) 解碼方法、記憶體儲存裝置及記憶體控制電路單元
US10923212B2 (en) Memory control method, memory storage device and memory control circuit unit
US10324787B2 (en) Decoding method, memory storage device and memory control circuit unit
US20160020784A1 (en) Decoding method, memory storage device and memory control circuit unit
US10447314B2 (en) Decoding method, memory storage device and memory control circuit unit
CN106681856B (zh) 解码方法、存储器存储装置及存储器控制电路单元
TWI670725B (zh) 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
US10622077B2 (en) Decoding method, memory storage device and memory control circuit unit
US10191806B2 (en) Decoding method, memory storage device and memory control circuit unit
CN109697134B (zh) 解码方法、存储器存储装置及存储器控制电路单元
CN107025935B (zh) 译码方法、内存储存装置及内存控制电路单元
TWI751620B (zh) 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
CN111326186B (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元
CN112837728B (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元
TW202244732A (zh) 資料存取方法、記憶體控制電路單元以及記憶體儲存裝置
TWI764602B (zh) 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
CN107301873B (zh) 译码方法、存储器储存装置及存储器控制电路单元
CN111258791B (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元
US11962328B1 (en) Decoding method, memory storage device and memory control circuit unit
CN111863099B (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元
CN113496752B (zh) 解码方法、存储器存储装置及存储器控制电路单元
US10628259B2 (en) Bit determining method, memory control circuit unit and memory storage device
CN115547388A (zh) 解码方法、存储器存储装置及存储器控制电路单元

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant