CN114038494A

CN114038494A - 非易失性存储装置及其操作方法

Info

Publication number: CN114038494A
Application number: CN202111395199.9A
Authority: CN
Inventors: 陈姗; 孔令华; 李康
Original assignee: Yangtze Memory Technologies Co Ltd
Current assignee: Yangtze Memory Technologies Co Ltd
Priority date: 2021-11-23
Filing date: 2021-11-23
Publication date: 2022-02-11

Abstract

本发明涉及一种非易失性存储装置及其操作方法，该操作方法包括：选取当前字线的目标物理页，以第一步长为递变量，以循环递变步骤向当前字线施加第一读电压，并记录目标物理页上所有存储单元的失败位计数值；确定目标物理页的最佳第一读电压，在最佳第一读电压下，目标物理页上所有存储单元的失败位计数值最小；以第二步长为递变量，以循环递变步骤向当前字线施加第二读电压，并记录当前字线的每个物理页的所有存储单元的失败位计数值，其中，第二步长小于第一步长；以及确定当前字线的每个物理页的最佳第二读电压，在最佳第二读电压下，当前字线的每个物理页的所有存储单元的失败位计数值最小。

Description

非易失性存储装置及其操作方法

技术领域

本发明涉及集成电路的制造领域，尤其涉及一种快速确定最佳读电压的非易失性存储装置及其操作方法。

背景技术

在非易失性存储装置中，随着存储在一个存储单元中的数据的比特率的增加，需要更精细地在存储单元中形成阈值电压分布。对于例如3D NAND闪存的非易失性存储器可以使用增量阶跃脉冲编程(ISPP)对数据进行编程，使存储单元被编程至一定的编程态所对应的阈值电压。在执行读取操作时，向所要读取的存储单元的字线上施加一个读取电压。随着技术的发展，存储单元中存储的数据位数逐渐增加，存储单元所被编程到的编程态的个数也随之增加，存储单元所处的编程态越高，其存储层存储的电荷数越多。然而，电荷随着放置时间或受其他因素的影响，会发生逐渐泄露的现象，从而造成阈值电压的漂移。当阈值电压发生漂移时，原来的读取电压就不合适了，需要寻找最佳的读取电压以获得最小的失败位计数(Fail Bit Count,FBC)，提高存储单元的有效利用率。然而，如果通过一一尝试的方法获得最佳读取电压，耗时长，导致测试工作效率低下，并且不能满足对读取时间的要求。

发明内容

本发明所要解决的技术问题是提供一种快速确定最佳读电压的非易失性存储装置及其操作方法。

本发明为解决上述技术问题而采用的技术方案是一种非易失性存储装置的操作方法，所述非易失性存储装置包括多条字线，每条字线对应于多个物理页，包括：选取当前字线的目标物理页，以第一步长为递变量，以第一初始读电压为第一读电压的初始值，以第一读电压阈值为所述第一读电压的终值，以循环递变步骤向所述当前字线施加所述第一读电压，并记录所述目标物理页上所有存储单元的失败位计数值；确定所述目标物理页的最佳第一读电压，在所述最佳第一读电压下，所述目标物理页上所有存储单元的失败位计数值最小；以第二步长为递变量，以所述最佳第一读电压为第二读电压的初始值，以第二读电压阈值为所述第二读电压的终值，以循环递变步骤向所述当前字线施加所述第二读电压，并记录所述当前字线的每个物理页的所有存储单元的失败位计数值，其中，所述第二步长小于所述第一步长；以及确定所述当前字线的每个物理页的最佳第二读电压，在所述最佳第二读电压下，所述当前字线的每个物理页的所有存储单元的失败位计数值最小。

在本发明的一实施例中，所述目标物理页对应多个读水平，多个所述最佳第一读电压与所述多个读水平一一对应。

在本发明的一实施例中，获得所述目标物理页的失败位计数值的步骤包括：从所述多个读水平中选取一目标读水平，所述目标读水平位于第一编程态和第二编程态之间，在所述目标物理页中，获得处于第一编程态的存储单元的第一失败位计数值和处于第二编程态的存储单元的第二失败位计数值，所述目标物理页在所述目标读水平的失败位计数值等于所述第一失败位计数值和所述第二失败位计数值之和。

在本发明的一实施例中，所述多个物理页中的每个物理页对应多个读水平，所述每个物理页包括多个所述最佳第二读电压，多个所述最佳第二读电压与所述多个读水平一一对应。

在本发明的一实施例中，获得每个所述物理页的失败位计数值的步骤包括：从所述多个读水平中选取一目标读水平，所述目标读水平位于第一编程态和第二编程态之间，在每个所述物理页中，获得处于第一编程态的存储单元的第一失败位计数值和处于第二编程态的存储单元的第二失败位计数值，所述物理页在所述目标读水平的失败位计数值等于所述第一失败位计数值和所述第二失败位计数值之和。

在本发明的一实施例中，以循环递变步骤向所述当前字线施加所述第一读电压时，仅向所述当前字线的目标物理页施加所述第一读电压。

在本发明的一实施例中，以循环递变步骤向所述当前字线施加所述第二读电压时，同时向所述当前字线的所有物理页施加所述第二读电压。

本发明为解决上述技术问题还提出一种非易失性存储装置，包括：多条字线，每条字线对应于多个物理页；控制器，配置为：选取当前字线的目标物理页，以第一步长为递变量，以第一初始读电压为第一读电压的初始值，以第一读电压阈值为所述第一读电压的终值，以循环递变步骤向所述当前字线施加所述第一读电压，并记录所述目标物理页上所有存储单元的失败位计数值；确定所述目标物理页的最佳第一读电压，在所述最佳第一读电压下，所述目标物理页上所有存储单元的失败位计数值最小；以第二步长为递变量，以所述最佳第一读电压为第二读电压的初始值，以第二读电压阈值为所述第二读电压的终值，以循环递变步骤向所述当前字线施加所述第二读电压，并记录所述当前字线上每个物理页的所有存储单元的失败位计数值，其中，所述第二步长小于所述第一步长；以及确定所述当前字线的每个物理页的最佳第二读电压，在所述最佳第二读电压下，所述当前字线上的每个物理页的所有存储单元的失败位计数值最小。

在本发明的一实施例中，所述控制器还配置为：在获得所述目标物理页的失败位计数值的过程中，从所述多个读水平中选取一目标读水平，所述目标读水平位于第一编程态和第二编程态之间，在所述目标物理页中，获得处于第一编程态的存储单元的第一失败位计数值和处于第二编程态的存储单元的第二失败位计数值，所述目标物理页在所述目标读水平的失败位计数值等于所述第一失败位计数值和所述第二失败位计数值之和。

在本发明的一实施例中，所述控制器还配置为：在获得每个所述物理页的失败位计数值的过程中，从所述多个读水平中选取一目标读水平，所述目标读水平位于第一编程态和第二编程态之间，在每个所述物理页中，获得处于第一编程态的存储单元的第一失败位计数值和处于第二编程态的存储单元的第二失败位计数值，所述物理页在所述目标读水平的失败位计数值等于所述第一失败位计数值和所述第二失败位计数值之和。

在本发明的一实施例中，所述控制器还配置为：以循环递变步骤向所述当前字线施加所述第一读电压时，仅向所述当前字线的目标物理页施加所述第一读电压。

在本发明的一实施例中，所述控制器还配置为：以循环递变步骤向所述当前字线施加所述第二读电压时，同时向所述当前字线的所有物理页施加所述第二读电压。

在本发明的一实施例中，所述非易失性存储装置是3D NAND闪存。

在本发明的一实施例中，所述存储单元中的每一个是多级单元。

本发明的非易失性存储装置及其操作方法，首先采用粗调方法获得当前字线的目标物理页上的最佳第一读电压，再以该最佳第一读电压为基础进行细调，获得当前字线的每个物理页在每个读水平下的最佳第二读电压，该操作方法耗时短，可以快速获得每个读水平下的最佳读电压，提高非易失性存储装置的测试效率，进而提高了机台的利用率，降低了测试成本。

附图说明

为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：

图1A和1B是读电压和编程态之间的关系示意图；

图2是本发明一实施例的非易失性存储装置的操作方法的示例性流程图；

图3是本发明一实施例的非易失性存储装置中存储结构的示意图；

图4是本发明一实施例的非易失性存储装置的操作方法的步骤S210-S220的一种具体实施流程图；

图5是本发明一实施例的非易失性存储装置的操作方法的步骤S230-S240的一种具体实施流程图；

图6是本发明一实施例的非易失性存储装置的模块图。

具体实施方式

为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其它不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。

如本申请和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排它性的罗列，方法或者设备也可能包含其他的步骤或元素。

在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

在本申请的上下文中，所描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。

此外，需要说明的是，使用“第一”、“第二”等词语来限定零部件，仅仅是为了便于对相应零部件进行区别，如没有另行声明，上述词语并没有特殊含义，因此不能理解为对本申请保护范围的限制。

在本文中所使用的术语“三维(3D)存储装置件”是指在横向取向的衬底上具有竖直取向的存储单元晶体管串(在文中被称为“存储装置串”，例如NAND串)从而存储装置串相对于衬底在竖直方向上延伸的半导体器件。如在本文中所使用的，术语“竖直/竖直地”表示标称垂直于衬底的横向表面。

在本文中所使用的属于“衬底”是指在其上添加后续材料层的材料。衬底本身可以被图案化。添加在衬底的顶部上的材料可以被图案化或可以保持未被图案化。此外，衬底可以包括多种半导体材料，例如硅、锗、砷化镓、磷化铟等。或者，衬底可以由非导电材料制成，例如玻璃、塑料或蓝宝石晶圆。

在本申请中所使用的术语“层”是指包括具有厚度的区域的材料部分。层可以在整个下层或上层结构上延伸，或者可以具有小于下层或上层结构范围的范围。此外，层可以是厚度小于连续结构的厚度的均匀或不均匀连续结构的区域。例如，层可以位于连续结构的顶表面和底表面之间或其处的任何一对水平平面之间。层可以水平地、垂直地和/或沿着锥形表面延伸。衬底可以是层，其中可以包括一层或多层，和/或可以在其上、其上方和/或其下方具有一层或多层。层可以包括多个层。例如，互连层可以包括一个或多个导体和触点层(其中形成有触点、互连线和/或通孔)以及一个或多个电介质层。

本申请中使用了流程图用来说明根据本申请的实施例的系统所执行的操作。应当理解的是，前面或下面操作不一定按照顺序来精确地执行。相反，可以按照倒序或同时处理各种步骤。同时，或将其他操作添加到这些过程中，或从这些过程移除某一步或数步操作。

对于非易失性存储器件来说，以3D NAND闪存为例，为了寻找最佳的读取电压，可以依次对每个存储页的每个读电压进行调试，以初始读取电压开始，逐步增加或减小读取电压，将具有最小FBC时对应的读取电压作为最佳读取电压。在调试的过程中，根据读取电压所取范围和步长的不同，可以分为粗调和细调两种步骤。在一种方式下，对每个存储页的每个读电压依次进行粗调和细调，需要耗费的测试时间很长。

图1A和1B是读电压和编程态之间的关系示意图。参考图1A和1B所示，其中横轴是阈值电压Vt，纵轴是存储单元个数。图1A和图1B以TLC技术为例，每个存储单元可存储3位数据。存储单元总共包括8个态，其中ER表示擦除态，P1-P7表示7个编程态，分别对应的存储数字位为110、100、000、010、011、001、101。图1A中用虚直线表示读电压所处的位置，vrd0-vrd6分别对应于7个编程态的读电压。图1B中用虚直线表示最佳读电压所处的位置，bst_vrd0-bst_vrd6分别对应于7个编程态的最佳读电压。比较图1A和图1B所示，最佳读电压应正好处于相邻的两个编程态之间，其中，bst_vrd0处于擦除态ER和编程态P1之间的中间位置。如果采用图1A所示的读电压vrd0-vrd6则并不能获得准确的读取结果。

图2是本发明一实施例的非易失性存储装置的操作方法的示例性流程图。该方法中所涉及的非易失性存储装置包括多条字线，每条字线对应于多个物理页。参考图2所示，该实施例的操作方法包括以下步骤：

步骤S210：选取当前字线的目标物理页，以第一步长为递变量，以第一初始读电压为第一读电压的初始值，以第一读电压阈值为第一读电压的终值，以循环递变步骤向当前字线施加第一读电压，并记录目标物理页上所有存储单元的失败位计数值；

步骤S220：确定目标物理页的最佳第一读电压，在最佳第一读电压下，目标物理页上所有存储单元的失败位计数值最小；

步骤S230：以第二步长为递变量，以最佳第一读电压为第二读电压的初始值，以第二读电压阈值为第二读电压的终值，以循环递变步骤向当前字线施加第二读电压，并记录当前字线的每个物理页的所有存储单元的失败位计数值，其中，第二步长小于第一步长。

步骤S240：确定当前字线的每个物理页的最佳第二读电压，在最佳第二读电压下，当前字线的每个物理页的所有存储单元的失败位计数值最小。

根据该实施例，由于第二步长Step2小于第一步长Step1，在步骤S210和S230的循环递变步骤中，可以将步骤S210中确定目标物理页的最佳第一读电压的方法称为是一种粗调方法，并相应地将步骤S230中确定所有物理页的最佳第二读电压的方法称为是一种细调方法。可以理解，第一步长Step1和第二步长Step2对应的物理量都是电压。

图3是本发明一实施例的非易失性存储装置中存储结构的示意图。参考图3所示，存储单元阵列310包括多个存储单元，其中用MC(Memory Cell)表示一个存储单元。在该存储结构中，包括多条字线WL和多条位线BL。例如，WL1-WL8表示8条字线，BL1-BLd表示d条字线。对应于同一条位线的多个存储单元组成一个存储串STR，存储串STR沿着字线WL1-WL8层数渐增的方向将多个存储单元串联起来。每个串STR还可以包括分别连接到串联连接的存储单元MC的两端的串选择晶体管SST和地选择晶体管GST。CSL为公共源极线。多个存储单元当中的连接到同一字线的存储器单元被定义为一个物理页。在3D NAND中，处于同一单元深度的存储单元处于同一个物理页(PAGE)。对于三维存储器来说，一个字线对应于多个物理页，例如6个。参考图3所示，例如，在WL5所在的平面内可以包括多个物理页。字线WL的数量和物理页的数量可以根据实施例改变。

图3所示仅为示例，不用于限制字线、物理页和存储单元的个数，以及本发明的非易失性存储装置的具体结构。

结合图2和图3，在步骤S210，当前字线WL可以是所有字线中的任意一个。目标物理页可以是与该当前字线WL相连的任意一个物理页。

对于粗调步骤来说，为第一读电压设置一第一范围，Vrd1_0～Vrd1_h，以及第一步长Step1。其中，以Vrd1_0为第一读电压的初始值，控制器向当前字线WL施加该第一读电压，并获取当前字线WL的目标物理页上所有存储单元MC的失败位计数值FBC。

失败位计数值FBC可以通过测试机获得，本发明对此不做限制。

步骤S210中的循环递变步骤包括以下的步骤：

步骤S211，控制器向当前字线WL施加初始的第一读电压Vrd1_0之后，记录该初始的第一读电压Vrd1_0下目标物理页上所有存储单元MC的失败位计数值FBC1_0；

步骤S212，使该第一读电压增加第一步长Step1，将第一读电压Vrd1_0用新的第一读电压Vrd1_1来代替，控制器再次向当前字线WL施加新的第一读电压Vrd1_1，并记录新的失败位计数值FBC1_1。重复执行本步骤，直到第一读电压达到第一读电压阈值Vrd1_h。

在另一些实施例中，第一范围可以是Vrd1_h～Vrd1_0，其中，将Vrd1_0作为第一读电压的初始值，Vrd1_h作为第一读电压阈值，在步骤S212中，使该第一读电压减少第一步长Step1来获得新的第一读电压Vrd1_1。该些实施例与上面实施例的区别在于循环递变的方向不同，上述实施例的第一初始读电压在第一范围内是最小值，在循环递变过程，第一读电压逐渐增加；这些实施例的第一初始读电压在第一范围内是最大值，在循环递变过程，第一读电压逐渐减小。

在步骤S220中，由于在步骤S210已经获得了所有的第一读电压及其对应的失败位计数值，则可以将具有最小失败位计数值的第一读电压作为最佳第一读电压。

在一些实施例中，目标物理页对应多个读水平(read level)，多个最佳第一读电压与多个读水平一一对应。对于这些实施例来说，获得目标物理页的失败位计数值的步骤包括：从多个读水平中选取一目标读水平，目标读水平位于第一编程态和第二编程态之间，在目标物理页中，获得处于第一编程态的存储单元的第一失败位计数值和处于第二编程态的存储单元的第二失败位计数值，目标物理页在目标读水平的失败位计数值等于第一失败位计数值和第二失败位计数值之和。

参考图1B，对于TLC来说包括7个读水平vrd0-vrd6，可以理解，读水平vrd0-vrd6是电压水平。例如，选取读水平vrd1作为目标读水平，为了获得目标物理页在目标读水平vrd1所对应的失败位计数值，可以获得位于P1态和P2态的存储单元的失败位计数值之和，作为该目标物理页在该目标读水平vrd1下的失败位计数值。

可以理解，第一编程态和第二编程态是位于目标读水平两侧的编程态。本发明对于第一编程态和第二编程态的具体状态不做限制，可以是包括擦除态在内的所有编程态。

经过步骤S210-S220可以获得每个读水平对应的最佳第一读电压。

在一些实施例中，步骤S210中以循环递变步骤向当前字线施加第一读电压时，仅向当前字线的目标物理页施加第一读电压。这样可以进一步缩短测试时间。

步骤S230中的循环递变步骤与步骤S210中的循环递变步骤类似，不同之处在于，步骤S230中第二读电压的第二范围，Vrd2_0～Vrd2_h，与第一范围不同，第二步长Step2小于第一步长Step1。其中，Vrd2_0等于最佳第一读电压，Vrd2_h是第二读电压阈值。

例如，第一范围是-0.5V～0.3V，Step1＝0.1V；第二范围是-0.2V～0.2V，Step2＝0.02V。

第二范围的设置可以根据最佳第一读电压来设置，使最佳第一读电压位于该第二范围内。

步骤S230中记录存储单元的失败位计数值时，是针对每个物理页上所有存储单元来记录。结合图3所示，对于当前字线WL来说，每个物理页与每条位线相交处具有一存储单元，则一个物理页包括d个存储单元，记录其上所有存储单元的失败位计数值。相应地，在步骤S240中，对每个物理页来说，将具有最小失败位计数值的第二读电压作为最佳第二读电压。

在一些实施例中，以循环递变步骤向当前字线施加第二读电压时，同时向当前字线的所有物理页施加第二读电压。根据这些实施例，可以加快获得最佳第二读电压的速度，提高产品的测试效率。

在一些实施例中，多个物理页中的每个物理页对应多个读水平，每个物理页包括多个最佳第二读电压，多个最佳第二读电压与多个读水平一一对应。对于这些实施例来说，获得每个物理页的失败位计数值的步骤包括：从多个读水平中选取一目标读水平，目标读水平位于第一编程态和第二编程态之间，在每个物理页中，获得处于第一编程态的存储单元的第一失败位计数值和处于第二编程态的存储单元的第二失败位计数值，物理页在目标读水平的失败位计数值等于第一失败位计数值和第二失败位计数值之和。

在这些实施例中，针对每个物理页可以获得多个读水平的最佳第二读水平。以TLC和图3所示的存储结构为例，对于一条字线对应的所有物理页，都可以获得7个最佳第二读水平。

图4是本发明一实施例的非易失性存储装置的操作方法的步骤S210-S220的一种具体实施流程图。参考图4所示，在该实施例中，图2中的步骤S210-S220具体包括以下步骤：

步骤S410：

Index＝0

Offset1＝Vrd1_0

Bst_vrd1[read_level]＝Vrd1_0

Bst_fbc1[read_level]＝Cur_max_fbc1[read_level]

其中，Index表示循环递变步骤的递进索引，从0开始。

Offset1表示第一读电压，其初始值为Vrd1_0。在该实施例中，第一范围为Vrd1_0～Vrd1_h，Vrd1_0为范围下限，循环递变步骤中第一读电压以第一步长Step1递增。

在Bst_vrd1[read_level]＝Vrd1_0中，read_level是读水平的数量，根据实际的读水平的数量而定。以read_level作为Bst_vrd1的索引下标。如图1B所示的实施例中有7个读水平，则read_level＝[0:6]，为包括0-6的整数的数组，相应地，Bst_vrd1具有7个对应的数值。

在Bst_fbc1[read_level]＝Cur_max_fbc1[read_level]中，Cur_max_fbc1[read_level]是对应于某一个读水平下的当前失败位计数值。在步骤S410中，根据系统功能可以实时获取当前失败位计数值，当前失败位计数值与当前所施加的第一读电压相关。Bst_fbc1[read_level]表示对应于某一读水平的最佳失败位计数值。可以理解，失败位计数值越小越好。在步骤S410先令Bst_fbc1[read_level]等于Cur_max_fbc1[read_level]，在后续的步骤中，经过比较，将更小的当前失败位计数值赋值给最佳失败位计数值。

步骤S420：

Index++

Offset1＝Vrd1_0+Step1*Index

其中，首先使Index加1，并且使第一读电压增加第一步长Step1。

步骤S430：

判断Cur_max_fbc1[read_level]<Bst_fbc1[read_level]？，若是则继续执行步骤S440，若否则跳转执行步骤S450。

其中，Cur_max_fbc1[read_level]是经过步骤S410之后，将步骤S420中的第一读电压Offset1施加到当前字线后，所获得的当前失败位计数值。可以理解，该Cur_max_fbc1[read_level]是步骤S410中的Cur_max_fbc1[read_level]经过更新之后的数值，该具体数值可能与步骤S410中的数值不同。

步骤S440：

Bst_vrd1[read_level]＝Offset1

Bst_fbc1[read_level]＝cur_max_fbc1[read_level]

如果根据新的第一读电压Offset1获得当前失败位计数值是目前的最小值，则在步骤S440，令最佳第一读电压Bst_vrd1[read_level]先等于该第一读电压Offset1，并且令最佳失败位计数值Bst_fbc1[read_level]先等于目前的当前失败位计数值cur_max_fbc1[read_level]。

在步骤S450：

判断Index++<(Vrd1_h-Vrd1_0)/Step1？，若是，则结束，若否则跳转执行步骤S420。

在该步骤450，根据预先设定的第一范围Vrd1_0～Vrd1_h和第一步长Step1可以获得Index的最大值。如果Index在加1之后仍然小于该最大值，则继续步骤S420-S440，直到Index在加1之后大于其最大值。

根据图4所示的流程，最终可以获得每个读水平下的最佳第一读电压Bst_Vrd1[read_level]，对每个读水平来说，在该最佳第一读电压Bst_Vrd1[read_level]下的失败位计数值最小。

图5是本发明一实施例的非易失性存储装置的操作方法的步骤S230-S240的一种具体实施流程图。参考图5所示，在该实施例中，图2中的步骤S230-S240具体包括以下步骤：

步骤S510：

Index＝0

Offset2＝Vrd2_0

Bst_vrd2[string_index][read_level]＝Vrd2_0

Bst_fbc2[string_index][read_level]＝Cur_max_fbc2[string_index][read_level]

其中，Index表示循环递变步骤的递进索引，从0开始。

Offset2表示第二读电压，其初始值为Vrd2_0。在该实施例中，第二范围为Vrd2_0～Vrd2_h，Vrd2_0为范围下限，循环递变步骤中第二读电压以第二步长Step2递增。

在该实施例中，Vrd2_0是根据图4所获得的最佳第一读电压Bst_Vrd1。

在其他的实施例中，步骤S510中，Offset2＝Bst_Vrd1+Vrd2_0，也就是在第二范围的下限的基础上增加最佳第一读电压，作为第二读电压的初始值。

在Bst_vrd2[string_index][read_level]＝Vrd2_0中，用string_index作为当前字线的物理页的索引下标，以read_level作为读水平的索引下标。令最佳第二读电压Bst_vrd2的初始值为Vrd2_0。

在Bst_fbc2[string_index][read_level]＝Cur_max_fbc2[string_index][read_level]中，Cur_max_fbc2[string_index][read_level]对应于某一物理页在某一个读水平下的当前失败位计数值。在步骤S510中，根据系统功能可以实时获取当前失败位计数值，当前失败位计数值与当前所施加的第二读电压相关。Bst_fbc2[string_index][read_level]表示对应于某一物理页在某一读水平的最佳失败位计数值。可以理解，失败位计数值越小越好。在步骤S510先令Bst_fbc2[string_index][read_level]等于Cur_max_fbc2[string_index][read_level]，在后续的步骤中，经过比较，将更小的当前失败位计数值赋值给最佳失败位计数值。

步骤S520：

Index++

Offset2＝Vrd2_0+Step2*index

其中，首先使Index加1，并且使第二读电压增加第二步长Step2。

步骤S530：

判断

Cur_max_fbc2[string_index][read_level]<Bst_fbc2[string_index][read_level]？，若是则继续执行步骤S540，若否则跳转执行步骤S550。

其中，Cur_max_fbc2[string_index][read_level]是经过步骤S510之后，将步骤S520中的第二读电压Offset2施加到当前字线后，所获得的某个物理页在某个读水平下的当前失败位计数值。可以理解，该Cur_max_fbc2[string_index][read_level]是步骤S510中的Cur_max_fbc2[string_index][read_level]经过更新之后的数值，该具体数值可能与步骤S510中的数值不同。

步骤S540：

Bst_vrd2[string_index][read_level]＝Offset2

Bst_fbc2[string_index][read_level]＝cur_max_fbc2[string_index][read_level]

如果根据新的第二读电压Offset2获得当前失败位计数值是目前的最小值，则在步骤S540，令最佳第二读电压Bst_fbc2[string_index][read_level]先等于该第二读电压Offset2，并且令最佳失败位计数值Bst_fbc2[string_index][read_level]先等于目前的当前失败位计数值cur_max_fbc2[string_index][read_level]。

步骤S550：

判断Index++<(Vrd2_h-Vrd2_0)/Step2？，若是，则结束，若否则跳转执行步骤S520。

在该步骤550，根据预先设定的第二范围Vrd2_0～Vrd2_h和第二步长Step2可以获得Index的最大值。如果Index在加1之后仍然小于该最大值，则继续步骤S520-S540，直到Index在加1之后大于其最大值。

根据图5所示的流程，最终可以获得每个物理页在每个读水平下的最佳第二读电压Bst_vrd2[string_index][read_level]，对每个物理页在每个读水平来说，在该最佳第二读电压Bst_Vrd2[string_index][read_level]下的失败位计数值最小。

图4和图5所示的流程可以采用编程语言来实现，例如C语言，本发明对此不做限制。根据该实施例的操作方法，可以快速获得最佳第二读电压，提高非易失性存储装置的测试效率，进而提高了机台的利用率，降低了测试成本。根据测试，采用本发明的操作方法比以往的测试方法测试时间减少了80％，测试精度提高了一倍。

图6是本发明一实施例的非易失性存储装置的模块图。本发明前文所述的非易失性存储装置的操作方法可以用于控制该实施例的非易失性存储装置，因此前文的附图和说明内容都可以用于说明本发明的非易失性存储装置。

参考图6所示，该非易失性存储装置包括存储单元阵列610和控制器620。该存储单元阵列610包括多条字线，每条字线对应于多个物理页。

控制器620配置为：选取当前字线的目标物理页，以第一步长为递变量，以第一初始读电压为第一读电压的初始值，以第一读电压阈值为第一读电压的终值，以循环递变步骤向当前字线施加第一读电压，并记录目标物理页上所有存储单元的失败位计数值；确定目标物理页的最佳第一读电压，在最佳第一读电压下，目标物理页上所有存储单元的失败位计数值最小；以第二步长为递变量，以最佳第一读电压为第二读电压的初始值，以第二读电压阈值为第二读电压的终值，以循环递变步骤向当前字线施加第二读电压，并记录当前字线上每个物理页的所有存储单元的失败位计数值，其中，第二步长小于第一步长；以及确定当前字线的每个物理页的最佳第二读电压，在最佳第二读电压下，当前字线的每个物理页的所有存储单元的失败位计数值最小。

在一些实施例中，目标物理页对应多个读水平，多个最佳第一读电压与多个读水平一一对应。

在一些实施例中，控制器620还配置为：在获得目标物理页的失败位计数值的过程中，从多个读水平中选取一目标读水平，目标读水平位于第一编程态和第二编程态之间，在目标物理页中，获得处于第一编程态的存储单元的第一失败位计数值和处于第二编程态的存储单元的第二失败位计数值，目标物理页在目标读水平的失败位计数值等于第一失败位计数值和第二失败位计数值之和。

在一些实施例中，多个物理页中的每一个物理页对应多个读水平，每个物理页包括多个最佳第二读电压，多个最佳第二读电压与多个读水平一一对应。

在一些实施例中，控制器620还配置为：在获得每个物理页的失败位计数值的过程中，从多个读水平中选取一目标读水平，目标读水平位于第一编程态和第二编程态之间，在每个物理页中，获得处于第一编程态的存储单元的第一失败位计数值和处于第二编程态的存储单元的第二失败位计数值，物理页在目标读水平的失败位计数值等于第一失败位计数值和第二失败位计数值之和。

在一些实施例中，控制器620还配置为：以循环递变步骤向当前字线施加第一读电压时，仅向当前字线的目标物理页施加第一读电压。

在一些实施例中，控制器620还配置为：以循环递变步骤向当前字线施加第二读电压时，同时向当前字线的所有物理页施加第二读电压。

控制器620可以采用本发明的非易失性存储装置的操作方法来实现上述的功能，因此前文的附图和说明内容都可以用于说明本发明的三维存储器的控制器620的具体功能，相同的内容将不再展开。

根据本发明的非易失性存储装置可以快速寻找到每个物理页在每个读电压水平下的最佳第二读电压。与以往的算法相比，测试时间为优化前的21％，大大提高了测试效率，进而提高了机台的利用率，降低了测试成本。

在本实施例中，存储单元阵列610中包括的每个存储单元可以是其中存储1位数据的单极存储单元SLC，或者是其中可以存储2位或更多位数据的多级存储单元，如MLC、TLC和QLC等，或者是单级存储单元和多级存储单元的任意组合。

在本实施例中，存储单元阵列610中的存储单元可以连接到字线WL和位线BL。同时，存储单元阵列610还可以连接到其他的选择线如串选择线SSL、地选择线GSL等。具体地，存储单元阵列610可以经由字线WL或者选择线(SSL和/或GSL)连接到字线解码器650，并进一步地的连接到电压发生器660。存储单元阵列610可以经由位线BL连接到位线解码器630，并进一步地的连接到输入输出(I/O)电路640。控制器620分别与位线解码器630、I/O电路640、字线解码器650和电压发生器660相连接。

当需要对某一个或多个存储单元进行擦除、编程、读写或验证操作时，控制器620可以将该一个或多个存储单元的地址发送到位线解码器630和字线解码器650，再经由位线解码器630通过位线BL寻址，以及经由字线解码器650通过字线WL寻址。

在一些实施例中，位线解码器630和字线解码器650的功能可以由一个统一的地址解码器来实现。该地址解码器还可包括地址缓冲器等组件。

I/O电路640一方面可以从控制器620和/或外部接收数据并将所接收的数据存储到存储单元阵列610中以进行写操作，另一方面可以从存储单元阵列610中读取数据并将所读取的数据输出到控制器620和/或外部以进行读操作。

电压发生器660可以响应于来自控制器620的控制信号，生成用于对存储单元阵列610执行擦除、编程、读写和验证等操作的各种电压。具体地，电压发生器660可以生成字线电压，例如编程电压(或写入电压)、编程抑制电压、读取电压和验证电压等。电压发生器660可以生成位线电压，例如位线强制电压或禁止电压。在本发明的实施例中，电压发生器660可以生成前文所述的操作方法中需要的第一读电压、第二读电压等，并向当前字线的目标物理页施加第一读电压，或者向当前字线的所有物理页同时施加第二读电压。

控制器620可以输出控制信号到位线解码器630、I/O电路640、字线解码器650和电压发生器660。例如，控制器620可以输出电压控制信号到电压发生器660，将字线地址输出到字线解码器650，将位线地址输出到位线解码器630，将写数据输出到I/O电路640并且从I/O电路640接收读出的数据。

在一些实施例中，控制器620控制位线解码器630选择某些位线BL，并控制字线解码器650选择某些位线WL，通过电压发生器660对这些位线BL和字线WL施加一定的电压。例如，在读取操作期间，可以将读取电压施加到所选的字线WL，对于禁止读取的存储单元，将读取禁止电压施加到未选择的位线BL。在编程操作期间，可以将编程电压和验证电压施加到所选的字线WL，并将编程抑制电压施加到未选择的位线BL。

本发明实施例的控制器620还可以包括处理器、I/O接口等组件。控制器620对位线解码器630、I/O电路640、字线解码器650和电压发生器660的控制逻辑并不限于上述内容。该控制器620还可以实现其他任何本领域技术人员可以理解的用于非易失性存储器的逻辑控制功能。

在一些实施例中，控制器620可以基于软件来指示存储单元阵列610执行所需的存储器操作。

在一些实施例中，本发明的三维存储器是3D NAND闪存。在这些实施例中，存储单元阵列包括多个存储串，存储串在衬底上方竖直延伸。该衬底可以是硅衬底(Si)、锗衬底(Ge)、锗化硅衬底(SiGe)、绝缘体上硅(SOI，Silicon on Insulator)或绝缘体上锗(GOI，Germanium on Insulator)等。在一些实施例中，该衬底还可以为包括其他元素半导体或化合物半导体的衬底，如GaAs、InP或SiC等。还可以是叠层结构，例如Si/SiGe等。还可以包括其他外延结构，例如绝缘体上锗硅(SGOI)等。在一些实施例中，衬底可以由非导电材料制成，例如玻璃、塑料或蓝宝石晶圆等。衬底可以已经经过了一些必要的处理，例如已形成公共有源区以及已经经过了必要的清洗等。

在该衬底上方包括堆叠结构，该堆叠结构可为第一材料层和第二材料层交替层叠的叠层。第一材料层和第二材料层可以是选自以下材料并且至少包括一种绝缘介质，例如氮化硅、氧化硅、非晶碳、类金刚石无定形碳、氧化锗、氧化铝等及其组合。第一材料层和第二材料层具有不同的刻蚀选择性。例如可以是氮化硅和氧化硅的组合、氧化硅与未掺杂的多晶硅或非晶硅的组合、氧化硅或氮化硅与非晶碳的组合等。堆栈结构的第一材料层和第二材料层的沉积方法可以包括化学气相沉积(CVD、PECVD、LPCVD、HDPCVD)、原子层沉积(ALD)，或物理气相沉积方法如分子束外延(MBE)、热氧化、蒸发、溅射等其各种方法。在本发明的实施例中，第一材料层可为栅极层，第二材料层为介质层。栅极层可以在去除伪栅极层之后形成。作为栅极牺牲层的材料可以是例如氮化硅层。作为栅极层的材料可以是导电材料例如金属钨、钴、铜、镍等，也可以是多晶硅、掺杂硅或其任何组合。作为介质层的材料可以是例如氧化硅、氧化铝、氧化铪、氧化钽等。

在本发明的实施例中，衬底的材料例如是硅。第一材料层和第二材料层例如是氮化硅和氧化硅的组合。以氮化硅和氧化硅的组合为例，可以采用化学气相沉积(CVD)、原子层沉积(ALD)或其他合适的沉积方法，依次在衬底上交替沉积氮化硅和氧化硅形成堆叠结构。

尽管在此描述了初始的半导体结构的示例性构成，但可以理解，一个或多个特征可以从这一半导体结构中被省略、替代或者增加到这一半导体结构中。例如，衬底中可根据需要形成各种阱区。此外，所举例的各层的材料仅仅是示例性的，例如衬底还可以是其他含硅的衬底，例如SOI(绝缘体上硅)、SiGe、Si:C等。栅极层还可以是其它导电层，例如金属钨，钴，镍等。第二材料层还可以是其它介电材料，例如氧化铝，氧化铪，氧化钽等。

对应于存储单元的沟道结构可以形成在垂直穿过堆叠结构的沟道孔中，因此沟道结构可以是圆柱状。沟道结构可以包括沟道层和存储器层。整体来看，沿沟道结构的径向从外向内依次设置的是存储器层和沟道层。存储器层可以包括沿沟道结构的径向从外向内依次设置的阻挡层、电荷捕获层和隧穿层。沟道层内还可设有填充层。填充层可以起到支撑物的作用。填充层的材料可以是氧化硅。填充层可以是实心的，在不影响器件可靠性的前提下也可以是中空的。沟道结构的形成可以采用一个或多个薄膜沉积工艺来实现，例如ALD、CVD、PVD等或其任意组合。

虽然本发明已参照当前的具体实施例来描述，但是本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本发明，在没有脱离本发明精神的情况下还可作出各种等效的变化或替换，因此，只要在本发明的实质精神范围内对上述实施例的变化、变型都将落在本申请的权利要求书的范围内。

Claims

1.一种非易失性存储装置的操作方法，所述非易失性存储装置包括多条字线，每条字线对应于多个物理页，包括：

选取当前字线的目标物理页，以第一步长为递变量，以第一初始读电压为第一读电压的初始值，以第一读电压阈值为所述第一读电压的终值，以循环递变步骤向所述当前字线施加所述第一读电压，并记录所述目标物理页上所有存储单元的失败位计数值；

确定所述目标物理页的最佳第一读电压，在所述最佳第一读电压下，所述目标物理页上所有存储单元的失败位计数值最小；

以第二步长为递变量，以所述最佳第一读电压为第二读电压的初始值，以第二读电压阈值为所述第二读电压的终值，以循环递变步骤向所述当前字线施加所述第二读电压，并记录所述当前字线的每个物理页的所有存储单元的失败位计数值，其中，所述第二步长小于所述第一步长；以及

确定所述当前字线的每个物理页的最佳第二读电压，在所述最佳第二读电压下，所述当前字线的每个物理页的所有存储单元的失败位计数值最小。

2.如权利要求1所述的操作方法，其特征在于，所述目标物理页对应多个读水平，多个所述最佳第一读电压与所述多个读水平一一对应。

3.如权利要求2所述的操作方法，其特征在于，获得所述目标物理页的失败位计数值的步骤包括：从所述多个读水平中选取一目标读水平，所述目标读水平位于第一编程态和第二编程态之间，在所述目标物理页中，获得处于第一编程态的存储单元的第一失败位计数值和处于第二编程态的存储单元的第二失败位计数值，所述目标物理页在所述目标读水平的失败位计数值等于所述第一失败位计数值和所述第二失败位计数值之和。

4.如权利要求1所述的操作方法，其特征在于，所述多个物理页中的每个物理页对应多个读水平，所述每个物理页包括多个所述最佳第二读电压，多个所述最佳第二读电压与所述多个读水平一一对应。

5.如权利要求4所述的操作方法，其特征在于，获得每个所述物理页的失败位计数值的步骤包括：从所述多个读水平中选取一目标读水平，所述目标读水平位于第一编程态和第二编程态之间，在每个所述物理页中，获得处于第一编程态的存储单元的第一失败位计数值和处于第二编程态的存储单元的第二失败位计数值，所述物理页在所述目标读水平的失败位计数值等于所述第一失败位计数值和所述第二失败位计数值之和。

6.如权利要求1所述的操作方法，其特征在于，以循环递变步骤向所述当前字线施加所述第一读电压时，仅向所述当前字线的目标物理页施加所述第一读电压。

7.如权利要求1所述的操作方法，其特征在于，以循环递变步骤向所述当前字线施加所述第二读电压时，同时向所述当前字线的所有物理页施加所述第二读电压。

8.一种非易失性存储装置，包括：

多条字线，每条字线对应于多个物理页；

控制器，配置为：

以第二步长为递变量，以所述最佳第一读电压为第二读电压的初始值，以第二读电压阈值为所述第二读电压的终值，以循环递变步骤向所述当前字线施加所述第二读电压，并记录所述当前字线上每个物理页的所有存储单元的失败位计数值，其中，所述第二步长小于所述第一步长；以及

确定所述当前字线的每个物理页的最佳第二读电压，在所述最佳第二读电压下，所述当前字线上的每个物理页的所有存储单元的失败位计数值最小。

9.如权利要求8所述的非易失性存储装置，其特征在于，所述目标物理页对应多个读水平，多个所述最佳第一读电压与所述多个读水平一一对应。

10.如权利要求9所述的非易失性存储装置，其特征在于，所述控制器还配置为：在获得所述目标物理页的失败位计数值的过程中，从所述多个读水平中选取一目标读水平，所述目标读水平位于第一编程态和第二编程态之间，在所述目标物理页中，获得处于第一编程态的存储单元的第一失败位计数值和处于第二编程态的存储单元的第二失败位计数值，所述目标物理页在所述目标读水平的失败位计数值等于所述第一失败位计数值和所述第二失败位计数值之和。

11.如权利要求8所述的非易失性存储装置，其特征在于，所述多个物理页中的每个物理页对应多个读水平，所述每个物理页包括多个所述最佳第二读电压，多个所述最佳第二读电压与所述多个读水平一一对应。

12.如权利要求11所述的非易失性存储装置，其特征在于，所述控制器还配置为：在获得每个所述物理页的失败位计数值的过程中，从所述多个读水平中选取一目标读水平，所述目标读水平位于第一编程态和第二编程态之间，在每个所述物理页中，获得处于第一编程态的存储单元的第一失败位计数值和处于第二编程态的存储单元的第二失败位计数值，所述物理页在所述目标读水平的失败位计数值等于所述第一失败位计数值和所述第二失败位计数值之和。

13.如权利要求8所述的非易失性存储装置，其特征在于，所述控制器还配置为：以循环递变步骤向所述当前字线施加所述第一读电压时，仅向所述当前字线的目标物理页施加所述第一读电压。

14.如权利要求8所述的非易失性存储装置，其特征在于，所述控制器还配置为：以循环递变步骤向所述当前字线施加所述第二读电压时，同时向所述当前字线的所有物理页施加所述第二读电压。

15.如权利要求8所述的非易失性存储装置，其特征在于，所述非易失性存储装置是3DNAND闪存。

16.如权利要求10或11所述的非易失性存储装置，其特征在于，所述存储单元中的每一个是多级单元。