CN112614531B - 3d存储器件及其读取方法 - Google Patents

3d存储器件及其读取方法 Download PDF

Info

Publication number
CN112614531B
CN112614531B CN202110013950.8A CN202110013950A CN112614531B CN 112614531 B CN112614531 B CN 112614531B CN 202110013950 A CN202110013950 A CN 202110013950A CN 112614531 B CN112614531 B CN 112614531B
Authority
CN
China
Prior art keywords
memory cell
bit line
memory
line voltage
string
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110013950.8A
Other languages
English (en)
Other versions
CN112614531A (zh
Inventor
程婷
刘红涛
靳磊
赵向南
谢学准
夏仕钰
闵园园
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202110013950.8A priority Critical patent/CN112614531B/zh
Priority to CN202111332455.XA priority patent/CN114220471A/zh
Publication of CN112614531A publication Critical patent/CN112614531A/zh
Application granted granted Critical
Publication of CN112614531B publication Critical patent/CN112614531B/zh
Priority to PCT/CN2021/130274 priority patent/WO2022148128A1/zh
Priority to US18/082,457 priority patent/US20230120129A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5648—Multilevel memory programming, reading or erasing operations wherein the order or sequence of the operations is relevant

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

公开了一种3D存储器件及其读取方法，3D存储器件包括多个存储单元串，每个存储单元串包括多个存储单元，每个存储单元串最顶部存储单元连接至顶部选择管，顶部选择管连接至位线，存储单元串最底部的存储单元连接至底部选择管，读取方法包括：根据编程顺序对一存储单元串的多个存储单元依次进行编程；对一个存储单元进行读取操作时，根据存储单元的编程顺序向存储单元串施加不同的位线电压。本申请根据存储单元的编程顺序调整向存储单元串施加不同的位线电压，先编程的存储单元在读取时采用较大的位线电压，增大存储单元串上的电流，从而减小BPD效应引起的Vt正向漂移及展宽以增加读窗口边距，降低读干扰的影响。

Description

3D存储器件及其读取方法
技术领域
本发明涉及半导体的制造工艺领域，特别涉及三维存储器件及其读取方法。
背景技术
近年来，闪存(Flash Memory)存储器件的发展尤为迅速。闪存存储器件的主要特点是在不加电的情况下能长期保持存储的信息，且具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。为了进一步提高闪存存储器件的位密度(Bit Density)，同时减少位成本(Bit Cost)，三维的闪存存储器件(3DNAND)技术得到了迅速发展。图1a示出了3D存储器件的存储单元串的电路图，图1b示出存储单元串编程过程中各存储单元的操作状态的示意图。其中，存储单元串包括多个存储单元(MC1-MCn)，n为大于等于2的整数。每个存储单元串最顶部存储单元连接至顶部选择管TSG，所述顶部选择管连接至位线，存储单元串最底部的存储单元连接至底部选择管BSG。
对于3D存储器件的编程过程而言，其一般的编程顺序为从离底部选择管最近的存储单元开始编程，自下而上至离顶部选择管最近的存储单元结束，这个编程顺序可以称为典型编程顺序(Normal Program Sequence)或正向编程顺序。
参见图1b，存储单元串编程前，所有的存储单元被设置为擦除状态E。先对离底部选择管最近的存储单元MCn进行编程，此时其他存储单元为擦除状态E，存储单元MCn被编程后被设置为编程状态P。存储单元串上所有的存储单元依次被编程后，存储单元MC1-MCn均被设置为编程状态P。由于背景图像相关性(BPD，background pattern dependency)效应和干扰效应，存储单元MC1-MCn可具有稍有差异的阈值电压(Vt)。这会引起存储单元阈值电压(即，阈值电压差异)分布的加宽。增加存储单元之间的阈值电压差异可以降低单级单元或多级单元中的读取边距(read margin)，并且也可以对边距周期(margin in-cycling)和保持特性(retention characteristics)产生不利影响。
图2示出了由于BPD而导致的存储单元的阈值电压分布，实线表示存储单元MCn第一个被编程后的阈值电压分布，虚线表示所有存储单元正向编程后存储单元MCn的阈值电压分布。先编程的存储单元在验证和读取时，漏端电阻变化对存储单元的阈值电压造成正向偏移。越先编程的存储单元由BPD效应引起的阈值电压偏移越大。
参见图3a和图3b，在存储单元串编程结束后的读取过程中，对选定的存储单元进行读取操作时，在该选定的存储单元连接的字线上施加读取电压Vread，在其他未选定的存储单元连接的字线上施加通过电压Vread_pass。可以通过增加其他未选定的存储单元连接的字线上施加的通过电压(Vread_pass)，即在以其他未选定的存储单元连接的字线上施加增大的通过电压(Vread_pass+△Vpass)来改善BPD效应，虽然减小了BPD效应造成的阈值电压偏移(如图3b所示)，但是不可避免地会造成读干扰(read disturb)，以及增加读干扰的影响。
发明内容
鉴于上述问题，本发明的目的在于提供一种3D存储器件及其读取方法，根据存储单元的编程顺序改变存储单元读取时的位线电压，以改善BPD效应引起的阈值电压偏移。
根据本发明的一方面，提供一种3D存储器件的读取方法，所述3D存储器件包括多个存储单元串，每个存储单元串包括多个存储单元，每个存储单元串最顶部存储单元连接至顶部选择管，所述顶部选择管连接至位线，存储单元串最底部的存储单元连接至底部选择管，包括：
根据编程顺序对一存储单元串的多个存储单元依次进行编程；
对一个存储单元进行读取操作时，根据所述存储单元的编程顺序向存储单元串施加不同的位线电压。
优选地，所述存储单元的编程顺序越靠前，读取操作时向存储单元串上施加的位线电压越大。
优选地，所述的读取方法还包括：根据编程顺序将一存储单元串的多个存储单元划分成第一存储组、第二存储组和第三存储组，其中，第一存储组最先编程、第二存储组中间编程、第三存储组最后编程；读取操作选中的存储单元位于第一存储组时，向存储单元串上施加第一位线电压；读取操作选中的存储单元位于第二存储组时，向存储单元串上施加第二位线电压；读取操作选中的存储单元位于第三存储组时，向存储单元串上施加第三位线电压；第一位线电压、第二位线电压和第三位线电压的幅值不同。
优选地，第一位线电压大于第二位线电压，第二位线电压大于第三位线电压。
优选地，当所述编程顺序为正向编程顺序时，从与底部选择管相邻的存储单元向与顶部选择管相邻的存储单元依次编程。
优选地，读取操作选中的存储单元越靠近底部选择管，向存储单元串上施加的位线电压越大。
优选地，当所述编程顺序为逆向编程顺序时，从与顶部选择管相邻的存储单元向与底部选择管相邻的存储单元依次编程。
优选地，读取操作选中的存储单元越靠近顶部选择管，向存储单元串上施加的位线电压越大。
根据本发明的另一方面，提供一种3D存储器件，包括：存储单元阵列，包括多个存储单元串，各存储单元串包括多个存储单元，每个存储单元串最顶部存储单元连接至顶部选择管，所述顶部选择管连接至位线，存储单元串最底部的存储单元连接至底部选择管；控制器，与所述存储单元阵列电连接，用于根据编程顺序对一存储单元串的多个存储单元依次进行编程；对一个存储单元进行读取操作时，根据所述存储单元的编程顺序向存储单元串施加不同的位线电压。
优选地，所述存储单元的编程顺序越靠前，所述控制器对所述存储单元进行读取操作时向存储单元串上施加的位线电压越大。
优选地，所述控制器还用于：
根据一存储单元串的多个存储单元的编程顺序，将多个存储单元划分成第一存储组、第二存储组和第三存储组，其中，第一存储组最先编程、第二存储组中间编程、第三存储组最后编程；读取操作选中的存储单元位于第一存储组时，向存储单元串上施加第一位线电压；
读取操作选中的存储单元位于第二存储组时，向存储单元串上施加第二位线电压；
读取操作选中的存储单元位于第三存储组时，向存储单元串上施加第三位线电压；
第一位线电压、第二位线电压和第三位线电压的幅值不同。
优选地，第一位线电压大于第二位线电压，第二位线电压大于第三位线电压。
优选地，当所述编程顺序为正向编程顺序时，所述控制器从与底部选择管相邻的存储单元向与顶部选择管相邻的存储单元依次编程。
优选地，读取操作选中的存储单元越靠近底部选择管，所述控制器向存储单元串上施加的位线电压越大。
优选地，当所述编程顺序为逆向编程顺序时，所述控制器从与顶部选择管相邻的存储单元向与底部选择管相邻的存储单元依次编程。
优选地，读取操作选中的存储单元越靠近顶部选择管，所述控制器向存储单元串上施加的位线电压越大。
本发明提供的3D存储器件及其读取方法，对一个存储单元进行读取操作时，根据所述存储单元的编程顺序向存储单元串施加不同的位线电压。所述存储单元的编程顺序越靠前，对所述存储单元进行读取操作时向存储单元串上施加较大的位线电压，增大存储单元串上的电流，从而减小BPD效应引起的Vt正向漂移及展宽以增加读窗口边距，降低读干扰(read disturb)的影响。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1a和图1b分别示出3D存储器件的存储单元串的电路图以及存储单元串编程过程中各存储单元的操作状态的示意图；
图2示出由于BPD而导致的存储单元的阈值电压分布；
图3a和3b分别示出存储单元串读取操作的示意图以及存储单元的阈值电压分布；
图4示出根据本发明实施例提供的3D存储器件的读取方法的流程图；
图5示出图4所示的步骤S20的流程图；
图6a和图6b分别示出根据本发明实施例提供的存储单元串正向编程和逆向编程后读取操作的示意图；
图7示出3D存储器件读取操作下的特性曲线示意图；
图8示出根据本发明实施例提供的3D存储器件的结构示意图。
具体实施方式
以下将参照附图更详细地描述本发明的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。
本发明中描述的“上方”，是指位于基板平面的上方，可以是指材料之间的直接接触，也可以是间隔设置。
在本申请中，术语“半导体结构”指在制造存储器件的各个步骤中形成的整个半导体结构的统称，包括已经形成的所有层或区域。在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
本发明可以各种形式呈现，以下将描述其中一些示例。
在具体的应用中，存储单元阵列由阵列排布的存储单元串组成，其中，每一层中各行的存储单元连接于同一条字线(WL，Word Line)，每一列中的存储单元串连接到同一条位线(BL，Bit Line)上。通过选择存储单元阵列中相应的字线和位线，可以选择相应的存储单元。
图4示出根据本发明实施例提供的3D存储器件的读取方法的流程图。如图4所示，所述读取方法包括以下步骤。
在步骤S10中，根据编程顺序对一存储单元串的多个存储单元依次进行编程。
在本实施例中，正向编程顺序为从离底部选择管BSG最近的存储单元开始编程自下而上至离顶部选择管TSG最近的存储单元结束，即从与底部选择管BSG相邻的存储单元向与顶部选择管TSG相邻的存储单元依次编程。逆向编程顺序为从离顶部选择管TSG最近的存储单元开始编程自上而下至离底部选择管BSG最近的存储单元结束，即从与顶部选择管TSG相邻的存储单元向与底部选择管BSG相邻的存储单元依次编程。
在步骤S20中，对一个存储单元进行读取操作时，根据所述存储单元的编程顺序向存储单元串施加不同的位线电压。
在本实施例中，所述存储单元的编程顺序越靠前，读取操作时向存储单元串上施加的位线电压越大。对选定的存储单元进行读取操作时，在该选定的存储单元连接的字线上施加读取电压Vread，在其他未选定的存储单元连接的字线上施加通过电压Vread_pass。
在一个优选地实施例中，步骤S20包括步骤S21-步骤S24，参见图5。
在步骤S21中，根据编程顺序将一存储单元串的多个存储单元划分成第一存储组、第二存储组和第三存储组，第一存储组最先编程、第三存储组最后编程、第二存储组在第一存储组和第三存储组中间编程。
在本实施例中，当编程顺序为正向编程顺序时，第一存储组靠近底部选择管BSG，第三存储组靠近顶部选择管TSG。读取操作选中的存储单元越靠近底部选择管BSG，向存储单元串上施加的位线电压越大。以图6a所示为例，第一存储组包括第n-1存储单元MC(n-1)和第n存储单元MCn；第二存储组包括第三存储单元MC3-第n-2存储单元MC(n-2)；第三存储组包括第一存储单元MC1和第二存储单元MC2。
当编程顺序为逆向编程顺序时，第一存储组靠近顶部选择管TSG，第三存储组靠近底部选择管BSG。读取操作选中的存储单元越靠近TSG顶部选择管，向存储单元串上施加的位线电压越大。以图6b所示为例，第一存储组包括第一存储单元MC1和第二存储单元MC2；第二存储组包括第三存储单元MC3-第n-2存储单元MC(n-2)；第三存储组包括第n-1存储单元MC(n-1)和第n存储单元MCn。
在步骤S22中，读取操作选中的存储单元位于第一存储组时，向存储单元串上施加第一位线电压。
在步骤S23中，读取操作选中的存储单元位于第二存储组时，向存储单元串上施加第二位线电压。
在步骤S24中，读取操作选中的存储单元位于第三存储组时，向存储单元串上施加第三位线电压。
在本实施例中，第一位线电压VBL1、第二位线电压VBL2和第三位线电压VBL3的幅值不同。由于第一存储组最先编程，第三存储组最后编程，因此，第一位线电压VBL1大于第二位线电压VBL2，第二位线电压VBL2大于第三位线电压VBL3，即VBL1＞VBL2＞VBL3。
在一个优选地实施例中，第三位线电压VBL3与编程验证时的位线电压VBL相同。
本发明实施例提供的3D存储器件的读取方法，对一个存储单元进行读取操作时，根据所述存储单元的编程顺序向存储单元串施加不同的位线电压。所述存储单元的编程顺序越靠前，对所述存储单元进行读取操作时向存储单元串上施加较大的位线电压，增大存储单元串上的电流，从而减小BPD效应引起的Vt正向漂移及展宽以增加读窗口边距，降低读干扰(read disturb)的影响。
图8示出本发明实施例提供的3D存储器件，包括存储单元阵列110和控制器120，其中，控制器120用于执行以上的读取方法。
其中，存储单元阵列110包括多个存储单元串，各存储单元串包括多个存储单元MC1-MCn，每个存储单元串最顶部存储单元连接至顶部选择管TSG，所述顶部选择管连接至位线BL，存储单元串最底部的存储单元连接至底部选择管。
控制器120与所述存储单元阵列110电连接，用于根据编程顺序对一存储单元串的多个存储单元依次进行编程；对一个存储单元进行读取操作时，根据所述存储单元的编程顺序向存储单元串施加不同的位线电压。
在本实施例中，正向编程顺序为从离底部选择管BSG最近的存储单元开始编程自下而上至离顶部选择管TSG最近的存储单元结束，即从与底部选择管BSG相邻的存储单元向与顶部选择管TSG相邻的存储单元依次编程。逆向编程顺序为从离顶部选择管TSG最近的存储单元开始编程自上而下至离底部选择管BSG最近的存储单元结束，即从与顶部选择管TSG相邻的存储单元向与底部选择管BSG相邻的存储单元依次编程。
在本实施例中，所述存储单元的编程顺序越靠前，所述控制器120对所述存储单元进行读取操作时向存储单元串上施加的位线电压越大对选定的存储单元进行读取操作时，在该选定的存储单元连接的字线上施加读取电压Vread，在其他未选定的存储单元连接的字线上施加通过电压Vread_pass。
在一个优选地实施例中，所述控制器120还用于根据一存储单元串的多个存储单元的编程顺序，将多个存储单元划分成第一存储组、第二存储组和第三存储组，其中，第一存储组最先编程、第二存储组中间编程、第三存储组最后编程；读取操作选中的存储单元位于第一存储组时，向存储单元串上施加第一位线电压；读取操作选中的存储单元位于第二存储组时，向存储单元串上施加第二位线电压；读取操作选中的存储单元位于第三存储组时，向存储单元串上施加第三位线电压；第一位线电压、第二位线电压和第三位线电压的幅值不同。
在本实施例中，当编程顺序为正向编程顺序时，第一存储组靠近底部选择管BSG，第三存储组靠近顶部选择管TSG。读取操作选中的存储单元越靠近底部选择管BSG，向存储单元串上施加的位线电压越大。以图6a所示为例，第一存储组包括第n-1存储单元MC(n-1)和第n存储单元MCn；第二存储组包括第三存储单元MC3-第n-2存储单元MC(n-2)；第三存储组包括第一存储单元MC1和第二存储单元MC2。
当编程顺序为逆向编程顺序时，第一存储组靠近顶部选择管TSG，第三存储组靠近底部选择管BSG。读取操作选中的存储单元越靠近TSG顶部选择管，向存储单元串上施加的位线电压越大。以图6b所示为例，第一存储组包括第一存储单元MC1和第二存储单元MC2；第二存储组包括第三存储单元MC3-第n-2存储单元MC(n-2)；第三存储组包括第n-1存储单元MC(n-1)和第n存储单元MCn。
在本实施例中，第一位线电压VBL1、第二位线电压VBL2和第三位线电压VBL3的幅值不同。由于第一存储组最先编程，第三存储组最后编程，因此，第一位线电压VBL1大于第二位线电压VBL2，第二位线电压VBL2大于第三位线电压VBL3，即VBL1＞VBL2＞VBL3。
在一个优选地实施例中，第三位线电压VBL3与编程验证时的位线电压VBL相同。
本发明实施例提供的3D存储器件，对一个存储单元进行读取操作时，根据所述存储单元的编程顺序向存储单元串施加不同的位线电压。所述存储单元的编程顺序越靠前，对所述存储单元进行读取操作时向存储单元串上施加较大的位线电压，增大存储单元串上的电流，从而减小BPD效应引起的Vt正向漂移及展宽以增加读窗口边距，降低读干扰(readdisturb)的影响。
在以上的描述中，对于各层的构图、蚀刻等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本发明的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本发明的范围。本发明的范围由所附权利要求及其等价物限定。不脱离本发明的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本发明的范围之内。

Claims (14)

1.一种3D存储器件的读取方法，所述3D存储器件包括多个存储单元串，每个存储单元串包括多个存储单元，每个存储单元串最顶部存储单元连接至顶部选择管，所述顶部选择管连接至位线，存储单元串最底部的存储单元连接至底部选择管，其特征在于，包括：
根据编程顺序对一存储单元串的多个存储单元依次进行编程；
对一个存储单元进行读取操作时，根据所述存储单元的编程顺序向存储单元串施加不同的位线电压；
其中，所述存储单元的编程顺序越靠前，读取操作时向存储单元串上施加的位线电压越大。
2.根据权利要求1所述的读取方法，其特征在于，还包括：
根据一存储单元串的多个存储单元的编程顺序，将多个存储单元划分成第一存储组、第二存储组和第三存储组，其中，第一存储组最先编程、第二存储组中间编程、第三存储组最后编程；读取操作选中的存储单元位于第一存储组时，向存储单元串上施加第一位线电压；
读取操作选中的存储单元位于第二存储组时，向存储单元串上施加第二位线电压；
读取操作选中的存储单元位于第三存储组时，向存储单元串上施加第三位线电压；
第一位线电压、第二位线电压和第三位线电压的幅值不同。
3.根据权利要求2所述的读取方法，其特征在于，第一位线电压大于第二位线电压，第二位线电压大于第三位线电压。
4.根据权利要求1所述的读取方法，其特征在于，当所述编程顺序为正向编程顺序时，从与底部选择管相邻的存储单元向与顶部选择管相邻的存储单元依次编程。
5.根据权利要求4所述的读取方法，其特征在于，读取操作选中的存储单元越靠近底部选择管，向存储单元串上施加的位线电压越大。
6.根据权利要求1所述的读取方法，其特征在于，当所述编程顺序为逆向编程顺序时，从与顶部选择管相邻的存储单元向与底部选择管相邻的存储单元依次编程。
7.根据权利要求6所述的读取方法，其特征在于，读取操作选中的存储单元越靠近顶部选择管，向存储单元串上施加的位线电压越大。
8.一种3D存储器件，其特征在于，包括：
存储单元阵列，包括多个存储单元串，各存储单元串包括多个存储单元，每个存储单元串最顶部存储单元连接至顶部选择管，所述顶部选择管连接至位线，存储单元串最底部的存储单元连接至底部选择管；
控制器，与所述存储单元阵列电连接，用于根据编程顺序对一存储单元串的多个存储单元依次进行编程；对一个存储单元进行读取操作时，根据所述存储单元的编程顺序向存储单元串施加不同的位线电压；
其中，所述存储单元的编程顺序越靠前，所述控制器对所述存储单元进行读取操作时向存储单元串上施加的位线电压越大。
9.根据权利要求8所述的3D存储器件，其特征在于，所述控制器还用于：
根据一存储单元串的多个存储单元的编程顺序，将多个存储单元划分成第一存储组、第二存储组和第三存储组，其中，第一存储组最先编程、第二存储组中间编程、第三存储组最后编程；读取操作选中的存储单元位于第一存储组时，向存储单元串上施加第一位线电压；
读取操作选中的存储单元位于第二存储组时，向存储单元串上施加第二位线电压；
读取操作选中的存储单元位于第三存储组时，向存储单元串上施加第三位线电压；
第一位线电压、第二位线电压和第三位线电压的幅值不同。
10.根据权利要求9所述的3D存储器件，其特征在于，第一位线电压大于第二位线电压，第二位线电压大于第三位线电压。
11.根据权利要求8所述的3D存储器件，其特征在于，当所述编程顺序为正向编程顺序时，所述控制器从与底部选择管相邻的存储单元向与顶部选择管相邻的存储单元依次编程。
12.根据权利要求11所述的3D存储器件，其特征在于，读取操作选中的存储单元越靠近底部选择管，所述控制器向存储单元串上施加的位线电压越大。
13.根据权利要求8所述的3D存储器件，其特征在于，当所述编程顺序为逆向编程顺序时，所述控制器从与顶部选择管相邻的存储单元向与底部选择管相邻的存储单元依次编程。
14.根据权利要求13所述的3D存储器件，其特征在于，读取操作选中的存储单元越靠近顶部选择管，所述控制器向存储单元串上施加的位线电压越大。
CN202110013950.8A 2021-01-06 2021-01-06 3d存储器件及其读取方法 Active CN112614531B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202110013950.8A CN112614531B (zh) 2021-01-06 2021-01-06 3d存储器件及其读取方法
CN202111332455.XA CN114220471A (zh) 2021-01-06 2021-01-06 3d存储器件及其读取方法
PCT/CN2021/130274 WO2022148128A1 (zh) 2021-01-06 2021-11-12 3d存储器件及其读取方法
US18/082,457 US20230120129A1 (en) 2021-01-06 2022-12-15 Three-dimensional memory device and method for reading the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110013950.8A CN112614531B (zh) 2021-01-06 2021-01-06 3d存储器件及其读取方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202111332455.XA Division CN114220471A (zh) 2021-01-06 2021-01-06 3d存储器件及其读取方法

Publications (2)

Publication Number Publication Date
CN112614531A CN112614531A (zh) 2021-04-06
CN112614531B true CN112614531B (zh) 2021-11-02

Family

ID=75253334

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202110013950.8A Active CN112614531B (zh) 2021-01-06 2021-01-06 3d存储器件及其读取方法
CN202111332455.XA Pending CN114220471A (zh) 2021-01-06 2021-01-06 3d存储器件及其读取方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202111332455.XA Pending CN114220471A (zh) 2021-01-06 2021-01-06 3d存储器件及其读取方法

Country Status (3)

Country Link
US (1) US20230120129A1 (zh)
CN (2) CN112614531B (zh)
WO (1) WO2022148128A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112614531B (zh) * 2021-01-06 2021-11-02 长江存储科技有限责任公司 3d存储器件及其读取方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108389601A (zh) * 2017-02-02 2018-08-10 三星电子株式会社 非易失性存储器装置的软擦除方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7876611B2 (en) * 2008-08-08 2011-01-25 Sandisk Corporation Compensating for coupling during read operations in non-volatile storage
US8274838B2 (en) * 2010-07-19 2012-09-25 Sandisk Technologies Inc. Programming non-volatile memory with bit line voltage step up
KR101774471B1 (ko) * 2010-11-25 2017-09-05 삼성전자주식회사 불 휘발성 메모리 장치 및 그것의 읽기 방법
US8743615B2 (en) * 2011-08-22 2014-06-03 Sandisk Technologies Inc. Read compensation for partially programmed blocks of non-volatile storage
US9281029B2 (en) * 2012-06-15 2016-03-08 Sandisk 3D Llc Non-volatile memory having 3D array architecture with bit line voltage control and methods thereof
US8824214B2 (en) * 2012-12-10 2014-09-02 Apple Inc. Inter-word-line programming in arrays of analog memory cells
US9349478B2 (en) * 2014-09-29 2016-05-24 Sandisk Technologies Inc. Read with look-back combined with programming with asymmetric boosting in memory
US9805808B2 (en) * 2016-02-17 2017-10-31 Toshiba Memory Corporation Semiconductor device and method for operating the same
US10325657B2 (en) * 2017-01-25 2019-06-18 Samsung Electronics Co., Ltd. Non-volatile memory devices and methods of programming the same
KR102400098B1 (ko) * 2017-01-25 2022-05-23 삼성전자주식회사 비휘발성 메모리 장치 및 상기 비휘발성 메모리 장치의 프로그램 방법
KR20190006327A (ko) * 2017-07-10 2019-01-18 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
US10930355B2 (en) * 2019-06-05 2021-02-23 SanDiskTechnologies LLC Row dependent sensing in nonvolatile memory
JP7132444B2 (ja) * 2019-12-09 2022-09-06 長江存儲科技有限責任公司 メモリデバイスにおけるプログラム撹乱低減方法およびそれを利用するメモリデバイス
CN112614531B (zh) * 2021-01-06 2021-11-02 长江存储科技有限责任公司 3d存储器件及其读取方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108389601A (zh) * 2017-02-02 2018-08-10 三星电子株式会社 非易失性存储器装置的软擦除方法

Also Published As

Publication number Publication date
CN114220471A (zh) 2022-03-22
US20230120129A1 (en) 2023-04-20
CN112614531A (zh) 2021-04-06
WO2022148128A1 (zh) 2022-07-14

Similar Documents

Publication Publication Date Title
CN108028070B (zh) 用于存储器的字线相关的沟道预充电
US9496040B2 (en) Adaptive multi-page programming methods and apparatus for non-volatile memory
CN109817266B (zh) 非易失性存储设备及其擦除方法
US8929142B2 (en) Programming select gate transistors and memory cells using dynamic verify level
US11081180B2 (en) Memory device with bit lines disconnected from NAND strings for fast programming
US9548124B1 (en) Word line dependent programming in a memory device
CN106981306B (zh) 非易失性存储器装置的操作方法
CN110580929A (zh) 非易失性存储器装置及非易失性存储器装置的擦除方法
US10748632B2 (en) Nonvolatile memory device and method of programming with bit line programming forcing voltage and programming inhibition voltage
CN109545260B (zh) 非易失性存储器装置和对非易失性存储器装置编程的方法
WO2015134702A1 (en) Compensating source side resistance versus word line
CN113196401B (zh) 对由于块氧化物减薄引起的编程速度变化进行补偿的存储器设备
CN115527588A (zh) 使用选择性跳过的验证脉冲进行存储器编程以用于性能改进
US20200243147A1 (en) Programming process which compensates for data state of adjacent memory cell in a memory device
CN112614531B (zh) 3d存储器件及其读取方法
KR102211220B1 (ko) 반도체 장치 및 이의 동작 방법
KR20140026141A (ko) 반도체 메모리 장치 및 이의 동작 방법
US11664075B2 (en) Sub-block programming mode with multi-tier block
JP2011134416A (ja) 不揮発性半導体記憶装置
WO2022027541A1 (en) Operating method of generating enhanced bit line voltage and non-volatile memory device
KR20210111679A (ko) 반도체 메모리 장치 및 판독 방법
CN114596887A (zh) 用于更大范围的操作温度产品的非线性温度补偿
CN113870934A (zh) 编程-验证技术之间的取决于循环的切换
US11929125B2 (en) Window program verify to reduce data latch usage in memory device
US20230298669A1 (en) Memory device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant