KR20120088442A - 비휘발성 메모리 시스템 및 이를 위한 플래그 데이터 입출력 방법 - Google Patents

비휘발성 메모리 시스템 및 이를 위한 플래그 데이터 입출력 방법 Download PDF

Info

Publication number
KR20120088442A
KR20120088442A KR1020110009799A KR20110009799A KR20120088442A KR 20120088442 A KR20120088442 A KR 20120088442A KR 1020110009799 A KR1020110009799 A KR 1020110009799A KR 20110009799 A KR20110009799 A KR 20110009799A KR 20120088442 A KR20120088442 A KR 20120088442A
Authority
KR
South Korea
Prior art keywords
data
flag
page buffer
memory area
output
Prior art date
Application number
KR1020110009799A
Other languages
English (en)
Inventor
김민수
양창원
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110009799A priority Critical patent/KR20120088442A/ko
Priority to US13/162,651 priority patent/US20120198180A1/en
Priority to TW100129240A priority patent/TW201232556A/zh
Priority to CN2011102902073A priority patent/CN102623051A/zh
Publication of KR20120088442A publication Critical patent/KR20120088442A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention

Landscapes

  • Read Only Memory (AREA)

Abstract

메인 메모리 영역 및 플래그 메모리 영역을 포함하는 메모리 영역 및 메인 데이터 입력 제어 신호에 응답하여 메인 데이터 입력 라인을 통해 메인 데이터를 입력받아 페이지 버퍼 회로에 제공하고, 플래그 데이터 입력 제어 신호에 응답하여 메인 데이터 입력 라인을 통해 플래그 데이터를 입력받아 페이지 버퍼 회로에 제공하는 입출력 제어부를 포함하는 비휘발성 메모리 시스템 및 이를 위한 플래그 데이터 입출력 방법을 제시한다.

Description

비휘발성 메모리 시스템 및 이를 위한 플래그 데이터 입출력 방법{Non-Volatile Memory System and Flag Data Input/Output Method Therefor}
본 발명은 반도체 메모리 시스템에 관한 것으로, 보다 구체적으로는 비휘발성 메모리 시스템 및 이를 위한 플래그 데이터 입출력 방법에 관한 것이다.
플래시 메모리로 대표되는 비휘발성 메모리는 전력 소모가 적고 충격에 강하며 소형화가 가능한 장점이 있어 모바일 멀티미디어 제품들에 널리 사용되고 있다.
비휘발성 메모리 시스템은 메모리 영역의 집적도를 향상시키기 위해 싱글 레벨 셀로부터 멀티 레벨 셀로 발전해 왔다. 멀티 레벨 셀에 데이터를 프로그램할 때에는 각 워드라인에 접속된 메모리 셀들이 MSB(Most Significant Bit) 데이터로 프로그램되었는지, 또는 LSB(Least Significant Bit) 데이터로 프로그램되었는지 여부를 나타내는 플래그 정보를 저장하는 플래그 셀을 이용하고 있다.
도 1은 일반적인 비휘발성 메모리 시스템의 구성도이다.
도시한 것과 같이, 비휘발성 메모리 시스템(10)은 메모리 영역(110), 어드레스 디코더(120), 페이지 버퍼 회로(130), 입출력 제어 회로(140), 전압 제공부(150), 컨트롤러(160) 및 판단회로(170)를 포함한다.
메모리 영역(110)은 메인 메모리 영역(112) 및 플래그 메모리 영역(114)으로 구분된다. 메인 메모리 영역(112)은 워드라인(미도시) 및 비트라인(미도시) 간에 접속되는 복수의 메모리 셀을 포함하며, 호스트(미도시)가 기록하고자 하는 데이터가 기록되거나 호스트가 요청한 데이터가 독출된다. 플래그 메모리 영역(114)은 각 워드라인에 접속된 메모리 셀들의 프로그램 상태를 나타내는 복수의 플래그 셀들이 배치된다.
어드레스 디코더(120)는 동작 모드에 따라 접근하고자 하는 메모리 셀의 워드라인 및 비트라인을 선택한다.
페이지 버퍼 회로(130)는 리드(read) 동작시 메모리 영역(110)으로부터 데이터를 독출하고, 프로그램 동작시 메모리 영역(110)에 데이터를 기록한다. 페이지 버퍼 회로(130)는 메인 메모리 영역(112)을 위한 제 1 페이지 버퍼부(PB_M) 및 플래그 메모리 영역(114)을 위한 제 2 페이지 버퍼부(PB_F)를 포함한다.
예를 들어, MSB 프로그램 동작시 어드레스 디코더(120)에 의해 선택된 워드라인에 접속된 플래그 셀에는 제 2 페이지 버퍼부(PB_F)를 통해 플래그 데이터로 프로그램된다.
입출력 제어 회로(140)는 메인 입출력 제어부(142) 및 플래그 입출력 제어부(144)를 포함한다.
따라서, 입력 데이터(D_IN)는 메인 데이터 입력 라인(MDIL)을 통해 메인 입출력 제어부(142)로 제공된 후, 제 1 페이지 버퍼부(PB_M)를 통해 메인 메모리 영역(112)에 기록된다. 또한, 메인 메모리 영역(112)에 프로그램된 데이터는 제 1 페이지 버퍼부(PB_M)를 통해 래치된 후 메인 입출력 제어부(142)를 거쳐 메인 데이터 출력 라인(MDOL)을 통해 출력된다.
한편, 입력 플래그 데이터(FD_IN)는 플래그 데이터 입력 라인(FDIL)을 통해 플래그 입출력 제어부(144)로 제공된 후, 제 2 페이지 버퍼부(PB_F)를 통해 플래그 메모리 영역(114)에 기록된다. 아울러, 플래그 메모리 영역(114)에 프로그램된 데이터는 제 2 페이지 버퍼부(PB_F)에서 래치된 후 플래그 입출력 제어부(144)를 거쳐 플래그 데이터 출력 라인(FDOL)을 통해 판단 회로(170)로 제공된다.
판단 회로(170)는 플래그 셀에 프로그램된 데이터를 입력받아 메인 메모리 영역(112)의 프로그램 상태를 판단한다.
도 2는 도 1에 도시한 판단 회로의 일 예시도이다.
도시한 것과 같이, 판단 회로(170)는 멀티플랙서(172), 출력부(174) 및 판단기(176)를 포함한다.
멀티플랙서(172)는 플래그 입출력 제어부(144)로부터 플래그 출력 데이터(FD_OUT)를 입력받아 순차적으로 출력하고, 출력부(174)는 글로벌 데이터 라인을 통해 플래그 출력 데이터를 판단기(176)로 제공한다.
판단기(176)는 플래그 셀로부터 독출된 데이터로부터 기 설정된 레벨의 데이터의 개수가 임계값 이상인지 아닌지를 판단, 그 결과를 플래그 신호(F)로 출력한다.
이와 같이, 현재의 비휘발성 메모리 장치는 메인 입출력 제어부(142), 플래그 입출력 제어부(144), 메인 데이터 입출력 라인(MDIL, MDOL), 플래그 데이터 입출력 라인(FDIL, FDOL)이 각각 구비되어, 메인 메모리 영역(112)에 대한 데이터 입출력 동작 및 플래그 메모리 영역(114)에 대한 데이터 입출력 동작이 이루어진다.
결국, 플래그 메모리 영역(114)을 운용하기 위한 입출력 제어부(144), 데이터 입출력 라인(FDIL, FDOL) 등에 의해 메모리 장치의 면적이 증가되어 집적도가 저하된다. 아울러, 메인 메모리 영역(112)과 플래그 메모리 영역(114)을 별도로 운용함에 따라 비휘발성 메모리 시스템의 동작 효율을 최적화하기 어렵다.
본 발명은 데이터 입출력 라인의 수를 감소시킬 수 있는 비휘발성 메모리 시스템을 제공하는 데 그 기술적 과제가 있다.
본 발명의 다른 기술적 과제는 별도의 데이터 입출력 라인을 구비하지 않고도 플래그 데이터를 제어할 수 있는 플래그 데이터 입출력 방법을 제공하는 데 있다.
상술한 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 의한 비휘발성 메모리 시스템은 메인 메모리 영역 및 플래그 메모리 영역을 포함하는 메모리 영역; 및 메인 데이터 입력 제어 신호에 응답하여 메인 데이터 입력 라인을 통해 메인 데이터를 입력받아 페이지 버퍼 회로에 제공하고, 플래그 데이터 입력 제어 신호에 응답하여 상기 메인 데이터 입력 라인을 통해 플래그 데이터를 입력받아 상기 페이지 버퍼 회로에 제공하는 입출력 제어부;를 포함한다.
한편, 본 발명의 다른 실시예에 의한 비휘발성 메모리 시스템은 동작 모드에 따른 제어 신호, 어드레스 신호 및 데이터를 출력하는 컨트롤러; 상기 컨트롤러에 의해 제어되며, 메인 메모리 영역 및 플래그 메모리 영역을 포함하는 메모리 영역; 상기 메인 메모리 영역에 접속되는 제 1 페이지 버퍼부; 상기 플래그 메모리 영역에 접속되는 제 2 페이지 버퍼부; 및 상기 컨트롤러의 제어에 따라 메인 데이터 입력 라인을 통해 메인 데이터를 입력받아 상기 제 1 페이지 버퍼부에 제공하고, 상기 메인 데이터 입력 라인을 통해 플래그 데이터를 입력받아 상기 제 2 페이지 버퍼부에 제공하는 입출력 제어부;를 포함한다.
다른 한편, 본 발명의 일 실시예에 의한 플래그 데이터 입출력 방법은 메인 메모리 영역 및 플래그 메모리 영역을 포함하는 비휘발성 메모리 시스템에서의 플래그 데이터 입력 방법으로서, 플래그 데이터 입력 신호 및 어드레스 신호에 응답하여 페이지 버퍼 회로를 인에이블하여, 메인 데이터 라인을 통해 입력되는 플래그 데이터를 상기 페이지 버퍼 회로에 저장하고, 상기 페이지 버퍼 회로에 저장된 데이터를 상기 플래그 메모리 영역에 프로그램하는 단계; 플래그 데이터 출력 신호에 응답하여 상기 플래그 메모리 영역의 데이터를 독출하여 상기 페이지 버퍼 회로에 저장하고, 상기 페이지 버퍼 회로에 인가되는 전류량에 따라 플래그 데이터의 상태 판정 데이터를 출력하는 단계;를 포함한다.
본 발명에서는 메인 데이터 입력 라인을 통해 플래그 데이터를 프로그램한다. 또한, 플래그 데이터를 독출할 때에는 전류 센싱 방식을 이용한다. 따라서, 플래그 메모리 영역을 위해 별도의 데이터 입출력 라인을 구비하지 않고도 플래그 메모리 영역을 관리할 수 있다.
불필요한 데이터 입출력 라인을 생략함에 따라 비휘발성 메모리 장치의 면적 효율을 증대시킬 수 있고, 전류 센싱 방식에 의한 간단한 비교 회로만으로도 플래그 데이터의 상태를 판단할 수 있어 비휘발성 메모리 장치의 집적도를 향상시킬 수 있다.
아울러, 플래그 메모리 영역을 위한 데이터 입출력 라인이나 입출력 제어 회로가 생략됨에 따라 비휘발성 메모리 시스템의 동작 효율을 대폭 향상시킬 수 있는 이점이 있다.
도 1은 일반적인 비휘발성 메모리 시스템의 구성도,
도 2는 도 1에 도시한 판단 회로의 구성도,
도 3은 본 발명의 일 실시예에 의한 비휘발성 메모리 시스템의 구성도,
도 4는 도 3에 도시한 판단 회로의 일 예시도,
도 5는 본 발명의 일 실시예에 의한 플래그 데이터 입출력 방법을 설명하기 위한 개념도이다.
본 발명에서는 비휘발성 메모리 시스템의 플래그 데이터의 입력 시점과 메인 데이터의 입력 시점이 동일하지 않다는 점에 착안하였다. 즉, 메인 데이터와 플래그 데이터는 동시에 입력되지 않으므로, 메인 데이터 입력 라인을 통해 플래그 데이터를 입력할 수 있다.
다만, 메인 데이터의 출력과 플래그 데이터의 출력은 동시에 발생할 수 있다. 따라서, 플래그 데이터 출력시에는 플래그 셀로부터 페이지 버퍼로 데이터가 저장됨에 따라, 페이지 버퍼의 출력 노드에 인가되는 전류량을 기준값과 비교하여 플래그 셀의 상태를 판단한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 구체적으로 설명한다.
도 3은 본 발명의 일 실시예에 의한 비휘발성 메모리 시스템의 구성도이다.
도 3에 도시한 것과 같이, 비휘발성 메모리 시스템(200)은 메모리 영역(210), 어드레스 디코더(220), 페이지 버퍼 회로(230), 입출력 제어부(240), 전압 제공부(250), 컨트롤러(260) 및 판단 회로(270)를 포함한다.
메모리 영역(210)은 메인 메모리 영역(212) 및 플래그 메모리 영역(214)으로 구분된다. 메인 메모리 영역(212)은 워드라인(미도시) 및 비트라인(미도시) 간에 접속되는 복수의 비휘발성 메모리 셀들을 포함한다. 한편, 플래그 메모리 영역(214)은 워드라인 및 비트라인 간에 접속되는 복수의 비휘발성 플래그 메모리 셀들을 포함한다. 이미 잘 알려진 바와 같이, 하나의 워드라인에는 적어도 하나의 플래그 메모리 셀이 접속될 수 있다. 따라서, 선택된 워드라인에 연결된 메인 메모리 셀들이 프로그램될 때, 해당 워드라인에 접속된 플래그 메모리 셀 또한 동시에 프로그램되어 메인 메모리 셀의 데이터 상태를 저장하게 된다.
어드레스 디코더(220)는 로우 어드레스 및 컬럼 어드레스에 응답하여 복수의 워드라인 및 비트라인 중 접근하고자 하는 워드라인 및 비트라인을 선택한다. 아울러, 동작 모드에 따라 전압 제공부(250)로부터 제공되는 제 1 전압을 선택된 워드라인으로 공급하는 한편, 전압 제공부(250)로부터 제공되는 제 2 전압을 미선택 워드라인으로 공급한다.
페이지 버퍼 회로(230)는 컨트롤러(260)에 의해 제어되며, 메인 메모리 영역(212)과 접속되는 제 1 페이지 버퍼부(PB_M, 232) 및 플래그 메모리 영역(214)과 접속되는 제 2 페이지 버퍼부(PB_F, 234)를 포함한다. 제 1 페이지 버퍼부(232)는 메인 메모리 영역(212)으로부터 메인 데이터를 읽어 내거나, 메인 메모리 영역(212)에 메인 데이터를 프로그램한다. 아울러, 제 2 페이지 버퍼부(234)는 플래그 메모리 영역(214)으로부터 플래그 데이터를 읽어 내거나, 플래그 메모리 영역(214)에 플래그 데이터를 프로그램한다.
입출력 제어부(240)는 컨트롤러(260)의 제어에 따라 메인 데이터 출력 제어 신호에 응답하여 제 1 페이지 버퍼부(232)에서 읽어 낸 메인 데이터(D_OUT)를 외부로 출력하거나, 또는 메인 데이터 입력 제어 신호에 응답하여 메인 데이터(D_IN)를 입력받아 제 1 페이지 버퍼부(232)로 제공한다.
이에 더하여, 입출력 제어부(240)는 컨틀로러(260)의 제어에 따라 플래그 데이터 입력 제어 신호에 응답하여 플래그 데이터(FD_IN)를 제 2 페이지 버퍼부(234)로 제공하여, 플래그 메모리 영역(214)에 플래그 데이터가 프로그램될 수 있도록 한다.
플래그 메모리 영역(214)을 구비하는 비휘발성 메모리 시스템(200)에서 메인 데이터(D_IN)의 입력 동작과 플래그 데이터(FD_IN)의 입력 동작은 동시에 수행되지 않는다. 따라서, 메인 데이터 입력 라인(MDIL)을 공통으로 사용하여 메인 데이터(D_IN) 및 플래그 데이터(FD_IN)를 입력할 수 있다.
전압 제공부(250)는 비휘발성 메모리 시스템(200)의 동작 모드에 따라 필요한 전압을 생성하여 어드레스 디코더(220)로 제공하며, 컨트롤러(260)는 호스트(미도시)로부터 제공되는 명령어에 응답하여 동작 모드에 따른 내부 제어 신호를 출력한다.
한편, 판단 회로(270)는 플래그 데이터 독출 명령에 따라 제 2 페이지 버퍼부(234)에 플래그 데이터가 래치되면, 컨트롤러(260)의 제어에 따라 제 2 페이지 버퍼부(234)의 출력 노드에 인가되는 신호(LAT_F)를 공급받아 플래그 데이터의 상태를 판정하고 판정 데이터(F)를 출력한다. 아울러, 판정 데이터(F)는 컨트롤러(260)로 출력될 수 있다. 이에 따라, 컨트롤러(260)는 판단 회로(270)에서 출력되는 판정 결과에 따라 메인 메모리 영역(212)의 프로그램 상태를 판단할 수 있게 된다. 이러한 의미에서 판단 회로(270)는 플래그 데이터 출력 제어부라 지징할 수 있다.
도 4는 도 3에 도시한 판단 회로의 일 예시도이다.
도 4에 도시한 것과 같이, 판단 회로(270)는 제 2 페이지 버퍼부(234)의 출력 노드에 인가되는 신호(LAT_F)와 기준전압(REF)에 응답하여 플래그 메모리 셀의 상태에 따라 판정 데이터(F)를 출력하는 센싱부(272)를 포함하도록 구성할 수 있다.
센싱부(272)는 통상의 전류 센싱 회로(Current sensing circuit)로 구성할 수 있으며, 이 경우 제 2 페이지 버퍼부(234)의 출력 노드에 인가되는 신호(LAT_F)의 레벨과 기준전압(REF)를 비교하여 그 결과를 판정 데이터(F)로 출력한다.
즉, 플래그 메모리 셀에 대한 독출 동작시, 복수의 플래그 메모리 셀로부터 독출된 데이터는 제 2 페이지 버퍼부(234)의 각 래치(미도시)에 저장된다. 각각의 래치에 플래그 데이터가 저장됨에 따라, 래치단에서 흐르는 전류량과 기준전압(REF)이 공급됨에 따라 흐르는 전류량을 비교할 수 있고, 비교 결과에 따라 판정 데이터(F)를 논리 하이 레벨, 또는 논리 로우 레벨로 출력하는 것이다.
이와 같이, 본 발명에서는 플래그 데이터의 입력시에는 메인 데이터 입력 라인을 사용한다. 따라서, 플래그 데이터 입력 라인을 배치할 필요가 없고, 나가가 플래그 데이터 입력을 위한 입력 제어 회로 또한 생략 가능하게 된다.
아울러, 플래그 데이터의 출력시에는 전류 센싱 회로를 이용, 플래그 데이터를 위해 마련된 페이지 버퍼부의 출력 신호와 기준전압의 레벨을 비교한다. 따라서, 플래그 데이터를 순차적으로 출력하기 위한 멀티플랙서, 멀티플랙서의 출력 신호를 제공하는 출력부, 출력부에서 제공되는 플래그 데이터를 입력받아 다수결 판정 원리에 의해 플래그 데이터의 상태를 판정하는 판단기 등을 생략할 수 있다.
도 5는 본 발명의 일 실시예에 의한 플래그 데이터 입출력 방법을 설명하기 위한 개념도이다.
먼저, 플래그 메모리 영역(214)에 플래그 데이터(FD_IN)를 기록하는 플래그 데이터 입력 방법을 설명한다.
플래그 데이터 기록 동작을 위해 호스트(미도시)로부터 플래그 데이터 입력 신호(PBSEL_FLAG) 및 어드레스 신호(ADD)가 입력됨에 따라, 컨트롤러(260)는 제 2 페이지 버퍼부(234) 선택 신호(YFLAGPASS)를 생성한다. 제 2 페이지 버퍼부(234)는 선택 신호(YFLASPASS)가 인에이블됨에 따라 입출력 제어부(240)를 통해 입력되는 플래그 데이터(FD_IN)를 플래그 메모리 영역(214)에 프로그램한다.
다음, 플래그 메모리 영역(214)에 프로그램된 데이터로부터 플래그 데이터의 상태를 판정하는 플래그 데이터 출력 방법을 설명한다.
플래그 데이터 출력 신호(FLAGOUT_EN)가 인에이블됨에 따라, 컨트롤러(260)는 판단 회로 인에이블 신호(CSC_EN)를 생성하여 판단 회로(270)로 제공한다. 아울러, 제 2 페이지 버퍼부(234)는 플래그 메모리 영역(214)으로부터 데이터를 독출하여 래치에 저장한다.
판단 회로(270)는 인에이블 신호(CSC_EN)에 응답하여, 제 2 페이지 버퍼부(234)의 래치에 인가되는 전류량과 기준전압(REF)이 인가됨에 따라 흐르는 전류량을 비교하여 판정 데이터(F)를 출력, 컨트롤러(260)로 제공한다.
이와 같이, 본 발명에서는 메인 데이터 입력 라인을 통해 플래그 데이터를 입력한다. 그리고, 플래그 데이터를 독출할 때에는 플래그 메모리 영역용 페이지 버퍼의 래치에 인가되는 전류량과 기준전압에 의해 인가되는 전류량을 비교하여, 그 비교 결과에 따라 플래그 데이터 상태를 판정하여 판정 데이터를 출력한다.
따라서, 플래그 메모리 영역에 데이터를 입력하기 위한 데이터 라인 및 플래그 메모리 영역으로부터 데이터를 출력하기 위한 데이터 라인을 생략할 수 있어 데이터 입출력 라인에 의한 점유 면적을 최소화할 수 있다.
나아가, 플래그 데이터로부터 판정 데이터를 출력할 때, 플래그 메모리 영역에 기록된 데이터의 논리 레벨에 따라 판정 데이터를 출력하는 것이 아니라, 전류량 비교에 의해 판정 데이터를 생성하므로, 판단 회로의 구성을 간단화할 수 있다.
결국, 비휘발성 메모리 장치를 고집적화할 수 있고, 이를 이용하는 비휘발성 메모리 시스템의 동작 효율을 향상시킬 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
200 : 비휘발성 메모리 시스템
210 : 메모리 영역
220 : 어드레스 디코더
230 : 페이지 버퍼 회로
240 : 입출력 제어부
250 : 전압 제공부
260 : 컨트롤러
270 : 판단 회로

Claims (11)

  1. 메인 메모리 영역 및 플래그 메모리 영역을 포함하는 메모리 영역; 및
    메인 데이터 입력 제어 신호에 응답하여 메인 데이터 입력 라인을 통해 메인 데이터를 입력받아 페이지 버퍼 회로에 제공하고, 플래그 데이터 입력 제어 신호에 응답하여 상기 메인 데이터 입력 라인을 통해 플래그 데이터를 입력받아 상기 페이지 버퍼 회로에 제공하는 입출력 제어부;
    를 포함하는 비휘발성 메모리 시스템.
  2. 제 1 항에 있어서,
    상기 페이지 버퍼 회로는, 상기 메인 데이터를 입력받아 저장하는 제 1 페이지 버퍼부; 및
    상기 플래그 데이터를 입력받아 저장하는 제 2 페이지 버퍼부;
    를 포함하는 비휘발성 메모리 시스템.
  3. 제 2 항에 있어서,
    플래그 데이터 출력 신호에 응답하여, 상기 제 2 페이지 버퍼부에 인가되는 전류량에 따라 플래그 데이터의 상태 판정 데이터를 출력하는 출력 제어부를 더 포함하는 비휘발성 메모리 시스템.
  4. 제 3 항에 있어서,
    상기 출력 제어부는 상기 제 2 페이지 버퍼부에 접속되고, 기준전압을 공급받아 상기 제 2 페이지 버퍼부에 인가되는 전류량과 상기 기준전압에 의해 인가되는 전류량을 비교하여 출력하는 센싱부를 포함하는 비휘발성 메모리 시스템.
  5. 제 1 항에 있어서,
    상기 입출력 제어부는 메인 데이터 출력 제어 신호에 응답하여 상기 페이지 버퍼 회로로부터 상기 메인 메모리 영역의 데이터를 제공받아 메인 데이터 출력 라인으로 출력하는 비휘발성 메모리 시스템.
  6. 동작 모드에 따른 제어 신호, 어드레스 신호 및 데이터를 출력하는 컨트롤러;
    상기 컨트롤러에 의해 제어되며, 메인 메모리 영역 및 플래그 메모리 영역을 포함하는 메모리 영역;
    상기 메인 메모리 영역에 접속되는 제 1 페이지 버퍼부;
    상기 플래그 메모리 영역에 접속되는 제 2 페이지 버퍼부; 및
    상기 컨트롤러의 제어에 따라 메인 데이터 입력 라인을 통해 메인 데이터를 입력받아 상기 제 1 페이지 버퍼부에 제공하고, 상기 메인 데이터 입력 라인을 통해 플래그 데이터를 입력받아 상기 제 2 페이지 버퍼부에 제공하는 입출력 제어부;
    를 포함하는 비휘발성 메모리 시스템.
  7. 제 6 항에 있어서,
    플래그 데이터 출력 신호에 응답하여 상기 제 2 페이지 버퍼부에 인가되는 전류량에 따라 상기 플래그 데이터의 상태 판정 데이터를 출력하는 출력 제어부를 더 포함하는 비휘발성 메모리 시스템.
  8. 제 7 항에 있어서,
    상기 출력 제어부는 상기 제 2 페이지 버퍼부에 접속되고, 기준전압을 공급받아 상기 제 2 페이지 버퍼부에 인가되는 전류량과 상기 기준전압에 의해 인가되는 전류량을 비교하여 출력하는 센싱부를 포함하는 비휘발성 메모리 시스템.
  9. 메인 메모리 영역 및 플래그 메모리 영역을 포함하는 비휘발성 메모리 시스템에서의 플래그 데이터 입출력 방법으로서,
    플래그 데이터 입력 신호 및 어드레스 신호에 응답하여 페이지 버퍼 회로를 인에이블하여, 메인 데이터 라인을 통해 입력되는 플래그 데이터를 상기 페이지 버퍼 회로에 저장하고, 상기 페이지 버퍼 회로에 저장된 데이터를 상기 플래그 메모리 영역에 프로그램하는 단계;
    플래그 데이터 출력 신호에 응답하여 상기 플래그 메모리 영역의 데이터를 독출하여 상기 페이지 버퍼 회로에 저장하고, 상기 페이지 버퍼 회로에 인가되는 전류량에 따라 플래그 데이터의 상태 판정 데이터를 출력하는 단계;
    를 포함하는 플래그 데이터 입출력 방법.
  10. 제 9 항에 있어서,
    상기 플래그 데이터를 상기 페이지 버퍼 회로에 저장하는 단계는, 상기 메인 데이터 라인을 통해 입력되는 상기 플래그 데이터가 상기 메인 메모리 영역의 데이터에 대한 입출력을 제어하는 입출력 제어부의 제어에 따라 상기 페이지 버퍼 회로에 저장되는 단계인 플래그 데이터 입출력 방법.
  11. 제 9 항에 있어서,
    상기 상태 판정 데이터를 출력하는 단계는,
    상기 페이지 버퍼 회로에 인가되는 전류량과 기준전압에 의해 인가되는 전류량을 비교하는 단계인 플래그 데이터 입출력 방법.
KR1020110009799A 2011-01-31 2011-01-31 비휘발성 메모리 시스템 및 이를 위한 플래그 데이터 입출력 방법 KR20120088442A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020110009799A KR20120088442A (ko) 2011-01-31 2011-01-31 비휘발성 메모리 시스템 및 이를 위한 플래그 데이터 입출력 방법
US13/162,651 US20120198180A1 (en) 2011-01-31 2011-06-17 Nonvolatile memory system and flag data input/output method for the same
TW100129240A TW201232556A (en) 2011-01-31 2011-08-16 Nonvolatile memory system and flag data input/output method for the same
CN2011102902073A CN102623051A (zh) 2011-01-31 2011-09-28 非易失性存储系统及其标志数据输入/输出方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110009799A KR20120088442A (ko) 2011-01-31 2011-01-31 비휘발성 메모리 시스템 및 이를 위한 플래그 데이터 입출력 방법

Publications (1)

Publication Number Publication Date
KR20120088442A true KR20120088442A (ko) 2012-08-08

Family

ID=46562916

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110009799A KR20120088442A (ko) 2011-01-31 2011-01-31 비휘발성 메모리 시스템 및 이를 위한 플래그 데이터 입출력 방법

Country Status (4)

Country Link
US (1) US20120198180A1 (ko)
KR (1) KR20120088442A (ko)
CN (1) CN102623051A (ko)
TW (1) TW201232556A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10192628B1 (en) 2017-09-11 2019-01-29 SK Hynix Inc. Semiconductor memory device and method of operating the same
US10839925B2 (en) 2017-09-11 2020-11-17 SK Hynix Inc. Semiconductor memory device and method of operating the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120122142A (ko) * 2011-04-28 2012-11-07 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 검증 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10192628B1 (en) 2017-09-11 2019-01-29 SK Hynix Inc. Semiconductor memory device and method of operating the same
US10839925B2 (en) 2017-09-11 2020-11-17 SK Hynix Inc. Semiconductor memory device and method of operating the same

Also Published As

Publication number Publication date
US20120198180A1 (en) 2012-08-02
TW201232556A (en) 2012-08-01
CN102623051A (zh) 2012-08-01

Similar Documents

Publication Publication Date Title
US7660160B2 (en) Flash memory device and method of operating the same
US7826277B2 (en) Non-volatile memory device and method of operating the same
US8565022B2 (en) Memory system and method of operating the same
US7885141B2 (en) Non-volatile memory device and method for setting configuration information thereof
KR20080067509A (ko) 데이터 정보에 따라 프로그램 방식을 결정하는 메모리시스템
CN111798901A (zh) 页缓冲器、具有页缓冲器的存储器装置及其操作方法
KR20110124632A (ko) 비휘발성 메모리 장치, 이의 리드 동작 방법 및 이를 포함하는 장치들
KR20150097433A (ko) 플래시 메모리에 액세스하는 방법, 그리고 관련 컨트롤러 및 메모리 장치
KR20210145073A (ko) 반도체 기억장치 및 판독 방법
KR100967001B1 (ko) 불휘발성 메모리 소자의 프로그램 방법
US8351257B2 (en) Semiconductor memory device and method of reading the same
KR20120088442A (ko) 비휘발성 메모리 시스템 및 이를 위한 플래그 데이터 입출력 방법
KR100967026B1 (ko) 불휘발성 메모리 장치 및 그 캐쉬리드 방법
JP2009146548A (ja) 不揮発性半導体記憶装置
KR20100004771A (ko) 공통 소스 라인 전압을 제어하는 플래시 메모리 장치,그것의 프로그램 검증 방법, 그리고 그것을 포함하는메모리 시스템
KR100953062B1 (ko) 불휘발성 메모리 소자의 어드레스 입력 방법 및 동작 방법
JP2009259326A (ja) 半導体記憶装置
US9159429B2 (en) Data storage system and method of operating the same
JP2008090995A (ja) フラッシュメモリ装置及びその消去方法
KR20100022229A (ko) 불휘발성 메모리 소자 및 그 동작 방법
KR101138404B1 (ko) 메모리 시스템 및 그 동작 방법
JPWO2005093760A1 (ja) 半導体装置および半導体装置にデータを書き込む方法
JP2007220249A (ja) 半導体記憶装置
US8045374B2 (en) Erase verification method of flash memory by selectively assigning deselected sectors
US20140189283A1 (en) Semiconductor memory device and operating method for the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee