KR20100022229A - 불휘발성 메모리 소자 및 그 동작 방법 - Google Patents

불휘발성 메모리 소자 및 그 동작 방법 Download PDF

Info

Publication number
KR20100022229A
KR20100022229A KR1020080080802A KR20080080802A KR20100022229A KR 20100022229 A KR20100022229 A KR 20100022229A KR 1020080080802 A KR1020080080802 A KR 1020080080802A KR 20080080802 A KR20080080802 A KR 20080080802A KR 20100022229 A KR20100022229 A KR 20100022229A
Authority
KR
South Korea
Prior art keywords
program
cell
flag cell
information
word line
Prior art date
Application number
KR1020080080802A
Other languages
English (en)
Inventor
이진행
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080080802A priority Critical patent/KR20100022229A/ko
Publication of KR20100022229A publication Critical patent/KR20100022229A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Abstract

본 발명은 데이터 저장을 위한 메인 셀과, 상기 메인 셀의 프로그램 상태 정보 및, 프로그램 횟수 (Number of Program)정보를 저장하는 플래그 셀을 포함하는 메모리 셀 어레이; 및 상기 플래그 셀에 저장된 프로그램 횟수 정보에 따라, 상기 메인 셀에 저장된 데이터를 독출하기 위한 독출전압을 변경시키는 제어부를 포함한 불휘발성 메모리 소자가 제시된다.
프로그램 횟수, NOP, 독출전압, 플래그 셀

Description

불휘발성 메모리 소자 및 그 동작 방법{Non volatile memory device and method of operating the same}
본 발명은 불휘발성 메모리 소자에 관한 것으로, 프로그램 횟수(Number of Program; 이하 NOP) 정보를 저장하고, NOP 횟수에 따라 독출전압을 변경하는 불휘발성 메모리 소자 및 그 동작 방법에 관한 것이다.
반도체 메모리 장치는 데이터를 저장해 두고, 필요할 때 읽어볼 수 있는 기억장치이다. 반도체 메모리 장치는 전원이 끊어지면 저장된 데이터가 소멸되는 휘발성 메모리(volatile memory)가 있고, 전원이 끊어지더라도 저장된 데이터가 소멸되지 않는 불휘발성 메모리(non volatile memory)가 있다. 불휘발성 메모리들 중에서도 플래시 메모리는 전기적으로 셀의 데이터를 일괄적으로 소거하는 기능을 가지고 있기 때문에 컴퓨터 및 메모리 카드 등에 널리 사용되고 있다.
플래시 메모리는 셀과 비트 라인의 연결 상태에 따라 노어형과 낸드형으로 구분된다. 노어형 플래시 메모리는 1개의 비트 라인에 2개 이상의 셀 트랜지스터가 병렬로 연결된 형태로서, 채널 핫 일렉트론(channel hot electron) 방식을 사용하여 데이터를 저장하고, F-N 터널링(Fowler-Nordheim tunneling) 방식을 사용하여 데이터를 소거한다. 그리고 낸드형 플래시 메모리는 1개의 비트 라인에 2개 이상의 셀 트랜지스터가 직렬로 연결된 형태로서, F-N 터널링 방식을 사용하여 데이터를 저장 및 소거한다. 일반적으로, 노어형 플래시 메모리는 전류 소모가 크기 때문에 고집적화에는 불리하지만, 고속화에 용이하게 대처할 수 있는 장점이 있고, 낸드형 플래시 메모리는 노어형 플래시 메모리에 비해 적은 셀 전류를 사용하기 때문에, 고집적화에 유리한 장점이 있다.
한편, 불휘발성 메모리 소자에 저장되는 데이터의 용량을 크게 하기 위하여 하나의 메모리 셀에 두 비트 이상의 데이터를 저장할 수 있는 멀티 레벨 셀(Multi Level Cell)이 개발되었다. 그리고 하나의 비트 정보를 저장할 수 있는 것은 싱글 레벨 셀(Single Level Cell)이라 한다.
상기 멀티 레벨 셀을 싱글 레벨 셀과 비교하면, 프로그램 이후의 메모리 셀들이 갖는 문턱전압 분포의 개수가 달라진다고 할 수 있다. 즉 2비트 정보를 저장할 수 있는 멀티 레벨 셀의 경우에는 문턱전압 분포가 '11', '10', '00' 및 '01'의 데이터 정보로 표현되는 4개로 나타난다.
멀티 프로그램에 있어서, 하나의 워드라인에 연결된 멀티 레벨 셀들을 프로그램하는 단위를 논리적 페이지라고 하면, 2비트 멀티 레벨 셀의 경우에는 하나의 워드라인은 LSB(Least Significant Bit) 논리적 페이지 및 MSB(Most Significant Bit) 논리적 페이지를 포함한다.
멀티 레벨 셀에 저장된 데이터를 독출하기 위해서는, 각각의 논리 페이지의 프로그램 진행 정도에 따라서 서로 다른 독출전압을 사용하기 때문에 워드라인마다 논리페이지의 프로그램 진행이 어디까지 되어 있는지를 판단하기 위한 플래그 셀을 사용한다. 즉, 플래그 셀이 소거 상태인 경우에는 LSB 페이지까지 프로그램되어 있는 것이고, 플래그 셀이 프로그램 상태이면 MSB 페이지까지 프로그램이 된 것으로 판단한다.
한편 불휘발성 메모리소자는 프로그램을 수행할 때 NOP(Number Of Program)라는 개념을 적용한다. NOP는 프로그램의 횟수를 한정하는 것으로 하나의 논리 페이지에 프로그램이 수행되는 횟수를 말한다.
예들 들어, 2K 바이트의 용량을 가지는 제 1 페이지가 있을 때, 최초에 입력되는 제 1 데이터의 용량이 1K 바이트라면 제 1 페이지는 절반만 프로그램이 된다. 그리고 이후에 다시 입력되는 제 2 데이터의 용량이 가 1K 바이트이면, 제 1 페이지에 남은 영역에 프로그램된다. 이때, 상기 제 1 페이지는 제 1 데이터의 프로그램시에 NOP가 한번, 제 2 데이터의 프로그램시에 NOP가 한번 증가하여 총 NOP가 '2'가 된다.
만약 알고리즘 상으로 NOP를 '1'로 제한하고 있는 경우라면, 제 1 페이지에는 제 1 데이터는 프로그램될 수 있으나, 이후의 제 2 데이터는 프로그램될 수 없다. 제 1 페이지가 1K 바이트의 데이터 저장 용량이 아직 사용되지 않고 남아있다 하여도 NOP가 '1'로 제한되어 있으므로 나중에 입력된 제 2 데이터는 제 2 페이지에 저장된다. 이렇듯 NOP를 제한하는 이유는 제 2 데이터를 프로그램할 때, 제 1 데이터가 이미 저장되어 있는 메모리 셀들이 영향을 받아 문턱전압이 상향 쉬프트(Shift)되기 때문이다.
상기 문턱전압 쉬프트의 영향으로 인해서 NOP가 상승될수록, 메모리 셀들의 문턱전압이 변경되어 원래 설정되어 있는 독출전압으로는 데이터 독출이 제대로 되지 않아 전체 불휘발성 메모리 소자의 효율에 크게 영향을 미친다.
그러나 NOP를 '1'로 제한하는 경우에는 그만큼 하나의 논리 페이지에서 저장되지 않고 남아있는 메모리 셀의 개수가 많아질 수 있는 확률이 커지므로 메모리 용량이 줄어드는 원인이 될 수도 있다.
따라서 본 발명이 이루고자 하는 기술적 과제는 하나의 페이지당 프로그램이 수행되도록 제한하는 NOP(Number of Program)을 확인하고, NOP에 따라 데이터 독출전압을 제어하는 불휘발성 메모리 소자 및 그 동작 방법을 제공하는데 있다.
본 발명의 특징에 따른 불휘발성 메모리 소자는,
데이터 저장을 위한 메인 셀과, 상기 메인 셀의 프로그램 상태 정보 및, 프로그램 횟수(Number of Program) 정보를 저장하는 플래그 셀을 포함하는 메모리 셀 어레이; 및 상기 플래그 셀에 저장된 프로그램 횟수 정보에 따라, 상기 메인 셀에 저장된 데이터를 독출하기 위한 독출전압을 변경시키는 제어부를 포함한다.
상기 플래그 셀은 복수개의 비트정보를 저장하는 멀티 레벨 셀로 프로그램되고, 각각의 문턱전압 분포에 따라 프로그램 횟수 정보가 결정되는 것을 특징으로 한다.
상기 제어부는, 프로그램 횟수에 따라 변경되는 독출전압 정보를 저장하는 저장부를 포함하는 것을 특징으로 한다.
상기 제어부는, 프로그램 명령에 따라 상기 플래그 셀에 저장된 프로그램 횟수 정보를 확인하고, 상기 저장된 프로그램 횟수 정보가 설정값인 경우 다른 페이지에 프로그램을 진행하도록 하고, 프로그램 진행에 따른 프로그램 횟수 정보가 상기 플래그 셀에 저장되도록 하는 것을 특징으로 한다.
본 발명의 특징에 따른 불휘발성 메모리 소자의 동작 방법은,
프로그램 명령에 따라 선택된 제 1 워드라인에 플래그 셀을 독출 하는 단계; 상기 플래그 셀에 저장된 프로그램 횟수 정보(Number of Program)가 설정된 값인지를 확인하는 단계; 상기 확인 결과, 상기 플래그 셀에 저장된 프로그램 횟수 정보가 설정된 값보다 작은 경우, 상기 프로그램 횟수 정보를 증가시켜 상기 플래그 셀에 저장되도록 데이터를 세팅하는 단계; 및 상기 제 1 워드라인에 대한 프로그램을 진행하는 단계를 포함한다.
상기 플래그 셀은 다수의 비트 정보를 저장하는 멀티 레벨 셀로 프로그램되는 것을 특징으로 한다.
상기 플래그 셀에 저장되는 프로그램 횟수 정보는, 문턱전압 분포에 따라 각각 설정되는 것을 특징으로 한다.
상기 제 1 워드라인의 플래그 셀에 저장된 프로그램 횟수가 설정된 값 이상인 경우, 제 2 워드라인을 선택하는 단계; 상기 제 2 워드라인의 플래그 셀에 프로그램할 프로그램 횟수 정보를 설정하는 단계; 및 상기 제 2 워드라인에 대한 프로그램을 수행하는 단계를 더 포함한다.
상기 제 1 워드라인에 프로그램된 데이터를 독출하기 위해, 상기 플래그 셀에 저장된 프로그램 횟수에 따라 독출전압을 변경하는 것을 특징으로 한다.
본 발명의 다른 특징에 따른 불휘발성 메모리 소자의 동작 방법은,
데이터 독출 명령에 따라 선택된 제 1 워드라인의 플래그 셀을 독출 하는 단계; 상기 플래그 셀의 독출 결과에 따른 프로그램 횟수 정보를 확인하는 단계; 및 상기 프로그램 횟수 정보에 따라 독출전압을 변경하여 상기 제1 워드라인에 프로그램된 데이터를 독출 하는 단계를 포함한다.
상기 프로그램 횟수 정보가 커질수록, 독출전압을 높게 변경하는 것을 특징으로 한다.
이상에서 설명한 바와 같이, 본 발명에 따른 불휘발성 메모리 소자 및 그 동작 방법은, 페이지에 프로그램이 수행되는 횟수인 NOP(Number of Program) 정보를 플래그 셀을 이용해서 저장하고, NOP 에 따라 독출전압을 제어하여 데이터 독출의 신뢰성을 높인다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1a는 본 발명의 실시 예에 따른 불휘발성 메모리 소자의 블록도이다.
도 1a를 참조하면, 본 발명의 실시 예에 따른 불휘발성 메모리 소자(100)는 메모리 셀 어레이(110), 페이지 버퍼부(120), Y 디코더(130), X 디코더(140), 전압 제공부(150) 및 제어부(160)를 포함한다.
메모리 셀 어레이(110)는 데이터 저장을 위한 메인 셀들을 포함하는 메인 셀 부(111)와, 플래그 셀들을 포함하는 플래그 셀부(112)를 포함한다. 메인 셀들과 플래그 셀들은 워드라인과 비트라인으로 연결된다.
상기 플래그 셀은, 같은 워드라인에 연결된 메인 셀들의 프로그램 상태를 저장하고, 해당 워드라인에 프로그램 횟수인 NOP(Number of Program) 정보를 저장한다. 상기 NOP 정보는 워드라인이 선택되어 프로그램이 진행되는 횟수 정보를 나타내는 것이다.
예를 들어, 2K 바이트의 크기를 갖는 워드라인에 1K 바이트 크기의 제 1 데이터가 프로그램된 이후에, 다시 1K 바이트 크기의 제 2 데이터가 입력되어 프로그램이 되었다면, 해당 워드라인의 NOP는 2가 된다.
그리고 페이지 버퍼부(110)는 상기 메모리 셀 어레이(110)의 상기 한 쌍의 비트라인과 연결되어 메모리 셀에 데이터를 프로그램하거나, 메모리 셀에 저장된 데이터를 독출 하는 동작을 수행하는 페이지 버퍼를 다수 포함한다.
Y 디코더(130)는 입력되는 어드레스 정보에 따라 상기 페이지 버퍼부(120)의 페이지 버퍼를 선택하여 출력 경로와 연결하고, X 디코더(140)는 입력 어드레스에 따라 상기 메모리 셀 어레이(110)의 워드라인을 선택하여 전압 제공을 위한 글로벌 워드라인과 연결한다.
전압 제공부(150)는 프로그램이나 동작을 위한 동작 전압을 생성하여 제공하고, 제어부(160)는 상기 불휘발성 메모리 소자(100)의 동작을 제어한다.
제어부(160)는 저장부(161)를 포함한다. 저장부(161)에는 동작 제어를 위한 알고리즘이 저장되어 있고 또한 불휘발성 메모리 소자(100)에 NOP 설정 정보, NOP 횟수에 따른 독출전압 정보 등이 저장된다.
상기 메모리 셀 어레이(110)의 구조를 좀 더 상세히 나타내면 다음과 같다.
도 1b는 도 1a의 일부 상세 회로도이다.
도 1b를 참조하면, 메모리 셀 어레이(110)는 다수의 메모리 블록(BK)을 포함한다. 그리고 각각의 메모리 블록(BK)은 메인 셀부(111)와 플래그 셀부(112)로 나뉜다. 또한 메인 셀부(111)와 플래그 셀부(112)는 워드라인을 통해 연결되어 다수의 페이지를 구성한다.
그리고 한 쌍의 비트라인, 즉 이븐 비트라인(BLe)과 오드 비트라인(BLo)이 하나의 페이지 버퍼에 연결된다. 페이지 버퍼부(120)는 다수의 페이지 버퍼를 포함하며, 플래그 셀부(112)의 비트라인에 연결되는 하나 이상의 플래그 페이지 버퍼를 포함한다. 상기의 페이지 버퍼와 플래그 페이지 버퍼는 동일하게 구성된다.
상기 플래그 셀부(112)의 플래그 셀은 연결된 워드라인의 프로그램 상태를 나타내고, NOP정보를 저장한다.
상기 메인 셀부(111)의 메인 셀들이 2비트 정보를 저장한다고 할 때, 하나의 워드라인은 LSB(Least Significant Bit) 페이지와 MSB(Most Significant Bit) 페이지가 포함된다.
따라서 플래그 셀은 LSB 페이지 프로그램 진행과, MSB 프로그램 진행에 대한 정보를 저장할 수 있어야 한다. 이를 위해서 플래그 셀이 소거상태이면 LSB 페이지까지 프로그램된 판단하고, 플래그 셀이 프로그램되어 있는 상태이면 MSB 페이지까지 프로그램된 것으로 판단한다.
또한 플래그 셀은 NOP 정보를 저장한다. 이를 위해서 플래그 셀도 2비트 정보 저장을 하도록 한다. 플래그 셀이 2비트 정보를 저장하면 다음과 같은 문턱전압 분포가 나타나게 프로그램한다.
도 2는 플래그 셀의 문턱전압 분포를 나타낸다.
도 2를 참조하면, 플래그 셀은 2비트 데이터를 저장하므로, 제 1 내지 제 4 문턱전압 분포(210 내지 240)로 프로그램될 수 있다.
다음은 각각의 문턱전압 분포에 해당하는 NOP횟수와, 페이지 프로그램 상태 정보를 나타낸다.
Figure 112008058899315-PAT00001
표 1에서 플래그 셀이 '11' 상태인 것은 제 1 문턱전압 분포(210)이고, 플래그 셀이 '10'상태인 것은 제 2 문턱전압 분포(220)이다. 그리고 플래그 셀이 '00'상태인 것은 제 3 문턱전압 분포(230)를 나타내고, 플래그 셀이 '01'상태인 것은 제 4 문턱전압 분포(240)를 나타낸다.
상기 표1에서 확인할 수 있는 바와 같이, 제 1 문턱전압분포(210)는 소거 상태의 플래그 셀들이 포함되고, LSB 페이지까지 프로그램이 진행된 것을 나타낸다. 제 2 내지 제 4 문턱전압 분포(220 내지 240)는 MSB 페이지까지 프로그램이 진행된 것을 나타낸다.
또한, 제 2 문턱전압 분포(220)는 NOP가 1회 진행된 경우를 나타내고, 제 3 문턱전압 분포(230)는 NOP가 2히 진행된 경우를 나타내며, 제 4 문턱전압 분포(240)는 NOP가 3회 진행된 경우를 나타낸다. 이때, 본 발명의 실시 예에 따른 불휘발성 메모리 소자(100)는 NOP 횟수를 3회로 제한한다고 가정한다.
상기와 같이 플래그 셀이 페이지 프로그램 상태와 NOP의 횟수를 나타내는 본 발명의 실시 예에 따른 불휘발성 메모리 소자의 동작은 다음과 같다.
도 3은 본 발명의 실시 예에 따른 불휘발성 메모리 소자의 프로그램 동작의 일부 순서도이다.
도 3을 참조하면, 프로그램 명령과 주소 및 프로그램할 데이터가 입력되면 상기 도 1a의 불휘발성 메모리 소자(100)의 제어부(160)는 주소 정보를 이용해서 프로그램할 페이지인 제 1 워드라인을 선택하고(S301), 해당 워드라인에 연결된 플래그 셀에 데이터를 독출 한다(S303).
이때 제 1 워드라인은 LSB 페이지 까지 프로그램이 되어 있고, MSB 페이지도 일부 메인 셀들은 프로그램이 진행된 상태이며, 입력되는 데이터를 남은 메인 셀들에 프로그램할 수 있는 상태이다. 그리고 프로그램을 위해서 입력된 데이터의 용량이 저장할 수 있는 MSB 페이지의 용량보다 작거나 같아서 제 1 워드라인의 MSB 페이지에 프로그램되는 것이 가능한 경우로 가정한다.
그리고 단계S303에서 독출한 플래그 셀이 제 1 내지 제 4 문턱전압 분포(210 내지 240)중 어느 것에 속하는지를 판단하여 NOP가 '3'이 되었는지를 확인한다(S305). 이는 본 발명의 실시 예에 따른 불휘발성 메모리 소자(100)가 NOP를 3으로 제한하고 있기 때문이다.
단계 305의 판단결과, NOP가 '3', 즉 플래그 셀이 제 4 문턱전압 분포(240)에 포함된다면 제 1 워드라인에는 더 이상 프로그램을 할 수 없는 것으로 판단하고 제 2 워드라인을 선택한다(S309). 그리고 제 2 워드라인의 플래그 셀에 NOP 정보를 '1'로 저장하기 위하여 플래그 셀에 연결된 페이지 버퍼에 데이터 세팅을 한다.
그러나 NOP가 '3'이 아니라면, 제 1 워드라인에 프로그램이 가능한 것으로 판단하여 제 1 워드라인의 플래그 셀에 현재 NOP보다 하나 증가시킨 값을 프로그램하기 위해 플래그 셀에 연결된 페이지 버퍼에 데이터를 세팅한다(S307).
그리고 제 1 워드라인의 MSB 페이지의 메인 셀과 플래그 셀에 대한 프로그램을 진행한다(S311).
상기와 같이 프로그램된 데이터의 독출은 다음과 같다.
도 4는 본 발명의 실시 예에 따른 불휘발성 메모리 소자의 데이터 독출 동작의 순서도이다.
도 4를 참조하면, 데이터 독출 명령이 입력되면(S401), 독출 명령과 함께 입력되는 주소 정보에 따른 워드라인에 플래그 셀을 독출 한다(S403).
단계 403에서 독출된 플래그 셀이 제 1 문턱전압 분포(210)에 속한다면, LSB 페이지까지 프로그램된 것으로 판단한다. 그리고 플래그 셀이 제 2 내지 제 4 문턱전압 분포(220 내지 240)들 중 어느 하나에 속한다면, MSB 페이지 까지 프로그램이 된 것으로 판단한다.
이때, 플래그 셀이 제 2 내지 제 4 문턱전압 분포(220 내지 240)들 중 어디에 속하는지에 따라 NOP의 횟수를 확인한다(S405). 즉, 앞서 표 1에 나타난 바와 같이 제 2 문턱전압 분포(220)에 속하면 NOP는 '1'이고, 제 3 문턱전압 분포(230)에 속하면 NOP는 '2'이며, 제 4 문턱전압 분포(240)에 속하면 NOP는 '3'이다.
제어부(160)는 상기 LSB 페이지, MSB 페이지와 NOP의 횟수에 따라서 독출전압을 설정한다.
LSB 페이지까지 프로그램된 경우와, MSB 페이지까지 프로그램된 경우에 독출전압이 변경되는 것은 분명한 사실이다. 그러나 본 발명의 실시 예에서는 MSB 페이지까지 프로그램이 된 경우라 하더라도 NOP의 횟수에 따라 독출전압을 변경한다.
이는 NOP가 늘어날수록, 미리 프로그램되어 있던 메모리 셀들의 문턱전압이 상향 쉬프트(Shift) 되기 때문이다.
따라서 NOP가 '1'인 경우와 NOP가 '3'인 경우를 비교할 때, 독출전압이 NOP가 '3'인 경우가 모두 상향조정되어 있다. 상기와 같이 메모리 셀의 문턱전압이 변동됨에 따라 독출전압도 변경되므로 독출에러를 줄일 수 있다.
상기 NOP의 횟수에 따른 독출전압은 테스트를 통해서 NOP가 늘어남에 따라 메모리 셀의 문턱전압이 변경되는 정도를 측정하여 알아내고, 그 독출전압 정보를 제어부(160)의 저장부(161)에 미리 저장해 둠으로써, 데이터 독출 동작시에 제어부(160)가 플래그 셀에 저장된 NOP 만을 확인하면 저장부(161)에 저장된 독출전압 정보에 따라 전압 제공부(150)가 생성하는 독출전압의 레벨을 조절할 수 있다.
또한, 본 발명의 실시 예에서는 NOP가 최대 '3'회까지로 제한되어 있는 경우에, 플래그 셀을 2비트 데이터를 저장할 수 있는 MLC로 프로그램하여 NOP 정보를 저장하였다. 그러나 만약 NOP의 제한 횟수가 더 늘어난다면 플래그 셀에 저장되는 비트 수를 늘림으로써 많은 수의 NOP 정보도 플래그 셀에 저장하는 것이 가능하다. 예를 들어 NOP가 5회라면 플래그 셀을 3비트 정보를 저장할 수 있는 MLC로 프로그램하여 NOP 정보를 저장할 수 있게 한다. 또 다른 방법으로는 플래그 셀의 개수를 늘리는 방법을 적용할 수도 있다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시 예에서 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1a는 본 발명의 실시 예에 따른 불휘발성 메모리 소자의 블록도이다.
도 1b는 도 1a의 일부 상세 회로도이다.
도 2는 플래그 셀의 문턱전압 분포를 나타낸다.
도 3은 본 발명의 실시 예에 따른 불휘발성 메모리 소자의 프로그램 동작의 일부 순서도이다.
도 4는 본 발명의 실시 예에 따른 불휘발성 메모리 소자의 데이터 독출 동작의 순서도이다.
*도면의 주요 부분의 간단한 설명*
100 : 불휘발성 메모리 소자 110 : 메모리 셀 어레이
120 : 페이지 버퍼부 130 : Y 디코더
140 : X 디코더 150 : 전압제공부
160 : 제어부

Claims (11)

  1. 데이터 저장을 위한 메인 셀과, 상기 메인 셀의 프로그램 상태 정보 및, 프로그램 횟수(Number of Program) 정보를 저장하는 플래그 셀을 포함하는 메모리 셀 어레이; 및
    상기 플래그 셀에 저장된 프로그램 횟수 정보에 따라, 상기 메인 셀에 저장된 데이터를 독출하기 위한 독출전압을 변경시키는 제어부
    를 포함하는 불휘발성 메모리 소자.
  2. 제 1항에 있어서,
    상기 플래그 셀은 복수개의 비트정보를 저장하는 멀티 레벨 셀로 프로그램되고, 각각의 문턱전압 분포에 따라 프로그램 횟수 정보가 결정되는 것을 특징으로 하는 불휘발성 메모리 소자.
  3. 제 1항에 있어서,
    상기 제어부는,
    프로그램 횟수에 따라 변경되는 독출전압 정보를 저장하는 저장부를 포함하는 것을 특징으로 하는 불휘발성 메모리 소자.
  4. 제 1항에 있어서,
    상기 제어부는,
    프로그램 명령에 따라 상기 플래그 셀에 저장된 프로그램 횟수 정보를 확인하고, 상기 저장된 프로그램 횟수 정보가 설정값인 경우 다른 페이지에 프로그램을 진행하도록 하고, 프로그램 진행에 따른 프로그램 횟수 정보가 상기 플래그 셀에 저장되도록 하는 것을 특징으로 하는 불휘발성 메모리 소자.
  5. 프로그램 명령에 따라 선택된 제 1 워드라인에 플래그 셀을 독출 하는 단계;
    상기 플래그 셀에 저장된 프로그램 횟수 정보(Number of Program)가 설정된 값인지를 확인하는 단계;
    상기 확인 결과, 상기 플래그 셀에 저장된 프로그램 횟수 정보가 설정된 값보다 작은 경우, 상기 프로그램 횟수 정보를 증가시켜 상기 플래그 셀에 저장되도록 데이터를 세팅하는 단계; 및
    상기 제 1 워드라인에 대한 프로그램을 진행하는 단계
    를 포함하는 불휘발성 메모리 소자의 동작 방법.
  6. 제 5항에 있어서,
    상기 플래그 셀은 다수의 비트 정보를 저장하는 멀티 레벨 셀로 프로그램되는 것을 특징으로 하는 불휘발성 메모리 소자의 동작 방법.
  7. 제 5항에 있어서,
    상기 플래그 셀에 저장되는 프로그램 횟수 정보는,
    문턱전압 분포에 따라 각각 설정되는 것을 특징으로 하는 불휘발성 메모리 소자의 동작 방법.
  8. 제 5항에 있어서,
    상기 제 1 워드라인의 플래그 셀에 저장된 프로그램 횟수가 설정된 값 이상인 경우, 제 2 워드라인을 선택하는 단계;
    상기 제 2 워드라인의 플래그 셀에 프로그램할 프로그램 횟수 정보를 설정하는 단계; 및
    상기 제 2 워드라인에 대한 프로그램을 수행하는 단계
    를 더 포함하는 불휘발성 메모리 소자의 동작 방법.
  9. 제 5항에 있어서,
    상기 제 1 워드라인에 프로그램된 데이터를 독출하기 위해, 상기 플래그 셀에 저장된 프로그램 횟수에 따라 독출전압을 변경하는 것을 특징으로 하는 불휘발성 메모리 소자의 동작 방법.
  10. 데이터 독출 명령에 따라 선택된 제 1 워드라인의 플래그 셀을 독출 하는 단계;
    상기 플래그 셀의 독출 결과에 따른 프로그램 횟수 정보를 확인하는 단계; 및
    상기 프로그램 횟수 정보에 따라 독출전압을 변경하여 상기 제1 워드라인에 프로그램된 데이터를 독출 하는 단계
    를 포함하는 불휘발성 메모리 소자의 동작 방법.
  11. 제 10항에 있어서,
    상기 프로그램 횟수 정보가 커질수록, 독출전압을 높게 변경하는 것을 특징으로 하는 불휘발성 메모리 소자의 동작 방법.
KR1020080080802A 2008-08-19 2008-08-19 불휘발성 메모리 소자 및 그 동작 방법 KR20100022229A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080080802A KR20100022229A (ko) 2008-08-19 2008-08-19 불휘발성 메모리 소자 및 그 동작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080080802A KR20100022229A (ko) 2008-08-19 2008-08-19 불휘발성 메모리 소자 및 그 동작 방법

Publications (1)

Publication Number Publication Date
KR20100022229A true KR20100022229A (ko) 2010-03-02

Family

ID=42174825

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080080802A KR20100022229A (ko) 2008-08-19 2008-08-19 불휘발성 메모리 소자 및 그 동작 방법

Country Status (1)

Country Link
KR (1) KR20100022229A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9715341B2 (en) 2014-10-29 2017-07-25 Samsung Electronics Co., Ltd. Operating a memory device using a program order stamp to control a read voltage
KR20170126595A (ko) * 2016-05-10 2017-11-20 삼성전자주식회사 불휘발성 메모리 장치의 독출 방법
US9858014B2 (en) 2014-10-29 2018-01-02 Samsung Electronics Co., Ltd. Memory system and method of operating same using program order information
US9921749B2 (en) 2014-10-29 2018-03-20 Samsung Electronics Co., Ltd. Memory system and method including determining a read voltage based on program order information and a plurality of mapping tables

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9715341B2 (en) 2014-10-29 2017-07-25 Samsung Electronics Co., Ltd. Operating a memory device using a program order stamp to control a read voltage
US9858014B2 (en) 2014-10-29 2018-01-02 Samsung Electronics Co., Ltd. Memory system and method of operating same using program order information
US9921749B2 (en) 2014-10-29 2018-03-20 Samsung Electronics Co., Ltd. Memory system and method including determining a read voltage based on program order information and a plurality of mapping tables
KR20170126595A (ko) * 2016-05-10 2017-11-20 삼성전자주식회사 불휘발성 메모리 장치의 독출 방법

Similar Documents

Publication Publication Date Title
US8363468B2 (en) Semiconductor memory device
KR100878479B1 (ko) 데이터 정보에 따라 프로그램 방식을 결정하는 메모리시스템
KR100885783B1 (ko) 플래시 메모리 장치 및 동작 방법
KR100926195B1 (ko) 불휘발성 반도체 기억 장치
US20080180996A1 (en) Flash Memory With Improved Programming Precision
US7782667B2 (en) Method of operating a flash memory device
US20050273549A1 (en) Memory device with user configurable density/performance
KR101544607B1 (ko) 메모리 장치 및 그 프로그램 방법
US20120008396A1 (en) Semiconductor memory device and method of erasing the same
US7978512B2 (en) Semiconductor memory system
JP2008108297A (ja) 不揮発性半導体記憶装置
KR100967001B1 (ko) 불휘발성 메모리 소자의 프로그램 방법
KR20150093006A (ko) 불휘발성 메모리 장치의 동작 방법 및 불휘발성 메모리 시스템
US9396804B1 (en) Memory programming method, memory control circuit unit and memory storage apparatus
KR20100022229A (ko) 불휘발성 메모리 소자 및 그 동작 방법
US9972390B2 (en) Two pass memory programming method, memory control circuit unit and memory storage apparatus
US8085593B2 (en) Method of inputting address in nonvolatile memory device and method of operating the nonvolatile memory device
US20140050024A1 (en) Data reading method, and circuit, rewritable non-volatile memory module and memory storage apparatus using the same
US11487655B2 (en) Method for managing flash memory module and associated flash memory controller and electronic device based on timing of dummy read operations
KR101598379B1 (ko) 불휘발성 반도체 기억장치
JP2010129154A (ja) 不揮発性半導体記憶装置
KR102351933B1 (ko) 반도체 기억장치
CN105761754B (zh) 存储单元编程方法、存储器控制电路单元与存储装置
KR20120088442A (ko) 비휘발성 메모리 시스템 및 이를 위한 플래그 데이터 입출력 방법
US8045374B2 (en) Erase verification method of flash memory by selectively assigning deselected sectors

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination