KR102005888B1 - 불휘발성 메모리 장치 및 그것의 읽기 방법 - Google Patents

불휘발성 메모리 장치 및 그것의 읽기 방법 Download PDF

Info

Publication number
KR102005888B1
KR102005888B1 KR1020120073979A KR20120073979A KR102005888B1 KR 102005888 B1 KR102005888 B1 KR 102005888B1 KR 1020120073979 A KR1020120073979 A KR 1020120073979A KR 20120073979 A KR20120073979 A KR 20120073979A KR 102005888 B1 KR102005888 B1 KR 102005888B1
Authority
KR
South Korea
Prior art keywords
memory cells
read
read voltage
reference value
programmed
Prior art date
Application number
KR1020120073979A
Other languages
English (en)
Other versions
KR20140006596A (ko
Inventor
이지상
김무성
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120073979A priority Critical patent/KR102005888B1/ko
Priority to US13/915,688 priority patent/US9007839B2/en
Publication of KR20140006596A publication Critical patent/KR20140006596A/ko
Application granted granted Critical
Publication of KR102005888B1 publication Critical patent/KR102005888B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5641—Multilevel memory having cells with different number of storage levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명의 일 실시예에 따른 불휘발성 메모리 장치의 읽기 방법은 선택된 메모리 셀들을 읽기 위한 제 1 읽기 전압을 메모리 셀 어레이로 인가하는 단계, 상기 선택된 메모리 셀들 가운데 상기 제 1 읽기 전압보다 높은 문턱 전압을 갖는 메모리 셀을 카운트하는 단계, 상기 카운트한 결과값과 제 1 기준값을 비교하여 상기 선택된 메모리 셀들의 프로그램 상태를 판단하는 단계, 및 상기 카운트한 결과값이 상기 제 1 기준값보다 작은 경우 상기 제 1 읽기 전압보다 작은 제 2 읽기 전압을 이용하여 상기 선택된 메모리 셀들에 프로그램된 데이터를 독출하고, 상기 카운트한 결과값이 상기 제 1 기준값보다 큰 경우 독출된 데이터를 출력하는 단계를 포함하고, 상기 제 1 기준값은 프로그램된 제 1 논리 페이지의 메모리 셀들 가운데 상기 제 1 읽기 전압보다 높은 문턱 전압을 갖는 메모리 셀 수에 기초하여 결정된다.

Description

불휘발성 메모리 장치 및 그것의 읽기 방법{NONVOLATILE MEMORY DEVICE AND READ METHOD THEREOF}
본 발명은 불휘발성 메모리 장치 및 그것의 읽기 방법에 관한 것이다.
반도체 메모리 장치는 크게 휘발성 반도체 메모리 장치(Volatile semiconductor memory device)와 불휘발성 반도체 메모리 장치(Non-volatile semiconductor memory device)로 구분된다. 휘발성 반도체 메모리 장치는 읽고 쓰는 속도가 빠르지만 외부 전원 공급이 끊기면 저장된 내용이 사라져 버리는 단점이 있다. 반면에 불휘발성 반도체 메모리 장치는 외부 전원 공급이 중단되더라도 그 내용을 보존한다. 그러므로 불휘발성 반도체 메모리 장치는 전원이 공급되었는지의 여부에 관계없이 보존되어야 할 내용을 기억시키는 데 쓰인다.
불휘발성 메모리들 중에서도 플래시 메모리는 전기적으로 셀의 데이터를 일괄적으로 소거하는 기능을 가지고 있기 때문에 컴퓨터 및 메모리 카드 등에 널리 사용되고 있다. 플래시 메모리는 셀과 비트 라인의 연결 상태에 따라 노어형과 낸드형으로 구분된다. 노어형 플래시 메모리는 1개의 비트 라인에 2개 이상의 셀 트랜지스터가 병렬로 연결된 형태로서, 채널 핫 일렉트론(Channel Hot Electron) 방식을 사용하여 데이터를 저장하고, F-N 터널링(Fowler-Nordheim tunneling) 방식을 사용하여 데이터를 소거한다. 그리고 낸드형 플래시 메모리는 1개의 비트 라인에 2개 이상의 셀 트랜지스터가 직렬로 연결된 형태로서, F-N 터널링 방식을 사용하여 데이터를 저장 및 소거한다.
플래시 메모리 장치의 메모리 셀들 각각은 1-비트 데이터 또는 멀티-비트 데이터를 저장한다. 하나의 메모리 셀에 1-비트 데이터를 저장하는 경우, 메모리 셀은 2개의 문턱 전압 상태들, 즉 데이터 "1"과 데이터 "0" 중 어느 하나에 대응되는 문턱 전압을 갖는다. 이에 반해서, 하나의 메모리 셀에 2-비트 데이터를 저장하는 경우, 메모리 셀은 4개의 문턱 전압 상태들 중 어느 하나에 속하는 문턱 전압을 갖는다. 또한, 하나의 메모리 셀에 3-비트 데이터를 저장하는 경우, 메모리 셀은 8개의 문턱 전압 상태들 중 어느 하나에 포함되는 문턱 전압을 갖는다.
이처럼 멀티-비트 데이터가 저장된 메모리 셀의 데이터를 읽는 경우, 몇 비트의 데이터가 메모리 셀에 저장되어 있는지 판단하는 과정이 문제된다. 메모리 셀에 몇 비트의 데이터가 저장되어 있는지에 따라 읽기 동작이 달라질 수 있기 때문이다.
본 발명의 목적은 읽기 오류를 감소시킴으로써 신뢰성을 향상시킬 수 있는 불휘발성 메모리 장치 및 그것의 읽기 방법을 제공하는 데 있다.
또한, 본 발명의 목적은 불휘발성 메모리 장치의 집적도를 향상시키는 데 있다.
본 발명의 일 실시예에 따른 불휘발성 메모리 장치의 읽기 방법은 선택된 메모리 셀들을 읽기 위한 제 1 읽기 전압을 메모리 셀 어레이로 인가하는 단계, 상기 선택된 메모리 셀들 가운데 상기 제 1 읽기 전압보다 높은 문턱 전압을 갖는 메모리 셀을 카운트하는 단계, 상기 카운트한 결과값과 제 1 기준값을 비교하여 상기 선택된 메모리 셀들의 프로그램 상태를 판단하는 단계, 및 상기 카운트한 결과값이 상기 제 1 기준값보다 작은 경우 상기 제 1 읽기 전압보다 작은 제 2 읽기 전압을 이용하여 상기 선택된 메모리 셀들에 프로그램된 데이터를 독출하고, 상기 카운트한 결과값이 상기 제 1 기준값보다 큰 경우 독출된 데이터를 출력하는 단계를 포함하고, 상기 제 1 기준값은 프로그램된 제 1 논리 페이지의 메모리 셀들 가운데 상기 제 1 읽기 전압보다 높은 문턱 전압을 갖는 메모리 셀 수에 기초하여 결정된다.
본 발명의 일 실시예에 따른 불휘발성 메모리 장치의 읽기 방법은 페이지 어드레스에 대응하여 제 1 논리 페이지에 프로그램된 데이터에 대한 읽기 동작이 수행되는 경우, 선택된 메모리 셀들 가운데 제 1 읽기 전압보다 높은 문턱 전압을 갖는 메모리 셀을 카운트하는 단계, 및 상기 제 1 읽기 전압보다 높은 문턱 전압을 갖는 메모리 셀을 카운트한 제 1 결과값과 제 1 기준값을 비교하여 상기 선택된 메모리 셀들의 프로그램 상태를 판단하는 단계를 포함하고, 페이지 어드레스에 대응하여 제 2 논리 페이지에 프로그램된 데이터에 대한 읽기 동작이 수행되는 경우, 상기 선택된 메모리 셀들 가운데 제 2 읽기 전압보다 낮은 문턱 전압을 갖는 메모리 셀을 카운트하는 단계, 및 상기 제 2 읽기 전압보다 낮은 문턱 전압을 갖는 메모리 셀을 카운트한 제 2 결과값과 제 2 기준값을 비교하여 상기 선택된 메모리 셀들의 프로그램 상태를 판단하는 단계를 포함하고, 상기 제 2 읽기 전압은 상기 제 1 읽기 전압보다 작고, 상기 제 1 기준값은 프로그램된 상기 제 1 논리 페이지의 메모리 셀들 가운데 상기 제 1 읽기 전압보다 높은 문턱 전압을 갖는 메모리 셀 수에 기초하여 결정되고, 상기 제 2 기준값은 프로그램된 상기 제 1 논리 페이지 및 프로그램된 제 2 논리 페이지의 소거 상태에 포함되는 메모리 셀 수에 기초하여 결정된다.
본 발명의 실시예들에 따르면 불휘발성 메모리 장치의 신뢰성을 향상시킬 수 있다. 또한, 불휘발성 메모리 장치의 집적도를 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 불휘발성 메모리 장치를 보여준다.
도 2는 본 발명의 일 실시예에 따른 불휘발성 메모리 장치의 읽기 방법이 수행되는 부분을 보여주는 도면이다.
도 3은 본 발명의 일 실시예에 따른 불휘발성 메모리 장치의 LSB 데이터에 대한 읽기 방법을 설명하기 위한 도면이다.
도 4는 본 발명의 일 실시예에 따른 불휘발성 메모리 장치의 읽기 방법을 보여주는 흐름도이다.
도 5는 본 발명의 일 실시예에 따른 MSB 데이터에 대한 읽기 방법을 설명하기 위한 도면이다.
도 6은 본 발명의 다른 실시예에 따른 불휘발성 메모리 장치의 읽기 방법을 보여주는 흐름도이다.
도 7은 본 발명의 일 실시예에 따른 불휘발성 메모리 장치의 랜덤 데이터 생성을 설명하기 위한 도면이다.
도 8은 본 발명의 일 실시예에 따른 메모리 시스템을 보여준다.
도 9는 본 발명의 일 실시예에 따른 메모리 카드를 보여준다.
도 10은 본 발명의 다른 실시예에 따른 메모리 카드를 보여준다.
도 11은 본 발명의 일 실시예에 따른 솔리드 스테이트 드라이버를 보여준다.
본 명세서에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 또는 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예들을 설명하기 위한 목적으로 예시된 것으로서, 본 발명의 개념에 따른 실시 예들은 다양한 형태들로 실시될 수 있으며 본 명세서에 설명된 실시 예들에 한정되지 않는다.
본 발명의 개념에 따른 실시 예들은 다양한 변경들을 가할 수 있고 여러 가지 형태들을 가질 수 있으므로 실시 예들을 도면에 예시하고 본 명세서에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예들을 특정한 개시 형태들에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물, 또는 대체물을 포함한다.
제1 또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1구성요소는 제2구성요소로 명명될 수 있고, 유사하게 제2구성요소는 제1구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설명된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미가 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
본 발명은 불휘발성 메모리 장치 및 그것의 읽기 방법에 관한 것으로, 더욱 상세하게는 향상된 신뢰성 또는 향상된 집적도를 갖는 불휘발성 메모리 장치 및 그것의 읽기 방법에 관한 것이다. 이하에서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 불휘발성 메모리 장치를 보여준다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 불휘발성 메모리 장치(100)는 메모리 셀 어레이(110), 행 디코더(120), 페이지 버퍼(130), 카운터(140), 판단 회로(150), 제어 회로(160), 전압 발생기(170) 및 입/출력 버퍼(180)를 포함한다.
이하에서는 설명의 편의를 위해, 불휘발성 메모리 장치(100)가 낸드 플래시 메모리 장치로 가정된다. 그러나 본 발명의 일 실시예에 따른 불휘발성 메모리 장치(100)가 낸드 플래시 메모리 장치에 국한될 필요는 없다. 본 발명의 일 실시예에 따른 불휘발성 메모리 장치(100)는 노어(NOR) 플래시 메모리 장치, 저항변화 메모리 장치(Resistive Random Access Memory, RRAM), 상변화 메모리 장치(Phase-change Memory, PRAM), 자기저항 메모리 장치(Magnetoresistive Random Access Memory, MRAM), 강유전체 메모리 장치(Ferroelectric Random Access Memory, FRAM) 등이 될 수 있다.
본 발명의 일 실시예에 따른 불휘발성 메모리 장치(100)는 컨트롤러(미도시)로부터 페이지 어드레스(page address)를 전달받고, 페이지 어드레스에 대응하는 메모리 셀들에 저장된 데이터를 독출하도록 제어될 것이다.
메모리 셀 어레이(110)는 비트 라인 및 워드 라인에 연결되는 메모리 셀들을 포함한다. 특히, 멀티 레벨 셀(Multi-Level Cell:MLC)은 하나의 셀에 복수의 비트들을 저장하기 위하여 다수의 문턱 전압 분포들 중 어느 하나로 프로그램된다. 이하에서는 2 비트의 데이터가 하나의 셀에 저장되는 멀티 레벨 셀을 예로 들어 설명한다. 한편, 본 발명의 일 실시예에 따른 불휘발성 메모리 장치(100)의 메모리 셀 어레이(110)에는 랜덤 데이터(RDATA)가 저장되는 것으로 가정된다. 랜덤 데이터(RDATA)는 외부로부터 입력되는 데이터(DATA)가 변경된 것으로, 프로그램되는 메모리 셀들의 문턱 전압 상태들을 균일하게 만들 것이다. 즉, 랜덤 데이터(RDATA)가 메모리 셀들에 프로그램되면, 메모리 셀들의 문턱 전압 상태는 균일하게 분포될 것이다.
행 디코더(120)는 페이지 어드레스에 응답하여 워드 라인을 선택한다. 행 디코더(120)는 전압 발생기(170)로부터 제공되는 워드 라인 전압을 선택된 워드 라인으로 전달한다. 프로그램 동작시, 행 디코더(120)는 전압 발생기(170)로부터 제공되는 프로그램 전압(Vpgm, 약 15~20 V)과 검증 전압(Vvfy)을 선택 워드 라인(Selected WL)으로, 패스 전압(Vpass)을 비선택 워드 라인(Unselected WL)으로 제공한다. 읽기 동작시, 행 디코더(120)는 전압 발생기(170)로부터 제공되는 읽기 전압(Vrd)을 선택된 워드 라인으로, 읽기 전압(Vread, 약 5 V)을 비선택 워드 라인으로 제공한다.
구체적으로, 본 발명의 일 실시예에 따른 불휘발성 메모리 장치(100)가 컨트롤러(미도시)의 제어에 따라 선택된 메모리 셀의 LSB 데이터(예를 들어, 제 1 논리 페이지에 프로그램된 데이터)를 독출하는 경우와 MSB 데이터(예를 들어, 제 2 논리 페이지에 프로그램된 데이터)를 독출하는 경우 각각 다른 읽기 전압이 선택된 워드 라인으로 제공될 수 있다. 예를 들어, LSB 데이터가 독출되는 경우, 행 디코더(120)는 전압 발생기(170)로부터 발생되는 제 1 읽기 전압을 선택된 워드 라인들로 제공한다. 여기서, 제 1 읽기 전압은 일반적으로 MSB 데이터가 프로그램된 페이지의 LSB 데이터를 읽기 위한 전압을 의미할 수 있다. 반면에, MSB 데이터가 독출되는 경우, 행 디코더(120)는 전압 발생기(170)로부터 발생되는 제 2 읽기 전압을 선택된 워드 라인들로 전달한다. 여기서, 제 2 읽기 전압은 일반적으로 소거 상태를 판별하기 위한 전압을 의미할 수 있다.
페이지 버퍼(130)는 동작 모드에 따라 쓰기 드라이버(write driver)로서 또는 감지 증폭기(Sense Amplifier)로서 동작한다. 예를 들어, 페이지 버퍼(130)는 읽기 동작시, 감지 증폭기로서 동작한다. 페이지 버퍼(130)는 읽기 동작시, 하나의 페이지 단위의 데이터를 메모리 셀 어레이(110)로부터 전달받는다. 구체적으로, 페이지 버퍼(130)는 메모리 셀 어레이(110)로부터 페이지 어드레스에 상응하는 하나의 페이지 단위의 최하위 비트(Least Significant Bit, LSB) 데이터 또는 최상위 비트(Most Significant Bit, MSB) 데이터를 전달받는다.
카운터(140)는 페이지 버퍼(130)로 독출된 데이터를 이용하여 선택된 워드 라인의 메모리 셀들 가운데 온셀(On cell) 또는 오프셀(Off cell)의 수를 카운트한다. 구체적으로, 카운터(140)는 제 1 읽기 전압보다 높은 문턱 전압을 갖는 오프셀을 카운트할 수 있다. 이 경우, 페이지 버퍼(130)로 독출된 데이터는 제 1 읽기 전압의 인가에 따라 독출된 데이터일 것이다. 또한, 카운터(140)는 제 2 읽기 전압보다 낮은 문턱 전압을 갖는 온셀을 카운트할 수 있다. 이 경우, 페이지 버퍼(130)로 독출된 데이터는 제 2 읽기 전압의 인가에 따라 독출된 데이터일 것이다. 카운터(140)는 오프셀을 카운트한 제 1 결과값 또는 온셀을 카운트한 제 2 결과값을 판단 회로(150)로 전달할 것이다.
판단 회로(150)는 카운터(140)로부터 전달받는 제 1 결과값 또는 제 2 결과값을 기준값과 비교하여 선택된 메모리 셀들(선택된 워드 라인의 메모리 셀들)의 프로그램 상태를 판단한다. 구체적으로, 판단 회로(150)는 제 1 결과값을 제 1 기준값과 비교하고, 제 2 결과값을 제 2 기준값과 비교하여 선택된 메모리 셀들의 프로그램 상태를 판단한다. 예를 들어, 제 1 결과값이 제 1 기준값보다 큰 경우, 선택된 메모리 셀들은 MSB 프로그램된 상태로 판단될 것이다. 반면에, 제 1 결과값이 제 1 기준값보다 작은 경우, 선택된 메모리 셀들은 LSB 프로그램된 상태 또는 소거 상태로 판단될 것이다. 한편, 예를 들어, 제 2 결과값이 제 2 기준값보다 큰 경우, 선택된 메모리 셀들은 LSB 프로그램된 상태 또는 소거 상태로 판단될 것이다. 반면에, 제 2 결과값이 제 2 기준값보다 작은 경우, 선택된 메모리 셀들은 MSB 프로그램된 상태로 판단될 것이다. 제 1 기준값 및 제 2 기준값에 대해서는 각각 도 3 및 도 5를 참조하여 더욱 상세하게 설명될 것이다.
제어 회로(160)는 판단 회로(150)로부터 전달받는 판단 결과에 따라 전압 발생기(170) 및 페이지 버퍼(130)를 제어한다. 또한, 제어 회로(160)는 카운터(140) 및 판단 회로(150)를 포함하여 구성될 수도 있다.
전압 발생기(170)는 제어 회로(160)의 제어에 따라 읽기 전압들을 생성하여 행 디코더(130)로 전달한다.
입/출력 버퍼(180)는 제어 회로(160)의 제어에 따라 페이지 버퍼(130)로부터 전달받는 데이터를 외부로 출력할 것이다.
상술한 바와 같이, 본 발명의 일 실시예에 따른 불휘발성 메모리 장치(100)는 페이지 어드레스에 대응하여 LSB 데이터를 독출하는 경우 및 MSB 데이터를 독출하는 경우를 나누어 각각 다른 읽기 전압으로 읽기 동작을 개시한다. 구체적으로, 본 발명의 일 실시예에 따른 불휘발성 메모리 장치(100)는 LSB 데이터를 독출하는 경우, 행 디코더(120)를 통해 메모리 셀 어레이(110)로 공급되는 제 1 읽기 전압에 의해 페이지 버퍼(130)로 독출되는 데이터를 이용하여 제 1 읽기 전압보다 높은 문턱 전압을 갖는 메모리 셀을 카운트한다. 이후, 카운트한 결과값인 제 1 결과값과 제 1 기준값을 비교하여 선택된 메모리 셀들의 프로그램 상태를 판단한다.
MSB 데이터를 독출하는 경우, 행 디코더(120)를 통해 메모리 셀 어레이(110)로 공급되는 제 2 읽기 전압에 의해 페이지 버퍼(130)로 독출되는 데이터를 이용하여 제 1 읽기 전압보다 낮은 문턱 전압을 갖는 메모리 셀을 카운트한다. 이후, 카운트한 결과값인 제 2 결과값과 제 2 기준값을 비교하여 선택된 메모리 셀들의 프로그램 상태를 판단한다.
일반적인 불휘발성 메모리 장치들은 플래그 셀(flag cell)을 이용하여 메모리 셀들의 프로그램 상태를 판단한다. 이 경우, 플래그 셀들 간의 charge loss가 발생할 수 있고, 이는 읽기 오류의 원인이 된다. 또한, 플래그 셀들은 메모리 셀 어레이의 일정 부분을 차지하므로 불휘발성 메모리 장치의 집적도 저하의 원인이 된다. 상술한 바와 같이, 본 발명의 일 실시예에 따른 불휘발성 메모리 장치(100)는 이러한 플래그 셀 없이 메모리 셀들의 프로그램 상태를 판단할 수 있다. 따라서, 본 발명의 일 실시예에 따른 불휘발성 메모리 장치(100)는 신뢰성을 향상시킬 수 있고, 또한 집적도를 향상시킬 수 있다.
도 2는 본 발명의 일 실시예에 따른 불휘발성 메모리 장치의 읽기 방법이 수행되는 부분을 보여주는 도면이다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 불휘발성 메모리 장치의 읽기 방법은 메모리 셀들의 프로그램 상태를 판단하기 위해 페이지의 전체 또는 페이지를 구성하는 적어도 하나의 섹터(sector)에 대해 수행될 수 있다. 하나의 섹터는 예를 들어, 1 Kbyte로 구성될 수 있다. 도 2에서는 하나의 페이지가 8개의 섹터로 구성되는 것이 도시되지만, 이에 한정되는 것은 아니며, 본 발명의 페이지는 적어도 하나의 섹터로 구성될 수 있다.
이처럼, 불휘발성 메모리 장치의 읽기 방법은 메모리 셀들의 프로그램 상태를 판단하기 위해 페이지의 일부인 하나의 섹터에 대해 수행되므로, 카운터(140)의 사이즈를 줄일 수 있다.
도 3은 본 발명의 일 실시예에 따른 불휘발성 메모리 장치의 LSB 데이터에 대한 읽기 방법을 설명하기 위한 도면이다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 불휘발성 메모리 장치(100)는 LSB 데이터를 독출하는 경우, 선택된 메모리 셀들 가운데 제 1 읽기 전압보다 높은 문턱 전압을 갖는 메모리 셀을 카운트한다. 여기서, 제 1 읽기 전압은 일반적으로 MSB 프로그램된 페이지의 LSB 데이터를 읽기 위한 전압을 의미할 수 있다.
카운트한 결과값인 제 1 결과값이 제 1 기준값보다 큰 경우, 선택된 메모리 셀들은 MSB 프로그램된 상태로 판단된다. 제 1 기준값은 일반적으로 LSB 프로그램된 페이지의 메모리 셀들 가운데 제 1 읽기 전압보다 높은 문턱 전압을 갖는 메모리 셀 수에 기초하여 결정될 수 있다. 구체적으로, 제 1 기준값은 일반적으로 LSB 프로그램된 페이지의 메모리 셀들 가운데 제 1 읽기 전압보다 높은 문턱 전압을 갖는 메모리 셀 수 및 일반적으로 MSB 프로그램된 페이지의 메모리 셀들 가운데 제 1 읽기 전압보다 높은 문턱 전압을 갖는 메모리 셀 수 사이에서 결정된다.
예를 들어, 일반적으로 LSB 프로그램된 페이지의 메모리 셀들 가운데 제 1 읽기 전압보다 높은 문턱 전압을 갖는 메모리 셀 수는 약 15~20%일 수 있다. 또한, 일반적으로 MSB 프로그램된 페이지의 메모리 셀들 가운데 제 1 읽기 전압보다 높은 문턱 전압을 갖는 메모리 셀 수는 약 50%일 수 있다. 이로부터 예를 들어, 제 1 기준값은 약 32.5% 내지 35%일 수 있다. 여기서, %는 선택된 메모리 셀들 전체 중에서 해당 메모리 셀의 비율을 의미한다.
따라서, 카운트한 결과값이 제 1 기준값보다 큰 경우, 선택된 메모리 셀들은 MSB 프로그램 상태로 판단된다. 이 경우, 제 1 읽기 전압에 의해 페이지 버퍼(130)로 독출된 데이터들은 제어 회로(160)의 제어에 의해 입/출력 버퍼(170)로 출력될 것이다. 반면에, 카운트한 결과값인 제 1 결과값이 제 1 기준값보다 작은 경우, 선택된 메모리 셀들은 LSB 프로그램된 상태 또는 소거 상태로 판단된다. 이 경우, LSB 데이터를 독출하기 위해, 제 1 읽기 전압보다 낮은 제 2 읽기 전압이 메모리 셀 어레이(110)로 다시 인가될 것이다(LSB program case 참조).
도 4는 본 발명의 일 실시예에 따른 불휘발성 메모리 장치의 읽기 방법을 보여주는 흐름도이다.
도 4를 참조하면, 본 발명의 일 실시예에 따른 불휘발성 메모리 장치의 읽기 방법은 선택된 메모리 셀들 가운데 제 1 읽기 전압보다 높은 문턱 전압을 갖는 메모리 셀을 카운트하는 단계(S110), S110 단계에서 카운트한 결과값과 제 1 기준값을 비교하여 선택된 메모리 셀들의 프로그램 상태를 판단하는 단계(S120), S110 단계에서 카운트한 결과값이 제 1 기준값보다 큰 경우 제 1 읽기 전압을 이용하여 독출된 데이터를 출력하는 단계(S130) 및 S110 단계에서 카운트한 결과값이 제 1 기준값보다 작은 경우 제 1 읽기 전압보다 낮은 제 2 읽기 전압을 이용하여 선택된 메모리 셀들의 LSB 데이터를 독출하는 단계(S140)를 포함한다.
도 5는 본 발명의 일 실시예에 따른 불휘발성 메모리 장치의 MSB 데이터에 대한 읽기 방법을 설명하기 위한 도면이다.
도 5를 참조하면, 본 발명의 일 실시예에 따른 불휘발성 메모리 장치(100)는 MSB 데이터를 독출하는 경우, 선택된 메모리 셀들 가운데 제 2 읽기 전압보다 낮은 문턱 전압을 갖는 메모리 셀을 카운트한다. 여기서, 제 2 읽기 전압은 일반적으로 소거 상태를 판단하기 위한 전압을 의미할 수 있다.
카운트한 결과값인 제 2 결과값이 제 2 기준값보다 작은 경우, 선택된 메모리 셀들은 MSB 프로그램된 상태로 판단된다. 제 2 기준값은 일반적으로 LSB 프로그램된 페이지의 메모리 셀들 가운데 소거 상태인 메모리 셀 수 및 일반적으로 MSB 프로그램된 페이지의 메모리 셀들 가운데 소거 상태인 메모리 셀 수 사이에서 결정될 수 있다.
예를 들어, 일반적으로 LSB 프로그램된 페이지의 메모리 셀들 가운데 소거 상태인 메모리 셀 수는 약 50%일 수 있다. 또한, 일반적으로 MSB 프로그램된 페이지의 메모리 셀들 가운데 소거 상태인 메모리 셀 수는 약 25%일 수 있다. 이로부터 예를 들어, 제 2 기준값은 약 37.5%일 수 있다. 여기서, %는 선택된 메모리 셀들 전체 중에서 해당 메모리 셀의 비율을 의미한다.
따라서, 카운트한 결과값이 제 2 기준값보다 작은 경우, 선택된 메모리 셀들은 MSB 프로그램 상태로 판단된다. 이 경우, MSB 데이터를 독출하기 위해, 제 2 읽기 전압보다 높은 제 3 읽기 전압이 메모리 셀 어레이(110)에 인가된다(MSB program case 참조). 제 2 읽기 전압 및 제 3 읽기 전압에 의해 페이지 버퍼(130)로 독출된 데이터들은 제어 회로(160)의 제어에 의해 입/출력 버퍼(170)로 출력될 것이다. 반면에, 카운트한 결과값인 결과값이 제 2 기준값보다 큰 경우, 선택된 메모리 셀들은 LSB 프로그램된 상태 또는 소거 상태로 판단된다. 이 경우, 본 실시예에 따른 불휘발성 메모리 장치의 읽기 방법 동작이 다시 한번 수행될 수 있다.
도 6은 본 발명의 다른 실시예에 따른 불휘발성 메모리 장치의 읽기 방법을 보여주는 흐름도이다. S110 내지 S140단계에 대해서는 도 5를 참조하여 설명되었으므로, 중복을 피하기 위해 설명을 생략한다. 이하에서는, S200 내지 S240 단계를 중심으로 설명한다.
도 6을 참조하면, 본 발명의 다른 실시예에 따른 불휘발성 메모리 장치의 읽기 방법은 LSB 데이터 읽기 명령인지 MSB 데이터 읽기 명령인지 판단하는 단계(S200)를 포함한다. S200 단계의 판단 결과, MSB 데이터 읽기 명령인 경우 본 발명의 다른 실시예에 따른 불휘발성 메모리 장치의 읽기 방법은 선택된 메모리 셀들 가운데 제 2 읽기 전압보다 낮은 문턱 전압을 갖는 메모리 셀을 카운트하는 단계(S210), S210 단계에서 카운트한 결과값과 제 2 기준값을 비교하여 선택된 메모리 셀들의 프로그램 상태를 판단하는 단계(S220), S210 단계에서 카운트한 결과값이 제 2 기준값보다 큰 경우 제 2 읽기 전압을 이용하여 독출된 데이터를 출력하는 단계(S230) 및 S210 단계에서 카운트한 결과값이 제 2 기준값보다 작은 경우 제 2 읽기 전압보다 높은 제 3 읽기 전압을 이용하여 선택된 메모리 셀들의 MSB 데이터를 독출하는 단계(S240)를 더 포함한다.
한편, S200 단계의 판단 결과 LSB 데이터 읽기 명령인 경우 S110 내지 S140 단계가 수행될 것이다.
도 7은 본 발명의 일 실시예에 따른 불휘발성 메모리 장치의 랜덤 데이터 생성을 설명하기 위한 도면이다.
도 7을 참조하면, 불휘발성 메모리 장치(200)는 랜덤마이저(210) 및 디랜덤마이저(220)를 포함할 것이다. 랜덤마이저(210)는 입력되는 데이터(DATA)를 시드 값에 의해 랜덤 데이터(RDATA)로 변경하는 기능을 수행할 것이다. 디랜덤마이저(220)는 시드값에 의해 랜덤 데이터(RDATA)를 원본 데이터(DATA)로 복원시키는 기능을 수행할 것이다. 이러한 랜덤마이저(210) 및 디랜덤마이저(220)는 소프트웨어적으로 구현되거나 또는 하드웨어적으로 구현될 수 있다.
즉, 본 발명의 불휘발성 메모리 장치(200)는 내부적으로 랜덤마이저(210)를 통해 랜덤 데이터(RDATA)가 메모리 셀들에 프로그램되므로, 메모리 셀들의 문턱 전압 상태는 균일하게 분포될 것이다. 즉, 문턱 전압 상태들은 동일한 수의 메모리 셀들을 포함할 수 있다.
도 8은 본 발명의 일 실시예에 따른 메모리 시스템을 보여준다.
도 8을 참조하면, 메모리 시스템(1000)은 불휘발성 메모리 장치(1100) 및 메모리 컨트롤러(1200)를 포함할 것이다.
불휘발성 메모리 장치(1100)는 도 1에 도시된 불휘발성 메모리 장치(100)와 동일하게 구성될 수 있다.
메모리 컨트롤러(1200)는 랜덤마이저(1210) 및 디랜덤마이저(1220)를 포함할 수 있다. 도 7을 참조하여 설명한 바와 같이, 본 발명의 일 실시예에 따른 메모리 시스템(1000)은 메모리 컨트롤러(1200)의 랜덤마이저(1210)를 통해 랜덤 데이터(RDATA)가 메모리 셀들에 프로그램되므로, 메모리 셀들의 문턱 전압 상태는 균일하게 분포될 것이다. 즉, 문턱 전압 상태들은 동일한 수의 메모리 셀들을 포함할 수 있다.
한편, 상술한 바와 같이, 본 발명의 일 실시예에 따른 불휘발성 메모리 장치(1100)는 페이지 어드레스에 대응하여 LSB 데이터를 독출하는 경우 및 MSB 데이터를 독출하는 경우를 나누어 각각 다른 읽기 전압으로 읽기 동작을 개시한다.
구체적으로, 본 발명의 일 실시예에 따른 불휘발성 메모리 장치(1100)는 LSB 데이터를 독출하는 경우, 행 디코더(120)를 통해 메모리 셀 어레이(110)로 공급되는 제 1 읽기 전압에 의해 페이지 버퍼(130)로 독출되는 데이터를 이용하여 제 1 읽기 전압보다 높은 문턱 전압을 갖는 메모리 셀을 카운트한다. 이후, 카운트한 결과값인 제 1 결과값과 제 1 기준값을 비교하여 선택된 메모리 셀들의 프로그램 상태를 판단한다.
MSB 데이터를 독출하는 경우, 행 디코더(120)를 통해 메모리 셀 어레이(110)로 공급되는 제 2 읽기 전압에 의해 페이지 버퍼(130)로 독출되는 데이터를 이용하여 제 1 읽기 전압보다 낮은 문턱 전압을 갖는 메모리 셀을 카운트한다. 이후, 카운트한 결과값인 제 2 결과값과 제 2 기준값을 비교하여 선택된 메모리 셀들의 프로그램 상태를 판단한다.
일반적인 불휘발성 메모리 장치들은 플래그 셀(flag cell)을 이용하여 메모리 셀들의 프로그램 상태를 판단한다. 이 경우, 플래그 셀들 간의 charge loss가 발생할 수 있고, 이는 읽기 오류의 원인이 된다. 또한, 플래그 셀들은 메모리 셀 어레이의 일정 부분을 차지하므로 불휘발성 메모리 장치의 집적도 저하의 원인이 된다. 상술한 바와 같이, 본 발명의 일 실시예에 따른 불휘발성 메모리 장치(1100)는 이러한 플래그 셀 없이 메모리 셀들의 프로그램 상태를 판단할 수 있다. 따라서, 본 발명의 일 실시예에 따른 불휘발성 메모리 장치(1100)는 신뢰성을 향상시킬 수 있고, 또한 집적도를 향상시킬 수 있다. 나아가, 본 발명의 일 실시예에 따른 불휘발성 메모리 장치(1100)를 포함하는 메모리 시스템(1000)의 신뢰성 및 집적도를 향상시킬 수 있다.
도 9는 본 발명의 일 실시예에 따른 메모리 카드를 보여준다.
도 9를 참조하면, 메모리 카드(2000)는 낸드 플래시 메모리 장치(2100) 및 그것을 제어하는 메모리 컨트롤러(2200)를 포함할 것이다. 낸드 플래시 메모리 장치(3100)는 도 7에 도시된 불휘발성 메모리 장치(200)와 동일하게 구현될 수 있다. 즉, 낸드 플래시 메모리 장치(2100)는 랜덤마이저(3210) 및 디랜덤마이저(3220)를 포함할 수 있다. 이러한 메모리 카드(3000)는 멀티미디어 카드(Multimedia Card: MMC) 혹은 SD 카드 등에 적용가능하다.
도 10은 본 발명의 다른 실시예에 따른 메모리 카드를 보여준다.
도 10을 참조하면, 메모리 카드(3000)는 낸드 플래시 메모리 장치(3100) 및 그것을 제어하는 메모리 컨트롤러(3200)를 포함할 것이다. 낸드 플래시 메모리 장치(3100)는 도 1에 도시된 불휘발성 메모리 장치(100) 또는 도 7에 도시된 불휘발성 메모리 장치(200)와 동일하게 구현될 수 있다.
메모리 컨트롤러(3200)는 랜덤마이저(3210) 및 디랜덤마이저(3220)를 포함할 것이다. 메모리 컨트롤러(3200)는 도 8에 도시된 메모리 컨트롤러(1200)와 동일하게 구현될 것이다. 이러한 메모리 카드(3000)는 멀티미디어 카드(Multimedia Card: MMC) 혹은 SD 카드 등에 적용가능하다.
도 11은 본 발명의 일 실시예에 따른 솔리드 스테이트 드라이버를 보여준다.
도 11을 참조하면, 본 발명의 메모리 시스템은 SSD(Solid State Disk/Drive)에 적용가능하다. SSD(4000)는 SSD 제어기(4500)와 플래시 메모리들(4600)을 포함한다. SSD 제어기(4500)는 도 8에 도시된 메모리 컨트롤러(1200)와 동일한 기능을 갖도록 구현될 것이다. 플래시 메모리들(4600)은 도 7 또는 도 8에 도시된 불휘발성 메모리 장치들(200, 1100)과 동일한 기능을 갖도록 구현될 수 있다.
다시 도 11을 참조하면, 프로세서(4100)는 호스트로부터 명령어를 전달받아 호스트로부터의 데이터를 플래시 메모리에 저장할지 혹은 플래시 메모리의 저장 데이터를 읽어 호스트로 전송할 지의 여부를 결정하고 제어할 것이다. ATA 호스트 인터페이스(4200)는 상술한 프로세서(4100)의 제어에 따라 호스트 측과 데이터를 교환할 것이다. ATA 호스트 인터페이스(4200)는 호스트측으로부터 명령어 및 주소를 패치하여 CPU 버스를 통해서 프로세서(4100)로 전달할 것이다. 여기서 ATA 호스트 인터페이스(4200)는 SATA 인터페이스, PATA 인터페이스, 및 ESATA(External SATA) 인터페이스 등 중에서 어느 하나일 것이다.
ATA 호스트 인터페이스(4200)를 통해 호스트로부터 입력되는 데이터나 호스트로 전송되어야 할 데이터는 프로세서(4100)의 제어에 따라 CPU 버스를 경유하지 않고 캐시 버퍼 램(4400)을 통해 전달될 것이다.
램(4300)은 SSD(4000)의 동작에 필요한 데이터를 임시로 저장하는데 이용될 것이다. 이러한 램(4300)은 휘발성 메모리 장치로써, DRAM, SRAM 등이 될 수 있다.
캐시 버퍼 램(4400)은 호스트와 플래시 메모리들(4600) 간의 이동 데이터를 일시 저장할 것이다. 또한, 캐시 버퍼램(4400)은 프로세서(4100)에 의해서 운용될 프로그램을 저장하는 데에도 사용될 것이다. 캐시 버퍼 램(4400)은 일종의 버퍼 메모리로 간주할 수 있으며, SRAM으로 구현될 수 있다.
SSD 제어기(4500)는 저장 장치로 사용되는 플래시 메모리들과 데이터를 주고받을 것이다. SSD 제어기(4500)는 낸드 플래시 메모리, 원내드(One-NAND) 플래시 메모리, 멀티 레벨 플래시 메모리, 싱글 레벨 플래시 메모리를 지원하도록 구성될 수 있다.
한편, 프로세서(4100)와 SSD 제어기(4500)는 하나의 ARM 프로세서로 구현될 수도 있다.
본 발명에 따른 메모리 시스템은 이동형 저장 장치로서 사용될 수 있다. 따라서, MP3, 디지털 카메라, PDA, e-Book의 저장 장치로서 사용될 수 있다. 또한, 디지털 TV나 컴퓨터 등의 저장 장치로서 사용될 수 있다.
본 발명에 따른 메모리 시스템 또는 저장 장치는 다양한 형태들의 패키지를 이용하여 실장 될 수 있다. 예를 들면, 본 발명에 따른 메모리 시스템 또는 저장 장치는 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP), 등과 같은 패키지들을 이용하여 실장될 수 있다.
이상 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100, 200, 1100: 불휘발성 메모리 장치 210, 1210: 랜덤마이저
110: 메모리 셀 어레이 220, 1220: 디랜덤마이저
120: 행 디코더 1000: 메모리 시스템
130: 페이지 버퍼 1200: 메모리 컨트롤러
140: 카운터 2000, 3000: 메모리 카드
150: 판단 회로 4000: SSD
160: 제어 회로 4100: CPU
170: 전압 발생기 4200: ATA 호스트 인터페이스
180: 입/출력 버퍼 4300: SRAM
4400: 캐쉬 버퍼 DRAM
4500: SSD 컨트롤러
4600: 플래시 메모리

Claims (10)

  1. 선택된 메모리 셀들을 읽기 위한 제 1 읽기 전압을 메모리 셀 어레이로 인가하는 단계;
    상기 선택된 메모리 셀들 가운데 상기 제 1 읽기 전압보다 높은 문턱 전압을 갖는 메모리 셀을 카운트하는 단계;
    상기 카운트한 결과값과 제 1 기준값을 비교하여 상기 선택된 메모리 셀들의 프로그램 상태를 판단하는 단계; 및
    상기 카운트한 결과값이 상기 제 1 기준값보다 작은 경우 상기 제 1 읽기 전압보다 작은 제 2 읽기 전압을 이용하여 상기 선택된 메모리 셀들에 프로그램된 데이터를 독출하고, 상기 카운트한 결과값이 상기 제 1 기준값보다 큰 경우 독출된 데이터를 출력하는 단계를 포함하고,
    상기 제 1 기준값은 프로그램된 제 1 논리 페이지의 메모리 셀들 가운데 상기 제 1 읽기 전압보다 높은 문턱 전압을 갖는 메모리 셀 수에 기초하여 결정되는 불휘발성 메모리 장치의 읽기 방법.
  2. 제 1 항에 있어서,
    상기 카운트한 결과값이 상기 제 1 기준값 보다 작은 경우, 상기 선택된 메모리 셀들은 상기 제 1 논리 페이지가 프로그램된 상태 또는 소거 상태로 판단되는 불휘발성 메모리 장치의 읽기 방법.
  3. 제 2 항에 있어서,
    상기 카운트한 결과값이 상기 제 1 기준값 보다 큰 경우, 상기 선택된 메모리 셀들은 제 2 논리 페이지가 프로그램된 상태로 판단되는 불휘발성 메모리 장치의 읽기 방법.
  4. 제 3 항에 있어서,
    상기 제 1 기준값은 프로그램된 상기 제 1 논리 페이지의 메모리 셀들 가운데 상기 제 1 읽기 전압보다 높은 문턱 전압을 갖는 메모리 셀 수 및 프로그램된 상기 제 2 논리 페이지의 메모리 셀들 가운데 상기 제 1 읽기 전압보다 높은 문턱 전압을 갖는 메모리 셀 수 사이에서 결정되는 불휘발성 메모리 장치의 읽기 방법.
  5. 제 1 항에 있어서,
    상기 제 1 읽기 전압보다 큰 문턱 전압을 갖는 셀을 카운트하는 단계는 적어도 하나의 섹터에 대해 수행되는 불휘발성 메모리 장치의 읽기 방법.
  6. 페이지 어드레스에 대응하여 제 1 논리 페이지에 프로그램된 데이터에 대한 읽기 동작이 수행되는 경우,
    선택된 메모리 셀들 가운데 제 1 읽기 전압보다 높은 문턱 전압을 갖는 메모리 셀을 카운트하는 단계; 및
    상기 제 1 읽기 전압보다 높은 문턱 전압을 갖는 메모리 셀을 카운트한 제 1 결과값과 제 1 기준값을 비교하여 상기 선택된 메모리 셀들의 프로그램 상태를 판단하는 단계를 포함하고,
    페이지 어드레스에 대응하여 제 2 논리 페이지에 프로그램된 데이터에 대한 읽기 동작이 수행되는 경우,
    상기 선택된 메모리 셀들 가운데 제 2 읽기 전압보다 낮은 문턱 전압을 갖는 메모리 셀을 카운트하는 단계; 및
    상기 제 2 읽기 전압보다 낮은 문턱 전압을 갖는 메모리 셀을 카운트한 제 2 결과값과 제 2 기준값을 비교하여 상기 선택된 메모리 셀들의 프로그램 상태를 판단하는 단계를 포함하고,
    상기 제 2 읽기 전압은 상기 제 1 읽기 전압보다 작고,
    상기 제 1 기준값은 프로그램된 상기 제 1 논리 페이지의 메모리 셀들 가운데 상기 제 1 읽기 전압보다 높은 문턱 전압을 갖는 메모리 셀 수에 기초하여 결정되고,
    상기 제 2 기준값은 프로그램된 상기 제 1 논리 페이지 및 프로그램된 제 2 논리 페이지의 소거 상태에 포함되는 메모리 셀 수에 기초하여 결정되는 불휘발성 메모리 장치의 읽기 방법.
  7. 제 6 항에 있어서,
    상기 제 1 기준값은 프로그램된 상기 제 1 논리 페이지의 메모리 셀들 가운데 상기 제 1 읽기 전압보다 높은 문턱 전압을 갖는 메모리 셀 수 및 프로그램된 상기 제 2 논리 페이지의 메모리 셀들 가운데 상기 제 1 읽기 전압보다 높은 문턱 전압을 갖는 메모리 셀 수 사이에서 결정되는 불휘발성 메모리 장치의 읽기 방법.
  8. 제 6 항에 있어서,
    상기 제 2 결과값이 상기 제 2 기준값 보다 큰 경우, 상기 선택된 메모리 셀들은 제 1 논리 페이지가 프로그램된 상태 또는 소거 상태로 판단되는 불휘발성 메모리 장치의 읽기 방법.
  9. 제 8 항에 있어서,
    상기 제 2 결과값이 상기 제 2 기준값 보다 작은 경우, 상기 선택된 메모리 셀들은 제 2 논리 페이지가 프로그램된 상태로 판단되는 불휘발성 메모리 장치의 읽기 방법.
  10. 제 9 항에 있어서,
    상기 제 1 읽기 전압 및 상기 제 2 읽기 전압보다 큰 제 3 읽기 전압을 이용하여 데이터를 독출하는 단계를 포함하는 불휘발성 메모리 장치의 읽기 방법.
KR1020120073979A 2012-07-06 2012-07-06 불휘발성 메모리 장치 및 그것의 읽기 방법 KR102005888B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120073979A KR102005888B1 (ko) 2012-07-06 2012-07-06 불휘발성 메모리 장치 및 그것의 읽기 방법
US13/915,688 US9007839B2 (en) 2012-07-06 2013-06-12 Nonvolatile memory device performing read operation with variable read voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120073979A KR102005888B1 (ko) 2012-07-06 2012-07-06 불휘발성 메모리 장치 및 그것의 읽기 방법

Publications (2)

Publication Number Publication Date
KR20140006596A KR20140006596A (ko) 2014-01-16
KR102005888B1 true KR102005888B1 (ko) 2019-07-31

Family

ID=49878417

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120073979A KR102005888B1 (ko) 2012-07-06 2012-07-06 불휘발성 메모리 장치 및 그것의 읽기 방법

Country Status (2)

Country Link
US (1) US9007839B2 (ko)
KR (1) KR102005888B1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102112115B1 (ko) * 2013-04-17 2020-05-18 삼성전자주식회사 반도체 메모리 장치 및 그것의 데이터 프로그램 방법
US9477423B2 (en) * 2013-11-26 2016-10-25 Seagate Technology Llc Eliminating or reducing programming errors when programming flash memory cells
KR102174030B1 (ko) * 2014-05-13 2020-11-05 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 저장 장치 및 그것의 읽기 방법
KR102370719B1 (ko) * 2015-03-04 2022-03-08 에스케이하이닉스 주식회사 반도체 장치
KR20160108659A (ko) * 2015-03-04 2016-09-20 에스케이하이닉스 주식회사 반도체 메모리 장치의 동작 방법 및 반도체 메모리 장치를 포함하는 메모리 시스템
KR20160132169A (ko) 2015-05-06 2016-11-17 에스케이하이닉스 주식회사 반도체 메모리 장치를 포함하는 메모리 시스템 및 그것의 프로그램 방법
US10180876B2 (en) * 2015-08-04 2019-01-15 Toshiba Memory Corporation Memory controller and semiconductor memory device
SG10201605746RA (en) 2016-07-13 2018-02-27 Micron Technology Inc Data storage with data randomizer in multiple operating modes
KR102302187B1 (ko) 2017-03-13 2021-09-14 삼성전자주식회사 비휘발성 메모리 장치의 동작 방법 및 비휘발성 메모리 장치
KR102386703B1 (ko) * 2017-09-13 2022-04-14 에스케이하이닉스 주식회사 메모리 장치 및 그것의 동작 방법
US11237908B2 (en) 2017-03-29 2022-02-01 SK Hynix Inc. Memory system and operating method thereof
US11527279B2 (en) * 2020-06-22 2022-12-13 Micron Technology, Inc. Read algorithm for memory device
KR20220010210A (ko) * 2020-07-17 2022-01-25 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 읽기 동작 방법
KR20230020109A (ko) * 2021-08-03 2023-02-10 에스케이하이닉스 주식회사 리드 동작을 수행하는 메모리 장치 및 그것의 동작 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080310234A1 (en) 2007-06-14 2008-12-18 Samsung Electronics Co., Ltd. Nonvolatile memory device and methods of programming and reading the same
US20090154250A1 (en) 2007-12-13 2009-06-18 Macronix International Co., Ltd. Method for reading nonvolatile memory at power-on stage
US20090310404A1 (en) 2008-06-12 2009-12-17 Samsung Electronics Co., Ltd. Memory device and method of controlling read level

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7082490B2 (en) 2003-10-20 2006-07-25 Atmel Corporation Method and system for enhancing the endurance of memory cells
US8019928B2 (en) 2004-02-15 2011-09-13 Sandisk Il Ltd. Method of managing a multi-bit-cell flash memory
US7716413B2 (en) 2004-02-15 2010-05-11 Sandisk Il Ltd. Method of making a multi-bit-cell flash memory
JP4734110B2 (ja) 2005-12-14 2011-07-27 株式会社東芝 不揮発性半導体記憶装置
JP5028967B2 (ja) 2006-11-15 2012-09-19 富士通セミコンダクター株式会社 半導体記憶装置および半導体記憶装置の制御方法
KR100885783B1 (ko) 2007-01-23 2009-02-26 주식회사 하이닉스반도체 플래시 메모리 장치 및 동작 방법
KR20090011170A (ko) 2007-07-25 2009-02-02 주식회사 하이닉스반도체 불휘발성 메모리 장치의 독출/검증 전압 제어부 및 독출전압 인가 방법
KR100948468B1 (ko) 2007-12-24 2010-03-17 주식회사 하이닉스반도체 불휘발성 메모리 장치의 플래그 상태 결정 방법.
KR101493873B1 (ko) 2008-12-17 2015-02-16 삼성전자주식회사 멀티-레벨 셀 플래시 메모리 장치 및 이의 독출 방법
KR20100133707A (ko) 2009-06-12 2010-12-22 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 최상위 비트 프로그램 상태 판별 방법
KR20110116473A (ko) * 2010-04-19 2011-10-26 주식회사 하이닉스반도체 반도체 메모리 장치의 동작 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080310234A1 (en) 2007-06-14 2008-12-18 Samsung Electronics Co., Ltd. Nonvolatile memory device and methods of programming and reading the same
US20090154250A1 (en) 2007-12-13 2009-06-18 Macronix International Co., Ltd. Method for reading nonvolatile memory at power-on stage
US20090310404A1 (en) 2008-06-12 2009-12-17 Samsung Electronics Co., Ltd. Memory device and method of controlling read level

Also Published As

Publication number Publication date
US9007839B2 (en) 2015-04-14
KR20140006596A (ko) 2014-01-16
US20140010017A1 (en) 2014-01-09

Similar Documents

Publication Publication Date Title
KR102005888B1 (ko) 불휘발성 메모리 장치 및 그것의 읽기 방법
KR102025193B1 (ko) 메모리 컨트롤러 및 그것의 동작 방법, 메모리 컨트롤러를 포함하는 메모리 시스템
US9262266B2 (en) Nonvolatile memory devices with age-based variability of read operations and methods of operating same
KR101563647B1 (ko) 메모리 시스템 및 그것의 데이터 처리 방법
US9281068B2 (en) Nonvolatile memory and related reprogramming method
US8665649B2 (en) Non-volatile memory device and ISPP programming method
US8254181B2 (en) Nonvolatile memory device and programming method
US9183944B2 (en) Method of writing data in non-volatile memory device
KR102048765B1 (ko) 메모리 시스템의 동작 방법 및 메모리 시스템
US9367417B2 (en) Nonvolatile memory device including dummy wordline, memory system, and method of operating memory system
US8621266B2 (en) Nonvolatile memory system and related method of performing erase refresh operation
KR101861184B1 (ko) 스토리지의 동작 성능 조절방법 및 그에 따른 반도체 저장장치
KR101518033B1 (ko) 멀티-레벨 비휘발성 메모리 장치, 상기 장치를 포함하는 메모리 시스템 및 그 동작 방법
US8503231B2 (en) Multi-level cell flash memory device and read method
US8611150B2 (en) Flash memory device including flag cells and method of programming the same
US20140211565A1 (en) Methods of programming multi-level cell nonvolatile memory devices and devices so operating
JP2011165301A (ja) フラッシュメモリ装置及びその読み出し方法
KR20140008705A (ko) 비휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템 및 그것의 메모리 블록 관리, 소거, 및 프로그램 방법들
KR20140113190A (ko) 비휘발성 메모리 장치의 llr 최적화 방법 및 비휘발성 메모리 장치의 에러 정정 방법
KR20120076787A (ko) 비휘발성 메모리 장치의 프로그램 방법
KR20120118764A (ko) 불휘발성 메모리 장치의 프로그램 방법
US8760919B2 (en) Nonvolatile memory device and method of reading data in nonvolatile memory device
KR101497548B1 (ko) 플래시 메모리 장치, 및 이의 프로그램 및 독출 방법
JP2012038410A (ja) フラッシュメモリ装置及びフラッシュメモリ装置の読み取り方法
KR20100133707A (ko) 비휘발성 메모리 장치 및 그것의 최상위 비트 프로그램 상태 판별 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant