KR101100958B1 - 불휘발성 메모리 장치 - Google Patents

불휘발성 메모리 장치 Download PDF

Info

Publication number
KR101100958B1
KR101100958B1 KR1020100087050A KR20100087050A KR101100958B1 KR 101100958 B1 KR101100958 B1 KR 101100958B1 KR 1020100087050 A KR1020100087050 A KR 1020100087050A KR 20100087050 A KR20100087050 A KR 20100087050A KR 101100958 B1 KR101100958 B1 KR 101100958B1
Authority
KR
South Korea
Prior art keywords
redundancy
address
signal
page buffer
normal
Prior art date
Application number
KR1020100087050A
Other languages
English (en)
Inventor
조용덕
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020100087050A priority Critical patent/KR101100958B1/ko
Priority to US13/225,940 priority patent/US8854906B2/en
Application granted granted Critical
Publication of KR101100958B1 publication Critical patent/KR101100958B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/781—Masking faults in memories by using spares or by reconfiguring using programmable devices combined in a redundant decoder

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 불휘발성 메모리 장치에 관한 것으로, 다수의 노멀 페이지 버퍼들와, 상기 노멀 페이지 버퍼들과 동일 수로 구성된 입출력 라인들과, 노멀 제어 클럭 신호에 응답하여 상기 다수의 노멀 페이지 버퍼 각각을 대응하는 상기 입출력 라인들과 연결하기 위한 하나의 컬럼 어드레스 신호를 출력하기 위한 컬럼 디코더와, 다수의 리던던시 페이지 버퍼들, 및 상기 리던던시 제어 클럭 신호에 응답하여 상기 다수의 리던던시 페이지 버퍼 각각을 대응하는 상기 입출력 라인들과 연결기 위한 하나의 리던던시 컬럼 어드레스 신호를 출력하기 위한 리던던시 컬럼 디코더를 포함한다.

Description

불휘발성 메모리 장치{Non volatile memory device}
본 발명은 불휘발성 메모리 장치에 관한 것으로, 특히 집적도를 개선할 수 있는 불휘발성 메모리 장치에 관한 것이다.
도 1은 종래 기술에 따른 불휘발성 메모리 장치를 나타내는 구성도이다.
도 1을 참조하면, 불휘발성 메모리 장치는 노멀 메모리 셀 어레이 셀 어레이(11), 페이지 버퍼부(12), 노멀 컬럼 디코더(13), 노멀 프리 디코더(14), 리던던시 메모리 셀 어레이(21), 리던던기 페이지 버퍼부(22), 리던던시 컬럼 디코더(23), 리던던시 프리 디코더(24)를 포함한다.
상술한 종래 기술에 따른 불휘발성 메모리 장치는 노멀 컬럼 디코더(13)와 연결되는 다수의 입출력 라인(IO<n-1:0>)과 리던던시 컬럼 디코더(23)와 연결되는 다수의 리던던시 입출력 라인(RIO<k-1:0>)이 존재한다. 또한 노멀 컬럼 디코더(13)는 다수의 입출력 라인(IO<n-1:0>)에 각각 대응하는 다수의 디코더(CD<n-1:0>)를 포함하며, 각 입출력 라인에 대해 컬럼 어드레스 디코딩 동작을 실시한다. 이는 리던던시 컬럼 디코더(23)도 동일한 구조로 구성된다.
상술한 종래 기술에 따른 불휘발성 메모리 장치는 하나의 페이지 버퍼 그룹(예를 들어 PBG<0>)에 포함된 모든 페이지 버퍼마다 컬럼 어드레스 디코딩 신호(CS<m-1:0>)을 하나씩 전송하여야 하는데 이로 인하여 신호를 전송하기 위한 많은 배선이 존재한다. 이로 인하여 칩의 집적도가 증가함에 따라 페이지 버퍼와 컬럼 디코더는 비트 라이의 간격에 맞추어 배치하기가 어려워진다.
또한 특정한 페이지 버퍼를 선택하기 위한 컬럼 어드레스 디코딩 신호(CS<m-1:0>)는 노멀 프리 디코더(14)에서 출력된 프리 디코딩 신호(a, b, c)에 따라 구동되는 트랜지스터들을 통해 페이지 버퍼로 전송되는데 이는 입출력 라인의 저항을 증가시켜 페이지 버퍼에 저장된 데이터가 입출력 라인으로 전송되는 속도에 지연 요소로 작용하게 되어 동작 속도를 저하시킨다.
또한 상술한 불휘발성 메모리 장치는 페일 컬럼이 발생하여 컬럼 리페어 동작을 위해서는 컬럼 어드레스 리페어 회로부와 리던던시 입출력 라인을 제어하는 회로부가 추가적으로 필요하게 되어 면적이 증가하는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 컬럼 디코더 회로에서 생성한 컬럼 어드레스 디코딩 신호에 따라 페이지 버퍼 그룹과 입출력 라인을 연결하고, 입출력 라인을 노멀 입출력 라인과 리던던시 입출력 라인으로 구분하지 않고 동일한 입출력 라인을 공유함으로써 집적도를 개선할 수 있는 불휘발성 메모리 장치를 제공하는 데 있다.
본 발명의 일실시 예에 따른 불휘발성 메모리 장치는 다수의 노멀 페이지 버퍼들와, 상기 노멀 페이지 버퍼들과 동일 수로 구성된 입출력 라인들과, 노멀 제어 클럭 신호에 응답하여 상기 다수의 노멀 페이지 버퍼 각각을 대응하는 상기 입출력 라인들과 연결하기 위한 하나의 컬럼 어드레스 신호를 출력하기 위한 컬럼 디코더와, 다수의 리던던시 페이지 버퍼들, 및 상기 리던던시 제어 클럭 신호에 응답하여 상기 다수의 리던던시 페이지 버퍼 각각을 대응하는 상기 입출력 라인들과 연결기 위한 하나의 리던던시 컬럼 어드레스 신호를 출력하기 위한 리던던시 컬럼 디코더를 포함한다.
컬럼 어드레스 신호에 응답하여 상기 노멀 제어 클럭 신호 및 상기 리던던시 제어 클럭 신호를 생성하기 위한 리던던시 회로를 포함한다.
상기 리던던시 회로는 페일 어드레스를 저장하고, 저장된 상기 페일 어드레스를 출력하기 위한 페일 어드레스 저장부와, 상기 컬럼 어드레스와 상기 페일 어드레스 저장부에 저장된 상기 페일 어드레스를 비교하여 히트 신호를 출력하기 위한 어드레스 비교부와, 상기 컬럼 어드레스의 변화를 감지하여 어드레스 검출 신호를 츨력하기 위한 어드레스 검출부와, 상기 어드레스 검출 신호와 내부 클럭 신호에 응답하여 어드레스 클럭을 출력하기 위한 어드레스 클럭 발생부, 및 상기 히트 신호와 상기 어드레스 클럭에 응답하여 상기 노멀 제어 클럭 및 상기 리던던시 제어 클럭을 생성하기 위한 제어 클럭 발생부를 포함한다.
본 발명의 일실시 예에 따르면, 컬럼 디코더 회로에서 생성한 컬럼 어드레스 디코딩 신호에 따라 페이지 버퍼 그룹과 입출력 라인을 연결하고, 입출력 라인을 노멀 입출력 라인과 리던던시 입출력 라인으로 구분하지 않고 동일한 입출력 라인을 공유함으로써 집적도를 개선할 수 있다.
도 1은 종래 기술에 따른 불휘발성 메모리 장치의 구성도이다.
도 2는 본 발명의 일실시 예에 따른 불휘발성 메모리 장치의 구성도이다.
도 3은 도 2에 도시된 노멀 페이지 버퍼부의 구성도이다.
도 4는 도 2에 도시된 리던던시 회로를 나타내는 구성도이다.
도 5는 도 4에 도시된 제어 클럭 발생부의 상세 회로도이다.
도 6A 및 6B는 도 2 및 도 4에 도시된 불휘발성 메모리 장치의 동작을 설명하기 위한 신호들의 파형도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허청구범위에 의해서 이해되어야 한다.
도 2는 본 발명의 일실시 예에 따른 불휘발성 메모리 장치의 구성도이다.
도 2를 참조하면, 불휘발성 메모리 장치는 노멀 메모리 셀 어레이(110), 노멀 페이지 버퍼부(120), 노멀 컬럼 디코더(130), 노멀 프리 디코더(140), 리던던시 메모리 셀 어레이(210), 리던던시 페이지 버퍼부(220), 리던던시 컬럼 디코더(230), 리던던시 프리 디코더(240) 및 리던던시 회로(300)를 포함한다.
노멀 메모리 셀 어레이(110)는 다수의 메모리 셀들을 포함하며, 프로그램 동작시 노멀 페이지 버퍼부(120)를 통해 입력받은 데이터를 저장하고 독출 동작시 저장된 데이터를 노멀 페이지 버퍼부(120)로 전송한다.
노멀 페이지 버퍼부(120)는 프로그램 동작시 노멀 컬럼 디코더(130)에서 생성된 컬럼 어드레스 디코딩 신호(CS<a-1:0>)에 응답하여 입출력 라인(IO<7:0>)을 통해 전송되는 데이터를 입력받아 임시 저장한 후 노멀 메모리 셀 어레이(110) 전송하고, 독출 동작시 노멀 메모리 셀 어레이(110)의 메모리 셀에 저장된 데이터를 센싱하여 입출력 라인(IO<7:0>)으로 출력한다. 노멀 페이지 버퍼부(120)는 다수의 페이지 버퍼 그룹(PBG<a-1:0>)을 포함하며, 각 페이지 버퍼 그룹은 입출력 라인(IO<7:0>)의 수와 동일한 수의 페이지 버퍼를 포함한다. 즉, 입출력 라인이 8개일 경우 8개의 페이지 버퍼가 그룹핑되어 하나의 페이지 버퍼 그룹이 된다.
노멀 컬럼 디코더(130)는 노멀 프리 디코더(140)에서 출력되는 프리 디코딩 신호(YA, YB, YC)와 리던던시 회로(300)에서 출력되는 노멀 제어 클럭(CS_CLK)에 응답하여 다수의 컬럼 어드레스 디코딩 신호(CS<a-1:0>)를 생성한다.
노멀 프리 디코더(140)는 컬럼 어드레스 신호들(AX<X-1:0>)를 디코딩하여 프리 디코딩 신호(YA, YB, YC)를 출력한다.
리던던시 메모리 셀 어레이(210)는 다수의 메모리 셀들을 포함하며, 입력되는 컬럼 어드레스가 페일 어드레스일 경우의 프로그램 동작시 리던던시 페이지 버퍼부(220)를 통해 입력받은 데이터를 저장하고 독출 동작시 저장된 데이터를 리던던시 페이지 버퍼부(220)로 전송한다.
리던던시 페이지 버퍼부(220)는 컬럼 어드레스가 페일 어드레스일 경우의 프로그램 동작시 리던던시 컬럼 디코더(230)에서 생성된 리던던시 컬럼 어드레스 디코딩 신호(RCS<b-1:0>)에 응답하여 입출력 라인(IO<7:0>)을 통해 전송되는 데이터를 입력받아 임시 저장한 후 리던던시 메모리 셀 어레이(210) 전송하고, 독출 동작시 리던던시 메모리 셀 어레이(210)의 메모리 셀에 저장된 데이터를 센싱하여 입출력 라인(IO<7:0>)으로 출력한다. 리던던시 페이지 버퍼부(220)는 다수의 리던던시 페이지 버퍼 그룹(RPBG<b-1:0>)을 포함하며, 각 리던던시 페이지 버퍼 그룹은 입출력 라인(IO<7:0>)의 수와 동일한 수의 페이지 버퍼를 포함한다. 즉, 입출력 라인이 8개일 경우 8개의 페이지 버퍼가 그룹핑되어 하나의 리던던시 페이지 버퍼 그룹이 된다.
리던던시 컬럼 디코더(230)는 리던던시 프리 디코더(240)에서 출력되는 프리 디코딩 신호(Yi, Yj, Yk)와 리던던시 회로(300)에서 출력되는 리던던시 제어 클럭(RCS_CLK)에 응답하여 다수의 리던던시 컬럼 어드레스 디코딩 신호(RCS<b-1:0>)를 생성한다.
리던던시 프리 디코더(140)는 리던던시 회로(300)에서 출력되는 리던던시 컬럼 어드레스 신호들(RA<Y-1:0>)를 디코딩하여 프리 디코딩 신호(Yi, Yj, Yk)를 출력한다.
리던던시 회로(300)는 컬럼 어드레스 신호들(AX<X-1:0>)에 응답하여 노멀 제어 클럭(CS_CLK), 리던던시 제어 클럭(CS_CLK) 및 리던던시 컬럼 어드레스 신호들(RA<Y-1:0>)을 출력한다.
상술한 바와 같이 본원 발명의 불휘발성 메모리 장치는 다수의 페이지 버퍼 그룹(PBG<a-1:0>) 각각이 하나의 컬럼 어드레스 디코딩 신호만을 사용하고, 입출력 라인을 노멀 입출력 라인과 리던던시 입출력 라인으로 구분하지 않고 동일한 입출력 라인을 노멀 페이지 버퍼부(120)와 리던던시 페이지 버퍼부(220)가 공유함으로써 집적도가 개선된다.
도 3은 도 2에 도시된 노멀 페이지 버퍼부의 구성도이다.
도 3을 참조하면, 하나의 페이지 버퍼 그룹(예를 들어 PBG<0>)은 입출력 라인(IO<7:0>)의 수와 동일한 8개의 페이지 버퍼(PB1 내지 PB8)를 포함한다. 또한 제1 내지 제8 페이지 버퍼(PB1 내지 PB8) 각각은 하나의 컬럼 어드레스 디코딩 신호(CS<0>)에 응답하여 입출력 라인(IO<7:0>) 중 어느 하나와 연결된다. 즉, 하나의 페이지 버퍼가 하나의 입출력 라인에 대응되도록 구성되며, 동일한 컬럼 어드레스 디코딩 신호에 응답하여 페이지 버퍼와 입출력 라인이 연결된다. 다수의 페이지 버퍼 그룹(PBG<a-1:0>) 각각은 각각의 컬럼 어드레스 디코딩 신호(CS<a-1:0> 중 어느 하나)에 응답하여 각 페이지 버퍼와 입출력 라인을 연결하는 패스 게이트부(PG<a-1:0>)를 포함하도록 구성될 수 있다.
도 4는 도 2에 도시된 리던던시 회로를 나타내는 회로 구성도이다.
본 발명에서는 입출력 라인을 노멀 입출력 라인과 리던던시 입출력 라인으로 구분하지 않으므로 리던던시 회로(300)에서 노멀 동작 및 리던던시 동작시 노멀 컬럼 디코더 및 리던던시 컬럼 디코더를 각각 활성화시킴으로써 노멀 동작 및 리던던시 동작을 제어한다.
도 4를 참조하면, 리던던시 회로(300)는 페일 어드레스 저장부(310), 어드레스 비교부(320), 리던던시 어드레스 발생부(330), 어드레스 검출부(340), 어드레스 클럭 발생부(350), 및 제어 클럭 발생부(360)를 포함한다.
페일 어드레스 저장부(310)는 불휘발성 메모리 장치의 테스트 동작시 검출된 페일 어드레스가 저장되어 있으며, 불휘발성 메모리 장치의 프로그램 또는 독출 동작시 페일 어드레스(Fail_ADD)를 출력한다. 페일 어드레스 저장부(310)는 레지스터 또는 퓨즈부로 구성될 수 있다.
어드레스 비교부(320)는 다수의 컬럼 어드레스(AX<X-1:0>)와 페일 어드레스(Fail_ADD)를 비교하여 히트 신호(Hit) 및 반전 히트 신호(Hit_N)를 출력한다. 즉, 컬럼 어드레스(AX<X-1:0>)가 페일 어드레스(Fail_ADD)와 일치할 경우 하이 레벨로 활성화되는 히트 신호(Hit) 및 로우 레벨로 활성화되는 반전 히트 신호(Hit_N)를 출력하고, 컬럼 어드레스(AX<X-1:0>)가 페일 어드레스(Fail_ADD)와 일치하지 않을 경우 로우 레벨의 히트 신호(Hit) 및 하이 레벨의 반전 히트 신호(Hit_N)를 출력한다.
리던던시 어드레스 발생부(330)는 반전 히트 신호(Hit_N)에 응답하여 페일 어드레스(Fail_ADD)를 리던던시 컬럼 어드레스(RA<Y-1:0>)로 출력한다.
어드레스 검출부(340)는 컬럼 어드레스(AX<X-1:0>)의 변화를 감지하여 어드레스 검출 신호(ATD_sig)를 출력한다. 어드레스 검출부(340)는 ATD 회로(Address transition Detector)로 구성할 수 있다.
어드레스 클럭 발생부(350)는 내부 클럭 신호(CLK)와 어드레스 검출 신호(ATD_sig)에 응답하어 어드레스 클럭(ADD_CLK)을 생성한다.
제어 클럭 발생부(360)는 히트 신호(Hit)와 어드레스 클럭(ADD_CLK)에 응답하여 노멀 제어 클럭(CS_CLK) 및 리던던시 제어 클럭(RCS_CLK)을 생성한다.
도 5는 도 4에 도시된 제어 클럭 발생부의 상세 회로도이다.
도 5를 참조하면, 제어 클럭 발생부(360)는 인버터(IV) 및 앤드 게이트(AND1 및 AND2)를 포함한다.
인버터(IV)는 히트 신호(Hit)를 반전시켜 앤드 게이트(AND1)의 입력 단자로 출력한다. 앤드 게이트(AND1)는 인버터(IV)에 의해 반전된 히트 신호(Hit) 및 어드레스 클럭(ADD_CLK)에 응답하여 노멀 제어 클럭(CS_CLK)을 생성한다. 앤드 게이트(AND2)는 히트 신호(Hit) 및 어드레스 클럭(ADD_CLK)에 응답하여 리던던시 제어 클럭(RCS_CLK)을 생성한다.
도 6A 및 6B는 도 2 및 도 4에 도시된 불휘발성 메모리 장치의 동작을 설명하기 위한 신호들의 파형도이다.
도 2 내지 도 6A 및 6B를 참조하여 본 발명의 일실시 예에 따른 불휘발성 메모리 장치의 동작을 설명하면 다음과 같다.
먼저 도 6A를 참조하여 컬럼 어드레스가 패스 어드레스일 경우를 설명하면 다음과 같다.
리던던시 어드레스 회로(300)는 입력되는 컬럼 어드레스 신호들(AX<X-1:0>)에 응답하여 하이 레벨로 천이되는 노멀 제어 클럭(CS_CLK)을 생성한다. 이를 좀더 상세하게 설명하면, 어드레스 검출부(340)는 컬럼 어드레스 신호들(AX<X-1:0>)의 변화를 감지하여 하이 레벨의 어드레스 검출 신호(ATD_sig)를 출력한다. 어드레스 클럭 발생부(350)는 하이 레벨의 어드레스 검출 신호(ATD_sig)에 응답하여 내부 클럭(CLK)을 어드레스 클럭(ADD_CLK)을 생성한다. 이때 어드레스 비교부(320)는 컬럼 어드레스 신호들(AX<X-1:0>)와 페일 어드레스(Fail_ADD)를 비교하여 히트 신호(Hit)를 출력한다. 이때 컬럼 어드레스 신호들(AX<X-1:0>)와 페일 어드레스(Fail_ADD)는 일치하지 않으므로 로우 레벨의 히트 신호(Hit)가 출력딘다. 제어 클럭 발생부(360)는 로우 레벨의 히트 신호(Hit)와 어드레스 클럭(ADD_CLK)에 응답하여 하이 레벨로 천이되는 노멀 제어 클럭(CS_CLK)을 생성한다. 이때 리던던시 제어 클럭(RCS_CLK)은 로우 레벨을 유지한다.
노멀 프리 디코더(140)는 컬럼 어드레스 신호들(AX<X-1:0>)를 디코딩하여 프리 디코딩 신호(YA, YB, YC)를 출력한다.
노멀 컬럼 디코더(130)는 노멀 제어 클럭(CS_CLK)에 응답하여 활성화되고, 프리 디코딩 신호(YA, YB, YC)에 응답하여 다수의 컬럼 어드레스 디코딩 신호(CS<a-1:0>)를 생성하여 출력한다. 노멀 페이지 버퍼부(120)는 다수의 컬럼 어드레스 디코딩 신호(CS<a-1:0>)에 응답하여 입출력 라인(IO<7:0>)과 다수의 페이지 버퍼 그룹(PBG<a-1:0>) 중 하나의 선택된 페이지 버퍼 그룹과 연결한다.
이때 리던던시 컬럼 디코더(230)는 리던던시 제어 클럭(RCS_CLK)에 따라 비활성화되어 리던던시 컬럼 어드레스 디코딩 신호(RCS<b-1:0>)가 생성되지 않는다.
도 6B를 참조하여 컬럼 어드레스가 페일 어드레스일 경우를 설명하면 다음과 같다.
리던던시 어드레스 회로(300)는 입력되는 컬럼 어드레스 신호들(AX<X-1:0>)에 응답하여 하이 레벨로 천이되는 리던던시 제어 클럭(RCS_CLK)을 생성한다. 이를 좀더 상세하게 설명하면, 어드레스 검출부(340)는 컬럼 어드레스 신호들(AX<X-1:0>)의 변화를 감지하여 하이 레벨의 어드레스 검출 신호(ATD_sig)를 출력한다. 어드레스 클럭 발생부(350)는 하이 레벨의 어드레스 검출 신호(ATD_sig)에 응답하여 내부 클럭(CLK)을 어드레스 클럭(ADD_CLK)을 생성한다. 이때 어드레스 비교부(320)는 컬럼 어드레스 신호들(AX<X-1:0>)와 페일 어드레스(Fail_ADD)를 비교하여 히트 신호(Hit)를 출력한다. 이때 컬럼 어드레스 신호들(AX<X-1:0>)와 페일 어드레스(Fail_ADD)는 일치하므로 하이 레벨의 히트 신호(Hit)가 출력딘다. 제어 클럭 발생부(360)는 하이 레벨의 히트 신호(Hit)와 어드레스 클럭(ADD_CLK)에 응답하여 하이 레벨로 천이되는 리던던시 제어 클럭(RCS_CLK)을 생성한다. 이때 노멀 제어 클럭(CS_CLK)은 로우 레벨을 유지한다.
리던던시 어드레스 발생부(330)는 로우 레벨의 반전 히트 신호(Hit_N)에 응답하여 페일 어드레스(Fail_ADD)를 리던던시 컬럼 어드레스(RA<Y-1:0>)로 출력한다.
리던던시 프리 디코더(240)는 리던던시 컬럼 어드레스(RA<Y-1:0>)를 디코딩하여 프리 디코딩 신호(Yi, Yj, Yk)를 출력한다.
리던던시 컬럼 디코더(230)는 리던던시 제어 클럭(RCS_CLK)에 응답하여 활성화되고, 프리 디코딩 신호(Yi, Yj, Yk)에 응답하여 다수의 리던던시 컬럼 어드레스 디코딩 신호(RCS<b-1:0>)를 생성하여 출력한다. 리던던시 페이지 버퍼부(220)는 다수의 리던던시 컬럼 어드레스 디코딩 신호(RCS<b-1:0>)에 응답하여 입출력 라인(IO<7:0>)과 다수의 리던던시 페이지 버퍼 그룹(RPBG<b-1:0>) 중 하나의 선택된 페이지 버퍼 그룹과 연결한다.
이때 노멀 컬럼 디코더(130)는 노멀 제어 클럭(CS_CLK)에 따라 비활성화되어 컬럼 어드레스 디코딩 신호(CS<a-1:0>)가 생성되지 않는다.
110 : 노멀 메모리 셀 어레이 120 : 노멀 페이지 버퍼부
130 : 노멀 컬럼 디코더 140 : 노멀 프리 디코더
210 : 리던던시 메모리 셀 어레이 220 : 리던던시 페이지 버퍼부
230 : 리던던시 컬럼 디코더 240 : 리던던시 프리 디코더
300 : 리던던시 회로

Claims (24)

  1. 다수의 노멀 페이지 버퍼들을 포함하는 다수의 페이지 버퍼 그룹;
    상기 노멀 페이지 버퍼들에 대응되는 입출력 라인들; 및
    노멀 제어 클럭 신호에 응답하여 상기 다수의 노멀 페이지 버퍼 각각을 대응하는 상기 입출력 라인들과 연결하기 위한 하나의 컬럼 어드레스 신호를 출력하기 위한 컬럼 디코더를 포함하는 불휘발성 메모리 장치.
  2. 제 1 항에 있어서,
    다수의 리던던시 페이지 버퍼들; 및
    리던던시 제어 클럭 신호에 응답하여 상기 다수의 리던던시 페이지 버퍼 각각을 대응하는 상기 입출력 라인들과 연결하기 위한 하나의 리던던시 컬럼 어드레스 신호를 출력하기 위한 리던던시 컬럼 디코더를 더 포함하는 불휘발성 메모리 장치.
  3. 제 2 항에 있어서,
    컬럼 어드레스 신호에 응답하여 상기 노멀 제어 클럭 신호 및 상기 리던던시 제어 클럭 신호를 생성하기 위한 리던던시 회로를 더 포함하는 불휘발성 메모리 장치.
  4. 제 3 항에 있어서,
    상기 리던던시 회로는
    페일 어드레스를 저장하고, 저장된 상기 페일 어드레스를 출력하기 위한 페일 어드레스 저장부;
    상기 컬럼 어드레스와 상기 페일 어드레스 저장부에 저장된 상기 페일 어드레스를 비교하여 히트 신호를 출력하기 위한 어드레스 비교부;
    상기 컬럼 어드레스의 변화를 감지하여 어드레스 검출 신호를 츨력하기 위한 어드레스 검출부;
    상기 어드레스 검출 신호와 내부 클럭 신호에 응답하여 어드레스 클럭을 출력하기 위한 어드레스 클럭 발생부; 및
    상기 히트 신호와 상기 어드레스 클럭에 응답하여 상기 노멀 제어 클럭 및 상기 리던던시 제어 클럭을 생성하기 위한 제어 클럭 발생부를 포함하는 불휘발성 메모리 장치.
  5. 컬럼 어드레스 디코딩 신호에 응답하여 다수의 입출력 라인과 선택적으로 연결되어 데이터를 입력받거나 출력하기 위한 노멀 페이지 버퍼부;
    리던던시 컬럼 디코딩 신호에 응답하여 상기 다수의 입출력 라인과 선택적으로 연결되어 데이터를 입력받거나 출력하기 위한 리던던시 페이지 버퍼부;
    노멀 제어 클럭 신호 및 노멀 프리 디코딩 신호에 응답하여 상기 컬럼 어드레스 디코딩 신호를 생성하기 위한 노멀 컬럼 디코더;
    리던던시 제어 클럭 신호 및 리던던시 프리 디코딩 신호에 응답하여 상기 리던던시 컬럼 어드레스 디코딩 신호를 생성하기 위한 리던던시 컬럼 디코더; 및
    컬럼 어드레스 신호에 응답하여 상기 노멀 제어 클럭 신호 및 상기 리던던시 제어 클럭 신호를 생성하기 위한 리던던시 회로를 포함하는 불휘발성 메모리 장치.
  6. 제 5 항에 있어서,
    상기 노멀 페이지 버퍼부는 다수의 페이지 버퍼 그룹을 포함하며, 상기 다수의 페이지 버퍼 그룹 각각은 상기 다수의 입출력 라인 각각에 대응하는 페이지 버퍼를 포함하는 불휘발성 메모리 장치.
  7. 제 5 항에 있어서,
    상기 리던던시 페이지 버퍼부는 다수의 페이지 버퍼 그룹을 포함하며, 상기 다수의 페이지 버퍼 그룹 각각은 상기 다수의 입출력 라인 각각에 대응하는 페이지 버퍼를 포함하는 불휘발성 메모리 장치.
  8. 제 4 항에 있어서,
    상기 노멀 컬럼 디코더는 상기 다수의 페이지 버퍼 그룹에 하나씩 대응하는 다수의 상기 컬럼 어드레스 디코딩 신호를 출력하는 불휘발성 메모리 장치.
  9. 제 7 항에 있어서,
    상기 리던던시 컬럼 디코더는 상기 다수의 페이지 버퍼 그룹에 하나씩 대응하는 다수의 상기 리던던시 컬럼 어드레스 디코딩 신호를 출력하는 불휘발성 메모리 장치.
  10. 제 6 항에 있어서,
    상기 다수의 페이지 버퍼 그룹 중 하나의 페이지 버퍼 그룹만이 선택되어 상기 다수의 입출력 라인과 연결되는 불휘발성 메모리 장치.
  11. 제 7 항에 있어서,
    상기 다수의 페이지 버퍼 그룹 중 하나의 페이지 버퍼 그룹만이 선택되어 상기 다수의 입출력 라인과 연결되는 불휘발성 메모리 장치.
  12. 제 5 항에 있어서,
    상기 컬럼 어드레스 신호에 응답하여 상기 프리 디코딩 신호를 출력하는 노멀 프리 디코더를 더 포함하는 불휘발성 메모리 장치.
  13. 제 5 항에 있어서,
    상기 리던던시 회로는 상기 컬럼 어드레스 신호에 응답하여 리던던시 컬럼 어드레스를 생성하는 불휘발성 메모리 장치.
  14. 제 13 항에 있어서,
    상기 리던던시 컬럼 어드레스에 응답하여 상기 리던던시 프리 디코딩 신호를 생성하기 위한 리던던시 프리 디코더를 더 포함하는 불휘발성 메모리 장치.
  15. 제 5 항에 있어서,
    상기 리던던시 회로는
    페일 어드레스를 저장하고, 저장된 상기 페일 어드레스를 출력하기 위한 페일 어드레스 저장부;
    상기 컬럼 어드레스와 상기 페일 어드레스 저장부에 저장된 상기 페일 어드레스를 비교하여 히트 신호를 출력하기 위한 어드레스 비교부;
    상기 컬럼 어드레스의 변화를 감지하여 어드레스 검출 신호를 츨력하기 위한 어드레스 검출부;
    상기 어드레스 검출 신호와 내부 클럭 신호에 응답하여 어드레스 클럭을 출력하기 위한 어드레스 클럭 발생부; 및
    상기 히트 신호와 상기 어드레스 클럭에 응답하여 상기 노멀 제어 클럭 및 상기 리던던시 제어 클럭을 생성하기 위한 제어 클럭 발생부를 포함하는 불휘발성 메모리 장치.
  16. 제 15 항에 있어서,
    상기 제어 클럭 발생부는 상기 컬럼 어드레스가 상기 페일 어드레스와 일치할 경우 상기 리던던시 제어 클럭을 활성화시키고, 상기 컬럼 어드레스가 상기 페일 어드레스와 불일치할 경우 상기 노멀 제어 클럭을 활성화시키는 불휘발성 메모리 장치.
  17. 다수의 페이지 버퍼 그룹을 포함하며, 다수의 컬럼 어드레스 디코딩 신호에 응답하여 상기 다수의 페이지 버퍼 그룹 중 어느 하나와 다수의 입출력 라인을 전기적으로 연결하여 데이터를 입력받거나 출력하기 위한 노멀 페이지 버퍼부;
    다수의 페이지 버퍼 그룹을 포함하며, 다수의 리던던시 어드레스 디코딩 신호에 응답하여 상기 다수의 페이지 버퍼 그룹 중 어느 하나와 상기 다수의 입출력 라인을 연결하여 데이터를 입력받거나 출력하기 위한 리던던시 페이지 버퍼부;
    노멀 제어 클럭 신호 및 노멀 프리 디코딩 신호에 응답하여 상기 다수의 컬럼 어드레스 디코딩 신호를 생성하기 위한 노멀 컬럼 디코더;
    리던던시 제어 클럭 신호 및 리던던시 프리 디코딩 신호에 응답하여 상기 리던던시 컬럼 어드레스 디코딩 신호를 생성하기 위한 리던던시 컬럼 디코더; 및
    컬럼 어드레스 신호에 응답하여 상기 노멀 제어 클럭 신호 및 상기 리던던시 제어 클럭 신호를 생성하기 위한 리던던시 회로를 포함하는 불휘발성 메모리 장치.
  18. 제 17 항에 있어서,
    상기 노멀 페이지 버퍼부의 상기 다수의 페이지 버퍼 그룹 각각은 상기 다수의 컬럼 어드레스 디코딩 신호 각각에 대응하는 불휘발성 메모리 장치.
  19. 제 17 항에 있어서,
    상기 리던던시 페이지 버퍼부의 상기 다수의 페이지 버퍼 그룹 각각은 상기 다수의 리던던시 컬럼 어드레스 디코딩 신호 각각에 대응하는 불휘발성 메모리 장치.
  20. 제 17 항에 있어서,
    상기 컬럼 어드레스 신호에 응답하여 상기 프리 디코딩 신호를 출력하는 노멀 프리 디코더를 더 포함하는 불휘발성 메모리 장치.
  21. 제 17 항에 있어서,
    상기 리던던시 회로는 상기 컬럼 어드레스 신호에 응답하여 리던던시 컬럼 어드레스를 생성하는 불휘발성 메모리 장치.
  22. 제 21 항에 있어서,
    상기 리던던시 컬럼 어드레스에 응답하여 상기 리던던시 프리 디코딩 신호를 생성하기 위한 리던던시 프리 디코더를 더 포함하는 불휘발성 메모리 장치.
  23. 제 17 항에 있어서,
    상기 리던던시 회로는
    페일 어드레스를 저장하고, 저장된 상기 페일 어드레스를 출력하기 위한 페일 어드레스 저장부;
    상기 컬럼 어드레스와 상기 페일 어드레스 저장부에 저장된 상기 페일 어드레스를 비교하여 히트 신호를 출력하기 위한 어드레스 비교부;
    상기 컬럼 어드레스의 변화를 감지하여 어드레스 검출 신호를 츨력하기 위한 어드레스 검출부;
    상기 어드레스 검출 신호와 내부 클럭 신호에 응답하여 어드레스 클럭을 출력하기 위한 어드레스 클럭 발생부; 및
    상기 히트 신호와 상기 어드레스 클럭에 응답하여 상기 노멀 제어 클럭 및 상기 리던던시 제어 클럭을 생성하기 위한 제어 클럭 발생부를 포함하는 불휘발성 메모리 장치.
  24. 제 23 항에 있어서,
    상기 제어 클럭 발생부는 상기 컬럼 어드레스가 상기 페일 어드레스와 일치할 경우 상기 리던던시 제어 클럭을 활성화시키고, 상기 컬럼 어드레스가 상기 페일 어드레스와 불일치할 경우 상기 노멀 제어 클럭을 활성화시키는 불휘발성 메모리 장치.
KR1020100087050A 2010-09-06 2010-09-06 불휘발성 메모리 장치 KR101100958B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100087050A KR101100958B1 (ko) 2010-09-06 2010-09-06 불휘발성 메모리 장치
US13/225,940 US8854906B2 (en) 2010-09-06 2011-09-06 Nonvolatile memory device with improved integrated ratio

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100087050A KR101100958B1 (ko) 2010-09-06 2010-09-06 불휘발성 메모리 장치

Publications (1)

Publication Number Publication Date
KR101100958B1 true KR101100958B1 (ko) 2011-12-29

Family

ID=45507215

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100087050A KR101100958B1 (ko) 2010-09-06 2010-09-06 불휘발성 메모리 장치

Country Status (2)

Country Link
US (1) US8854906B2 (ko)
KR (1) KR101100958B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9965388B2 (en) 2016-05-20 2018-05-08 SK Hynix Inc. Memory device including page buffer and method of arranging page buffer having cache latches

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9431110B2 (en) * 2012-09-26 2016-08-30 Intel Corporation Column address decoding
KR101984789B1 (ko) * 2012-10-12 2019-06-04 에스케이하이닉스 주식회사 반도체 메모리 장치
KR20150008281A (ko) * 2013-07-12 2015-01-22 에스케이하이닉스 주식회사 반도체 메모리 장치, 그것을 포함하는 메모리 시스템
KR102611860B1 (ko) * 2018-11-05 2023-12-11 에스케이하이닉스 주식회사 디코딩 회로 및 이를 포함하는 반도체 메모리 장치
CN111968692B (zh) * 2020-10-22 2021-04-16 深圳市芯天下技术有限公司 一种减小列冗余替换电路面积的电路及芯片

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910005601B1 (ko) * 1989-05-24 1991-07-31 삼성전자주식회사 리던던트 블럭을 가지는 반도체 메모리장치
US6469955B1 (en) * 2000-11-21 2002-10-22 Integrated Memory Technologies, Inc. Integrated circuit memory device having interleaved read and program capabilities and methods of operating same
JP2000348496A (ja) * 1999-06-09 2000-12-15 Nec Corp 半導体記憶装置
JP4413406B2 (ja) * 2000-10-03 2010-02-10 株式会社東芝 不揮発性半導体メモリ及びそのテスト方法
KR100463195B1 (ko) * 2001-08-28 2004-12-23 삼성전자주식회사 가속 열 스캔닝 스킴을 갖는 불 휘발성 반도체 메모리 장치
JP3898481B2 (ja) * 2001-10-03 2007-03-28 富士通株式会社 半導体記憶装置
JP2004063023A (ja) * 2002-07-30 2004-02-26 Renesas Technology Corp 半導体記憶装置
KR100505702B1 (ko) 2003-08-20 2005-08-02 삼성전자주식회사 웨이퍼 테스트와 포스트 패키지 테스트에서 선택적으로프로그램 가능한 반도체 메모리 장치의 리페어 장치 및 그리페어 방법
KR100530930B1 (ko) * 2004-05-11 2005-11-23 주식회사 하이닉스반도체 낸드 플래시 메모리 장치의 멀티-ｉ/ｏ 리페어 방법 및그의 낸드 플래시 메모리 장치
KR100634414B1 (ko) * 2004-09-06 2006-10-16 삼성전자주식회사 에러 검출용 패러티 발생기를 구비한 낸드 플래시 메모리 장치 및 그것의 에러 검출 방법
KR100724333B1 (ko) * 2005-10-05 2007-06-04 삼성전자주식회사 리던던시 플래그 신호의 응답마진이 향상되는 반도체메모리 장치 및 이를 이용한 리던던시 구동 방법
US7352635B2 (en) * 2006-03-24 2008-04-01 Sandisk Corporation Method for remote redundancy for non-volatile memory
KR20080021397A (ko) 2006-09-04 2008-03-07 주식회사 하이닉스반도체 플래시 메모리 장치 및 그의 프로그램 방법
KR20080114211A (ko) 2007-06-27 2008-12-31 주식회사 하이닉스반도체 불휘발성 메모리 장치
KR20090001255A (ko) 2007-06-29 2009-01-08 주식회사 하이닉스반도체 반도체 메모리 장치
KR101034967B1 (ko) * 2009-05-29 2011-05-17 주식회사 하이닉스반도체 반도체 메모리 소자의 데이터 입출력 제어 회로 및 이를 이용한 데이터 입출력 방법
KR101616093B1 (ko) * 2010-02-19 2016-04-27 삼성전자주식회사 리페어 동작을 수행하는 불휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템
KR101644169B1 (ko) * 2010-04-29 2016-08-01 삼성전자주식회사 비휘발성 메모리 장치 및 이를 포함하는 비휘발성 메모리 시스템
KR101889362B1 (ko) * 2012-02-06 2018-09-20 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 동작 방법, 이를 이용하는 데이터 처리 시스템

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9965388B2 (en) 2016-05-20 2018-05-08 SK Hynix Inc. Memory device including page buffer and method of arranging page buffer having cache latches

Also Published As

Publication number Publication date
US8854906B2 (en) 2014-10-07
US20120057415A1 (en) 2012-03-08

Similar Documents

Publication Publication Date Title
KR101100958B1 (ko) 불휘발성 메모리 장치
US7397715B2 (en) Semiconductor memory device for testing redundancy cells
US7441156B2 (en) Semiconductor memory device having advanced test mode
US7027349B2 (en) Method for selecting memory device in response to bank selection signal
KR20080074316A (ko) 메모리 시스템, 이 시스템을 위한 메모리, 및 이 메모리를위한 명령 디코딩 방법
US8917570B2 (en) Memory device and method for operating the same
US11393532B2 (en) Circuit and method for at speed detection of a word line fault condition in a memory circuit
KR100878307B1 (ko) 멀티 워드라인 테스트 제어 회로 및 그의 제어 방법
CN105513646B (zh) 修复电路及包括修复电路的半导体存储器件
JP2003233987A (ja) 半導体メモリ装置
US20080072121A1 (en) Method and Apparatus For Repairing Defective Cell for Each Cell Section Word Line
KR20160056586A (ko) 리페어 회로 및 이를 포함하는 반도체 메모리 장치
US10714161B2 (en) Semiconductor device
US7656729B2 (en) Circuit and method for decoding column addresses in semiconductor memory apparatus
US5715253A (en) ROM repair circuit
KR100821583B1 (ko) 반도체 메모리 장치의 리던던시 제어 회로 및 방법
JP4125448B2 (ja) 半導体メモリ装置
US20040264278A1 (en) Semiconductor memory device capable of accessing data in continuous burst mode regardless of location of accessed data
KR100967100B1 (ko) 반도체 메모리장치 및 이의 워드라인 구동방법
KR20090047993A (ko) 반도체 메모리 장치의 컬럼 어드레스 디코딩 회로
KR101040244B1 (ko) 메인 디코딩 회로 및 이를 포함하는 반도체 메모리 장치
US20180182462A1 (en) Semiconductor storage device
JP2001067894A (ja) 半導体記憶装置
KR100300033B1 (ko) 반도체메모리회로
KR100306906B1 (ko) 반도체메모리

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141126

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151120

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161125

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171124

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191125

Year of fee payment: 9