KR20160056586A - 리페어 회로 및 이를 포함하는 반도체 메모리 장치 - Google Patents

리페어 회로 및 이를 포함하는 반도체 메모리 장치 Download PDF

Info

Publication number
KR20160056586A
KR20160056586A KR1020140157042A KR20140157042A KR20160056586A KR 20160056586 A KR20160056586 A KR 20160056586A KR 1020140157042 A KR1020140157042 A KR 1020140157042A KR 20140157042 A KR20140157042 A KR 20140157042A KR 20160056586 A KR20160056586 A KR 20160056586A
Authority
KR
South Korea
Prior art keywords
column
repair
normal
signal
address
Prior art date
Application number
KR1020140157042A
Other languages
English (en)
Inventor
유정택
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140157042A priority Critical patent/KR20160056586A/ko
Priority to US14/682,876 priority patent/US9324460B1/en
Priority to CN201510450541.9A priority patent/CN105590655B/zh
Publication of KR20160056586A publication Critical patent/KR20160056586A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/781—Masking faults in memories by using spares or by reconfiguring using programmable devices combined in a redundant decoder
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/26—Accessing multiple arrays
    • G11C2029/2602—Concurrent test

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

모드 제어신호에 응답하여 입력 어드레스와 제1 및 제2 리페어 어드레스를 각각 비교하여, 제1 및 제2컬럼 리페어 신호를 생성하는 컬럼 리페어신호 생성부;상기 제1 및 제2 컬럼 리페어 신호에 응답하여 상기 입력 어드레스에 대응하는 제1 노멀 컬럼라인 및 상기 입력 어드레스의 최상위 비트만 상이한 제2 노멀 컬럼라인 중 어느 하나를 억세스하는 노멀 디코더;및 상기 제1 및 제2 컬럼 리페어 신호에 응답하여 상기 제1리페어 어드레스를 디코딩하는 리던던시 디코더를 포함하며, 상기 제1 및 제2리페어 어드레스는 최상위 비트만 상이한 리페어 회로가 제공되며, 더블 컬럼 라인 테스트모드에서 최상위 비트만 상이한 제1 및 제2노멀 컬럼라인 중 제1노멀 컬럼라인이 리페어된 경우에 제2노멀 컬럼라인에 대해서도 테스트를 수행할 수 있다. 또한, 리페어 동작 이후에도 더블 컬럼라인을 억세스하여 테스트를 수행함으로써 테스트 시 소요되는 시간을 줄일 수 있다.

Description

리페어 회로 및 이를 포함하는 반도체 메모리 장치{REPAIR CIRCUIT AND SEMICONDUCTOR MEMORY DEVICE INCLUDING THE SAME}
본 특허문헌은 반도체 설계 기술에 관한 것으로, 구체적으로 결함 메모리 셀의 구제를 위한 리페어 회로를 포함한 반도체 메모리 장치에서 테스트 동작시 테스트 시간을 감소하기 위한 장치에 관한 것이다.
도 1은 일반적인 반도체 메모리 장치를 도시한 도면이다.
도 1을 참조하면, 반도체 메모리 장치는 노멀 셀 어레이(110)와, 리던던시 셀 어레이(120)와, 컬럼 퓨즈부(130)와, 비교부(140)와, 제어부(150)와, 노멀 디코더(160) 및 리던던시 디코더(170)를 포함한다.
노멀 셀 어레이(110)는 다수의 로우(row) 어드레스(미도시)와 컬럼(column) 어드레스(YA)에 대응하는 다수의 로우 라인(미도시) 및 컬럼 라인으로 구성되는 다수의 메모리 셀을 포함한다.
리던던시 셀 어레이(120)는 결함이 발생한 메모리 셀을 대체하기 위한 다수의 메모리 셀을 포함한다.
노멀 셀 어레이(110)는 다수의 노멀 컬럼 선택신호(NYI)에 대응하는 노멀 컬럼라인을 포함하며, 리던던시 셀 어레이(120)는 다수의 리던던시 컬럼 선택신호(RYI)에 대응하는 리던던시 컬럼라인을 포함한다.
컬럼 퓨즈부(130)는 다수의 퓨즈셋을 포함하며, 다수의 단위 셀 중 불량 단위셀이 있음을 나타내는 퓨즈셋 활성화 신호(YREN)와, 다수의 단위 셀 중 불량 단위셀에 대응하는 컬럼 어드레스를 대체하기 위한 리페어 어드레스(YRA)를 출력한다.
비교부(140)는 컬럼 퓨즈부(130)로부터 퓨즈셋 활성화 신호(YREN)와 리페어 어드레스(YRA) 및 외부로부터 컬럼 어드레스(YA)를 수신받는다. 비교부(140)는 퓨즈셋 활성화 신호(YREN)가 활성화되면, 컬럼 어드레스(YA)와 리페어 어드레스(YRA)를 비교하여, 비교 결과를 컬럼 리페어 신호(SYEB)로서 출력할 수 있다. 컬럼 리페어 신호(SYEB)는 외부로부터 입력된 컬럼 어드레스(YA)가 불량 단위 셀을 구동하려는 경우 대체 어드레스 즉, 리페어 동작이 필요함을 나타내는 신호일 수 있다.
제어부(150)는 컬럼 리페어 신호(SYEB)에 응답하여 노멀 컬럼 라인을 구동시키기 위한 노멀 컬럼 활성화신호(NCE)를 생성할 수 있다. 제어부(150)는 컬럼 리페어 신호(SYEB)가 활성화된 경우에 노멀 컬럼 활성화신호(NCE)를 비활성화시킨다.
노멀 디코더(160)는 컬럼 어드레스(YA)와, 모드 제어신호(TM) 및 노멀 컬럼 활성화신호(NCE)를 수신받는다. 반도체 메모리 장치는 모드 제어신호(TM)가 활성화되지 않은 제1동작 모드인 경우에 노멀 동작을 수행하게 된다. 또한, 반도체 메모리 장치는 모드 제어신호(TM)가 활성화된 제2동작 모드인 경우에 단일 컬럼 라인이 아닌 더블(double) 컬럼 라인을 구동시켜 테스트 동작을 수행하게 된다.
노멀 디코더(160)는 제1동작 모드인 경우, 노멀 컬럼 활성화신호(NCE)가 활성화되면 컬럼 어드레스(YA)를 디코딩하여 노멀 컬럼 선택신호(NYI)를 활성화시킨다. 노멀 셀 어레이(110)는 활성화된 노멀 컬럼 선택신호(NYI)에 대응하는 노멀 컬럼라인을 구동한다.
또한, 노멀 디코더(160)는 제1동작 모드인 경우, 노멀 컬럼 활성화신호(NCE)가 비활성화된 경우에 컬럼 어드레스(YA)의 디코딩 동작을 중단한다.
노멀 디코더(160)는 제2동작 모드인 경우 노멀 컬럼 활성화신호(NCE)가 활성화됨에 따라 컬럼 어드레스(YA) 중 최상위 비트를 돈 케어(don't care) 상태로 유지하며, 수신받은 컬럼 어드레스(YA)를 디코딩하여 출력한다. 노멀 디코더(160)는 컬럼 어드레스(YA)의 최상위 비트를 돈 케어시키기 때문에 최종적으로 활성화되는 노멀 컬럼라인은 최상위 비트만 상이한 컬럼 어드레스(YI)의 제1 및 제2 노멀 컬럼라인이 될 수 있다.
또한, 노멀 디코더(160)는 제2동작 모드인 경우, 노멀 컬럼 활성화신호(NCE)가 비활성화된 경우에 컬럼 어드레스(YA)의 디코딩 동작을 중단한다.
리던던시 디코더(170)는 컬럼 리페어 신호(SYEB)를 수신받아 이를 디코딩하여 컬럼 리페어 신호(SYEB)에 대응하는 리던던시 컬럼 선택신호(RYI)를 활성화시킨다. 리던던시 셀 어레이(120)는 활성화된 리던던시 컬럼 선택신호(RYI)에 대응하는 리던던시 컬럼라인을 구동한다.
다음으로 동작에 대해 설명하면, 제1동작 모드인 경우 모드 제어신호(TM)는 비활성화된다. 비교부(140)는 외부로부터 컬럼 어드레스(YA)와 컬럼 퓨즈부(130)로부터 출력된 퓨즈셋 활성화 신호(YREN) 및 리페어 어드레스(YRA)를 수신받아 비교한다. 비교 결과, 컬럼 어드레스(YA)와 리페어 어드레스(YRA)가 일치하지 않게 되면, 컬럼 리페어 신호(SYEB)는 비활성화되고, 이에 따라 제어부(150)는 노멀 컬럼 활성화신호(NCE)를 활성화시킨다. 노멀 디코더(160)는 컬럼 어드레스(YA)를 디코딩하여 노멀 컬럼 선택신호(NYI)를 출력한다.
반면에, 비교 결과 컬럼 어드레스(YA)와 리페어 어드레스(YRA)가 일치하게 되면 컬럼 리페어 신호(SYEB)를 활성화시킨다. 리던던시 디코더(170)는 컬럼 리페어 신호(SYEB)를 수신받아 디코딩하여 리던던시 컬럼 선택신호(RYI)를 출력할 수 있다. 리던던시 셀 어레이(120)는 리던던시 컬럼 선택신호(RYI)에 대응하는 리던던시 컬럼라인을 활성화시킬 수 있다. 활성화된 컬럼 리페어 신호(SYEB)를 수신받는 제어부(150)는 노멀 컬럼 활성화신호(NCE)를 비활성화하고, 노멀 디코더(160)는 비활성화된 노멀 컬럼 활성화신호(NCE)에 응답하여 디코딩 동작을 중단한다.
제2동작 모드인 경우 활성화된 모드 제어신호(TM)가 노멀 디코더(160)로 수신된다. 비교부(140)는 외부로부터 컬럼 어드레스(YA)와 컬럼 퓨즈부(130)로부터 출력된 퓨즈셋 활성화 신호(YREN) 및 리페어 어드레스(YRA)를 수신받아 비교한다. 비교 결과 컬럼 어드레스(YA)와 리페어 어드레스(YRA)가 일치하지 않게 되면, 컬럼 리페어 신호(SYEB)는 비활성화되고, 이에 따라 제어부(150)는 노멀 컬럼 활성화신호(NCE)를 활성화시킨다. 노멀 디코더(160)는 컬럼 어드레스(YA) 및 모드 제어신호(TM)가 인에이블된 경우 컬럼 어드레스(YA) 중 최상위 비트를 돈 케어 상태로 유지하며, 수신받은 컬럼 어드레스(YA)를 디코딩하여 제1 및 제2노멀 컬럼 선택신호(NYI1,NYI2)를 출력할 수 있다. 노멀 셀 어레이(110)는 제1 및 제2노멀 컬럼 선택신호(NYI1,NYI2)에 대응하는 제1 및 제2노멀 컬럼라인을 활성화시킬 수 있다.
반면에, 비교 결과 컬럼 어드레스(YA)와 리페어 어드레스(YRA)가 일치하게 되면 컬럼 리페어 신호(SYEB)를 활성화시킨다. 리던던시 디코더(170)는 컬럼 리페어 신호(SYEB)를 수신받아 디코딩하여 리던던시 컬럼 선택신호(RYI)를 출력할 수 있다. 리던던시 셀 어레이(120)는 리던던시 컬럼 선택신호(RYI)에 대응하는 리던던시 컬럼라인(RBL<1:M>)을 활성화시킬 수 있다. 활성화된 컬럼 리페어 신호(SYEB)를 수신받는 제어부(150)는 노멀 컬럼 활성화신호(NCE)를 비활성화하고, 노멀 디코더(160)는 비활성화된 노멀 컬럼 활성화신호(NCE)에 응답하여 디코딩 동작을 중단한다. 즉, 노멀 디코더(160)는 제2 동작모드를 위한 모드 제어신호(TM)가 활성화된 경우라도 노멀 컬럼 활성화신호(NCE)가 비활성화됨에 따라 디코딩 동작을 수행하지 못한다.
따라서, 더블 컬럼 테스트 동작을 수행하는 제2동작 모드에서 컬럼 어드레스(YA)에 대응하는 제1노멀 컬럼라인이 결함이 발생하지 않은 경우에는 제1노멀 컬럼라인과 제2노멀 컬럼라인을 동시에 활성화시킴으로써 테스트를 수행할 수 있으나, 제1노멀 컬럼라인이 결함이 발생한 경우에는 리페어 동작을 통해 리던던시 컬럼라인이 활성화되고, 제1노멀 컬럼라인의 컬럼 어드레스(YA)와 최상위 비트만 상이한 제2노멀 컬럼라인은 비활성화된다. 이에 따라, 제2동작 모드에서 최상위 비트만 상이한 컬럼 어드레스(YI)의 제1 및 제2노멀 컬럼라인 중 제1노멀 컬럼라인이 결함이 발생되어 리페어를 수행한 상태라면, 나머지 제2노멀 컬럼라인에 대한 테스트를 동시에 수행하지 못한다.
일반적인 반도체 메모리 장치는 제2동작 모드에서 제1 및 제2노멀 컬럼라인을 활성화함으로써 테스트를 수행하는 것에 대비하여, 리페어 동작 이후에는 더블 컬럼라인이 아닌 리던던시 컬럼라인만 활성화하여 테스트를 수행하기 때문에 테스트 시에 소요되는 시간이 증가하게 되는 문제점이 발생한다.
본 발명의 실시예가 해결하고자 하는 기술적 과제는 리페어 동작 이후에 더블 컬럼 라인을 이용한 테스트 동작이 가능하여 테스트 시 소요 시간을 줄이는 반도체 메모리 장치를 제공한다.
본 발명의 일 실시예에 따른 리페어 회로는, 모드 제어신호에 응답하여 입력 어드레스와 제1 및 제2 리페어 어드레스를 각각 비교하여, 제1 및 제2컬럼 리페어 신호를 생성하는 컬럼 리페어신호 생성부; 상기 제1 및 제2 컬럼 리페어 신호에 응답하여 상기 입력 어드레스에 대응하는 제1 노멀 컬럼라인 및 상기 입력 어드레스의 최상위 비트만 상이한 제2 노멀 컬럼라인 중 어느 하나를 억세스하는 노멀 디코더;및 상기 제1 및 제2 컬럼 리페어 신호에 응답하여 상기 제1리페어 어드레스를 디코딩하는 리던던시 디코더를 포함하며, 상기 제1 및 제2리페어 어드레스는 최상위 비트만 상이할 수 있다.
바람직하게, 상기 컬럼 리페어신호 생성부는 상기 모드 제어신호가 활성화된 경우 상기 입력 어드레스 및 상기 제1리페어 어드레스를 비교하여 상기 입력 어드레스 및 상기 제1리페어 어드레스가 일치하는 경우에 제1컬럼 리페어 신호를 활성화하며, 상기 제2리페어 어드레스와 상기 입력 어드레스를 비교하여 상기 입력 어드레스 및 상기 제2리페어 어드레스가 일치하는 경우에 제2컬럼 리페어 신호를 활성화할 수 있다.
바람직하게, 상기 컬럼 리페어신호 생성부는 상기 입력 어드레스 및 상기 제1리페어 어드레스를 비교하여, 비교 결과에 기초하여 상기 제1컬럼 리페어신호를 생성하기 위한 제1컬럼 리페어신호 생성부;및 상기 모드 제어신호에 응답하여 상기 입력 어드레스 및 상기 제2리페어 어드레스를 비교하여, 비교 결과에 기초하여 상기 제2컬럼 리페어신호를 생성하기 위한 제2컬럼 리페어신호 생성부를 포함할 수 있다.
바람직하게, 상기 리페어 회로는 제1컬럼 리페어신호에 응답하여 상기 노멀 디코더의 구동을 제어하기 위한 제1노멀 제어신호를 생성하는 제1노멀 제어신호 생성부;및 상기 제2컬럼 리페어신호에 응답하여 상기 노멀 디코더의 구동을 제어하기 위한 제2노멀 제어신호를 생성하는 제2노멀 제어신호 생성부를 더 포함할 수 있다.
바람직하게, 상기 노멀 디코더는 상기 모드 제어신호에 응답하여 상기 입력 어드레스를 디코딩하며, 제1컬럼 디코딩 신호, 제2컬럼 디코딩 신호 및 공통 컬럼 디코딩 신호를 생성하는 프리 디코더; 상기 제1노멀 제어신호에 응답하여 상기 제1컬럼 디코딩 신호를 드라이빙하는 제1서브 드라이버; 상기 제2노멀 제어신호에 응답하여 상기 제2컬럼 디코딩 신호를 드라이빙하는 제2서브 드라이버; 컬럼 스트로브 신호에 응답하여 상기 공통 컬럼 디코딩 신호를 드라이빙하는 공통 서브 드라이버; 상기 제1서브 드라이버로부터 출력된 신호 및 상기 공통 서브 드라이버로부터 출력된 신호를 드라이빙하고, 드라이빙된 신호에 대응하는 상기 제1노멀 컬럼라인을 선택하기 위한 제1노멀 메인 드라이버;및 상기 제2서브 드라이버로부터 출력된 신호 및 상기 공통 서브 드라이버로부터 출력된 신호를 드라이빙하고, 드라이빙된 신호에 대응하는 상기 제2노멀 컬럼라인을 선택하기 위한 제2노멀 메인 드라이버를 포함할 수 있다.
바람직하게, 상기 프리 디코더는 상기 모드 제어신호가 활성화된 경우 상기 입력 어드레스 중 최상위 비트를 돈 케어(don't care) 시킬 수 있다.
바람직하게, 상기 리페어 회로는 상기 제1컬럼 리페어신호 및 상기 제2컬럼 리페어신호에 응답하여 상기 리던던시 디코더의 구동을 제어하기 위한 리던던시 제어신호를 생성하는 리던던시 제어신호 생성부를 더 포함할 수 있다.
바람직하게, 상기 리던던시 디코더는 상기 리던던시 제어신호를 드라이빙하는 리던던시 서브 드라이버;및 컬럼 스트로브 신호에 응답하여 상기 리던던시 서브 드라이버로부터 출력된 신호에 대응하는 리던던시 컬럼라인을 선택하기 위한 리던던시 메인 드라이버를 포함할 수 있다.
바람직하게, 상기 제1컬럼 리페어신호 생성부는 상기 입력 어드레스와 상기 제1리페어 어드레스를 각각 비교하여, 비교 결과를 출력하는 제1비교부;및 상기 제1비교부로부터 출력된 비교 결과에 기초하여 상기 제1컬럼 리페어신호를 생성하기 위한 제1병합부를 포함할 수 있다.
바람직하게, 상기 제2컬럼 리페어신호 생성부는 상기 모드 제어신호가 활성화된 경우 상기 제1리페어 어드레스의 최상위 비트를 수신받아, 상기 제1리페어 어드레스의 최상위 비트를 반전시켜 출력하기 위한 설정부; 상기 입력 어드레스 및 상기 설정부로부터 출력된 최상위 비트와 상기 제1리페어 어드레스의 최상위 비트를 제외한 나머지 비트들을 각각 비교하여, 비교 결과를 출력하는 제2비교부;및 상기 제2비교부로부터 출력된 비교 결과에 기초하여 상기 제2컬럼 리페어신호를 생성하기 위한 제2병합부를 포함할 수 있다.
바람직하게, 상기 제2컬럼 리페어신호 생성부는 상기 모드 제어신호가 활성화된 경우 상기 제1리페어 어드레스의 최상위 비트가 반전된 상기 제2리페어 어드레스와 상기 입력 어드레스를 비교하여, 비교 결과에 기초하여 상기 제2컬럼 리페어신호를 출력하며, 상기 모드 제어신호가 비활성화된 경우 상기 제1리페어 어드레스의 최상위 비트가 반전되지 않은 리페어 어드레스와 상기 입력 어드레스를 비교하여, 비교 결과에 기초하여 상기 제2컬럼 리페어신호를 출력할 수 있다.
또한, 본 발명의 일 실시예에 따른 반도체 메모리 장치는, 노멀 컬럼라인을 포함하는 노멀 셀 어레이; 리던던시 컬럼라인을 포함하는 리던던시 셀 어레이; 모드 제어신호에 응답하여 입력 어드레스와 제1 및 제2 리페어 어드레스를 각각 비교하여 노멀 비교신호와 추가 비교신호를 생성하는 컬럼 리페어신호 생성부; 상기 노멀 비교신호 및 추가 비교신호에 응답하여, 상기 입력 어드레스에 대응하는 상기 노멀 컬럼라인 또는 상기 입력 어드레스 중 적어도 하나의 비트가 상이한 노멀 컬럼라인을 억세스하기 위한 노멀 디코더;및 상기 노멀 비교신호 및 추가 비교신호에 응답하여 상기 제1리페어 어드레스를 디코딩하는 리던던시 디코더를 포함하며, 상기 제1 및 제2리페어 어드레스는 적어도 하나의 비트가 반전된 어드레스일 수 있다.
바람직하게, 상기 컬럼 리페어신호 생성부는 상기 모드 제어신호가 활성화된 경우 상기 제1리페어 어드레스의 소정 비트를 수신받아 상기 제1리페어 어드레스의 소정 비트를 각각 반전시킨 적어도 하나의 상기 제2리페어 어드레스를 출력하는 설정부를 포함할 수 있다.
바람직하게, 상기 노멀 디코더는 상기 모드 제어신호가 활성화된 경우 상기 입력 어드레스의 소정 비트를 돈 케어(don't care)시킬 수 있다.
바람직하게, 상기 반도체 메모리 장치는 상기 노멀 비교신호 및 상기 추가 비교신호에 응답하여 상기 노멀 디코더의 구동을 제어하기 위한 노멀 제어신호 생성부를 더 포함할 수 있다.
바람직하게, 상기 반도체 메모리 장치는 상기 노멀 비교신호 및 상기 추가 비교신호에 응답하여 상기 리던던시 디코더의 구동을 제어하기 위한 리던던시 제어신호를 생성하는 리던던시 제어신호 생성부를 더 포함할 수 있다.
바람직하게, 상기 컬럼 리페어신호 생성부는 상기 입력 어드레스와 상기 제1리페어 어드레스를 비교하여, 비교 결과를 출력하는 노멀 비교부; 상기 입력 어드레스 및 상기 설정부로부터 출력된 소정 비트와 상기 제1리페어 어드레스의 소정 비트를 제외한 나머지 비트들을 각각 비교하여, 비교 결과를 출력하는 추가 비교부; 상기 노멀 비교부로부터 출력된 비교 결과에 기초하여 상기 노멀 비교신호를 생성하기 위한 노멀 병합부;및 상기 추가 비교부로부터 출력된 비교 결과에 기초하여 적어도 하나의 상기 추가 비교신호를 생성하기 위한 추가 병합부를 포함할수 있다.
본 발명의 일 실시예에 따른 반도체 메모리 장치의 동작방법은, 노멀 컬럼라인 및 리던던시 컬럼라인을 포함하는 반도체 메모리 장치의 동작방법에 있어서, 제1동작 모드인 경우 상기 입력 어드레스 및 리페어 어드레스를 비교하며, 비교 결과에 따라 상기 리페어 어드레스에 대응하는 상기 리던던시 컬럼라인 또는 상기 입력 어드레스에 대응하는 제1노멀 컬럼라인을 억세스하는 단계; 제2동작 모드인 경우 입력 어드레스 및 리페어 어드레스를 비교하는단계; 상기 비교하는 단계에서 비교 결과, 상기 입력 어드레스 및 리페어 어드레스가 일치한 경우 상기 리페어 어드레스에 대응하는 상기 리던던시 컬럼라인을 억세스하고, 상기 입력 어드레스에 대응하는 제1노멀 컬럼라인을 비활성화시키되 상기 입력 어드레스 중 최상위 비트만 상이한 제2노멀 컬럼라인을 억세스하는 단계;및 상기 비교하는 단계에서 비교 결과, 상기 입력 어드레스 및 리페어 어드레스가 일치하지 않은 경우 상기 입력 어드레스에 대응하는 상기 제1노멀 컬럼라인 및 상기 제2노멀 컬럼라인을 억세스하는 단계를 포함할 수 있다.
바람직하게, 상기 제1동작 모드는 노멀 동작을 수행하기 위한 모드이며, 상기 제2동작 모드는 더블 컬럼라인을 구동시켜 테스트를 수행하기 위한 모드일 수 있다.
제안된 실시예에 따른 반도체 메모리 장치는 더블 컬럼 라인 테스트 동작시 컬럼 어드레스에 대응하는 제1노멀 컬럼라인 및 최상위 비트만 상이한 컬럼 어드레스에 대응하는 제2노멀 컬럼라인 중 제1노멀 컬럼라인이 리페어된 경우에 제2노멀 컬럼라인에 대해서도 테스트를 수행할 수 있다.
또한, 리페어 동작 이후에도 더블 컬럼라인을 억세스하여 테스트를 수행함으로써 테스트 시 소요되는 시간을 줄일 수 있다.
도1은 일반적인 반도체 메모리 장치를 도시한 블록도.
도2는 본 발명의 일 실시예에 따른 반도체 메모리 장치를 도시한 블록도.
도3은 도2에 도시된 컬럼 리페어신호 생성부의 상세 블록도.
도4는 도2에 도시된 리던던시 디코더 및 노멀 디코더의 상세 블록도.
도5는 본 발명의 다른 실시예에 따른 반도체 메모리 장치를 도시한 블록도.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예들을 첨부 도면을 참조하여 설명하고자 한다.
도2는 본 발명의 일 실시예에 따른 반도체 메모리 장치를 도시한 블록도이다.
도2를 참조하면, 반도체 메모리 장치는 컬럼 퓨즈부(210)와, 컬럼 리페어신호 생성부(220)와, 제1노멀 제어신호 생성부(230)와, 제2노멀 제어신호 생성부(240)와, 리던던시 제어신호 생성부(250)와, 노멀 디코더(260) 및 리던던시 디코더(270)를 포함할 수 있다.
상기 컬럼 퓨즈부(210)는 다수의 퓨즈셋을 포함하며, 다수의 단위 셀 중 불량 단위셀이 있음을 나타내는 퓨즈셋 활성화신호(YREN)와, 다수의 단위 셀 중 불량 단위셀에 대응하는 컬럼 어드레스를 대체하기 위한 리페어 어드레스(YRA_N<3:9>)를 출력할 수 있다.
상기 컬럼 리페어신호 생성부(220)는 상기 컬럼 퓨즈부(210)로부터 상기 퓨즈셋 활성화신호(YREN) 및 상기 리페어 어드레스(YRA_N<3:9>)를 수신받을 수 있다. 상기 컬럼 리페어신호 생성부(220)는 외부로부터 모드 제어신호(TM_DB) 및 컬럼 어드레스(YA<3:9>)를 수신받을 수 있다. 상기 반도체 메모리 장치는 모드 제어신호(TM_DB)가 비활성화된 제1동작 모드의 경우에 노멀 동작을 수행하게 된다. 또한, 상기 반도체 메모리 장치는 모드 제어신호(TM_DB)가 활성화된 제2동작 모드인 경우에 더블 컬럼라인을 구동시켜 테스트 동작을 수행하게 된다.
상기 컬럼 리페어신호 생성부(220)는 상기 제1동작 모드인 경우에 상기 컬럼 어드레스(YA<3:9>)와 상기 리페어 어드레스(YRA_N<3:9>)를 비교하여, 비교 결과 상기 제1 및 제2컬럼 리페어신호(SYEB1<0:N-1>,SYEB2<0:N-1>)를 생성할 수 있다. 다시 말해, 상기 컬럼 리페어신호 생성부(220)는 상기 제1동작 모드인 경우에 상기 컬럼 어드레스(YA<3:9>)와 상기 리페어 어드레스(YRA_N<3:9>)를 비교하여 일치하는 경우 상기 제1컬럼 리페어신호(SYEB1<0:N-1>)와 상기 제2컬럼 리페어신호(SYEB2<0:N-1>)를 모두 활성화할 수 있다. 반면에, 상기 컬럼 리페어신호 생성부(220)는 상기 컬럼 어드레스(YA<3:9>)와 상기 리페어 어드레스(YRA_N<3:9>)를 비교하여 일치하지 않는 경우, 상기 제1 및 제2컬럼 리페어신호(SYEB1<0:N-1>,SYEB2<0:N-1>)를 모두 비활성화시킬 수 있다.
상기 컬럼 리페어신호 생성부(220)는 상기 제2동작 모드인 경우에 상기 컬럼 어드레스(YA<3:9>)와 상기 리페어 어드레스(YRA_N<3:9>)를 비교하여, 비교 결과 제1컬럼 리페어신호(SYEB1<0:N-1>) 또는 제2컬럼 리페어신호(SYEB2<0:N-1>)를 생성할 수 있다. 상기 컬럼 리페어신호 생성부(220)는 상기 컬럼 어드레스(YA<3:9>) 및 상기 리페어 어드레스(YRA_N<3:9>)를 비교하여, 비교 결과 일치하면 상기 제1컬럼 리페어신호(SYEB1<0:N-1>)를 생성할 수 있다. 또한, 상기 컬럼 리페어신호 생성부(220)는 상기 리페어 어드레스(YRA_N<3:9>) 중 최상위 비트를 반전시킨 리페어 어드레스(미도시)와 상기 컬럼 어드레스(YA<3:9>)를 비교하여, 비교 결과 일치하면 상기 제2컬럼 리페어신호(SYEB2<0:N-1>)를 생성할 수 있다.
상기 제1노멀 제어신호 생성부(230)는 상기 컬럼 리페어신호 생성부(220)로부터 상기 제1컬럼 리페어신호(SYEB1<0:N-1>)를 수신받을 수 있다. 상기 제1노멀 제어신호 생성부(230)는 상기 제1컬럼 리페어신호(SYEB1<0:N-1>)에 응답하여 제1노멀 제어신호(NCE1)를 비활성화시킬 수 있다. 상기 제1노멀 제어신호(NCE1)는 상기 노멀 디코더(260)를 구동하기 위한 신호일 수 있다.
상기 제2노멀 제어신호 생성부(240)는 상기 컬럼 리페어신호 생성부(220)로부터 상기 제2컬럼 리페어신호(SYEB2<0:N-1>)를 수신받을 수 있다. 상기 제2노멀 제어신호 생성부(240)는 상기 제2컬럼 리페어신호(SYEB2<0:N-1>)에 응답하여 제2노멀 제어신호(NCE2)를 비활성화시킬 수 있다. 상기 제2노멀 제어신호(NCE2)는 상기 노멀 디코더(260)를 구동하기 위한 신호일 수 있다.
상기 리던던시 제어신호 생성부(250)는 상기 컬럼 리페어신호 생성부(220)로부터 상기 제1컬럼 리페어신호(SYEB1<0:N-1>) 및 상기 제2컬럼 리페어신호(SYEB2<0:N-1>)를 수신받을 수 있다. 상기 리던던시 제어신호 생성부(250)는 상기 제1컬럼 리페어신호(SYEB1<0:N-1>) 및 상기 제2컬럼 리페어신호(SYEB2<0:N-1>) 중 하나라도 활성화된 경우에 활성화되는 리던던시 제어신호(RYED<0:N-1>)를 생성할 수 있다.
상기 노멀 디코더(260)는 상기 제1노멀 제어신호 생성부(230)로부터 상기 제1노멀 제어신호(NCE1) 및 상기 제2노멀 제어신호 생성부(240)로부터 상기 제2노멀 제어신호(NCE2)를 수신받을 수 있다. 상기 노멀 디코더(260)는 상기 모드 제어신호(TM_DB) 및 컬럼 어드레스(YA<3:9>)를 수신받을 수 있다.
상기 노멀 디코더(260)는 상기 제1동작 모드인 경우 상기 제1노멀 제어신호(NCE1) 및 제2노멀 제어신호(NCE2)가 활성화됨에 따라 상기 컬럼 어드레스(YA<3:9>)를 디코딩하여 이에 대응하는 제1노멀 컬럼 선택신호(NYI<0:63>) 및 제2노멀 컬럼 선택신호(NYI<64>127>) 중 어느 하나를 활성화시킬 수 있다. 또한, 상기 제1노멀 제어신호(NCE1) 및 제2노멀 제어신호(NCE2)가 비활성화됨에 따라 상기 노멀 디코더(260)는 디코딩 동작을 중단할 수 있다.
상기 노멀 디코더(260)는 상기 제2동작 모드인 경우 상기 제1노멀 제어신호(NCE1) 또는 상기 제2노멀 제어신호(NCE2)가 활성화됨에 따라 상기 컬럼 어드레스(YA<3:9>)를 디코딩하여 활성화된 노멀 제어신호에 대응하는 상기 제1노멀 컬럼선택신호(NYI<0:63>) 또는 상기 제2노멀 컬럼 선택신호(NYI<64>127>)를 활성화시킬 수 있다. 또한, 상기 제1노멀 제어신호(NCE1) 및 제2노멀 제어신호(NCE2)가 비활성화됨에 따라 상기 노멀 디코더(260)는 디코딩 동작을 중단할 수 있다.
상기 리던던시 디코더(270)는 상기 제1 및 제2컬럼 리페어 신호(SYEB1<0:N-1>,SYEB2<0:N-1>)를 디코딩하여 하나라도 활성화된 경우, 상기 제1 및 제2컬럼 리페어 신호(SYEB1<0:N-1>,SYEB2<0:N-1>)에 대응하는 리던던시 컬럼 선택신호(RYI<0:N-1>)를 출력할 수 있다.
다음으로 상기 반도체 메모리 장치의 동작에 대해 설명하고자 한다.
<제1동작 모드>
먼저, 상기 컬럼 어드레스(YA<3:9>) 및 상기 리페어 어드레스(YRA_N<3:9>)가 일치하지 않는 경우에 대해 설명하고자 한다.
상기 컬럼 퓨즈부(210)는 상기 퓨즈셋 활성화신호(YREN) 및 리페어 어드레스(YRA_N<3:9>)를 상기 컬럼 리페어신호 생성부(220)로 출력할 수 있다. 또한, 상기 컬럼 리페어신호 생성부(220)는 외부로부터 상기 컬럼 어드레스(YA<3:9>)를 수신받을 수 있다. 상기 컬럼 리페어신호 생성부(220)는 비활성화된 상기 모드 제어신호(TM_DB)를 수신받으며, 상기 컬럼 어드레스(YA<3:9>) 및 상기 리페어 어드레스(YRA_N<3:9>)를 비교할 수 있다. 상기 컬럼 리페어신호 생성부(220)는 비교 결과 일치하지 않기 때문에 비활성화된 상기 제1 및 제2컬럼 리페어신호(SYEB1<0:N-1>,SYEB2<0:N-1>)를 출력할 수 있다. 상기 제1노멀 제어신호 생성부(230) 및 상기 제2노멀 제어신호 생성부(240)는 상기 비활성화된 상기 제1 및 제2컬럼 리페어신호(SYEB1<0:N-1>,SYEB2<0:N-1>)를 수신받아 상기 제1노멀 제어신호(NCE1) 및 제2노멀 제어신호(NCE2)를 활성화시킬 수 있다. 상기 노멀 디코더(260)은 상기 제1노멀 제어신호(NCE1) 및 제2노멀 제어신호(NCE2)에 응답하는 디코더 중에 상기 컬럼 어드레스(YA<3:9>)에 대응하는 디코더가 구동될 수 있다. 상기 컬럼 어드레스(YA<3:9>)에 대응되는 노멀 컬럼 선택신호가 활성화될 수 있다. 또한, 리던던시 제어신호 생성부(250)는 비활성화된 상기 제1 및 제2컬럼 리페어신호(SYEB1<0:N-1>,SYEB2<0:N-1>)에 응답하여 상기 리던던시 제어신호(RYED<0:N-1>)가 비활성화될 수 있다. 상기 리던던시 디코더(270)는 비활성화된 상기 리던던시 제어신호(RYED<0:N-1>)에 따라 디코더가 구동되지 않는다.
반면에, 상기 컬럼 어드레스(YA<3:9>) 및 상기 리페어 어드레스(YRA_N<3:9>)가 일치하는 경우에 대해 설명하고자 한다.
상기 컬럼 리페어신호 생성부(220)는 비교 결과 일치하기 때문에 활성화된 상기 제1 및 제2컬럼 리페어신호(SYEB1<0:N-1>,SYEB2<0:N-1>)를 출력할 수 있다. 상기 제1노멀 제어신호 생성부(230) 및 상기 제2노멀 제어신호 생성부(240)는 상기 활성화된 상기 제1 및 제2컬럼 리페어신호(SYEB1<0:N-1>,SYEB2<0:N-1>)를 수신받아 상기 제1노멀 제어신호(NCE1) 및 제2노멀 제어신호(NCE2)를 비활성화시킬 수 있다. 상기 노멀 디코더(260)은 비활성화된 상기 제1노멀 제어신호(NCE1) 및 제2노멀 제어신호(NCE2)에 응답하는 디코더가 구동되지 않는다. 상기 리던던시 제어신호 생성부(250)는 활성화된 상기 제1 및 제2컬럼 리페어신호(SYEB1<0:N-1>,SYEB2<0:N-1>)에 응답하여 상기 리던던시 제어신호(RYED<0:N-1>)가 활성화될 수 있다. 상기 리던던시 디코더(270)는 상기 활성화된 리던던시 제어신호(RYED<0>)를 디코딩함으로써, 리던던시 컬럼 선택신호(RYI<0:N-1>)를 출력할 수 있다.
<제2동작 모드>
상기 컬럼 퓨즈부(210)는 상기 퓨즈셋 활성화신호(YREN) 및 리페어 어드레스(YRA_N<3:9>)를 상기 컬럼 리페어신호 생성부(220)로 출력할 수 있다. 또한, 상기 컬럼 리페어신호 생성부(220)는 외부로부터 상기 컬럼 어드레스(YA<3:9>)를 수신받을 수 있다. 상기 컬럼 리페어신호 생성부(220)는 상기 활성화된 상기 모드 제어신호(TM_DB)를 수신받을 수 있다. 상기 컬럼 리페어신호 생성부(220)는 상기 컬럼 어드레스(YA<3:9>) 및 상기 리페어 어드레스(YRA_N<3:9>)를 비교할 수 있다.
먼저, 상기 컬럼 어드레스(YA<3:9>) 및 상기 리페어 어드레스(YRA_N<3:9>)가 일치하지 않는 경우에 대해 설명하고자 한다.
예컨대, 상기 컬럼 어드레스(YA<3:9>)가 '0110000' 이고 상기 리페어 어드레스(YRA_N<3:9>)가 '1110000'이라고 가정하면, 상기 컬럼 리페어신호 생성부(220)는 상기 컬럼 어드레스(YA<3:9>) 및 상기 리페어 어드레스(YRA_N<3:9>)를 비교하여 비교 결과, 일치하지 않기 때문에 제1컬럼 리페어신호(SYEB1<0>)은 비활성화될 수 있다. 또한, 상기 컬럼 리페어신호 생성부(220)는 상기 활성화된 모드 제어신호(TM_DB)에 응답하여 상기 리페어 어드레스(YRA_N<3:9>)의 최상위 비트를 반전시켜 설정한 리페어 어드레스인 '0110000'과 상기 컬럼 어드레스(YA<3:9>)인 '0110000'을 비교하여, 비교 결과, 일치하기 때문에 제2컬럼 리페어신호(SYEB2<0>)가 활성화될 수 있다. 비활성화된 제1컬럼 리페어신호(SYEB1<0>)에 응답하여 상기 제1노멀 제어신호 생성부(230)는 활성화된 제1노멀 제어신호(NCE1)를 출력할 수 있다. 또한, 활성화된 제2컬럼 리페어신호(SYEB2<0>)에 응답하여 상기 제2노멀 제어신호 생성부(240)는 비활성화된 제2노멀 제어신호(NCE2)를 출력할 수 있다.
상기 노멀 디코더(260)는 상기 모드 제어신호(TM_DB)가 활성화됨에 따라 상기 컬럼 어드레스(YA<3:9>)의 최상위 비트를 돈 케어(don't care)시키게 된다. 상기 노멀 디코더(260)는 상기 활성화된 제1노멀 제어신호(NCE1)에 응답하여 구동되는 디코더에 의해 상기 제1노멀 컬럼 선택신호(NYI<0:63>)를 출력할 수 있다. 상기 리던던시 제어신호 생성부(250)는 상기 리던던시 제어신호(RYED<0>)를 활성화시킬 수 있다. 상기 리던던시 디코더(270)는 상기 활성화된 리던던시 제어신호(RYED<0>)를 디코딩함으로써, 리던던시 컬럼 선택신호(RYI<0>)를 출력할 수 있다.
따라서, 상기 반도체 메모리 장치는 상기 리던던시 컬럼 선택신호(RYI<0>)에 대응하는 리던던시 컬럼라인과, 상기 제1노멀 컬럼 선택신호(NYI<0:63>)에 대응하는 노멀 컬럼라인이 활성화될 수 있다.
반면에 상기 컬럼 어드레스(YA<3:9>) 및 상기 리페어 어드레스(YRA_N<3:9>)가 일치하는 경우에 대해 설명하고자 한다.
예컨대, 상기 컬럼 어드레스(YA<3:9>)가 '0110000' 이고 상기 리페어 어드레스(YRA_N<3:9>)가 '0110000'이라고 가정하면, 상기 컬럼 리페어신호 생성부(220)는 상기 컬럼 어드레스(YA<3:9>) 및 상기 리페어 어드레스(YRA_N<3:9>)를 비교하여 비교 결과, 일치하기 때문에 활성화된 제1컬럼 리페어신호(SYEB1<0>)를 생성할 수 있다. 또한, 상기 컬럼 리페어신호 생성부(220)는 상기 리페어 어드레스(YRA_N<3:9>)의 최상위 비트를 반전시켜 설정한 리페어 어드레스인 '1110000' 과 상기 컬럼 어드레스인 '0110000'을 비교하여 비교 결과, 일치하지 않기 때문에 상기 제2컬럼 리페어신호(SYEB2<0>)는 비활성화될 수 있다. 상기 제1노멀 제어신호 생성부(230)는 활성화된 제1컬럼 리페어신호(SYEB1<0>)에 응답하여 상기 제1노멀 제어신호 생성부(230)는 비활성화된 제1노멀 제어신호(NCE1)를 생성할 수 있다. 또한 제2노멀 제어신호 생성부(240)는 비활성화된 제2컬럼 리페어신호(SYEB2<0>)에 응답하여 상기 제2노멀 제어신호(NCE2)를 활성시킬 수 있다.
상기 노멀 디코더(260)는 활성화된 상기 모드 제어신호(TM_DB)에 응답하여 상기 컬럼 어드레스(YA<3:9>)의 최상위 비트를 돈 케어 시킬 수 있다. 상기 노멀 디코더(260)는 비활성화된 상기 제1노멀 제어신호(NCE1)에 응답하여 상기 컬럼 어드레스(YA<3:9>)의 디코딩 동작을 중단할 수 있다. 반면에, 상기 노멀 디코더(260)는 활성화된 상기 제2노멀 제어신호(NCE2)에 응답하여 상기 컬럼 어드레스(YA<3:9>)의 디코딩 동작이 활성화되며, 상기 모드 제어신호(TM_DB)가 활성화됨에 따라 상기 컬럼 어드레스(YA<3:9>) 중 최상위 비트가 상이한 컬럼 어드레스에 대응하는 노멀 컬럼 선택신호(NYI<64:127>)를 출력할 수 있다. 또한, 활성화된 제1컬럼 리페어신호(SYEB1<0>) 및 비활성화된 제2컬럼 리페어신호(SYEB2<0>)에 응답하여 상기 리던던시 제어신호 생성부(250)는 상기 리던던시 제어신호(RYED<0>)를 활성화시킬 수 있다. 상기 리던던시 디코더(270)는 상기 활성화된 리던던시 제어신호(RYED<0>)를 디코딩함으로써, 리던던시 컬럼 선택신호(RYI<0>)를 출력할 수 있다.
따라서, 상기 반도체 메모리 장치는 상기 리던던시 컬럼 선택신호(RYI<0>)에 대응하는 리던던시 컬럼라인과, 상기 제2노멀 컬럼 선택신호(NYI<64:127>)에 대응하는 노멀 컬럼라인이 활성화될 수 있다.
본 발명의 일 실시예에 따른 반도체 메모리 장치는 상기 리페어 어드레스 중 최상위 비트를 반전시켜 이를 컬럼 어드레스와 비교하기 위한 컬럼 리페어신호 생성부를 구비할 수 있다. 따라서, 상기 반도체 메모리 장치는 상기 컬럼 어드레스가 불량 단위셀에 대응하는 어드레스인 경우에 이를 리페어 어드레스로 대체하여 리던던시 컬럼라인을 구동시키며, 상기 컬럼 어드레스에 대응하는 제1노멀 컬럼라인은 비활성화시킬 수 있다. 또한, 상기 리페어 어드레스 중 최상위 비트가 반전된 리페어 어드레스와 컬럼 어드레스를 비교하여 상기 컬럼 어드레스에 대응하는 제2노멀 컬럼라인을 구동시킬 수 있다. 상기 반도체 메모리 장치는 리페어 동작 이후에도 리던던시 컬럼라인 및 제2노멀 컬럼라인을 억세스하여 테스트를 수행함으로써 테스트 시 소요되는 시간을 줄일 수 있다.
도3은 도2에 도시된 컬럼 리페어신호 생성부의 상세 블록도이다.
도3을 참조하면, 상기 컬럼 리페어신호 생성부는 제1컬럼 리페어신호 생성부(310) 및 제2컬럼 리페어신호 생성부(320)를 포함할 수 있다.
상기 제1컬럼 리페어신호 생성부(310) 및 상기 제2컬럼 리페어신호 생성부(320)는 컬럼 퓨즈부(미도시)로부터 퓨즈셋 활성화신호(YREN) 및 리페어 어드레스(YRA_0<3:9>)를 수신받을 수 있으며, 외부로부터 컬럼 어드레스(YA<3:9>)를 수신받을 수 있다.
상기 제1컬럼 리페어신호 생성부(310)는 제1비교부(311) 및 제1병합부(313)를 포함할 수 있다.
상기 제1비교부(311)는 상기 리페어 어드레스(YRA_0<3:9>) 및 컬럼 어드레스(YA<3:9>)를 수신받을 수 있다. 상기 제1비교부(311)는 상기 컬럼 어드레스(YA<3:9>)와 상기 리페어 어드레스(YRA_0<3:9>)를 각각 비교하여, 제1비교 결과(YHIT1<3:9>)를 출력할 수 있다.
상기 제1병합부(313)는 상기 퓨즈셋 활성화신호(YREN)가 활성화된 경우에 상기 제1비교 결과(YHIT1<3:9>)를 수신받아 이를 병합하여 상기 제1컬럼 리페어신호(SYEB1<0>)를 출력할 수 있다. 상기 제1병합부(313)는 상기 제1비교 결과(YHIT1<3:9>)가 모두 일치하는 경우에 '로우' 레벨을 갖는 상기 제1컬럼 리페어신호(SYEB1<0>)를 출력할 수 있다.
상기 제2컬럼 리페어신호 생성부(320)는 설정부(321)와, 제2비교부(323) 및 제2병합부(325)를 포함할 수 있다.
상기 설정부(321)는 상기 외부로부터 수신받은 모드 제어신호(TM_DB)와, 상기 리페어 어드레스(YRA_0<3:9>) 중 최상위 비트(YRA_0<9>)를 수신받을 수 있다. 상기 설정부(321)는 먹스(multiplexer;MUX)로 구성될 수 있다. 상기 먹스(MUX)는 상기 리페어 어드레스(YRA_0<3:9>) 중 최상위 비트(YRA_0<9>)와 상기 최상위 비트(YRA_0<9>)가 반전된 신호를 입력단으로 수신받으며, 상기 먹스(MUX)의 출력을 제어하기 위한 제어신호로서 상기 모드 제어신호(TM_DB)를 수신받을 수 있다. 상기 모드 제어신호(TM_DB)가 활성화된 경우에 상기 먹스(MUX)는 상기 최상위 비트(YRA_0<9>)가 반전된 신호를 출력할 수 있다. 반면에, 상기 모드 제어신호(TM_DB)가 비활성화된 경우에 상기 먹스(MUX)는 반전되지 않은 상기 최상위 비트(YRA_0<9>)를 출력할 수 있다.
상기 제2비교부(323)는 상기 컬럼 어드레스(YA<3:9>) 및 최상위 비트를 제외한 나머지 리페어 어드레스(YRA_0<3:8>와 상기 설정부(321)에서 출력된 설정된 어드레스를 수신받을 수 있다. 상기 제2비교부(323)는 최상위 비트를 제외한 나머지 컬럼 어드레스(YA<3:8>)와 최상위 비트를 제외한 나머지 리페어 어드레스(YRA_0<3:8>)를 비교하며, 상기 컬럼 어드레스 중 최상위 비트(YA<9>)와 상기 설정부(321)에서 출력된 최상위 비트(YRA_0<9>)를 비교하여 제2비교 결과(YHIT2<3:9>)를 출력할 수 있다. 다시 말해, 상기 제2비교부(323)는 상기 모드 제어신호(TM_DB)가 활성화된 경우 상기 리페어 어드레스 중 최상위 비트가 반전된 리페어 어드레스와 컬럼 어드레스(YA<3:9>)를 비교할 수 있다. 반면에, 상기 제2비교부(323)는 상기 모드 제어신호(TM_DB)가 비활성화된 경우 상기 리페어 어드레스 중 최상위 비트가 반전되지 않은 리페어 어드레스와 컬럼 어드레스(YA<3:9>)를 비교할 수 있다.
상기 제2병합부(325)는 상기 퓨즈셋 활성화신호(YREN)가 활성화된 경우에 상기 제2비교 결과(YHIT2<3:9>)를 수신받아 이를 병합하여 상기 제2컬럼 리페어신호(SYEB2<0>)를 출력할 수 있다. 상기 제2병합부(325)는 상기 제1비교 결과(YHIT2<3:9>)가 모두 일치하는 경우에 '로우' 레벨을 갖는 상기 제2컬럼 리페어신호(SYEB2<0>)를 출력할 수 있다.
예컨대, 외부로부터 수신되는 상기 컬럼 어드레스(YA<3:9>)를 '0110000'이며, 상기 리페어 어드레스(YRA_0<3:9>)를 '0110000'이라고 가정하기로 한다.
상기 모드 제어신호(TM_DB)가 비활성화된 상기 제1동작 모드인 경우에 상기 제1컬럼 리페어신호 생성부(310)는 상기 컬럼 어드레스(YA<3:9>)인 '0110000'과 상기 리페어 어드레스인 '0110000'이 일치하므로, 비교 결과 상기 컬럼 어드레스가 결함이 발생한 메모리 셀에 대응하는 어드레스임을 의미하는 것으로써, 활성화된 상기 제1컬럼 리페어신호(SYEB1<0>)를 생성할 수 있다. 상기 제2컬럼 리페어신호 생성부(320)의 상기 설정부(321)는 비활성화된 상기 모드 제어신호(TM_DB)에 응답하여 상기 리페어 어드레스(YRA_0<3:9>)인 '0110000' 중 최상위 비트를 반전시키지 않게 된다. 상기 제2비교부(323)는 상기 컬럼 어드레스 '0110000'과 상기 설정부(321)로부터 출력된 상기 리페어 어드레스 중 최상위 비트와 나머지 비트를 수신받아 상기 리페어 어드레스 '0110000'과 비교할 수 있다. 상기 제2컬럼 리페어신호 생성부(310)는 비교 결과 상기 컬럼 어드레스(YA<3:9>) 및 상기 리페어 어드레스(YRA_0<3:9>)가 일치하므로, 비교 결과 활성화된 상기 제2컬럼 리페어신호(SYEB2<0>)를 생성할 수 있다.
상기 모드 제어신호(TM_DB)가 활성화된 상기 제2동작 모드인 경우 상기 제1컬럼 리페어신호 생성부(310)는 상기 컬럼 어드레스인 '0110000'과 상기 리페어 어드레스인 '0110000'이 일치하므로, 비교 결과 상기 컬럼 어드레스가 결함이 발생한 메모리 셀에 대응하는 어드레스임을 의미하며 활성화된 상기 제1컬럼 리페어신호(SYEB1<0>)를 생성할 수 있다. 반면에, 상기 제2컬럼 리페어신호 생성부(320)는 활성화된 상기 모드 제어신호(TM_DB)에 응답하여 상기 설정부(321)로부터 상기 리페어 어드레스인 '0110000'의 최상위 비트를 반전시켜 설정할 수 있다. 상기 제2비교부(323)는 최상위 비트가 반전되어 설정된 리페어 어드레스인 '1110000' 과 상기 컬럼 어드레스인 '0110000'을 비교하여, 비교 결과 최상위 비트가 일치하지 않기 때문에 비활성화된 상기 제2컬럼 리페어신호(SYEB2<0>)를 생성할 수 있다.
결론적으로, 상기 제2동작 모드에서 상기 컬럼 리페어신호 생성부는 리페어 어드레스(YRA_0<3:9>)와 컬럼 어드레스(YA<3:9>)가 일치하지 않는 경우에 상기 제1컬럼 리페어신호(SYEB1<0>)와 상기 제2컬럼 리페어신호(SYEB2<0>) 모두 비활성화될 수 있다. 상기 리페어 어드레스(YRA_0<3:9>)와 컬럼 어드레스(YA<3:9>)가 일치한 경우에 상기 제1컬럼 리페어신호(SYEB1<0>)만 활성화될 수 있다. 또한, 상기 리페어 어드레스(YRA_0<3:9>)와 상기 컬럼 어드레스(YA<3:9>) 중 최상위 비트가 상이한 다른 컬럼 어드레스와 일치한 경우에 상기 제2컬럼 리페어신호(SYEB2<0>)만 활성화될 수 있다. 따라서, 상기 제2컬럼 리페어신호가 활성화된 경우는 상기 더블 컬럼라인 테스트모드에서 상기 컬럼 어드레스에 대응하는 제1노멀 컬럼라인이 아닌, 상기 컬럼 어드레스의 최상위 비트가 상이한 컬럼 어드레스에 대응하는 제2노멀 컬럼라인이 결함된 것임을 의미할 수 있다.
도4는 도2에 도시된 노멀 디코더 및 리던던시 디코더의 상세 블록도이다.
도4를 참조하면, 상기 노멀 디코더(410)는 프리 디코더 그룹(411)과 서브 드라이버 그룹(412) 및 노멀 메인 드라이버 그룹(413)을 포함할 수 있다. 상기 프리 디코더 그룹은 제1 내지 3프리 디코더(411_A,411_B,411_C)를 포함할 수 있다.
상기 제1프리 디코더(411_A)는 상기 모드 제어신호(TM_DB)와 상기 컬럼 어드레스 중 8번 및 9번 비트(YA<8:9>)를 수신받을 수 있다. 상기 제1프리 디코더(411_A)는 상기 모드 제어신호(TM_DB)에 응답하여 상기 8번 및 9번 비트의 컬럼 어드레스(YA<8:9>)를 디코딩하여 출력할 수 있다.
구체적으로, 상기 제1프리 디코더(411_A)는 상기 모드 제어신호(TM_DB)가 비활성화된 경우 상기 8번 미 9번 비트의 컬럼 어드레스(YA<8:9>)를 디코딩하여 출력할 수 있다. 상기 모드 제어신호(TM_DB)가 활성화된 경우 상기 제1프리 디코더(411_A)는 최상위 비트인 9번 비트를 돈 케어 시켜 상기 컬럼 어드레스(YA<8:9>)를 디코딩하여 출력할 수 있다. 상기 제1프리 디코더(411_A)는 디코딩된 신호 중 일부(LAY89<0:1>)는 제1서브 드라이버(412_A)로 출력할 수 있으며, 나머지 일부(LAY89<2:3>)는 제2서브 드라이버(412_B)로 출력할 수 있다.
상기 제2프리 디코더(411_B)는 상기 컬럼 어드레스 중 6번 및 7번 비트(YA<6:7>)를 수신받을 수 있다. 상기 제2프리 디코더(411_B)는 상기 6번 및 7번 비트의 컬럼 어드레스(YA<6:7>)를 디코딩하여 출력할 수 있다.
상기 제3프리 디코더(411_C)는 상기 컬럼 어드레스 중 3번, 4번 및 5번 비트(YA<3:5>)를 수신받아 이를 디코딩하여 출력할 수 있다.
상기 서브 드라이버 그룹(412)은 제1 내지 제4서브 드라이버(412_A, 412_B, 412_C,412_D)를 포함할 수 있다.
상기 제1서브 드라이버(412_A)는 상기 제1노멀 제어신호(NCE1) 및 상기 제1프리 디코더(411_A)로부터 제1컬럼 디코딩 신호(LAY89<0:3>) 중 일부를 수신받을 수 있다. 상기 제1서브 드라이버(412_A)는 상기 제1노멀 제어신호(NCE1)가 활성화된 구간에서 상기 제1컬럼 디코딩 신호의 일부(LAY89<0:1>)를 수신받아 드라이빙하여 제1컬럼 디코딩 지연신호(LAY89D<0:1>)를 출력할 수 있다.
상기 제2서브 드라이버(412_B)는 상기 제2노멀 제어신호(NCE2) 및 상기 제1프리 디코더(411_A)로부터 제1컬럼 디코딩 신호(LAY89<0:3>) 중 일부를 수신받을 수 있다. 상기 제2서브 드라이버(412_B)는 상기 제2노멀 제어신호(NCE2)가 활성화된 구간에서 상기 제1컬럼 디코딩 신호의 일부(LAY89<2:3>)를 수신받아 드라이빙하여 제1컬럼 디코딩 지연신호(LAY89D<2:3>)를 출력할 수 있다.
상기 제3서브 드라이버(412_C)는 상기 제2프리 디코더(411_B)로부터 제2컬럼 디코딩 신호(LAY67<0:3>)를 수신받을 수 있다. 상기 제3서브 드라이버(412_C)는 상기 제2컬럼 디코딩 신호(LAY67<0:3>)를 드라이빙하여 제2컬럼 디코딩 지연신호(LAY67D<0:3>)를 출력할 수 있다.
상기 제4서브 드라이버(412_D)는 컬럼 스트로브 신호(YSTROBEP) 및 상기 제3프리 디코더(411_C)로부터 제3컬럼 디코딩 신호(LAY345<0:7>)를 수신받을 수 있다. 상기 제4서브 드라이버(412_D)는 상기 제3컬럼 디코딩 신호(LAY345<0:7>)를 드라이빙하여 제3컬럼 디코딩 지연신호(LAY345D<0:7>)를 출력할 수 있다.
상기 노멀 메인 드라이버 그룹(413)은 제1노멀 메인 드라이버(413_A) 및 제2노멀 메인 드라이버(413_B)를 포함할 수 있다.
상기 제1노멀 메인 드라이버(413_A)는 상기 제1서브 드라이버(412_A)로부터 출력된 제1컬럼 디코딩 지연신호(LAY89D<0:1>) 및 상기 제3 및 제4서브 드라이버(412_C,412_D)로부터 출력된 제2 및 제3컬럼 디코딩 지연신호(LAY67D<0:3>,LAY345D<0:7>)를 수신받을 수 있다. 상기 제1노멀 메인 드라이버(413_A)는 상기 제1내지 제3컬럼 디코딩 지연신호(LAY89D<0:1>, LAY67D<0:3>, LAY345D<0:7>)에 응답하여 제1노멀 컬럼 선택신호(NYI<0:63>)를 출력할 수 있다.
상기 제1노멀 메인 드라이버(413_A)로부터 출력된 상기 제1노멀 컬럼 선택신호(NYI<0:63>)에 응답하여 이에 대응하는 상기 노멀 컬럼라인이 활성화될 수 있다.
상기 제2노멀 메인 드라이버(413_B)는 상기 제2서브 드라이버(412_B)로부터 출력된 제1컬럼 디코딩 지연신호(LAY89D<2:3>) 및 상기 제3 및 제4서브 드라이버(412_C,412_D)로부터 출력된 제2 및 제3컬럼 디코딩 지연신호(LAY67D<0:3>,LAY345<0:7>)를 수신받을 수 있다. 상기 제2노멀 메인 드라이버(413_B)는 상기 제1내지 제3컬럼 디코딩 지연신호(LAY89D<2:3>, LAY67D<0:3>, LAY345D<0:7>)에 응답하여 제2노멀 컬럼 선택신호(NYI<64:127>)를 출력할 수 있다.
참고로, 상기 제3 및 제4서브 드라이버(412_C,412_D)는 상기 제1 및 제2노멀 메인 드라이버(413_A, 413_B)로 상기 제2 및 제3컬럼 디코딩 지연신호(LAY67D<0:3>,LAY345D<0:7>)를 공통적으로 출력하기 때문에 공통 서브 드라이버일 수 있다.
상기 제2노멀 메인 드라이버(413_B)로부터 출력된 상기 제2노멀 컬럼 선택신호(NYI<64:127>)에 응답하여 이에 대응하는 상기 노멀 컬럼라인이 활성화될 수 있다.
상기 리던던시 디코더(420)는 리던던시 서브 드라이버(422) 및 리던던시 메인 드라이버(423)를 포함할 수 있다.
상기 리던던시 서브 드라이버(422)는 상기 리던던시 제어신호(RYED<0:N-1>)를 수신받을 수 있다. 상기 리던던시 서브 드라이버(422)는 상기 리던던시 제어신호(RYED<0:N-1>)를 드라이빙하여 리던던시 컬럼 지연신호(RYD<0:N-1>)를 출력할 수 있다.
상기 리던던시 메인 드라이버(423)는 상기 리던던시 서브 드라이버(422)로부터 출력된 상기 리던던시 컬럼 지연신호(RYD<0:N-1>) 및 상기 컬럼 스트로브 신호(YSTROBEP)를 수신받을 수 있다. 상기 리던던시 메인 드라이버(423)는 상기 컬럼 스트로브 신호(YSTROBEP)에 응답하여 상기 리던던시 컬럼 지연신호(RYD<0:N-1>)를 드라이빙하여 리던던시 컬럼 선택신호(RYI<0:N-1>)를 출력할 수 있다.
상기 리던던시 메인 드라이버(423)로부터 출력된 상기 리던던시 컬럼 선택신호(RYI<0:N-1>)에 응답하여 이에 대응하는 리던던시 컬럼라인이 활성화될 수 있다.
도5는 본 발명의 다른 실시예에 따른 반도체 메모리 장치를 도시한 블록도이다.
도5를 참조하면, 반도체 메모리 장치는 컬럼 퓨즈부(510)와, 컬럼 리페어신호 생성부(520)와, 제1내지 제4노멀 제어신호 생성부(530,540,550,560)와, 리던던시 제어신호 생성부(570)와, 노멀 디코더(580) 및 리던던시 디코더(590)를 포함할 수 있다.
상기 컬럼 퓨즈부(510)는 다수의 퓨즈셋을 포함하며, 다수의 단위 셀 중 불량 단위셀이 있음을 나타내는 퓨즈셋 활성화신호(YREN)와, 다수의 단위 셀 중 불량 단위셀에 대응하는 컬럼 어드레스를 대체하기 위한 리페어 어드레스(YRA_N<3:9>)를 출력할 수 있다.
상기 컬럼 리페어신호 생성부(520)는 상기 컬럼 퓨즈부(510)로부터 상기 퓨즈셋 활성화신호(YREN) 및 상기 리페어 어드레스(YRA_N<3:9>)를 수신받을 수 있다. 상기 컬럼 리페어신호 생성부(520)는 외부로부터 모드 제어신호(TM_QT) 및 컬럼 어드레스(YA<3:9>)를 수신받을 수 있다. 상기 반도체 메모리 장치는 상기 모드 제어신호(TM_QT)가 활성화되지 않은 제1동작 모드인 경우에 노멀 동작을 수행하게 된다. 또한, 반도체 메모리 장치는 모드 제어신호(TM_QT)가 활성화된 제2동작 모드인 경우에 4개의 컬럼라인을 구동시켜 테스트 동작을 수행하게 된다.
상기 컬럼 리페어신호 생성부(520)는 상기 제1동작 모드인 경우에 상기 컬럼 어드레스(YA<3:9>)와 상기 리페어 어드레스(YRA_N<3:9>)를 비교하여, 비교 결과 상기 제1 내지 제4컬럼 리페어신호(SYEB1<0:N-1>, SYEB2<0:N-1>, SYEB3<0:N-1>, SYEB4<0:N-1>)를 생성할 수 있다. 다시 말해, 상기 컬럼 리페어신호 생성부(520)는 상기 컬럼 어드레스(YA<3:9>)와 상기 리페어 어드레스(YRA_N<3:>)를 비교하여 일치하는 경우 상기 제1 내지 제4컬럼 리페어신호(SYEB1<0:N-1>, SYEB2<0:N-1>, SYEB3<0:N-1>, SYEB4<0:N-1>)를 모두 활성화할 수 있다. 반면에, 상기 컬럼 리페어신호 생성부(520)는 상기 컬럼 어드레스(YA<3:9>)와 상기 리페어 어드레스(YRA_N<3:9>)를 비교하여 일치하지 않는 경우 상기 제1 내지 제4컬럼 리페어신호(SYEB1<0:N-1>, SYEB2<0:N-1>, SYEB3<0:N-1>, SYEB4<0:N-1>)를 모두 비활성화시킬 수 있다.
상기 컬럼 리페어신호 생성부(520)는 상기 제2동작 모드인 경우에 상기 컬럼 어드레스(YA<3:9>)와 상기 리페어 어드레스(YRA_N<3:9>)를 비교하여, 비교 결과 상기 제1 내지 제4컬럼 리페어신호(SYEB1<0:N-1>, SYEB2<0:N-1>, SYEB3<0:N-1>, SYEB4<0:N-1>)를 개별적으로 생성할 수 있다.
다시 말해, 상기 컬럼 리페어신호 생성부(520)는 상기 컬럼 어드레스(YA<3:9>) 및 상기 리페어 어드레스(YRA_N<3:9>)를 비교하여, 비교 결과가 일치하면 상기 제1컬럼 리페어신호(SYEB1<0:N-1>)를 생성할 수 있다. 상기 컬럼 리페어신호 생성부(520)는 상기 리페어 어드레스(YRA<3:9>) 중 최상위 비트인 9번 비트를 반전시킨 리페어 어드레스와 컬럼 어드레스(YA<3:9>)를 비교하여, 비교 결과가 일치하면 상기 제2컬럼 리페어신호(SYEB2<0:N-1>)를 생성할 수 있다. 상기 컬럼 리페어신호 생성부(520)는 상기 리페어 어드레스 중 8번 비트를 반전시킨 리페어 어드레스와 컬럼 어드레스(YA<3:9>)를 비교하여, 비교 결과가 일치하면 상기 제3컬럼 리페어신호(SYEB3<0:N-1>)를 생성할 수 있다. 또한, 상기 컬럼 리페어신호 생성부(520)는 상기 리페어 어드레스 중 8번 및 9번 비트를 반전시킨 리페어 어드레스와 컬럼 어드레스(YA<3:9>)를 비교하여, 비교 결과가 일치하면 상기 제4컬럼 리페어신호(SYEB4<0:N-1>)를 생성할 수 있다.
상기 제1노멀 제어신호 생성부(530)는 상기 컬럼 리페어신호 생성부(520)로부터 상기 제1컬럼 리페어신호(SYEB1<0:N-1>)를 수신받을 수 있다. 상기 제1노멀 제어신호 생성부(530)는 상기 제1컬럼 리페어신호(SYEB1<0:N-1>)에 응답하여 제1노멀 제어신호(NCE1)를 생성할 수 있다. 상기 제1노멀 제어신호(NCE1)는 상기 노멀 디코더(580)의 디코딩 동작을 위한 신호일 수 있다. 따라서, 상기 제1컬럼 리페어신호(SYEB1<0:N-1>)가 활성화된 경우, 이에 대응하는 상기 제1노멀 제어신호(NCE1)는 비활성화될 수 있다.
상기 제2내지 제4노멀 제어신호 생성부(540,550,560)도 전술한 상기 제1노멀 제어신호 생성부(530)와 동일하게, 상기 컬럼 리페어신호 생성부(520)로부터 상기 제2내지 제4컬럼 리페어신호(SYEB2<0:N-1>,SYEB3<0:N-1>,SYEB4<0:N-1>)를 각각 수신받을 수 있다. 상기 제2내지 제4노멀 제어신호 생성부(540,550,560)는 상기 제2내지 제4컬럼 리페어신호(SYEB2<0:N-1>,SYEB3<0:N-1>,SYEB4<0:N-1>)에 각각 응답하여 제2내지 제4노멀 제어신호(NCE2,NCE3,NCE4)를 생성할 수 있다. 상기 제2내지 제4노멀 제어신호(NCE2,NCE3,NCE4)는 각각 상기 노멀 디코더(580)의 디코딩 동작을 위한 신호일 수 있다. 상기 제2내지 제4컬럼 리페어신호(SYEB2<0:N-1>,SYEB3<0:N-1>,SYEB4<0:N-1>)가 활성화된 경우에 이에 대응하는 상기 제2내지 제4노멀 제어신호(NCE2,NCE3,NCE4)는 비활성화될 수 있다.
상기 리던던시 제어신호 생성부(570)는 상기 컬럼 리페어신호 생성부(520)로부터 상기 제1컬럼 리페어신호(SYEB1<0:N-1>) 내지 제4컬럼 리페어신호(SYEB4<0:N-1>)를 수신받을 수 있다. 상기 리던던시 제어신호 생성부(570)는 상기 제1 내지 제4컬럼 리페어신호(SYEB1<0:N-1>,SYEB2<0:N-1>,SYEB3<0:N-1>,SYEB4<0:N-1>) 중 하나라도 활성화된 경우에 활성화되는 리던던시 제어신호(RYED<0:N-1>)를 생성할 수 있다.
상기 노멀 디코더(580)는 상기 제1 내지 제4노멀 제어신호 생성부(530,540,550,560)로부터 상기 제1 내지 제4노멀 제어신호(NCE1,NCE2,NCE3,NCE4)를 수신받을 수 있다. 상기 노멀 디코더(580)는 상기 모드 제어신호(TM_QT) 및 컬럼 어드레스(YA<3:9>)를 수신받을 수 있다. 도시되지 않았으나, 상기 노멀 디코더는 상기 제1 내지 제4노멀 제어신호에 응답하여 각각 구동되는 디코더를 포함할 수 있다.
상기 노멀 디코더(580)는 상기 제1동작 모드인 경우 상기 제1 내지 제4노멀 제어신호(NCE1, NCE2, NCE3,NCE4)가 모두 활성화됨에 따라 상기 컬럼 어드레스(YA<3:9>)를 디코딩하여 이에 대응하는 제1 내지 제4노멀 컬럼 선택신호(NYI<0:31>,NYI<32:63>,NYI<64:95>,NYI<96:127>) 중 어느 하나를 활성화시킬 수 있다. 또한, 상기 제1 내지 제4노멀 제어신호(NCE1, NCE2, NCE3,NCE4)가 모두 비활성화됨에 따라 상기 노멀 디코더(260)는 디코딩 동작을 중단할 수 있다.
상기 노멀 디코더(580)는 상기 제2동작 모드인 경우 상기 제1 내지 제4노멀 제어신호(NCE1, NCE2, NCE3,NCE4)가 활성화되고, 상기 모드 제어신호(TM_QT)가 활성화된 경우, 컬럼 어드레스(YA<3:9>)를 디코딩하여 제1 내지 제4노멀 컬럼 선택신호(NYI<0:31>,NYI<32:63>,NYI<64:95>,NYI<96:127>)를 활성화시킬 수 있다.
반면에, 상기 제1 내지 제4노멀 제어신호(NCE1,NCE2,NCE3,NCE4)가 비활성화된 경우에는 비활성화된 상기 제1 내지 제4노멀 제어신호(NCE1,NCE2,NCE3,NCE4)에 대응하는 디코더가 비활성화될 수 있다. 따라서, 활성화된 노멀 제어신호에 응답하여 상기 제1 내지 제4노멀 컬럼선택신호(NYI<0:31>, NYI<32:63>, NYI<64:95>, NYI<96:127>)를 활성화시킬 수 있다.
상기 리던던시 디코더(590)는 상기 제1 내지 제4 컬럼 리페어 신호(SYEB1<0:N-1>,SYEB2<0:N-1>,SYEB3<0:N-1>,SYEB4<0:N-1>)를 디코딩하여 하나라도 활성화된 경우 리던던시 컬럼 선택신호(RYI<0:N-1>)를 출력할 수 있다.
본 발명의 다른 실시예에 따른 반도체 메모리 장치는 상기 리페어 어드레스 중 소정 비트를 반전시켜 이를 컬럼 어드레스와 비교하기 위한 컬럼 리페어신호 생성부를 구비하며, 상기 비교 결과에 대응하는 상기 제1 내지 제4 컬럼 리페어 신호(SYEB1<0:N-1>,SYEB2<0:N-1>,SYEB3<0:N-1>,SYEB4<0:N-1>)에 따라 노멀 컬럼라인을 억세스하기 위한 제어신호를 생성하는 제1 내지 제4노멀 제어신호 생성부(530,540,550,560)를 추가로 구비할 수 있다. 따라서, 상기 컬럼 어드레스가 불량 단위셀에 대응하는 어드레스인 경우에 이를 리페어 어드레스로 대체하여 리던던시 컬럼라인을 구동시키며, 상기 컬럼 어드레스에 대응하는 제1노멀 컬럼라인은 비활성화시킬 수 있다. 또한, 상기 리페어 어드레스 중 소정 비트가 반전된 어드레스와 컬럼 어드레스를 비교하여 상기 컬럼 어드레스에 대응하는 제2 내지 제4노멀 컬럼라인을 구동시킬 수 있다. 따라서, 리페어 동작 이후에도 리던던시 컬럼라인 및 제2내지 제4노멀 컬럼라인을 억세스하여 테스트를 수행함으로써 테스트 시 소요되는 시간을 줄일 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기록되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
예컨대, 전술한 실시예에서 예시한 논리 게이트 및 트랜지스터는 입력되는 신호의 극성에 따라 그 위치 및 종류가 다르게 구현되어야 할 것이다.
210:컬럼 퓨즈부 220:컬럼 리페어신호 생성부
230:제1노멀 제어신호 생성부 240:제2노멀 제어신호 생성부
250:리던던시 제어신호 생성부 260:노멀 디코더
270:리던던시 디코더

Claims (19)

  1. 모드 제어신호에 응답하여 입력 어드레스와 제1 및 제2 리페어 어드레스를 각각 비교하여, 제1 및 제2컬럼 리페어 신호를 생성하는 컬럼 리페어신호 생성부;
    상기 제1 및 제2 컬럼 리페어 신호에 응답하여 상기 입력 어드레스에 대응하는 제1 노멀 컬럼라인 및 상기 입력 어드레스의 최상위 비트만 상이한 제2 노멀 컬럼라인 중 어느 하나를 억세스하는 노멀 디코더;및
    상기 제1 및 제2 컬럼 리페어 신호에 응답하여 상기 제1리페어 어드레스를 디코딩하는 리던던시 디코더
    를 포함하며,
    상기 제1 및 제2리페어 어드레스는 최상위 비트만 상이한
    리페어 회로.
  2. 제1항에 있어서,
    상기 컬럼 리페어신호 생성부는,
    상기 모드 제어신호가 활성화된 경우 상기 입력 어드레스 및 상기 제1리페어 어드레스를 비교하여 상기 입력 어드레스 및 상기 제1리페어 어드레스가 일치하는 경우에 제1컬럼 리페어 신호를 활성화하며, 상기 제2리페어 어드레스와 상기 입력 어드레스를 비교하여 상기 입력 어드레스 및 상기 제2리페어 어드레스가 일치하는 경우에 제2컬럼 리페어 신호를 활성화하는 것을 특징으로 하는 리페어 회로.
  3. 제1항에 있어서,
    상기 컬럼 리페어신호 생성부는,
    상기 입력 어드레스 및 상기 제1리페어 어드레스를 비교하여, 비교 결과에 기초하여 상기 제1컬럼 리페어신호를 생성하기 위한 제1컬럼 리페어신호 생성부;및
    상기 모드 제어신호에 응답하여 상기 입력 어드레스 및 상기 제2리페어 어드레스를 비교하여, 비교 결과에 기초하여 상기 제2컬럼 리페어신호를 생성하기 위한 제2컬럼 리페어신호 생성부
    를 포함하는 리페어 회로.
  4. 제3항에 있어서,
    상기 제1컬럼 리페어신호에 응답하여 상기 노멀 디코더의 구동을 제어하기 위한 제1노멀 제어신호를 생성하는 제1노멀 제어신호 생성부;및
    상기 제2컬럼 리페어신호에 응답하여 상기 노멀 디코더의 구동을 제어하기 위한 제2노멀 제어신호를 생성하는 제2노멀 제어신호 생성부
    를 더 포함하는 리페어 회로.
  5. 제4항에 있어서,
    상기 노멀 디코더는,
    상기 모드 제어신호에 응답하여 상기 입력 어드레스를 디코딩하며, 제1컬럼 디코딩 신호, 제2컬럼 디코딩 신호 및 공통 컬럼 디코딩 신호를 생성하는 프리 디코더;
    상기 제1노멀 제어신호에 응답하여 상기 제1컬럼 디코딩 신호를 드라이빙하는 제1서브 드라이버;
    상기 제2노멀 제어신호에 응답하여 상기 제2컬럼 디코딩 신호를 드라이빙하는 제2서브 드라이버;
    컬럼 스트로브 신호에 응답하여 상기 공통 컬럼 디코딩 신호를 드라이빙하는 공통 서브 드라이버;
    상기 제1서브 드라이버로부터 출력된 신호 및 상기 공통 서브 드라이버로부터 출력된 신호를 드라이빙하고, 드라이빙된 신호에 대응하는 상기 제1노멀 컬럼라인을 선택하기 위한 제1노멀 메인 드라이버;및
    상기 제2서브 드라이버로부터 출력된 신호 및 상기 공통 서브 드라이버로부터 출력된 신호를 드라이빙하고, 드라이빙된 신호에 대응하는 상기 제2노멀 컬럼라인을 선택하기 위한 제2노멀 메인 드라이버
    를 포함하는 리페어 회로.
  6. 제5항에 있어서,
    상기 프리 디코더는,
    상기 모드 제어신호가 활성화된 경우 상기 입력 어드레스 중 최상위 비트를 돈 케어(don't care) 시키는 것을 특징으로 하는 리페어 회로.
  7. 제3항에 있어서,
    상기 제1컬럼 리페어신호 및 상기 제2컬럼 리페어신호에 응답하여 상기 리던던시 디코더의 구동을 제어하기 위한 리던던시 제어신호를 생성하는 리던던시 제어신호 생성부
    를 더 포함하는 리페어 회로.
  8. 제7항에 있어서,
    상기 리던던시 디코더는,
    상기 리던던시 제어신호를 드라이빙하는 리던던시 서브 드라이버;및
    컬럼 스트로브 신호에 응답하여 상기 리던던시 서브 드라이버로부터 출력된 신호에 대응하는 리던던시 컬럼라인을 선택하기 위한 리던던시 메인 드라이버
    를 포함하는 리페어 회로.
  9. 제3항에 있어서,
    상기 제1컬럼 리페어신호 생성부는,
    상기 입력 어드레스와 상기 제1리페어 어드레스를 각각 비교하여, 비교 결과를 출력하는 제1비교부;및
    상기 제1비교부로부터 출력된 비교 결과에 기초하여 상기 제1컬럼 리페어신호를 생성하기 위한 제1병합부
    를 포함하는 리페어 회로.
  10. 제3항에 있어서,
    상기 제2컬럼 리페어신호 생성부는,
    상기 모드 제어신호가 활성화된 경우 상기 제1리페어 어드레스의 최상위 비트를 수신받아, 상기 제1리페어 어드레스의 최상위 비트를 반전시켜 출력하기 위한 설정부;
    상기 입력 어드레스 및 상기 설정부로부터 출력된 최상위 비트와 상기 제1리페어 어드레스의 최상위 비트를 제외한 나머지 비트들을 각각 비교하여, 비교 결과를 출력하는 제2비교부;및
    상기 제2비교부로부터 출력된 비교 결과에 기초하여 상기 제2컬럼 리페어신호를 생성하기 위한 제2병합부
    를 포함하는 리페어 회로.
  11. 제10항에 있어서,
    상기 제2컬럼 리페어신호 생성부는,
    상기 모드 제어신호가 활성화된 경우 상기 제1리페어 어드레스의 최상위 비트가 반전된 상기 제2리페어 어드레스와 상기 입력 어드레스를 비교하여, 비교 결과에 기초하여 상기 제2컬럼 리페어신호를 출력하며,
    상기 모드 제어신호가 비활성화된 경우 상기 제1리페어 어드레스의 최상위 비트가 반전되지 않은 리페어 어드레스와 상기 입력 어드레스를 비교하여, 비교 결과에 기초하여 상기 제2컬럼 리페어신호를 출력하는 것을 특징으로 하는 리페어 회로.
  12. 노멀 컬럼라인을 포함하는 노멀 셀 어레이;
    리던던시 컬럼라인을 포함하는 리던던시 셀 어레이;
    모드 제어신호에 응답하여 입력 어드레스와 제1 및 제2 리페어 어드레스를 각각 비교하여 노멀 비교신호와 추가 비교신호를 생성하는 컬럼 리페어신호 생성부;
    상기 노멀 비교신호 및 추가 비교신호에 응답하여, 상기 입력 어드레스에 대응하는 상기 노멀 컬럼라인 또는 상기 입력 어드레스 중 적어도 하나의 비트가 상이한 노멀 컬럼라인을 억세스하기 위한 노멀 디코더;및
    상기 노멀 비교신호 및 추가 비교신호에 응답하여 상기 제1리페어 어드레스를 디코딩하는 리던던시 디코더
    를 포함하며,
    상기 제1 및 제2리페어 어드레스는 적어도 하나의 비트가 반전된 어드레스인 반도체 메모리 장치.
  13. 제12항에 있어서,
    상기 컬럼 리페어신호 생성부는,
    상기 모드 제어신호가 활성화된 경우 상기 제1리페어 어드레스의 소정 비트를 수신받아 상기 제1리페어 어드레스의 소정 비트를 각각 반전시킨 적어도 하나의 상기 제2리페어 어드레스를 출력하는 설정부
    를 포함하는 반도체 메모리 장치.
  14. 제12항에 있어서,
    상기 노멀 디코더는,
    상기 모드 제어신호가 활성화된 경우 상기 입력 어드레스의 소정 비트를 돈 케어(don't care)시키는 것을 특징으로 하는 반도체 메모리 장치.
  15. 제12항에 있어서,
    상기 노멀 비교신호 및 상기 추가 비교신호에 응답하여 상기 노멀 디코더의 구동을 제어하기 위한 노멀 제어신호 생성부
    를 더 포함하는 반도체 메모리 장치.
  16. 제12항에 있어서,
    상기 노멀 비교신호 및 상기 추가 비교신호에 응답하여 상기 리던던시 디코더의 구동을 제어하기 위한 리던던시 제어신호를 생성하는 리던던시 제어신호 생성부
    를 더 포함하는 반도체 메모리 장치.
  17. 제13항에 있어서,
    상기 컬럼 리페어신호 생성부는,
    상기 입력 어드레스와 상기 제1리페어 어드레스를 비교하여, 비교 결과를 출력하는 노멀 비교부;
    상기 입력 어드레스 및 상기 설정부로부터 출력된 소정 비트와 상기 제1리페어 어드레스의 소정 비트를 제외한 나머지 비트들을 각각 비교하여, 비교 결과를 출력하는 추가 비교부;
    상기 노멀 비교부로부터 출력된 비교 결과에 기초하여 상기 노멀 비교신호를 생성하기 위한 노멀 병합부;및
    상기 추가 비교부로부터 출력된 비교 결과에 기초하여 적어도 하나의 상기 추가 비교신호를 생성하기 위한 추가 병합부
    를 포함하는 반도체 메모리 장치.
  18. 노멀 컬럼라인 및 리던던시 컬럼라인을 포함하는 반도체 메모리 장치의 동작방법에 있어서,
    제1동작 모드인 경우 상기 입력 어드레스 및 리페어 어드레스를 비교하며, 비교 결과에 따라 상기 리페어 어드레스에 대응하는 상기 리던던시 컬럼라인 또는 상기 입력 어드레스에 대응하는 제1노멀 컬럼라인을 억세스하는 단계;
    제2동작 모드인 경우 입력 어드레스 및 리페어 어드레스를 비교하는단계;
    상기 비교하는 단계에서 비교 결과, 상기 입력 어드레스 및 리페어 어드레스가 일치한 경우 상기 리페어 어드레스에 대응하는 상기 리던던시 컬럼라인을 억세스하고, 상기 입력 어드레스에 대응하는 제1노멀 컬럼라인을 비활성화시키되 상기 입력 어드레스 중 최상위 비트만 상이한 제2노멀 컬럼라인을 억세스하는 단계;및
    상기 비교하는 단계에서 비교 결과, 상기 입력 어드레스 및 리페어 어드레스가 일치하지 않은 경우 상기 입력 어드레스에 대응하는 상기 제1노멀 컬럼라인 및 상기 제2노멀 컬럼라인을 억세스하는 단계
    를 포함하는 반도체 메모리 장치의 동작방법.
  19. 제18항에 있어서,
    상기 제1동작 모드는 노멀 동작을 수행하기 위한 모드이며, 상기 제2동작 모드는 더블 컬럼라인을 구동시켜 테스트를 수행하기 위한 모드인 것을 특징으로 하는 반도체 메모리 장치의 동작방법.
KR1020140157042A 2014-11-12 2014-11-12 리페어 회로 및 이를 포함하는 반도체 메모리 장치 KR20160056586A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140157042A KR20160056586A (ko) 2014-11-12 2014-11-12 리페어 회로 및 이를 포함하는 반도체 메모리 장치
US14/682,876 US9324460B1 (en) 2014-11-12 2015-04-09 Repair circuit, semiconductor memory device and method of operating the same
CN201510450541.9A CN105590655B (zh) 2014-11-12 2015-07-28 修复电路、半导体存储器件及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140157042A KR20160056586A (ko) 2014-11-12 2014-11-12 리페어 회로 및 이를 포함하는 반도체 메모리 장치

Publications (1)

Publication Number Publication Date
KR20160056586A true KR20160056586A (ko) 2016-05-20

Family

ID=55754728

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140157042A KR20160056586A (ko) 2014-11-12 2014-11-12 리페어 회로 및 이를 포함하는 반도체 메모리 장치

Country Status (3)

Country Link
US (1) US9324460B1 (ko)
KR (1) KR20160056586A (ko)
CN (1) CN105590655B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102290032B1 (ko) * 2016-09-06 2021-08-19 삼성전자주식회사 컬럼 리던던시를 포함하는 메모리 장치
CN107799155B (zh) * 2016-09-06 2022-11-01 三星电子株式会社 包括列冗余的存储装置
KR20180068095A (ko) * 2016-12-13 2018-06-21 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 반도체 시스템
CN112634960A (zh) * 2019-09-24 2021-04-09 长鑫存储技术有限公司 存储器及其寻址方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5126973A (en) * 1990-02-14 1992-06-30 Texas Instruments Incorporated Redundancy scheme for eliminating defects in a memory device
JP2629645B2 (ja) * 1995-04-20 1997-07-09 日本電気株式会社 半導体記憶装置
KR100763122B1 (ko) * 2005-03-31 2007-10-04 주식회사 하이닉스반도체 면적이 감소된 반도체 메모리 장치의 리페어 제어 회로
KR100913971B1 (ko) * 2007-11-30 2009-08-26 주식회사 하이닉스반도체 안티퓨즈 리페어 제어 회로 및 그를 갖는 디램을 포함하는반도체 장치
KR101783913B1 (ko) 2011-01-28 2017-10-10 에스케이하이닉스 주식회사 반도체 장치

Also Published As

Publication number Publication date
US20160133344A1 (en) 2016-05-12
US9324460B1 (en) 2016-04-26
CN105590655A (zh) 2016-05-18
CN105590655B (zh) 2021-02-26

Similar Documents

Publication Publication Date Title
US8891325B2 (en) Circuit for driving word line
US7626875B2 (en) Multi-wordline test control circuit and controlling method thereof
US9384859B2 (en) Repair circuit and semiconductor memory device including the same
KR20160056586A (ko) 리페어 회로 및 이를 포함하는 반도체 메모리 장치
KR20150041330A (ko) 반도체 메모리 장치 및 구동 방법
US8751885B2 (en) Repair control circuit and semiconductor integrated circuit using the same
JP2002056693A (ja) 半導体記憶装置
US9368237B2 (en) Semiconductor integrated circuit capable of controlling test modes without stopping test
US8248874B2 (en) Semiconductor memory apparatus and probe test control circuit therefor
US6288958B1 (en) Semiconductor storage device and burn-in test method
US6339554B1 (en) Semiconductor memory device with replacement programming circuit
US7359264B2 (en) Semiconductor memory device
US11551780B2 (en) Semiconductor apparatus
US20090046524A1 (en) Multi-column decoder stress test circuit
US11664087B2 (en) Semiconductor device
US7012844B2 (en) Device information writing circuit
KR101051943B1 (ko) 반도체 메모리 장치
US7920437B2 (en) Address control circuit of semiconductor memory apparatus
KR20110012418A (ko) 반도체 집적회로
KR0172748B1 (ko) 플래쉬 메모리 장치
KR20070107413A (ko) 반도체 메모리 소자의 워드라인 구동 신호 발생 회로
KR20080092683A (ko) 워드 라인 테스트 제어 회로
KR970051418A (ko) 오버 액티브에 따른 번-인 모드를 가지는 반도체 메모리 장치의 블럭 리던던시 장치 및 방법
KR20100001833A (ko) 반도체 메모리 장치
KR20100076808A (ko) 반도체 메모리장치의 뱅크제어회로

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid