KR970051418A - 오버 액티브에 따른 번-인 모드를 가지는 반도체 메모리 장치의 블럭 리던던시 장치 및 방법 - Google Patents
오버 액티브에 따른 번-인 모드를 가지는 반도체 메모리 장치의 블럭 리던던시 장치 및 방법 Download PDFInfo
- Publication number
- KR970051418A KR970051418A KR1019950054756A KR19950054756A KR970051418A KR 970051418 A KR970051418 A KR 970051418A KR 1019950054756 A KR1019950054756 A KR 1019950054756A KR 19950054756 A KR19950054756 A KR 19950054756A KR 970051418 A KR970051418 A KR 970051418A
- Authority
- KR
- South Korea
- Prior art keywords
- block
- normal
- repair
- fuse box
- active
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
- G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
- G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
1. 청구범위에 기재된 발명이 속하는 기술 분야
본 발명은 반도체 메모리 장치의 블록 리던던시 장치 및 방법에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
본 발명의 목적은 노멀 동작시는 8개의 블록을 동시에 리페어 제어신호 REP로 제어하여 노멀 워드라인의 리페어 여부를 판별하고, 과도한 액티브시에는 최상위 로우어드레스 RAmax, RAmaxB의 코딩(coding)이 들어가는 4개의 블록씩 독립적인 리페어 제어신호 REP로서 제어하는 블록 리던던시 장치 및 방법을 제공함에 있다.
3. 발명의 해결방법의 요지
본 발명은 반도체 메모리 장치의 블록 리던던시 장치에 있어서, 상기 노멀 블록들과 연결되어 오버 액티브시 리페어 제어신호를 입력으로 하여 해당 블록의 리페어를 제어하기 위한 중간 제어회로들과, 퓨우즈 박스와, 상기 퓨우즈 박스에 연결되어 오버 액티브시 상기 퓨우즈 박스가 어느 로우어드레스로 리페어되었는지를 판별하기 위해 돈-케어 처리된 로우어드레스를 저장하기 위한 오버 액티브 최상위 로우어드레스 퓨우즈 회로와, 상기 퓨우즈 박스로부터의 프리디코딩된 신호들을 각각 입력으로 하여 논리조합하여 상기 리페어 제어신호를 출력하는 리페어 제어신호 발생회로를 구비한다.
4. 발명의 중요한 용도
반도체 메모리에 적합하게 사용된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명에 따른 블록 리던던시 장치를 나타내는 블록도.
제5도는 본 발명에 따른 퓨우즈 박스의 상세회로도.
제6도는 제5도의 오버 액티브 최상위 로우어드레스 퓨우즈 회로의 상세회로도.
제7도는 본 발명에 따른 중간 제어회로의 리페어 제어신호 발생회로의 블록도.
Claims (7)
- 다수개의 메모리 쎌이 매트릭스 형태로 연결되어 구성된 메모리 쎌 어레이와, 상기 메모리 쎌 어레이들로 구성되어 노멀 워드라인을 포함하여 배열된 복수개의 노멀 블럭들과, 상기 노멀 블록 측면에 위치하여 스페어 워드라인을 가지고 결함 블럭을 리페어하기 위한 리던던트 블럭을 구비하는 반도체 메모리 장치의 블럭 리던던시 장치에 있어서, 상기 노멀 블럭들과 연결되어 오버 액티브시 리페어 제어신호를 입력으로 하여 해당 블럭의 리페어를 제어하기 위한 중간 제어회로들과, 상기 중간 제어회로들과 연결되며 로우어드레스를 입력으로 하여 상기 로우어드레스 중 리던던트하고자 하는 블의 해당 로우어드레스를 판별하여 프리디코딩된 신호를 상기 중간 제어회로들로 공급하는 퓨우즈 박스와, 상기 퓨우즈 박스에 연결되어 오버 액티브시 상기 퓨우즈 박스가 어느 로우어드레스로 리페어되었는지를 판별하기 위해 돈-케어 처리된 로우어드레스를 저장하기 위한 오버 액티브 최상위 로우어드레스 퓨우즈 회로와, 상기 퓨우즈 박스로부터의 프리디코딩된 신호들을 각각 입력으로 하여 논리조합하여 상기 리페어 제어신호를 출력하는 리페어 제어신호 발생회로를 구비함을 특징으로 하는 반도체 메모리 장치의 블럭 리던던시 장치.
- 제1항에 있어서, 상기 중간 제어회로들은 상기 복수개의 노멀 블럭을 절반 또는 짝수개의 쌍으로 갈라서 제어함을 특징으로 하는 반도체 메모리 장치의 블럭 리던던시 장치.
- 제1항에 있어서, 상기 리페어 제어신호 발생회로가 리페어 제어신호를 두 개이상을 발생함을 특징으로 하는 반도체 메모리 장치의 블럭 리던던시 장치.
- 제1항에 있어서, 상기 리페어 제어신호 발생회로가 두 개이상의 낸드게이트로 이루어짐을 특징으로 하는 반도체 메모리 장치의 블럭 리던던시 장치.
- 다수개의 메모리 쎌이 매트릭스 형태로 연결되어 구성된 메모리 쎌 어레이와, 상기 메모리 쎌 어레이들로 구성되어 노멀 워드라인을 포함하여 배열된 복수개의 노멀 블럭들과, 상기 노멀 블록 측면에 위치하여 스페어 워드라인을 가지고 결함 블럭을 리페어하기 위한 리던던트 블럭을 구비하는 반도체 메모리 장치의 블럭 리던던시 방법에 있어서, 노멀 동작시의 액티브되는 워드라인 수 보다 더 많은 워드라인을 액티브시키기 위해 디코딩하는 임의의 어드레스를 돈-케어 처리하고, 로우 퓨우즈 박스가 어떤 어드레스로 리페어되었는지 알기 위해 상기 돈-케어 처리된 어드레스를 저장할 오버 액티브 최상위 로우어드레스 퓨우즈 회로를 갖고 이를 사용하여 오버 액티브시 디코딩하는 퓨우즈 박스의 상기 돈-케어 어드레스별로 리페어 정보를 제어함을 특징으로 하는 반도체 메모리 장치의 블럭 리던던시 방법.
- 제5항에 있어서, 상기 퓨우즈 박스가 오버 액티브시 돈-케어된 어드레스를 저장하는 수단으로 퓨우즈를 사용하여 상기 퓨우즈의 출력으로 퓨우즈 박스가 어떤 어드레스 값으로 리페어되었는지 알 수 있도록 함을 특징으로 하는 반도체 메모리 장치의 블럭 리던던시 방법.
- 제5항에 있어서, 소정갯수의 노멀 블럭당 한 개의 리던던트 블럭이 결함 쎌이 노멀 어레이 블럭에 있으면 다수개의 로우 퓨우즈 박스 출력을 조합한 신호 리페어 제어신호가 노멀 워드라인을 디세이블시켜 상기 리던던트 블럭에 있는 스페어 워드라인이 인에이블될 수 있도록 할 때, 상기 소정갯수의 노멀 블록당 상기 리페어 제어신호를 두 개이상 가짐을 특징으로 하는 반도체 메모리 장치의 블럭 리던던시 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950054756A KR0172385B1 (ko) | 1995-12-22 | 1995-12-22 | 오버 액티브에 따른 번-인 모드를 가지는 반도체 메모리 장치의 블럭리던던시 장치 및 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950054756A KR0172385B1 (ko) | 1995-12-22 | 1995-12-22 | 오버 액티브에 따른 번-인 모드를 가지는 반도체 메모리 장치의 블럭리던던시 장치 및 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970051418A true KR970051418A (ko) | 1997-07-29 |
| KR0172385B1 KR0172385B1 (ko) | 1999-03-30 |
Family
ID=19443315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950054756A KR0172385B1 (ko) | 1995-12-22 | 1995-12-22 | 오버 액티브에 따른 번-인 모드를 가지는 반도체 메모리 장치의 블럭리던던시 장치 및 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0172385B1 (ko) |
-
1995
- 1995-12-22 KR KR1019950054756A patent/KR0172385B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0172385B1 (ko) | 1999-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960002777B1 (ko) | 반도체 메모리 장치의 로우 리던던시 장치 | |
| KR0130030B1 (ko) | 반도체 메모리 장치의 컬럼 리던던시 회로 및 그 방법 | |
| KR950024220A (ko) | 용장 회로 장치 | |
| US5461587A (en) | Row redundancy circuit and method for a semiconductor memory device with a double row decoder | |
| KR100273293B1 (ko) | 리던던트 워드라인의 리프레쉬 구조 | |
| JPH05282893A (ja) | 半導体メモリ装置 | |
| KR940012406A (ko) | 고집적 및 신뢰성이 향상되는 로우리던던시 회로 및 이를 구비하는 반도체 메모리 장치 | |
| KR970013336A (ko) | 반도체기억장치 | |
| US5392247A (en) | Semiconductor memory device including redundancy circuit | |
| JPH09120695A (ja) | 半導体メモリ装置 | |
| KR100230393B1 (ko) | 반도체 메모리장치 | |
| US6788597B2 (en) | Memory device having programmable column segmentation to increase flexibility in bit repair | |
| US6269030B1 (en) | Semiconductor memory device | |
| US6094381A (en) | Semiconductor memory device with redundancy circuit | |
| KR960002368A (ko) | 리던던시 기능을 가지는 반도체 메모리 장치 | |
| KR20050101877A (ko) | 반도체 메모리 장치 및 그 구동 방법 | |
| US11972829B2 (en) | Semiconductor apparatus | |
| US6339554B1 (en) | Semiconductor memory device with replacement programming circuit | |
| KR100724567B1 (ko) | 반도체 메모리 장치 | |
| KR100191784B1 (ko) | 리던던시 검증회로를 갖는 반도체 메모리장치 | |
| JPH06295594A (ja) | 半導体記憶装置 | |
| KR970051418A (ko) | 오버 액티브에 따른 번-인 모드를 가지는 반도체 메모리 장치의 블럭 리던던시 장치 및 방법 | |
| KR0172349B1 (ko) | 로우 리던던시 회로를 가지는 반도체 메모리 장치 | |
| KR100325649B1 (ko) | 반도체메모리용용장회로 | |
| KR100242719B1 (ko) | 로우 결함복구회로를 구비한 반도체 메모리 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060928 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |