KR100724567B1 - 반도체 메모리 장치 - Google Patents
반도체 메모리 장치 Download PDFInfo
- Publication number
- KR100724567B1 KR100724567B1 KR1020050071956A KR20050071956A KR100724567B1 KR 100724567 B1 KR100724567 B1 KR 100724567B1 KR 1020050071956 A KR1020050071956 A KR 1020050071956A KR 20050071956 A KR20050071956 A KR 20050071956A KR 100724567 B1 KR100724567 B1 KR 100724567B1
- Authority
- KR
- South Korea
- Prior art keywords
- address
- bad
- block
- redundant
- column
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
- G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
Landscapes
- Dram (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
Description
Claims (8)
- 상위 블록과 하위 블록을 각각 구비하고, 상기 상위 블록과 하위 블록들 각각이 복수개의 컬럼 선택 신호 라인들 및 리던던트 컬럼 선택 신호 라인을 구비하는 복수개의 메모리 셀 어레이 블록들을 구비하는 메모리 셀 어레이;모드 설정 동작시에 불량 블록 어드레스, 불량 상하위 블록 어드레스, 및 불량 컬럼 어드레스가 프로그램되고, 정상 동작시에 상기 불량 블록 어드레스, 상기 불량 상하위 블록 어드레스, 및 상기 불량 컬럼 어드레스가 인가되면 리던던트 인에이블 신호를 발생하는 리던던트 인에이블 신호 발생회로; 및상기 리던던트 인에이블 신호, 해당 블록 어드레스, 및 상하위 블록 어드레스에 응답하여 해당 리던던트 컬럼 선택 신호 라인을 선택하는 상기 복수개의 메모리 셀 어레이 블록들 각각의 상위 및 하위 블록들 각각에 대하여 구비되는 복수개의 디코더들을 구비하는 리던던트 디코더를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
- 제1항에 있어서, 상기 반도체 메모리 장치는컬럼 어드레스를 디코딩하여 상기 복수개의 컬럼 선택 신호 라인들중의 하나의 컬럼 선택 신호 라인을 선택하는 상기 복수개의 메모리 셀 어레이 블록들 각각의 상위 및 하위 블록들 각각에 대하여 구비되는 복수개의 디코더들을 구비하는 정상 디코더를 더 구비하고,상기 복수개의 디코더들 각각은상기 리던던트 인에이블 신호, 상기 해당 블록 어드레스, 상기 상하위 블록 어드레스에 응답하여 디스에이블되는 것을 특징으로 하는 반도체 메모리 장치.
- 제2항에 있어서, 상기 반도체 메모리 장치는상기 블록 어드레스를 디코딩하여 블록 선택 신호를 발생하는 블록 디코더를 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
- 제3항에 있어서, 상기 리던던트 인에이블 신호 발생회로는상기 모드 설정 동작시에 외부로부터 인가되는 코드를 입력하여 상기 불량 블록 어드레스, 상기 불량 상하위 블록 어드레스, 및 상기 불량 컬럼 어드레스를 발생하는 모드 설정 회로;상기 불량 블록 어드레스, 상기 불량 상하위 블록 어드레스, 및 상기 불량 컬럼 어드레스에 응답하여 프로그램되는 퓨즈를 구비하고, 정상 동작시에 외부로부터 인가되는 블록 어드레스, 상하위 블록 어드레스, 컬럼 어드레스가 상기 프로그램된 불량 블록 어드레스, 상기 불량 상하위 블록 어드레스, 및 상기 불량 컬럼 어드레스와 일치하면 리던던트 제어신호를 각각 발생하는 적어도 2개의 리던던트 제어신호 발생회로; 및상기 적어도 2개의 리던던트 제어신호 발생회로로부터 발생되는 리던던트 제어신호를 논리합하여 상기 리던던트 인에이블 제어신호를 발생하는 논리합 회로를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
- 뱅크 어드레스에 응답하여 억세스가능한 복수개의 메모리 셀 어레이 뱅크들을 구비하고, 상기 복수개의 메모리 셀 어레이 뱅크들 각각이 상위 블록과 하위 블록을 각각 구비하고, 상기 상위 블록과 하위 블록들 각각이 복수개의 컬럼 선택 신호 라인들 및 리던던트 컬럼 선택 신호 라인을 구비하는 복수개의 메모리 셀 어레이 블록들을 구비하는 메모리 셀 어레이;모드 설정 동작시에 불량 뱅크 어드레스, 불량 블록 어드레스, 불량 상하위 블록 어드레스, 및 불량 컬럼 어드레스가 프로그램되고, 정상 동작시에 상기 불량 뱅크 어드레스, 상기 불량 블록 어드레스, 상기 불량 상하위 블록 어드레스, 및 상기 불량 컬럼 어드레스가 인가되면 리던던트 인에이블 신호를 발생하는 리던던트 인에이블 신호 발생회로; 및상기 리던던트 인에이블 신호, 해당 뱅크 어드레스, 해당 블록 어드레스, 및 상하위 블록 어드레스에 응답하여 해당 리던던트 컬럼 선택 신호 라인을 선택하는 상기 복수개의 메모리 셀 어레이 뱅크들 각각의 상기 복수개의 메모리 셀 어레이 블록들 각각의 상위 및 하위 블록들 각각에 대하여 구비되는 복수개의 디코더들을 구비하는 리던던트 디코더를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
- 제5항에 있어서, 상기 반도체 메모리 장치는컬럼 어드레스를 디코딩하여 상기 복수개의 컬럼 선택 신호 라인들중의 하나의 컬럼 선택 신호 라인을 선택하는 상기 복수개의 메모리 셀 어레이 뱅크들 각각의 상기 복수개의 메모리 셀 어레이 블록들 각각의 상위 및 하위 블록들 각각에 대하여 구비되는 복수개의 디코더들을 구비하는 정상 디코더를 더 구비하고,상기 복수개의 디코더들 각각은상기 리던던트 인에이블 신호, 상기 해당 뱅크 어드레스, 상기 해당 블록 어드레스, 상기 상하위 블록 어드레스에 응답하여 디스에이블되는 것을 특징으로 하는 반도체 메모리 장치.
- 제6항에 있어서, 상기 반도체 메모리 장치는상기 뱅크 어드레스를 디코딩하여 뱅크 선택 신호를 발생하는 뱅크 어드레스 디코더; 및상기 블록 어드레스를 디코딩하여 블록 선택 신호를 발생하는 블록 어드레스 디코더를 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
- 제7항에 있어서, 상기 리던던트 인에이블 신호 발생회로는상기 모드 설정 동작시에 외부로부터 인가되는 코드를 입력하여 상기 불량 뱅크 어드레스, 상기 불량 블록 어드레스, 상기 불량 상하위 블록 어드레스, 및 상기 불량 컬럼 어드레스를 발생하는 모드 설정 회로;상기 불량 뱅크 어드레스, 상기 불량 블록 어드레스, 상기 불량 상하위 블록 어드레스, 및 상기 불량 컬럼 어드레스에 응답하여 프로그램되는 퓨즈를 구비하고, 정상 동작시에 외부로부터 인가되는 뱅크 어드레스, 블록 어드레스, 상하위 블록 어드레스, 컬럼 어드레스가 상기 프로그램된 뱅크 어드레스, 불량 블록 어드레스, 상기 불량 상하위 블록 어드레스, 및 상기 불량 컬럼 어드레스와 일치하면 리던던트 제어신호를 각각 발생하는 적어도 2개의 리던던트 제어신호 발생회로; 및상기 적어도 2개의 리던던트 제어신호 발생회로로부터 발생되는 리던던트 제어신호를 논리합하여 상기 리던던트 인에이블 제어신호를 발생하는 논리합 회로를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050071956A KR100724567B1 (ko) | 2005-08-05 | 2005-08-05 | 반도체 메모리 장치 |
US11/500,262 US7359264B2 (en) | 2005-08-05 | 2006-08-07 | Semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050071956A KR100724567B1 (ko) | 2005-08-05 | 2005-08-05 | 반도체 메모리 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070016883A KR20070016883A (ko) | 2007-02-08 |
KR100724567B1 true KR100724567B1 (ko) | 2007-06-04 |
Family
ID=37717496
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050071956A KR100724567B1 (ko) | 2005-08-05 | 2005-08-05 | 반도체 메모리 장치 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7359264B2 (ko) |
KR (1) | KR100724567B1 (ko) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102251216B1 (ko) | 2014-11-21 | 2021-05-12 | 삼성전자주식회사 | 어드레스 리매핑된 메모리 칩, 이를 포함하는 메모리 모듈 및 메모리 시스템 |
KR20170034177A (ko) * | 2015-09-18 | 2017-03-28 | 에스케이하이닉스 주식회사 | 리페어 장치 |
US9997224B2 (en) | 2016-09-06 | 2018-06-12 | Piecemakers Technology, Inc. | Memory architecture with multi-bank memory cell array accessed by local drive circuit within memory bank |
US10878934B2 (en) * | 2018-07-16 | 2020-12-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory device and electronic device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990025194A (ko) * | 1997-09-11 | 1999-04-06 | 윤종용 | 반도체 메모리 장치의 결함구제 방법 |
JP2000348496A (ja) | 1999-06-09 | 2000-12-15 | Nec Corp | 半導体記憶装置 |
KR20010029740A (ko) * | 1999-09-07 | 2001-04-16 | 윤종용 | 리던던시 효율을 향상시키는 리던던시 회로를 포함하는반도체 메모리 장치 |
KR20030002802A (ko) * | 2001-06-29 | 2003-01-09 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5126973A (en) * | 1990-02-14 | 1992-06-30 | Texas Instruments Incorporated | Redundancy scheme for eliminating defects in a memory device |
KR960012792B1 (ko) | 1993-12-31 | 1996-09-24 | 현대전자산업 주식회사 | 컬럼 리던던시 회로 |
JP2848339B2 (ja) | 1996-06-14 | 1999-01-20 | 日本電気株式会社 | 冗長デコード回路 |
JP2002025288A (ja) | 2000-06-30 | 2002-01-25 | Hitachi Ltd | 半導体集積回路 |
US7006394B2 (en) * | 2004-06-07 | 2006-02-28 | Micron Technology, Inc. | Apparatus and method for semiconductor device repair with reduced number of programmable elements |
-
2005
- 2005-08-05 KR KR1020050071956A patent/KR100724567B1/ko active IP Right Grant
-
2006
- 2006-08-07 US US11/500,262 patent/US7359264B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990025194A (ko) * | 1997-09-11 | 1999-04-06 | 윤종용 | 반도체 메모리 장치의 결함구제 방법 |
JP2000348496A (ja) | 1999-06-09 | 2000-12-15 | Nec Corp | 半導体記憶装置 |
KR20010029740A (ko) * | 1999-09-07 | 2001-04-16 | 윤종용 | 리던던시 효율을 향상시키는 리던던시 회로를 포함하는반도체 메모리 장치 |
KR20030002802A (ko) * | 2001-06-29 | 2003-01-09 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
Also Published As
Publication number | Publication date |
---|---|
US20070030743A1 (en) | 2007-02-08 |
US7359264B2 (en) | 2008-04-15 |
KR20070016883A (ko) | 2007-02-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6704228B2 (en) | Semiconductor memory device post-repair circuit and method | |
JP2777091B2 (ja) | 半導体メモリ装置のカラム冗長方法及びその回路 | |
KR100790442B1 (ko) | 글로벌 리던던시를 갖는 메모리소자 및 그 동작 방법 | |
US5548225A (en) | Block specific spare circuit | |
JPH0660690A (ja) | 半導体メモリ装置 | |
KR20010107539A (ko) | 반도체장치 | |
JPS6329360B2 (ko) | ||
EP0945803A2 (en) | Redundancy word line replacement in semiconductor memory device | |
JP2001273791A (ja) | 集積半導体メモリ | |
US6668344B1 (en) | Semiconductor integrated circuit with memory redundancy circuit | |
US6141268A (en) | Column redundancy in semiconductor memories | |
KR100724567B1 (ko) | 반도체 메모리 장치 | |
KR100633595B1 (ko) | 반도체 메모리 장치 및 그 구동 방법 | |
US6339554B1 (en) | Semiconductor memory device with replacement programming circuit | |
KR20010008827A (ko) | 래치 셀을 채용하는 리던던시 회로를 구비하는 반도체 메모리 장치 | |
US20020196684A1 (en) | Semiconductor memory device and method of repairing the same | |
US6545920B2 (en) | Defective address storage scheme for memory device | |
KR100217910B1 (ko) | 플래쉬 메모리셀의 리페어 회로 및 리페어 방법 | |
KR100375599B1 (ko) | 로오 리던던시 회로 | |
KR100827659B1 (ko) | 반도체 메모리 장치 | |
KR102152690B1 (ko) | 래치 회로 및 이를 포함하는 반도체 장치 | |
KR100242719B1 (ko) | 로우 결함복구회로를 구비한 반도체 메모리 장치 | |
KR100548540B1 (ko) | 리던던시 회로 | |
KR0172349B1 (ko) | 로우 리던던시 회로를 가지는 반도체 메모리 장치 | |
KR960012792B1 (ko) | 컬럼 리던던시 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
G170 | Publication of correction | ||
FPAY | Annual fee payment |
Payment date: 20130430 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140430 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20150430 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20160429 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20170427 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20180430 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20190429 Year of fee payment: 13 |