KR100724567B1 - 반도체 메모리 장치 - Google Patents

반도체 메모리 장치 Download PDF

Info

Publication number
KR100724567B1
KR100724567B1 KR1020050071956A KR20050071956A KR100724567B1 KR 100724567 B1 KR100724567 B1 KR 100724567B1 KR 1020050071956 A KR1020050071956 A KR 1020050071956A KR 20050071956 A KR20050071956 A KR 20050071956A KR 100724567 B1 KR100724567 B1 KR 100724567B1
Authority
KR
South Korea
Prior art keywords
address
bad
block
redundant
column
Prior art date
Application number
KR1020050071956A
Other languages
English (en)
Other versions
KR20070016883A (ko
Inventor
김두열
김병철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050071956A priority Critical patent/KR100724567B1/ko
Priority to US11/500,262 priority patent/US7359264B2/en
Publication of KR20070016883A publication Critical patent/KR20070016883A/ko
Application granted granted Critical
Publication of KR100724567B1 publication Critical patent/KR100724567B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes

Landscapes

  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 메모리 장치를 공개한다. 이 장치는 상위 블록과 하위 블록을 각각 구비하고, 상위 블록과 하위 블록들 각각이 복수개의 컬럼 선택 신호 라인들 및 리던던트 컬럼 선택 신호 라인을 구비하는 복수개의 메모리 셀 어레이 블록들을 구비하는 메모리 셀 어레이, 모드 설정 동작시에 불량 블록 어드레스, 불량 상하위 블록 어드레스, 및 불량 컬럼 어드레스가 프로그램되고, 정상 동작시에 불량 블록 어드레스, 불량 상하위 블록 어드레스, 및 불량 컬럼 어드레스가 인가되면 리던던트 인에이블 신호를 발생하는 리던던트 인에이블 신호 발생회로, 및 리던던트 인에이블 신호, 해당 블록 어드레스, 및 상하위 블록 어드레스에 응답하여 해당 리던던트 컬럼 선택 신호 라인을 선택하는 복수개의 메모리 셀 어레이 블록들 각각의 상위 및 하위 블록들 각각에 대하여 구비되는 복수개의 디코더들을 구비하는 리던던트 디코더로 구성되어 있다. 따라서, 패키지 후에 반도체 메모리 장치의 구제 효율이 증가된다.

Description

반도체 메모리 장치{Semiconductor memory device}
도1은 종래의 반도체 메모리 장치의 일예의 구성을 나타내는 것이다.
도2는 본 발명의 반도체 메모리 장치의 구성을 나타내는 블록도이다.
도3은 도2에 나타낸 리던던트 제어신호 발생회로의 실시예의 구성을 나타내는 블록도이다.
도4는 도3에 나타낸 프로그램 회로의 실시예의 구성을 나타내는 것이다.
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 패키지 후에 불량인 메모리 셀을 리페어할 수 있는 반도체 메모리 장치에 관한 것이다.
일반적으로, 반도체 메모리 장치는 정상 메모리 셀 어레이 및 리던던트 메모리 셀 어레이를 구비하여, 정상 메모리 셀 어레이내에 불량인 정상 메모리 셀이 발견되면 불량인 정상 메모리 셀을 리던던트 메모리 셀 어레이내의 리던던트 메모리 셀로 대체한다. 그래서, 불량인 반도체 메모리 장치를 구제하게 된다.
그리고, 불량인 정상 메모리 셀을 리던던트 메모리 셀로 대체하는 방법에는 불량인 정상 메모리 셀이 연결된 불량 워드 라인을 리던던트 메모리 셀이 연결된 리던던트 워드 라인으로 대체하는 방법과 불량인 정상 메모리 셀이 연결된 불량 컬럼 선택 신호 라인을 리던던트 메모리 셀이 연결된 리던던트 컬럼 선택 신호 라인으로 대체하는 방법이 있다.
이들 방법중 패키지 후의 불량인 정상 메모리 셀을 리던던트 메모리 셀로 대체하는 효과적인 방법은 컬럼 선택 신호 라인을 대체하는 것이다.
도1은 종래의 반도체 메모리 장치의 일예의 구성을 나타내는 것으로, 4개의 메모리 셀 어레이 블록들(BK1 ~ BK4)로 구성된 메모리 셀 어레이(10), 8개의 디코더들(12-1 ~ 12-8)로 구성된 정상 컬럼 디코더(12), 4개의 디코더들(14-1 ~ 14-4)로 구성된 리던던트 컬럼 디코더(14), 리던던트 인에이블 신호 발생회로(16), 및 블록 어드레스 디코더(18)로 구성되어 있다. 그리고, 리던던트 인에이블 신호 발생회로(16)는 리던던트 제어신호 발생회로들(16-11, 16-12), 논리합 회로(16-2), 및 모드 설정회로(16-3)로 구성되고, 4개의 메모리 셀 어레이 블록들(BK1 ~ BK4) 각각은 하위 및 상위 블록들((LBK1, UBK1) ~ (LBK4, UBK4)) 각각으로 구성되어 있다.
도1에 나타낸 블록들 각각의 기능을 설명하면 다음과 같다.
메모리 셀 어레이 블록들(BK1 ~ BK4) 각각은 2비트의 컬럼 어드레스(CA0, CA1)에 응답하여 선택된다. 즉, 컬럼 어드레스(CA0, CA1)가 "00"이면 블록(BK1)이 선택되고, "01"이면 블록(BK2)이 선택되고, "10"이면 블록(BK3)이 선택되고, "11"이면 블록(BK4)이 선택된다. 디코더들(12-1 ~ 12-8) 각각은 블록들(LBK1 ~ UBK4) 각각에 대하여 구비되며, 컬럼 어드레스(CA2 ~ CA9)를 디코딩하여 컬럼 선택 신호들중의 하나의 컬럼 선택 신호 라인을 선택하고, 리던던트 인에이블 신호(REN)가 활성화되고 블록 선택 신호들(bk1 ~ bk4) 각각이 활성화되면 디스에이블된다. 예를 들면, 리던던트 인에이블 신호(REN)가 활성화되고 블록 선택 신호(bk1)가 활성화되면 디코더들(12-1, 12-2)이 디스에이블된다. 디코더들(14-1 ~ 14-4) 각각은 리던던트 인에이블 신호(REN)와 블록 선택 신호들(bk1 ~ bk4) 각각이 활성화되면 인에이블되어 리던던트 컬럼 선택 신호 라인들(RCSL1 ~ RCSL4) 각각을 선택한다. 리던던트 컬럼 선택 신호 라인들(RCSL1 ~ RCSL4) 각각은 메모리 셀 어레이 블록들(BK1, BK2, BK3, BK4) 각각의 상위 및 하위 블록들((LBK1, UBK1) ~ (LBK4, UBK4))로 분기되는 2개씩의 라인들((RCSL11, RCSL12) ~ (RCSL41, RCSL42)) 각각으로 이루어져 있다. 모드 설정 회로(16-3)는 모드 설정 동작시에 모드 설정 명령(MRS)에 응답하여 외부로부터 인가되는 코드(CODE)를 입력하여 프로그램 컬럼 어드레스(PCA0 ~ PCA9)를 발생한다. 리던던트 제어신호 발생회로들(16-11, 16-12) 각각은 모드 설정 동작시에 프로그램 컬럼 어드레스(PCA0 ~ PCA9)에 응답하여 불량 컬럼 어드레스로 프로그램되고, 정상 동작시에 외부로부터 인가되는 컬럼 어드레스(CA0 ~ CA9)와 프로그램된 컬럼 어드레스(PCA0 ~ PCA9)가 일치하면 리던던트 제어신호들(REN1, REN2) 각각을 발생한다. 논리합 회로(16-2)는 리던던트 제어신호들(REN1, REN2)을 논리합하여 리던던트 인에이블 신호(REN)를 발생한다. 블록 어드레스 디코더(18)는 컬럼 어드레스(CA0, CA1)를 디코딩하여 블록 선택 신호들(bk1 ~ bk4)을 발생한다.
상술한 종래의 반도체 메모리 장치는 디코더들(14-1 ~ 14-4)이 리던던트 컬럼 선택 신호 라인들(RCSL1 ~ RCSL4)을 선택하게 되고, 리던던트 컬럼 선택 신호 라인들(RCSL1 ~ RCSL4) 각각이 선택되면 2개씩의 라인들((RCSL11, RCSL12) ~ (RCSL41, RCSL42)) 각각이 함께 선택된다.
도1에 나타낸 종래의 반도체 메모리 장치는 만일 메모리 셀 어레이 블록(BK1)의 하위 블록(LBK1)의 컬럼 선택 신호 라인(CSL1)과 워드 라인(WL)사이에 위치한 메모리 셀(MC1)에 불량이 발생한 경우에, 불량인 메모리 셀(MC1)을 리던던트 메모리 셀(RMC1)로 대체하여야 한다. 만일 불량인 메모리 셀(MC1)의 컬럼 어드레스(CA0 ~ CA9)가 모두 "0"이라고 가정하면, 모드 설정 회로(16-3)는 모드 설정 명령(MRS)에 응답하여 코드(CODE)를 입력하여 모두 "0"의 프로그램 컬럼 어드레스(PCA0 ~ PCA9)를 발생한다. 리던던트 제어신호 발생회로(16-11)는 모드 설정 동작시에 프로그램 컬럼 어드레스(PCA0 ~ PCA9)에 응답하여 모두 "0"으로 프로그램되고, 정상 동작시에 모두 "0"의 컬럼 어드레스(CA0 ~ CA9)가 인가되면 리던던트 제어신호(REN1)를 발생한다. 논리합 회로(16-2)는 리던던트 제어신호(REN1)에 응답하여 리던던트 인에이블 신호(REN)를 활성화한다. 블록 어드레스 디코더(18)는 "00"의 컬럼 어드레스(CA0, CA1)를 디코딩하여 "1"의 블록 선택 신호(bk1)를 발생한다. 그러면, 정상 컬럼 어드레스 디코더들(12-1, 12-2)가 디스에이블되고, 리던던트 컬럼 어드레스 디코더(14-1)가 인에이블된다. 그리고, 정상 컬럼 어드레스 디코더들(12-3 ~ 12-8)이 인에이블되고, 리던던트 컬럼 어드레스 디코더들(14-2 ~ 14-4)가 디스에이블된다. 그래서, 메모리 셀 어레이 블록(BK1)의 상위 및 하위 블록들(LBK1, UBK1)의 불량인 컬럼 선택 신호 라인(CSL1)이 리던던트 컬럼 선택 신호 라인(RCSL11)으로 대체되어, 불량인 메모리 셀(MC1)이 리던던트 메모리 셀(RMC1)로 대체되게 된다. 이때, 정상인 메모리 셀(MC2) 또한 리던던트 메모리 셀(RMC2)로 대체 되게 된다. 따라서, 불량인 반도체 메모리 장치를 구제하게 된다.
그러나, 메모리 셀 어레이 블록(BK1)의 블록(UBK1)의 메모리 셀(MC3)에 추가적인 불량이 발생되면 구제가 불가능하게 된다는 문제가 있다. 즉, 리던던트 컬럼 선택 신호 라인(RCSL12)이 메모리 셀 어레이 블록(BK1)의 블록(UBK1)의 컬럼 선택 신호 라인(CSL1)을 대체하기 위하여 이미 사용되고 있으므로 불량인 메모리 셀(MC3)에 연결된 컬럼 선택 신호 라인(CSL2)을 대체할 리던던트 컬럼 선택 신호 라인이 없으므로 구제가 불가능하게 된다. 따라서, 종래의 반도체 메모리 장치는 구제 효율이 좋지 않다는 단점이 있었다.
물론, 하나의 메모리 셀 어레이 블록당 추가적인 리던던트 컬럼 선택 신호 라인을 구비하는 것도 고려해 볼 수 있으나, 그 경우에는 메모리 셀 어레이의 면적이 증가하게 되고, 또한, 패키지 후의 반도체 메모리 장치의 불량은 1개 또는 2개의 메모리 셀의 불량이 대부분이므로 그다지 효율적인 방법이 되지 못한다.
본 발명의 목적은 메모리 셀 어레이의 면적을 증가하지 않으면서 패키지 후의 불량을 구제하는 효율을 증가시킬 수 있는 반도체 메모리 장치를 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 반도체 메모리 장치의 제1형태는 상위 블록과 하위 블록을 각각 구비하고, 상기 상위 블록과 하위 블록들 각각이 복수개의 컬럼 선택 신호 라인들 및 리던던트 컬럼 선택 신호 라인을 구비하는 복수개의 메모리 셀 어레이 블록들을 구비하는 메모리 셀 어레이, 모드 설정 동작시에 불량 블록 어드레스, 불량 상하위 블록 어드레스, 및 불량 컬럼 어드레스가 프로그램되고, 정상 동작시에 상기 불량 블록 어드레스, 상기 불량 상하위 블록 어드레스, 및 상기 불량 컬럼 어드레스가 인가되면 리던던트 인에이블 신호를 발생하는 리던던트 인에이블 신호 발생회로, 및 상기 리던던트 인에이블 신호, 해당 블록 어드레스, 및 상하위 블록 어드레스에 응답하여 해당 리던던트 컬럼 선택 신호 라인을 선택하는 상기 복수개의 메모리 셀 어레이 블록들 각각의 상위 및 하위 블록들 각각에 대하여 구비되는 복수개의 디코더들을 구비하는 리던던트 디코더를 구비하는 것을 특징으로 한다.
상기 반도체 메모리 장치는 상기 컬럼 어드레스를 디코딩하여 상기 복수개의 컬럼 선택 신호 라인들중의 하나의 컬럼 선택 신호 라인을 선택하는 상기 복수개의 메모리 셀 어레이 블록들 각각의 상위 및 하위 블록들 각각에 대하여 구비되는 복수개의 디코더들을 구비하는 정상 디코더를 더 구비하고, 상기 복수개의 디코더들 각각은 상기 리던던트 인에이블 신호, 상기 해당 블록 어드레스, 상기 상하위 블록 어드레스에 응답하여 디스에이블되는 것을 특징으로 한다.
상기 반도체 메모리 장치는 상기 블록 어드레스를 디코딩하여 블록 선택 신호를 발생하는 블록 어드레스 디코더를 더 구비하는 것을 특징으로 한다.
상기 리던던트 인에이블 신호 발생회로는 상기 모드 설정 동작시에 외부로부터 인가되는 코드를 입력하여 상기 불량 블록 어드레스, 상기 불량 상하위 블록 어 드레스, 및 상기 불량 컬럼 어드레스를 발생하는 모드 설정 회로, 상기 불량 블록 어드레스, 상기 불량 상하위 블록 어드레스, 및 상기 불량 컬럼 어드레스에 응답하여 프로그램되는 퓨즈를 구비하고, 정상 동작시에 외부로부터 인가되는 블록 어드레스, 상하위 블록 어드레스, 컬럼 어드레스가 상기 프로그램된 불량 블록 어드레스, 상기 불량 상하위 블록 어드레스, 및 상기 불량 컬럼 어드레스와 일치하면 리던던트 제어신호를 각각 발생하는 적어도 2개의 리던던트 제어신호 발생회로, 및 상기 적어도 2개의 리던던트 제어신호 발생회로로부터 발생되는 리던던트 제어신호를 논리합하여 상기 리던던트 인에이블 제어신호를 발생하는 논리합 회로를 구비하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 반도체 메모리 장치의 제2형태는 뱅크 어드레스에 응답하여 억세스가능한 복수개의 메모리 셀 어레이 뱅크들을 구비하고, 상기 복수개의 메모리 셀 어레이 뱅크들 각각이 상위 블록과 하위 블록을 각각 구비하고, 상기 상위 블록과 하위 블록들 각각이 복수개의 컬럼 선택 신호 라인들 및 리던던트 컬럼 선택 신호 라인을 구비하는 복수개의 메모리 셀 어레이 블록들을 구비하는 메모리 셀 어레이, 모드 설정 동작시에 불량 뱅크 어드레스, 불량 블록 어드레스, 불량 상하위 블록 어드레스, 및 불량 컬럼 어드레스가 프로그램되고, 정상 동작시에 상기 불량 뱅크 어드레스, 상기 불량 블록 어드레스, 상기 불량 상하위 블록 어드레스, 및 상기 불량 컬럼 어드레스가 인가되면 리던던트 인에이블 신호를 발생하는 리던던트 인에이블 신호 발생회로, 및 상기 리던던트 인에이블 신호, 해당 뱅크 어드레스, 해당 블록 어드레스, 및 상하위 블록 어드레스에 응답하여 해당 리던던트 컬럼 선택 신호 라인을 선택하는 상기 복수개의 메모리 셀 어레이 뱅크들 각각의 상기 복수개의 메모리 셀 어레이 블록들 각각의 상위 및 하위 블록들 각각에 대하여 구비되는 복수개의 디코더들을 구비하는 리던던트 디코더를 구비하는 것을 특징으로 한다.
이하, 첨부한 도면을 참고로 하면 본 발명의 반도체 메모리 장치를 설명하면 다음과 같다.
도2는 본 발명의 반도체 메모리 장치의 구성을 나타내는 블록도로서, 4개의 메모리 셀 어레이 블록들(BK1 ~ BK4)로 구성된 메모리 셀 어레이(10), 8개의 디코더들(12-1' ~ 12-8')로 구성된 정상 컬럼 디코더(12'), 8개의 디코더들(14-1' ~ 14-8')로 구성된 리던던트 컬럼 디코더(14'), 리던던트 인에이블 신호 발생회로(16'), 및 블록 어드레스 디코더(18)로 구성되어 있다. 그리고, 리던던트 인에이블 신호 발생회로(16')는 리던던트 제어신호 발생회로들(16-11', 16-12'), 논리합 회로(16-2'), 및 모드 설정회로(16-3')로 구성되고, 4개의 메모리 셀 어레이 블록들(BK1 ~ BK4) 각각은 하위 및 상위 블록들((LBK1, UBK1) ~ (LBK4, UBK4)) 각각으로 구성되어 있다.
도2에 나타낸 블록들 각각의 기능을 설명하면 다음과 같다.
메모리 셀 어레이 블록들(BK1 ~ BK4) 각각은 2비트의 컬럼 어드레스(CA0, CA1)에 응답하여 선택된다. 즉, 컬럼 어드레스(CA0, CA1)가 "00"이면 블록(BK1)이 선택되고, "01"이면 블록(BK2)이 선택되고, "10"이면 블록(BK3)이 선택되고, "11"이면 블록(BK4)이 선택된다. 또한, 하위 블록들(LBK1 ~ LBK4)은 상하위 블록 어드레스(CA11)가 "0"이면 선택되고, 상위 블록들(UBK1 ~ UBK4)은 상하위 블럭 어드레스(CA11)가 "1"이면 선택된다. 따라서, 어드레스(CA0, CA1, CA11)가 "000"이면 블록(LBK1)이 선택되고, 어드레스(CA0, CA1, CA11)가 "101" 이면 블록(UBK3)이 선택된다. 디코더들(12-1' ~ 12-8') 각각은 블록들(LBK1 ~ UBK4) 각각에 대하여 구비되며, 컬럼 어드레스(CA2 ~ CA9)를 디코딩하여 컬럼 선택 신호들(CSL) 중의 하나의 컬럼 선택 신호 라인을 선택한다. 홀수번째 디코더들(12-1', 12-3', 12-5', 12-7') 각각은 리던던트 인에이블 신호(REN) 및 블록 선택 신호들(bk1 ~ bk4) 각각이 활성화되고 상하위 블록 어드레스(CA11)가 비활성화되면 디스에이블되고, 짝수번째 디코더들(12-2', 12-4', 12-6', 12-8') 각각은 리던던트 인에이블 신호(REN) 및 블록 선택 신호들(bk1 ~ bk4) 각각이 활성화되고 상하위 블록 어드레스(CA11)가 활성화되면 디스에이블된다. 예를 들면, 리던던트 인에이블 신호(REN)가 활성화되고 블록 선택 신호(bk1)가 활성화된 때에 상하위 블록 어드레스(CA11)가 비활성화되면 디코더(12-1)가 디스에이블되고, 상하위 블록 어드레스(CA11)가 활성화되면 디코더(12-2)가 디스에이블된다. 홀수번째 디코더들(14-1', 14-3', 14-5', 14-7') 각각은 리던던트 인에이블 신호(REN)와 블록 선택 신호들(bk1 ~ bk4) 각각이 활성화되고 상하위 블록 어드레스(CA11)가 비활성화되면 인에이블되어 리던던트 컬럼 선택 신호 라인들(RCSL11 ~ RCSL41) 각각을 선택한다. 짝수번째 디코더들(14-2', 14-4', 14- 6, 14-8') 각각은 리던던트 인에이블 신호(REN)와 블록 선택 신호들(bk1 ~ bk4) 각각이 활성화되고 상하위 블록 어드레스(CA11)가 활성화되면 인에이블되어 리던던트 컬럼 선택 신호 라인들(RCEL12 ~ RCSL42) 각각을 선택한다. 리던던트 컬럼 선택 신호 라인들(RCSL11 ~ RCSL42) 각각은 메모리 셀 어레이 블록들(BK1, BK2, BK3, BK4) 각각의 상위 및 하위 블록들((LBK1, UBK1) ~ (LBK4, UBK4)) 각각에 별도로 배치되어 있다. 모드 설정 회로(16-3')는 모드 설정 동작시에 모드 설정 명령(MRS)에 응답하여 외부로부터 인가되는 코드(CODE)를 입력하여 프로그램 어드레스(PCA0 ~ PCA9, PCA11)를 발생한다. 리던던트 제어신호 발생회로들(16-11', 16-12') 각각은 모드 설정 동작시에 프로그램 어드레스(PCA0 ~ PCA9, PCA11)에 응답하여 불량 어드레스(CA0 ~ CA9, CA11)로 프로그램되고, 정상 동작시에 외부로부터 인가되는 어드레스(CA1 ~ CA9, CA11)와 프로그램된 어드레스(PCA0 ~ PCA9, PCA11)가 일치하면 리던던트 제어신호들(REN1, REN2) 각각을 발생한다. 논리합 회로(16-2') 및 블록 어드레스 디코더(18)는 도1의 논리합 회로(16-2) 및 블록 어드레스 디코더(18)와 동일한 기능을 수행한다.
상술한 본 발명의 반도체 메모리 장치는 메모리 셀 어레이 블록들(BK1 ~ BK4) 각각의 상위 및 하위 블록들((LBK1, UBK1) ~ (LBK4, UBK4)) 각각에 대응하는 리던던트 컬럼 선택 신호 라인들(RCSL11 ~ RCSL42) 각각이 분리되어 배치되고, 이 라인들(RCSL11 ~ RCSL42) 각각을 선택하는 디코더들(14-1' ~ 14-8')로 구성되어 있다. 그리고, 디코더들(12-1' ~ 12-8') 각각, 디코더들(14-1' ~ 14-8') 각각, 및 리던던트 인에이블 신호 발생회로(16')로 상하위 블록 어드레스(CA11)가 인가되도록 구성되어 있다.
도2에 나타낸 본 발명의 반도체 메모리 장치는 만일 메모리 셀 어레이 블록(BK1)의 하위 블록(LBK1)의 컬럼 선택 신호 라인(CSL1)과 워드 라인(WL)사이에 위치한 메모리 셀(MC1) 및 상위 블록(UBK1)의 컬럼 선택 신호 라인(CSL2)과 워드 라인(WL)사이에 위치한 메모리 셀(MC3)에 불량이 발생한 경우에, 불량인 메모리 셀들(MC1, MC3) 각각을 리던던트 메모리 셀들(RMC1, RMC2) 각각으로 대체하여야 한다. 만일 불량인 메모리 셀(MC1)의 어드레스(CA0 ~ CA9, CA11)가 모두 "0"이고, 불량인 메모리 셀(MC3)의 어드레스(CA0 ~ CA9, CA11)가 "0...011"이라고 가정하면, 모드 설정 회로(16-3')는 모드 설정 명령(MRS)에 응답하여 코드(CODE)를 입력하여 모두 "0"의 프로그램 어드레스(PCA0 ~ PCA9, PCA11) 및 "0...011"의 프로그램 어드레스(PCA0 ~ PCA9, PCA11)를 발생한다. 리던던트 제어신호 발생회로(16-11')는 모드 설정 동작시에 모두 "0"의 프로그램 어드레스(PCA0 ~ PCA9, PCA11)에 응답하여 모두 "0"으로 프로그램되고, 리던던트 제어신호 발생회로(16-12')는 모드 설정 동작시에 "0...011"의 프로그램 어드레스(PCA0 ~ PCA9, PCA11)에 응답하여 "0...011"로 프로그램된다.
정상 동작시에 모두 "0"의 어드레스(CA0 ~ CA9, CA11)가 인가되면 리던던트 제어신호 발생회로(16-11')는 리던던트 제어신호(REN1)를 활성화하고, 논리합 회로(16-2')는 리던던트 제어신호(REN1)에 응답하여 리던던트 인에이블 신호(REN)를 활성화한다. 블록 어드레스 디코더(18)는 "00"의 컬럼 어드레스(CA0, CA1)를 디코딩하여 "1"의 블록 선택 신호(bk1)를 발생한다. 그러면, 정상 컬럼 어드레스 디코더 (12-1')가 디스에이블되고, 리던던트 컬럼 어드레스 디코더(14-1')가 인에이블된다. 그리고, 정상 컬럼 어드레스 디코더들(12-2' ~ 12-8')이 인에이블되고, 리던던트 컬럼 어드레스 디코더들(14-2' ~ 14-8')가 디스에이블된다. 그래서, 메모리 셀 어레이 블록(BK1)의 하위 블록(LBK1)의 불량인 컬럼 선택 신호 라인(CSL1)이 리던던트 컬럼 선택 신호 라인(RCSL11)으로 대체되어, 불량인 메모리 셀(MC1)이 리던던트 메모리 셀(RMC1)로 대체되게 된다.
그리고, 정상 동작시에 "0...011"의 어드레스(CA0 ~ CA9, CA11)가 인가되면 리던던트 제어신호 발생회로(16-11')는 리던던트 제어신호(REN2)를 활성화하고, 논리합 회로(16-2')는 리던던트 제어신호(REN2)에 응답하여 리던던트 인에이블 신호(REN)를 활성화한다. 블록 어드레스 디코더(18)는 "00"의 컬럼 어드레스(CA0, CA1)를 디코딩하여 "1"의 블록 선택 신호(bk1)를 발생한다. 그러면, 정상 컬럼 어드레스 디코더(12-2')가 디스에이블되고, 리던던트 컬럼 어드레스 디코더(14-2')가 인에이블된다. 그리고, 정상 컬럼 어드레스 디코더들(12-1', 12-3' ~ 12-8')이 인에이블되고, 리던던트 컬럼 어드레스 디코더들(14-1', 14-3' ~ 14-8')가 디스에이블된다. 그래서, 메모리 셀 어레이 블록(BK1)의 상위 블록(UBK1)의 불량인 컬럼 선택 신호 라인(CSL2)이 리던던트 컬럼 선택 신호 라인(RCSL12)으로 대체되어, 불량인 메모리 셀(MC3)이 리던던트 메모리 셀(RMC2)로 대체되게 된다.
상술한 바와 같이 본 발명의 반도체 메모리 장치는 하나의 메모리 셀 어레이 블록내의 상위 블록과 하위 블록의 동일한 컬럼 선택 신호 라인에 연결된 메모리 셀들에 불량이 발생한 경우에도 구제가 가능하다. 즉, 종래의 반도체 메모리 장치 에서는 구제가 불가능하였던 불량을 구제하는 것이 가능하다.
도3은 도2에 나타낸 리던던트 제어신호 발생회로의 실시예의 구성을 나타내는 블록도로서, 프로그램 회로들(30-1 ~ 30-3), 비교기들(32-1 ~ 32-3) 및 논리곱 회로(34)로 구성되어 있다.
도3에 나타낸 블록들 각각의 기능을 설명하면 다음과 같다.
프로그램 회로들(30-1 ~ 30-3) 각각은 프로그램 어드레스((PCA0, PCA1), (PAC2 ~ PCA9), PCA11)에 응답하여 불량 컬럼 선택 신호 라인에 해당하는 컬럼 어드레스로 프로그램된다. 비교기들(32-1 ~ 32-3) 각각은 프로그램 회로(30-1)에 프로그램된 불량 어드레스((PCA0, PCA1), (PCA2 ~ PCA9), PCA11) 각각과 외부로부터 인가되는 컬럼 어드레스(CA0, CA1), 컬럼 어드레스(CA2 ~ CA9), 상하위 블록 어드레스(CA11) 각각이 일치하면 비교 일치신호들(COM1, COM2, COM3) 각각을 발생한다. 논리곱 회로(34)는 비교 일치신호들(COM1, COM2, COM3)을 논리곱하여 리던던트 인에이블 신호(REN1(2))를 발생한다.
도3에 나타낸 리던던트 제어신호 발생회로는 모드 설정 동작시에 프로그램된 불량 어드레스(PCA0 ~ PCA9, PCA11)와 외부로부터 인가되는 어드레스(CA0 ~ CA9, CA11)가 모두 일치하면 리던던트 인에이블 신호(REN1(2))를 발생한다.
도4는 도3에 나타낸 프로그램 회로의 실시예의 구성을 나타내는 것으로, 퓨즈 회로들(30-21 ~ 30-38)로 구성되고, 퓨즈 회로들(30-21 ~ 30-28) 각각은 퓨즈(F), NMOS트랜지스터(N), 및 인버터들(I1, I2)로 구성된 래치(LA)로 구성되어 있다.
도4에 나타낸 프로그램 회로의 퓨즈 회로들 각각의 동작을 설명하면 다음과 같다.
"로우"레벨의 프로그램 컬럼 어드레스가 인가되면 NMOS트랜지스터(N)가 오프되고, 퓨즈(F1)는 컷팅되지 않게 된다. 따라서, 노드(A)는 "하이"레벨이 되고, 래치(LA)는 "하이"레벨의 노드(A)의 신호를 반전하고 래치하여 "로우"레벨의 신호(PPCA1)를 발생한다.
반면에, "하이"레벨의 프로그램 컬럼 어드레스가 인가되면 NMOS트랜지스터(N)가 온되고, 이에 따라 퓨즈(F1)를 통하여 일정 전류 이상이 흐르게 됨으로써 퓨즈(F1)가 컷팅되고, 노드(A)는 "로우"레벨로 된다. 래치(LA)는 "로우"레벨의 노드(A)의 신호를 반전하고 래치하여 "하이"레벨의 신호(PPCA1)를 발생한다.
상술한 실시예에서, 본 발명의 반도체 메모리 장치를 단일 뱅크로 구성된 메모리 셀 어레이를 이용하여 설명하였지만, 단일 뱅크가 아닌 복수개의 메모리 셀 어레이 뱅크들을 구비하는 반도체 메모리 장치의 경우에도 적용이 가능하다. 반도체 메모리 장치가 4개의 메모리 셀 어레이 뱅크들을 구비하는 경우에, 도2의 리던던트 인에이블 신호 발생회로(16')가 뱅크 어드레스를 추가적으로 프로그램할 수 있도록 구성되고, 또한, 외부로부터 인가되는 뱅크 어드레스가 추가적으로 인가된다. 그리고, 뱅크 어드레스 디코더를 추가적으로 구비하여 4개의 뱅크 선택 신호들을 발생하고, 4개의 뱅크 선택 신호들 각각이 해당 메모리 셀 어레이 뱅크에 대응하는 디코더들로 인가되도록 구성하면 된다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
본 발명의 반도체 메모리 장치는 메모리 셀 어레이 블록들의 상위 및 하위 블록들 각각에 대하여 분리된 리던던트 컬럼 선택 신호 라인을 구비하고, 리던던트 컬럼 선택 신호 라인 각각을 제어하기 위한 디코더를 구비함으로써 패키지 후의 불량을 구제할 수 있는 효율이 증가된다.

Claims (8)

  1. 상위 블록과 하위 블록을 각각 구비하고, 상기 상위 블록과 하위 블록들 각각이 복수개의 컬럼 선택 신호 라인들 및 리던던트 컬럼 선택 신호 라인을 구비하는 복수개의 메모리 셀 어레이 블록들을 구비하는 메모리 셀 어레이;
    모드 설정 동작시에 불량 블록 어드레스, 불량 상하위 블록 어드레스, 및 불량 컬럼 어드레스가 프로그램되고, 정상 동작시에 상기 불량 블록 어드레스, 상기 불량 상하위 블록 어드레스, 및 상기 불량 컬럼 어드레스가 인가되면 리던던트 인에이블 신호를 발생하는 리던던트 인에이블 신호 발생회로; 및
    상기 리던던트 인에이블 신호, 해당 블록 어드레스, 및 상하위 블록 어드레스에 응답하여 해당 리던던트 컬럼 선택 신호 라인을 선택하는 상기 복수개의 메모리 셀 어레이 블록들 각각의 상위 및 하위 블록들 각각에 대하여 구비되는 복수개의 디코더들을 구비하는 리던던트 디코더를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  2. 제1항에 있어서, 상기 반도체 메모리 장치는
    컬럼 어드레스를 디코딩하여 상기 복수개의 컬럼 선택 신호 라인들중의 하나의 컬럼 선택 신호 라인을 선택하는 상기 복수개의 메모리 셀 어레이 블록들 각각의 상위 및 하위 블록들 각각에 대하여 구비되는 복수개의 디코더들을 구비하는 정상 디코더를 더 구비하고,
    상기 복수개의 디코더들 각각은
    상기 리던던트 인에이블 신호, 상기 해당 블록 어드레스, 상기 상하위 블록 어드레스에 응답하여 디스에이블되는 것을 특징으로 하는 반도체 메모리 장치.
  3. 제2항에 있어서, 상기 반도체 메모리 장치는
    상기 블록 어드레스를 디코딩하여 블록 선택 신호를 발생하는 블록 디코더를 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  4. 제3항에 있어서, 상기 리던던트 인에이블 신호 발생회로는
    상기 모드 설정 동작시에 외부로부터 인가되는 코드를 입력하여 상기 불량 블록 어드레스, 상기 불량 상하위 블록 어드레스, 및 상기 불량 컬럼 어드레스를 발생하는 모드 설정 회로;
    상기 불량 블록 어드레스, 상기 불량 상하위 블록 어드레스, 및 상기 불량 컬럼 어드레스에 응답하여 프로그램되는 퓨즈를 구비하고, 정상 동작시에 외부로부터 인가되는 블록 어드레스, 상하위 블록 어드레스, 컬럼 어드레스가 상기 프로그램된 불량 블록 어드레스, 상기 불량 상하위 블록 어드레스, 및 상기 불량 컬럼 어드레스와 일치하면 리던던트 제어신호를 각각 발생하는 적어도 2개의 리던던트 제어신호 발생회로; 및
    상기 적어도 2개의 리던던트 제어신호 발생회로로부터 발생되는 리던던트 제어신호를 논리합하여 상기 리던던트 인에이블 제어신호를 발생하는 논리합 회로를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  5. 뱅크 어드레스에 응답하여 억세스가능한 복수개의 메모리 셀 어레이 뱅크들을 구비하고, 상기 복수개의 메모리 셀 어레이 뱅크들 각각이 상위 블록과 하위 블록을 각각 구비하고, 상기 상위 블록과 하위 블록들 각각이 복수개의 컬럼 선택 신호 라인들 및 리던던트 컬럼 선택 신호 라인을 구비하는 복수개의 메모리 셀 어레이 블록들을 구비하는 메모리 셀 어레이;
    모드 설정 동작시에 불량 뱅크 어드레스, 불량 블록 어드레스, 불량 상하위 블록 어드레스, 및 불량 컬럼 어드레스가 프로그램되고, 정상 동작시에 상기 불량 뱅크 어드레스, 상기 불량 블록 어드레스, 상기 불량 상하위 블록 어드레스, 및 상기 불량 컬럼 어드레스가 인가되면 리던던트 인에이블 신호를 발생하는 리던던트 인에이블 신호 발생회로; 및
    상기 리던던트 인에이블 신호, 해당 뱅크 어드레스, 해당 블록 어드레스, 및 상하위 블록 어드레스에 응답하여 해당 리던던트 컬럼 선택 신호 라인을 선택하는 상기 복수개의 메모리 셀 어레이 뱅크들 각각의 상기 복수개의 메모리 셀 어레이 블록들 각각의 상위 및 하위 블록들 각각에 대하여 구비되는 복수개의 디코더들을 구비하는 리던던트 디코더를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  6. 제5항에 있어서, 상기 반도체 메모리 장치는
    컬럼 어드레스를 디코딩하여 상기 복수개의 컬럼 선택 신호 라인들중의 하나의 컬럼 선택 신호 라인을 선택하는 상기 복수개의 메모리 셀 어레이 뱅크들 각각의 상기 복수개의 메모리 셀 어레이 블록들 각각의 상위 및 하위 블록들 각각에 대하여 구비되는 복수개의 디코더들을 구비하는 정상 디코더를 더 구비하고,
    상기 복수개의 디코더들 각각은
    상기 리던던트 인에이블 신호, 상기 해당 뱅크 어드레스, 상기 해당 블록 어드레스, 상기 상하위 블록 어드레스에 응답하여 디스에이블되는 것을 특징으로 하는 반도체 메모리 장치.
  7. 제6항에 있어서, 상기 반도체 메모리 장치는
    상기 뱅크 어드레스를 디코딩하여 뱅크 선택 신호를 발생하는 뱅크 어드레스 디코더; 및
    상기 블록 어드레스를 디코딩하여 블록 선택 신호를 발생하는 블록 어드레스 디코더를 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  8. 제7항에 있어서, 상기 리던던트 인에이블 신호 발생회로는
    상기 모드 설정 동작시에 외부로부터 인가되는 코드를 입력하여 상기 불량 뱅크 어드레스, 상기 불량 블록 어드레스, 상기 불량 상하위 블록 어드레스, 및 상기 불량 컬럼 어드레스를 발생하는 모드 설정 회로;
    상기 불량 뱅크 어드레스, 상기 불량 블록 어드레스, 상기 불량 상하위 블록 어드레스, 및 상기 불량 컬럼 어드레스에 응답하여 프로그램되는 퓨즈를 구비하고, 정상 동작시에 외부로부터 인가되는 뱅크 어드레스, 블록 어드레스, 상하위 블록 어드레스, 컬럼 어드레스가 상기 프로그램된 뱅크 어드레스, 불량 블록 어드레스, 상기 불량 상하위 블록 어드레스, 및 상기 불량 컬럼 어드레스와 일치하면 리던던트 제어신호를 각각 발생하는 적어도 2개의 리던던트 제어신호 발생회로; 및
    상기 적어도 2개의 리던던트 제어신호 발생회로로부터 발생되는 리던던트 제어신호를 논리합하여 상기 리던던트 인에이블 제어신호를 발생하는 논리합 회로를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
KR1020050071956A 2005-08-05 2005-08-05 반도체 메모리 장치 KR100724567B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050071956A KR100724567B1 (ko) 2005-08-05 2005-08-05 반도체 메모리 장치
US11/500,262 US7359264B2 (en) 2005-08-05 2006-08-07 Semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050071956A KR100724567B1 (ko) 2005-08-05 2005-08-05 반도체 메모리 장치

Publications (2)

Publication Number Publication Date
KR20070016883A KR20070016883A (ko) 2007-02-08
KR100724567B1 true KR100724567B1 (ko) 2007-06-04

Family

ID=37717496

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050071956A KR100724567B1 (ko) 2005-08-05 2005-08-05 반도체 메모리 장치

Country Status (2)

Country Link
US (1) US7359264B2 (ko)
KR (1) KR100724567B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102251216B1 (ko) 2014-11-21 2021-05-12 삼성전자주식회사 어드레스 리매핑된 메모리 칩, 이를 포함하는 메모리 모듈 및 메모리 시스템
KR20170034177A (ko) * 2015-09-18 2017-03-28 에스케이하이닉스 주식회사 리페어 장치
US9997224B2 (en) 2016-09-06 2018-06-12 Piecemakers Technology, Inc. Memory architecture with multi-bank memory cell array accessed by local drive circuit within memory bank
US10878934B2 (en) * 2018-07-16 2020-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and electronic device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990025194A (ko) * 1997-09-11 1999-04-06 윤종용 반도체 메모리 장치의 결함구제 방법
JP2000348496A (ja) 1999-06-09 2000-12-15 Nec Corp 半導体記憶装置
KR20010029740A (ko) * 1999-09-07 2001-04-16 윤종용 리던던시 효율을 향상시키는 리던던시 회로를 포함하는반도체 메모리 장치
KR20030002802A (ko) * 2001-06-29 2003-01-09 주식회사 하이닉스반도체 반도체 메모리 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5126973A (en) * 1990-02-14 1992-06-30 Texas Instruments Incorporated Redundancy scheme for eliminating defects in a memory device
KR960012792B1 (ko) 1993-12-31 1996-09-24 현대전자산업 주식회사 컬럼 리던던시 회로
JP2848339B2 (ja) 1996-06-14 1999-01-20 日本電気株式会社 冗長デコード回路
JP2002025288A (ja) 2000-06-30 2002-01-25 Hitachi Ltd 半導体集積回路
US7006394B2 (en) * 2004-06-07 2006-02-28 Micron Technology, Inc. Apparatus and method for semiconductor device repair with reduced number of programmable elements

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990025194A (ko) * 1997-09-11 1999-04-06 윤종용 반도체 메모리 장치의 결함구제 방법
JP2000348496A (ja) 1999-06-09 2000-12-15 Nec Corp 半導体記憶装置
KR20010029740A (ko) * 1999-09-07 2001-04-16 윤종용 리던던시 효율을 향상시키는 리던던시 회로를 포함하는반도체 메모리 장치
KR20030002802A (ko) * 2001-06-29 2003-01-09 주식회사 하이닉스반도체 반도체 메모리 장치

Also Published As

Publication number Publication date
KR20070016883A (ko) 2007-02-08
US7359264B2 (en) 2008-04-15
US20070030743A1 (en) 2007-02-08

Similar Documents

Publication Publication Date Title
US6704228B2 (en) Semiconductor memory device post-repair circuit and method
JP2777091B2 (ja) 半導体メモリ装置のカラム冗長方法及びその回路
KR100790442B1 (ko) 글로벌 리던던시를 갖는 메모리소자 및 그 동작 방법
US5548225A (en) Block specific spare circuit
JPH0660690A (ja) 半導体メモリ装置
JPS6329360B2 (ko)
EP0945803A2 (en) Redundancy word line replacement in semiconductor memory device
JP2001273791A (ja) 集積半導体メモリ
US6668344B1 (en) Semiconductor integrated circuit with memory redundancy circuit
US6141268A (en) Column redundancy in semiconductor memories
KR100724567B1 (ko) 반도체 메모리 장치
KR100633595B1 (ko) 반도체 메모리 장치 및 그 구동 방법
KR100322538B1 (ko) 래치 셀을 채용하는 리던던시 회로
US6813198B2 (en) Semiconductor memory device and method of repairing the same
US6545920B2 (en) Defective address storage scheme for memory device
KR100217910B1 (ko) 플래쉬 메모리셀의 리페어 회로 및 리페어 방법
KR100504114B1 (ko) 불량 셀 구제 기능을 갖는 롬 메모리 장치 및 불량 셀구제 방법
KR100375599B1 (ko) 로오 리던던시 회로
KR100827659B1 (ko) 반도체 메모리 장치
KR100242719B1 (ko) 로우 결함복구회로를 구비한 반도체 메모리 장치
KR100548540B1 (ko) 리던던시 회로
KR0172349B1 (ko) 로우 리던던시 회로를 가지는 반도체 메모리 장치
KR960012792B1 (ko) 컬럼 리던던시 회로
US6928008B2 (en) Semiconductor memory devices with data line redundancy schemes and method therefore
US6484277B1 (en) Integrated memory having a redundancy function

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160429

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170427

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180430

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 13