KR20120069954A - 블럭 보호 기능을 갖는 비휘발성 메모리 시스템 및 블럭 상태 제어 방법 - Google Patents

블럭 보호 기능을 갖는 비휘발성 메모리 시스템 및 블럭 상태 제어 방법 Download PDF

Info

Publication number
KR20120069954A
KR20120069954A KR1020100131301A KR20100131301A KR20120069954A KR 20120069954 A KR20120069954 A KR 20120069954A KR 1020100131301 A KR1020100131301 A KR 1020100131301A KR 20100131301 A KR20100131301 A KR 20100131301A KR 20120069954 A KR20120069954 A KR 20120069954A
Authority
KR
South Korea
Prior art keywords
memory area
block
address
controller
state
Prior art date
Application number
KR1020100131301A
Other languages
English (en)
Inventor
배지혜
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020100131301A priority Critical patent/KR20120069954A/ko
Priority to US13/219,614 priority patent/US20120159044A1/en
Publication of KR20120069954A publication Critical patent/KR20120069954A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7207—Details relating to flash memory management management of metadata or control data

Abstract

블럭 보호 기능을 갖는 비휘발성 메모리 시스템으로서, 복수의 블럭을 포함하는 제 1 메모리 영역 및 제 2 메모리 영역을 포함하는 메모리 영역 및 복수의 블럭 각각에 대한 상태정보에 대응하는 데이터를 제 2 메모리 영역에 기록하고, 제 2 메모리 영역으로부터 데이터를 리드하는 컨트롤러를 포함하는 블럭 보호 기능을 갖는 비휘발성 메모리 시스템을 제시한다.

Description

블럭 보호 기능을 갖는 비휘발성 메모리 시스템 및 블럭 상태 제어 방법{Non-Volatile Memory System Having Block Protection Function and Block Status Control Method Thereof}
본 발명은 메모리 시스템에 관한 것으로, 보다 구체적으로는 블럭 보호 기능을 갖는 비휘발성 메모리 시스템 및 블럭 상태 제어 방법에 관한 것이다.
널리 알려진 바와 같이, 비휘발성 메모리 장치는 전원공급이 중단되어도 메모리 셀에 저장되어 있는 데이터가 유지되는 메모리 장치이다.
이러한 비휘발성 메모리 장치는 특정 단위, 예를 들어 블럭 단위로 구분되어 소거 동작이 이루어진다. 이때, 잘못된 명령어에 의해 특정 블럭에 저장되어 있는 데이터가 변화될 수 있으며, 이를 해결하기 위해 플래시 메모리 장치에서는 블럭 보호(protection) 기능을 이용하고 있다.
블럭 보호 기능이 있는 비휘발성 메모리 장치에서 각각의 블럭은 락(lock) 상태, 언락(unlock) 상태 또는 락-다운(lock-down) 상태를 가질 수 있다.
도 1은 블럭 보호 기능이 있는 비휘발성 메모리 시스템에서 블럭 상태 제어 개념을 설명하기 위한 도면이다.
비휘발성 메모리 장치에 포함되는 복수의 블럭은 각각 세가지 상태, 즉 락(lock) 상태, 언락(unlock) 상태 또는 락-다운(lock-down) 상태를 가질 수 있다.
블럭이 락 상태가 되면 해당 블럭에 대한 프로그램, 소거 등이 금지된다. 락 상태의 블럭은 언락 상태, 또는 락-다운 상태로 천이될 수 있다. 언락 상태에서는 해당 블럭에 포함된 메모리 셀에 대한 프로그램, 소거 등이 가능해지고, 락-다운 상태로 천이하면 락 상태나 언락 상태로 복귀할 수 없다.
각각의 블럭 상태를 락, 언락, 락-다운 상태로 제어하기 위해서는 해당 블럭의 상태를 저장하기 위한 저장 공간이 필요하며, 플래시 메모리 장치에서는 컨트롤러에 포함된 레지스터를 이용하여 블럭 상태를 제어하고 있다.
도 2는 일반적인 비휘발성 메모리 시스템의 구성도이다.
도 2를 참조하면, 일반적인 비휘발성 메모리 시스템은 메모리 셀 어레이(100)와 접속되어 메모리 셀 어레이(100)에 데이터를 프로그램하거나, 메모리 셀 어레이(100)의 데이터를 소거하거나, 또는 메모리 셀 어레이(100)로부터 데이터를 읽어 내기 위한 제어 장치(110)를 포함한다.
제어장치(110)는 컨트롤러(112) 및 복수의 저장공간을 포함하는 레지스터(114)를 포함한다. 한편, 제어장치(110)는 입력 제어부, 출력 제어부 및 어드레스 디코더를 포함한다.
입력 제어부는 호스트(미도시)를 통해 특정 블럭의 어드레스 및 블럭 상태 변경이 요청됨에 따라, 어드레스 디코더를 통해 레지스터(114)의 저장공간 중 해당 저장공간을 선택하고 선택된 저장공간에 블럭 상태 정보를 저장한다.
출력 제어부는 호스트를 통해 특정 블럭의 어드레스 및 블럭 상태 확인이 요청됨에 따라, 어드레스 디코더를 통해 레지스터(114)의 해당 저장공간에 접근하여 상태 확인이 요청된 블럭의 상태 정보를 읽어낸다.
도 3은 일반적인 비휘발성 메모리 시스템에서 블럭의 상태 변경 방법을 설명하기 위한 흐름도이다.
도 3을 참조하면, 호스트로부터 통해 특정 블럭의 어드레스 및 블럭 상태 변경이 요청됨에 따라(S101), 컨트롤러(112)는 명령어를 디코딩하고(S103), 상태를 변경할 블럭의 시작 어드레스 및 종료 어드레스를 로딩한다(S105, S107).
그리고, 레지스터(114)에 접근하여 해당 블럭의 상태를 변경한다(S109). 이러한 상태 변경 과정은 종료 어드레스에 도달할 때까지(S111) 어드레스를 증가시키면서(S113) 반복 수행된다.
도 4는 일반적인 비휘발성 메모리 시스템에서 블럭의 상태 확인 방법을 설명하기 위한 흐름도이다.
호스트로부터 특정 블럭의 어드레스 및 해당 블럭에 대한 상태 확인 명령이 입력됨에 따라(S201), 컨트롤러(112)는 명령어를 디코딩하고(S203) 상태를 확인할 블럭의 어드레스를 로딩한다(S205). 그리고, 레지스터(114)로부터 해당 어드레스에 해당하는 블럭의 상태정보를 리드한다(S207).
앞서 설명한 것과 같이 각각의 블럭은 세가지 상태(Lock=01, Unlock=11, Lock-Down=11)를 가지며, 따라서 블럭의 상태를 저장하기 위해서는 2비트의 저장공간이 필요하다. 따라서, 메모리 셀 어레이(100)가 복수의 블럭을 포함하는 경우 블럭의 수의 두 배에 해당하는 저장공간이 필요하게 된다. 예를 들어, 512M비트의 메모리 셀 어레이(100)가 단위 블럭의 사이즈가 1M비트인 512개의 블럭을 포함하고 있는 경우, 512*2비트에 해당하는 저장공간이 필요하다.
상태 정보를 저장하기 위한 저장공간의 사이즈는 메모리 셀 어레이(100)에 포함된 블럭의 개수에 정비례하며, 따라서 블럭의 개수가 증가할수록 그에 비례하여 더욱 대용량의 레지스터(114)가 필요하게 된다.
일반적으로, 레지스터(114)의 각 저장공간은 6개의 트랜지스터를 이용하여 구현되므로, 블럭의 개수가 512개인 경우 512*2*6에 해당하는 만큼의 트랜지스터가 필요하게 된다. 따라서, 블럭 상태를 저장하기 위한 레지스터(114)의 점유면적이 증가하여 비휘발성 메모리 시스템을 소형화하는 데 장애요소로 작용한다.
본 발명은 블럭 상태 저장 공간을 최소화할 수 있는 블럭 보호 기능을 갖는 비휘발성 메모리 시스템을 제공하는 데 그 기술적 과제가 있다.
본 발명의 다른 기술적 과제는 별도의 레지스터를 사용하지 않고도 블럭 상태를 저장할 수 있는 블럭 보호 기능을 갖는 비휘발성 메모리 시스템 및 블럭 상태 제어 방법을 제공하는 데 있다.
상술한 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 의한 비휘발성 메모리 시스템은 블럭 보호 기능을 갖는 비휘발성 메모리 시스템으로서, 복수의 블럭을 포함하는 제 1 메모리 영역 및 제 2 메모리 영역을 포함하는 메모리 영역; 및 상기 복수의 블럭 각각에 대한 상태정보에 대응하는 데이터를 상기 제 2 메모리 영역에 기록하고, 상기 제 2 메모리 영역으로부터 데이터를 리드하는 컨트롤러;를 포함한다.
한편, 본 발명의 일 실시예에 의한 비휘발성 메모리 시스템의 블럭 상태 제어 방법은 컨트롤러, 상기 컨트롤러에 의해 제어되고 복수의 블럭을 포함하는 제 1 메모리 영역 및 제 2 메모리 영역을 포함하는 메모리 영역을 포함하며 블럭 보호 기능을 갖는 비휘발성 메모리 시스템에서의 상태 제어 방법으로서, 블럭 어드레스 및 상태 변경 요청 신호에 응답하여, 상기 컨트롤러가 어드레스 맵핑을 수행하는 단계; 및 상기 컨트롤러의 어드레스 맵핑 정보에 따라 상기 제 2 메모리 영역에 상태정보를 기록하는 단계;를 포함한다.
아울러, 본 발명의 다른 실시예에 의한 비휘발성 메모리 시스템의 블럭 상태 제어 방법은 컨트롤러, 상기 컨트롤러에 의해 제어되고 복수의 블럭을 포함하는 제 1 메모리 영역 및 제 2 메모리 영역을 포함하는 메모리 영역을 포함하며 블럭 보호 기능을 갖는 비휘발성 메모리 시스템에서의 상태 제어 방법으로서, 블럭 어드레스 및 상태정보 확인 요청 신호에 응답하여, 상기 컨트롤러가 어드레스 맵핑을 수행하는 단계; 및 상기 컨트롤러의 어드레스 맵핑 정보에 따라 상기 제 2 메모리 영역으로부터 상태정보를 리드하는 단계;를 포함한다.
본 발명에서는 컨트롤러에 구비된 레지스터에 블럭 상태 정보를 저장하지 않고, 메모리 영역 내에 더미 메모리 영역을 구성하고, 이 더미 메모리 영역에 각 블럭의 상태 정보를 저장한다.
더미 메모리 영역에 포함된 각각의 메모리 셀은 메인 메모리 영역을 구성하는 메모리 셀과 동일한 구조를 가지며, 따라서 두 개의 메모리 셀을 이용하여 각 블럭의 상태 정보를 저장할 수 있다.
결국, 블럭 개수의 두 배만큼의 메모리 셀을 이용하여 블럭의 상태 정보를 저장할 수 있으므로, 상태 정보 저장을 위한 저장 공간을 최소화할 수 있다.
더욱이, 블럭의 상태 저장을 위한 메모리 셀이 메인 메모리 셀과 동일하게 동작하므로, 상태 정보 저장 및 확인 과정이 메모리 셀에 대한 데이터 기록 및 리드 과정과 동일하게 수행된다. 따라서, 블럭의 상태 정보를 더욱 간단히 저장하거나 확인할 수 있어 비휘발성 메모리 시스템의 동작 효율을 향상시킬 수 있다.
도 1은 블럭 보호 기능이 있는 비휘발성 메모리 시스템에서 블럭 상태 제어 개념을 설명하기 위한 도면,
도 2는 일반적인 비휘발성 메모리 시스템의 구성도,
도 3은 일반적인 비휘발성 메모리 시스템에서 블럭의 상태 변경 방법을 설명하기 위한 흐름도,
도 4는 일반적인 비휘발성 메모리 시스템에서 블럭의 상태 확인 방법을 설명하기 위한 흐름도,
도 5는 본 발명의 일 실시예에 의한 비휘발성 메모리 시스템의 구성도,
도 6은 본 발명에 적용되는 컨트롤러의 일 예시도,
도 7은 본 발명의 일 실시예에 의한 비휘발성 메모리 시스템에서의 블럭 상태 변경 방법을 설명하기 위한 흐름도,
도 8은 본 발명의 일 실시예에 의한 비휘발성 메모리 시스템에서의 블럭 상태 확인 방법을 설명하기 위한 흐름도이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 구체적으로 설명한다.
도 5는 본 발명의 일 실시예에 의한 비휘발성 메모리 시스템의 구성도이다.
도 5에 도시한 것과 같이, 본 발명의 일 실시예에 의한 블럭 보호 기능을 갖는 비휘발성 메모리 시스템(20)은 메모리 영역(210), 컨트롤러(220), 어드레스 디코더(230) 및 입출력 제어부(WD/SA, 240)를 포함한다.
메모리 영역(210)은 복수의 블럭(BLK0~BLKn)을 포함하는 메인 메모리 영역(212) 및 상태저장 메모리 셀 영역(214)을 포함한다. 아울러, 상태저장 메모리 셀 영역(214)은 메인 메모리 영역(212)과 비트라인을 공유하도록 구성할 수 있다.
컨트롤러(220)는 호스트(미도시)로부터 제공되는 명령어에 응답하여 동작 모드에 따른 내부 제어 신호를 출력한다. 호스트로부터 제공되는 명령어는 블럭 상태 저장 명령어, 블럭 상태 확인 명령어를 포함할 수 있다.
어드레스 디코더(230)는 컨트롤러(220)의 제어에 따라 접근하고자 하는 메모리 블럭의 로우 어드레스 및 컬럼 어드레스를 지정한다.
입출력 제어부(240)는 라이트 드라이버 회로부(WD) 및 센스앰프 회로부(SA)를 포함할 수 있으며, 어드레스 디코더(230)에서 로우 어드레스 및 컬럼 어드레스가 지정됨에 따라 해당 블럭에 포함된 메모리 셀에 접근하여 데이터를 기록, 소거 또는 독출한다.
컨트롤러(220)는 호스트로부터의 명령에 따라 상태저장 메모리 셀 영역(214)의 특정 메모리 셀에 블럭의 상태 정보를 저장하거나, 상태저장 메모리 셀 영역(214)의 특정 메모리 셀로부터 상태 정보를 읽어 호스트로 제공한다.
이를 위해, 컨트롤러(220)는 도 6과 같이 구성될 수 있다.
도 6은 본 발명에 적용되는 컨트롤러의 일 예시도이다.
도 6을 참조하면, 컨트롤러(220)는 입력 제어부(221), 출력 제어부(223) 및 어드레스 맵핑부(225)를 포함할 수 있다.
입력 제어부(221)는 호스트로부터 특정 블럭에 대한 상태 변경 명령어가 입력됨에 따라, 어드레스 맵핑부(225)를 참조하여 상태저장 메모리 셀 영역(214)의 해당 메모리 셀에 상태정보를 기록한다.
또한, 출력 제어부(223)는 호스트로부터 특정 블럭에 대한 상태 확인 명령어가 입력됨에 따라, 어드레스 맵핑부(225)를 참조하여 상태저장 메모리 셀 영역(214)의 해당 메모리 셀로부터 데이터를 리드한다.
이를 위해, 어드레스 맵핑부(225)에는 블럭 어드레스와, 각 블럭의 상태정보가 저장되는 상태저장 메모리 셀 영역(214)의 어드레스가 맵핑되어 관리된다.
메인 메모리 영역(212)의 사이즈가 512M비트이고 한 블럭의 사이즈가 1M비트인 경우, 하나의 워드라인에는 8K비트의 메모리 셀이 접속될 수 있다.
512개 블럭의 상태 정보를 저장하기 위해서는 512*2개(210개)의 메모리 셀이 필요하며, 하나의 워드라인에 8K비트 즉, 213개의 메모리 셀이 접속되어 있다. 아울러, 각각의 블럭은 세가지 상태(Lock=01, Unlock=11, Lock-Down=11)를 가지며, 따라서 블럭의 상태를 저장하기 위해서는 2비트의 저장공간이 필요하다.
그러므로 하나의 워드라인에 접속되는 메모리 셀만으로도 블럭의 상태정보를 저장하는 데 충분함을 알 수 있다. 따라서, 6개의 트랜지스터로 구성되는 래치를 이용하여 상태정보를 저장하는 종래와 비교할 때, 필요한 트랜지스터의 개수를 1/6 수준으로 감소시킬 수 있다.
나아가, 상태저장 메모리 셀 영역(214)에는 하나의 워드라인만 할당되므로, 어드레스 맵핑부(225)는 상태저장 메모리 셀 영역(214)의 로우 어드레스는 별도로 관리할 필요가 없이 블럭 어드레스와, 이에 대응하는 상태저장 메모리 셀 영역(214)의 컬럼 어드레스만을 관리하면 충분하다.
본 발명에서, 메인 메모리 영역(212)을 구성하는 단위 메모리 셀은 플래시 메모리 셀, 상변화 메모리 셀 등 비휘발성 메모리 셀일 수 있다. 아울러, 상태저장 메모리 셀 영역(214)을 구성하는 단위 메모리 셀은 메인 메모리 영역(212)을 구성하는 단위 메모리 셀과 동일한 메모리 셀을 이용하여 구성할 수 있다.
이와 같이 함으로써, 메인 메모리 셀 영역(212)에 접근하여 데이터를 기록하고 출력하는 동작과 동일한 동작으로 상태저장 메모리 셀 영역(214)에 접근하여 각 블럭의 상태 정보를 기록 또는 출력할 수 있다.
컨트롤러에 별도의 상태정보 저장용 레지스터를 마련하여 블럭의 상태 정보를 저장하는 종래의 기술에서는 레지스터로부터 상태정보를 읽어내기 위한 주변 회로 구성, 예를 들어 라이트 드라이버, 센스앰프 등이 필요하였다.
하지만 본 발명에서는 메모리 영역(210)에 상태저장 메모리 셀 영역(214)을 더미 메모리 영역으로 구성함으로써, 메인 메모리 영역(212)에서 사용하는 주변 회로를 동일하게 이용할 수 있으므로, 비휘발성 메모리 시스템(20)의 구성을 간단화하여 소형화할 수 있음은 물론, 동작 부하를 최소화시킬 수 있다.
도 7은 본 발명의 일 실시예에 의한 비휘발성 메모리 시스템에서의 블럭 상태 변경 방법을 설명하기 위한 흐름도이다.
도 3을 참조하면, 호스트로부터 통해 특정 블럭의 어드레스 및 블럭 상태 변경이 요청됨에 따라(S301) 컨트롤러(220)의 입력 제어부(221)는 명령어를 디코딩한다(S303).
그리고, 어드레스 맵핑부(225)를 참조하여 상태를 변경할 블럭의 어드레스에 맵핑되어 있는 상태저장 메모리 셀 영역(214)의 시작 어드레스 및 종료 어드레스를 로딩하여 어드레스 디코더(230)로 제공한다(S305, S307).
이에 따라 어드레스 디코더(230)가 상태저장 메모리 셀 영역(214)의 해당 메모리 셀에 접근하면, 입출력 제어부(240)의 라이트 드라이버 회로부를 통해 블럭 상태를 나타내는 데이터를 기록한다(S309). 이러한 상태 변경 과정은 종료 어드레스에 도달할 때까지(S311) 어드레스를 증가시키면서(S313) 반복 수행된다.
도 8은 본 발명의 일 실시예에 의한 비휘발성 메모리 시스템에서의 블럭 상태 확인 방법을 설명하기 위한 흐름도이다.
호스트로부터 특정 블럭의 어드레스 및 해당 블럭에 대한 상태 확인 명령이 입력됨에 따라(S401), 컨트롤러(220)의 출력 제어부(223)는 명령어를 디코딩한다(S403).
그리고, 어드레스 맵핑부(225)를 참조하여 상태를 확인할 블럭의 어드레스에 맵핑되어 있는 상태저장 메모리 셀 영역(214)의 어드레스를 로딩하고 이를 어드레스 디코더(230)로 제공한다(S405).
이에 따라, 어드레스 디코더(230)가 상태저장 메모리 메모리 셀 영역(214)의 해당 메모리 셀을 지정하면, 입출력 제어부(240)의 센스앰프 회로부가 동작하여 데이터를 리드하여 컨트롤러(220)로 제공한다(S407).
본 발명에서는 블럭 보호 기능을 갖는 비휘발성 메모리 시스템에서, 메모리 영역에 더미 메모리 셀 영역을 추가하고, 더미 메모리 셀 영역에 각 블럭의 상태 정보를 저장한다. 따라서, 상태 저장에 사용되는 소자의 개수를 대폭 감소시킴은 물론, 메인 메모리 영역에 접근하여 데이터를 기록/리드하는 것과 같은 방식으로 상태 정보의 변경 및 확인이 가능하다. 따라서, 비휘발성 메모리 장치의 효율적인 구성과 동작을 달성할 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
20 : 비휘발성 메모리 시스템
210 : 메모리 영역
212 : 메인 메모리 영역
214 : 상태저장 메모리 셀 영역
220 : 컨트롤러
221 : 입력 제어부
223 : 출력 제어부
225 : 어드레스 맵핑부
230 : 어드레스 디코더
240 : 입출력 제어부

Claims (15)

  1. 블럭 보호 기능을 갖는 비휘발성 메모리 시스템으로서,
    복수의 블럭을 포함하는 제 1 메모리 영역 및 제 2 메모리 영역을 포함하는 메모리 영역; 및
    상기 복수의 블럭 각각에 대한 상태정보에 대응하는 데이터를 상기 제 2 메모리 영역에 기록하고, 상기 제 2 메모리 영역으로부터 데이터를 리드하는 컨트롤러;
    를 포함하는 비휘발성 메모리 시스템.
  2. 제 1 항에 있어서,
    상기 비휘발성 메모리 시스템은, 상기 컨트롤러에서 제공되는 상기 제 2 메모리 영역의 어드레스 정보에 따라 상기 제 2 메모리 영역에 액세스하는 어드레스 디코더를 더 포함하는 비휘발성 메모리 시스템.
  3. 제 1 항에 있어서,
    상기 컨트롤러는, 상기 복수의 블럭 각각에 대한 블럭 어드레스 정보 및 상기 블럭 어드레스에 대응하는 상기 제 2 메모리 영역의 어드레스 맵핑 정보를 저장하는 비휘발성 메모리 시스템.
  4. 제 3 항에 있어서,
    상기 컨트롤러는, 상기 어드레스 맵핑 정보를 저장하는 어드레스 맵핑부를 포함하고, 상태정보 저장 명령어에 응답하여 상기 어드레스 맵핑부를 참조하여 상기 제 2 메모리 영역에 상태정보에 대응하는 데이터를 기록하도록 하는 입력 제어부를 더 포함하는 비휘발성 메모리 시스템.
  5. 제 3 항에 있어서,
    상기 컨트롤러는, 상기 어드레스 맵핑 정보를 저장하는 어드레스 맵핑부를 포함하고, 상태정보 확인 명령어에 응답하여 상기 어드레스 맵핑 정보를 참조하여 상기 제 2 메모리 영역으로부터 데이터를 리드하도록하는 출력 제어부를 더 포함하는 비휘발성 메모리 시스템.
  6. 제 1 항에 있어서,
    상기 제 1 메모리 영역은 복수의 워드라인 및 복수의 비트라인 간에 접속되는 복수의 메모리 셀을 포함하고,
    상기 상태저장 메모리 셀 영역은 적어도 하나의 워드라인과 상기 비트라인 간에 접속되는 복수의 메모리 셀을 포함하는 비휘발성 메모리 시스템.
  7. 제 6 항에 있어서,
    상기 제 2 메모리 영역은 상기 제 1 메모리 영역과 비트라인을 공유하는 비휘발성 메모리 시스템.
  8. 제 1 항에 있어서,
    상기 상태저장 메모리 셀 영역에 구비되는 복수의 메모리 셀 각각은, 상기 메인 메모리 영역에 구비되는 메모리 셀과 동일한 구조의 메모리 셀인 비휘발성 메모리 시스템.
  9. 제 1 항에 있어서,
    상기 상태정보는 락, 언락 또는 락-다운 상태를 포함하는 비휘발성 메모리 시스템.
  10. 컨트롤러, 상기 컨트롤러에 의해 제어되고 복수의 블럭을 포함하는 제 1 메모리 영역 및 제 2 메모리 영역을 포함하는 메모리 영역을 포함하며 블럭 보호 기능을 갖는 비휘발성 메모리 시스템에서의 상태 제어 방법으로서,
    블럭 어드레스 및 상태 변경 요청 신호에 응답하여, 상기 컨트롤러가 어드레스 맵핑을 수행하는 단계; 및
    상기 컨트롤러의 어드레스 맵핑 정보에 따라 상기 제 2 메모리 영역에 상태정보를 기록하는 단계;
    를 포함하는 비휘발성 메모리 시스템의 블럭 상태 제어 방법.
  11. 제 10 항에 있어서,
    상기 어드레스 맵핑을 수행하는 단계는, 상기 블럭 어드레스에 대응하여 상기 제 2 메모리 영역의 상태정보 기록 시작 어드레스 및 종료 어드레스를 로딩하는 단계인 비휘발성 메모리 시스템의 블럭 상태 제어 방법.
  12. 제 11 항에 있어서,
    상기 상태정보를 기록하는 단계는 상기 시작 어드레스로부터 상기 종료 어드레스까지 어드레스를 증가시키면서 상태정보를 기록하는 단계인 비휘발성 메모리 시스템의 블럭 상태 제어 방법.
  13. 컨트롤러, 상기 컨트롤러에 의해 제어되고 복수의 블럭을 포함하는 제 1 메모리 영역 및 제 2 메모리 영역을 포함하는 메모리 영역을 포함하며 블럭 보호 기능을 갖는 비휘발성 메모리 시스템에서의 상태 제어 방법으로서,
    블럭 어드레스 및 상태정보 확인 요청 신호에 응답하여, 상기 컨트롤러가 어드레스 맵핑을 수행하는 단계; 및
    상기 컨트롤러의 어드레스 맵핑 정보에 따라 상기 제 2 메모리 영역으로부터 상태정보를 리드하는 단계;
    를 포함하는 비휘발성 메모리 시스템의 블럭 상태 제어 방법.
  14. 제 13 항에 있어서,
    기 어드레스 맵핑을 수행하는 단계는, 상기 블럭 어드레스에 대응하여 상기 제 2 메모리 영역의 상태정보 확인 시작 어드레스 및 종료 어드레스를 로딩하는 단계인 비휘발성 메모리 시스템의 블럭 상태 제어 방법.
  15. 제 14 항에 있어서,
    상기 상태정보를 리드하는 단계는 상기 시작 어드레스로부터 상기 종료 어드레스까지 어드레스를 증가시키면서 상태정보를 리드하는 단계인 비휘발성 메모리 시스템의 블럭 상태 제어 방법.
KR1020100131301A 2010-12-21 2010-12-21 블럭 보호 기능을 갖는 비휘발성 메모리 시스템 및 블럭 상태 제어 방법 KR20120069954A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100131301A KR20120069954A (ko) 2010-12-21 2010-12-21 블럭 보호 기능을 갖는 비휘발성 메모리 시스템 및 블럭 상태 제어 방법
US13/219,614 US20120159044A1 (en) 2010-12-21 2011-08-27 Non-volatile memory system with block protection function and block status control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100131301A KR20120069954A (ko) 2010-12-21 2010-12-21 블럭 보호 기능을 갖는 비휘발성 메모리 시스템 및 블럭 상태 제어 방법

Publications (1)

Publication Number Publication Date
KR20120069954A true KR20120069954A (ko) 2012-06-29

Family

ID=46235948

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100131301A KR20120069954A (ko) 2010-12-21 2010-12-21 블럭 보호 기능을 갖는 비휘발성 메모리 시스템 및 블럭 상태 제어 방법

Country Status (2)

Country Link
US (1) US20120159044A1 (ko)
KR (1) KR20120069954A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8811097B2 (en) 2012-05-31 2014-08-19 SK Hynix Inc. Semiconductor device capable of block protection
KR20150040479A (ko) * 2013-10-07 2015-04-15 에스케이하이닉스 주식회사 반도체 장치, 메모리 장치 및 이를 포함하는 시스템
CN113343319A (zh) * 2021-06-29 2021-09-03 珠海市一微半导体有限公司 一种flash的类型识别方法及类型识别系统

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015026358A (ja) * 2013-06-20 2015-02-05 株式会社東芝 デバイス、ホスト装置、ホストシステム、及びメモリシステム
KR20190018323A (ko) * 2017-08-14 2019-02-22 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100206698B1 (ko) * 1995-12-22 1999-07-01 윤종용 페이지 단위의 소거락
US6035401A (en) * 1997-02-03 2000-03-07 Intel Corporation Block locking apparatus for flash memory
US6154819A (en) * 1998-05-11 2000-11-28 Intel Corporation Apparatus and method using volatile lock and lock-down registers and for protecting memory blocks
JP3906825B2 (ja) * 2003-06-17 2007-04-18 日本電気株式会社 計算機システム、計算機システム起動方法およびプログラム
KR100632946B1 (ko) * 2004-07-13 2006-10-12 삼성전자주식회사 불 휘발성 메모리 장치 및 그것의 프로그램 방법
KR101229493B1 (ko) * 2005-10-26 2013-02-04 삼성전자주식회사 기록 방지 기능을 효과적으로 수행할 수 있는 정보 저장매체, 기록/재생 장치 및 기록/재생 방법
US8375189B2 (en) * 2005-12-30 2013-02-12 Intel Corporation Configuring levels of program/erase protection in flash devices
US7929372B2 (en) * 2007-01-25 2011-04-19 Samsung Electronics Co., Ltd. Decoder, memory system, and physical position converting method thereof
US8041912B2 (en) * 2007-09-28 2011-10-18 Macronix International Co., Ltd. Memory devices with data protection

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8811097B2 (en) 2012-05-31 2014-08-19 SK Hynix Inc. Semiconductor device capable of block protection
KR20150040479A (ko) * 2013-10-07 2015-04-15 에스케이하이닉스 주식회사 반도체 장치, 메모리 장치 및 이를 포함하는 시스템
CN113343319A (zh) * 2021-06-29 2021-09-03 珠海市一微半导体有限公司 一种flash的类型识别方法及类型识别系统
CN113343319B (zh) * 2021-06-29 2024-04-02 珠海一微半导体股份有限公司 一种flash的类型识别方法及类型识别系统

Also Published As

Publication number Publication date
US20120159044A1 (en) 2012-06-21

Similar Documents

Publication Publication Date Title
US11150808B2 (en) Flash memory system
US9405676B2 (en) Devices and methods for operating a solid state drive
US7787297B2 (en) Flash memory device and flash memory system
KR101122485B1 (ko) 메모리 시스템
US11301150B2 (en) Memory controller and method for updating address mapping information
KR20080067509A (ko) 데이터 정보에 따라 프로그램 방식을 결정하는 메모리시스템
KR100854972B1 (ko) 메모리 시스템 및 그것의 데이터 읽기 방법
CN109521944B (zh) 数据储存装置以及数据储存方法
KR100882740B1 (ko) 맵 히스토리 기반의 불휘발성 메모리의 매핑 방법 및 저장장치
KR20210090439A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20120069954A (ko) 블럭 보호 기능을 갖는 비휘발성 메모리 시스템 및 블럭 상태 제어 방법
US8275934B2 (en) Nonvolatile memory device and cache read method using the same
JP4661497B2 (ja) メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法
KR20100105127A (ko) Ｓｓｄ 컨트롤러 및 ｓｓｄ 컨트롤러의 동작 방법
KR20210079104A (ko) 저장 장치 및 그 동작 방법
KR20220064101A (ko) 저장 장치 및 그 동작 방법
JP4177292B2 (ja) メモリンコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法
CN112783431A (zh) 存储装置及其操作方法
JP2009266125A (ja) メモリシステム
CN105589810B (zh) 数据储存器件及其操作方法
JP4547490B2 (ja) 不揮発性記憶装置およびその制御方法
US11748036B2 (en) Storage device and operating method thereof
JP2011198409A (ja) 不揮発性メモリ
KR100965079B1 (ko) 불휘발성 메모리 장치
JP2005293177A (ja) メモリコントローラ及びフラッシュメモリシステム

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application