KR20210090439A - 메모리 컨트롤러 및 그 동작 방법 - Google Patents

메모리 컨트롤러 및 그 동작 방법 Download PDF

Info

Publication number
KR20210090439A
KR20210090439A KR1020200003726A KR20200003726A KR20210090439A KR 20210090439 A KR20210090439 A KR 20210090439A KR 1020200003726 A KR1020200003726 A KR 1020200003726A KR 20200003726 A KR20200003726 A KR 20200003726A KR 20210090439 A KR20210090439 A KR 20210090439A
Authority
KR
South Korea
Prior art keywords
memory
block
request
dummy read
host
Prior art date
Application number
KR1020200003726A
Other languages
English (en)
Inventor
박경섭
안치욱
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020200003726A priority Critical patent/KR20210090439A/ko
Priority to US16/924,827 priority patent/US11327897B2/en
Priority to CN202010856795.1A priority patent/CN113110798A/zh
Publication of KR20210090439A publication Critical patent/KR20210090439A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/65—Details of virtual memory and virtual address translation
    • G06F2212/657—Virtual address space management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages

Abstract

본 기술은 전자 장치에 관한 것으로, 타겟 블록에 동작이 수행된 이후 공유 블록에 더미 리드 동작을 수행할 것을 지시하는 메모리 컨트롤러는, 복수의 메모리 블록들을 포함하는 메모리 장치를 제어하는 메모리 컨트롤러에 있어서, 상기 메모리 컨트롤러는, 호스트로부터 수신된 논리 블록 어드레스를 물리 블록 어드레스로 변환하고, 변환된 물리 블록 어드레스에 관한 변환 정보를 생성하는 플래시 변환 계층 및 상기 호스트로부터 수신되는 요청 및 상기 변환 정보를 기초로, 상기 복수의 메모리 블록들 중 상기 호스트로부터 수신되는 요청에 따라 선택된 타겟 블록의 동작이 수행된 후, 상기 타겟 블록과 함께 선택된 공유 블록에서 더미 리드 동작이 수행될 수 있도록 더미 리드 커맨드를 출력하는 더미 리드 제어부를 포함할 수 있다.

Description

메모리 컨트롤러 및 그 동작 방법{MEMORY CONTROLLER AND OPERATING METHOD THEREOF}
본 발명은 전자 장치에 관한 것으로, 보다 구체적으로는 메모리 컨트롤러 및 그 동작 방법에 관한 것이다.
저장 장치는 컴퓨터, 스마트폰, 스마트패드 등과 같은 호스트 장치의 제어에 따라 데이터를 저장하는 장치이다. 저장 장치는 데이터를 저장하는 장치에 따라, 하드 디스크 드라이브(HDD, Hard Disk Drive)와 같이 자기 디스크에 데이터를 저장하는 장치와 솔리드 스테이트 드라이브(SSD, Solid State Drive), 메모리 카드 등과 같이 반도체 메모리, 특히 불휘발성 메모리에 데이터를 저장하는 장치를 포함한다.
저장 장치는 데이터가 저장되는 메모리 장치와 메모리 장치에 데이터를 저장하는 메모리 컨트롤러를 포함할 수 있다. 메모리 장치는 휘발성 메모리와 불휘발성 메모리로 구분될 수 있다. 여기서 불휘발성 메모리는 ROM (Read Only Memory), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM), 플래시 메모리, PRAM (Phase-change RAM), MRAM (Magnetic RAM), RRAM (Resistive RAM), FRAM (Ferroelectric RAM) 등을 포함한다.
본 발명의 실시 예는 타겟 블록에 프로그램, 리드 또는 소거 동작을 수행한 후 발생되는 공유 블록의 첫 번째 페이지에 대한 리드 페일을 방지 하기 위해, 공유 블록에 동작을 수행하기 전 공유 블록에 더미 리드 동작을 수행할 수 있는 메모리 컨트롤러 및 그 동작 방법을 제공한다.
본 발명의 실시 예에 따른 메모리 컨트롤러는, 복수의 메모리 블록들을 포함하는 메모리 장치를 제어하는 메모리 컨트롤러에 있어서, 상기 메모리 컨트롤러는, 호스트로부터 수신된 논리 블록 어드레스를 물리 블록 어드레스로 변환하고, 변환된 물리 블록 어드레스에 관한 변환 정보를 생성하는 플래시 변환 계층 및 상기 호스트로부터 수신되는 요청 및 상기 변환 정보를 기초로, 상기 복수의 메모리 블록들 중 상기 호스트로부터 수신되는 요청에 따라 선택된 타겟 블록의 동작이 수행된 후, 상기 타겟 블록과 함께 선택된 공유 블록에서 더미 리드 동작이 수행될 수 있도록 더미 리드 커맨드를 출력하는 더미 리드 제어부를 포함할 수 있다.
본 발명의 실시 예에 따른 메모리 컨트롤러의 동작 방법은, 복수의 메모리 블록들을 포함하는 메모리 장치를 제어하는 메모리 컨트롤러의 동작 방법에 있어서, 호스트로부터 요청 및 상기 요청에 대응하는 논리 블록 어드레스를 수신하는 단계, 상기 호스트로부터 수신된 요청에 대응하는 커맨드 및 상기 논리 블록 어드레스를 변환한 물리 블록 어드레스를 출력하는 단계, 상기 변환된 물리 블록 어드레스에 관한 변환 정보를 생성하는 단계 및 상기 호스트로부터 수신된 요청 및 상기 변환 정보를 기초로, 상기 복수의 메모리 블록들 중 상기 호스트로부터 수신되는 요청에 대응하는 동작이 타겟 블록에 수행된 후, 상기 타겟 블록과 함께 선택된 공유 블록에 더미 리드 커맨드를 출력하는 단계를 포함할 수 있다.
본 기술에 따르면, 타겟 블록에 프로그램, 리드 또는 소거 동작을 수행한 후 공유 블록에 더미 리드 동작을 수행함으로써 공유 블록에 포함된 메모리 셀들이 연결된 스트링의 채널이 초기화 되어, 공유 블록의 첫 번째 페이지 리드 페일이 방지될 수 있다.
도 1은 저장 장치를 설명하기 위한 블록도이다.
도 2는 도 1의 메모리 장치의 구조를 설명하기 위한 도면이다.
도 3은 메모리 블록을 설명하기 위한 도면이다.
도 4는 타겟 블록, 비선택된 메모리 블록들 및 공유 블록을 설명하기 위한 도면이다.
도 5는 멀티 플레인 구조에서 타겟 블록, 비선택된 메모리 블록들 및 공유 블록을 설명하기 위한 도면이다.
도 6은 첫 번째 페이지 리드 페일이 발생되는 과정을 설명하기 위한 도면이다.
도 7은 호스트로부터 출력된 요청 및 논리 블록 어드레스를 기초로 더미 리드 커맨드를 출력하기 위한 도 1의 메모리 컨트롤러의 구성을 설명하기 위한 도면이다.
도 8은 도 7의 더미 리드 커맨드에 대응하는 더미 리드 전압을 설명하기 위한 도면이다.
도 9는 호스트로부터 출력된 요청이 소거 요청일 때, 더미 리드 동작이 수행되는 과정을 설명하기 위한 도면이다.
도 10은 호스트로부터 출력된 요청이 프로그램 요청 또는 리드 요청일 때, 더미 리드 동작이 수행되는 과정을 설명하기 위한 도면이다.
도 11은 본 발명의 일 실시 예에 따른 메모리 장치의 동작을 설명하기 위한 도면이다.
도 12는 본 발명의 일 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 도면이다.
도 13은 도 1의 메모리 컨트롤러의 다른 실시 예를 설명하기 위한 도면이다.
도 14는 본 발명의 실시 예에 따른 저장 장치가 적용된 메모리 카드 시스템을 보여주는 블록도이다.
도 15는 본 발명의 실시 예에 따른 저장 장치가 적용된 SSD(Solid State Drive) 시스템을 예시적으로 보여주는 블록도이다.
도 16은 본 발명의 실시 예에 따른 저장 장치가 적용된 사용자 시스템을 보여주는 블록도이다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.
이하에서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시 예를 첨부된 도면을 참조하여 설명하기로 한다.
도 1은 저장 장치를 설명하기 위한 블록도이다.
도 1을 참조하면, 저장 장치(50)는 메모리 장치(100) 및 메모리 컨트롤러(200)를 포함할 수 있다.
저장 장치(50)는 휴대폰, 스마트폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 태블릿 PC 또는 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같이 호스트(300)의 제어에 따라 데이터를 저장하는 장치일 수 있다.
저장 장치(50)는 호스트(300)와의 통신 방식인 호스트 인터페이스에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 저장 장치(50)는 SSD, MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multimedia card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
저장 장치(50)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 저장 장치(50)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
메모리 장치(100)는 데이터를 저장할 수 있다. 메모리 장치(100)는 메모리 컨트롤러(200)의 제어에 응답하여 동작한다. 메모리 장치(100)는 데이터를 저장하는 복수의 메모리 셀들을 포함하는 메모리 셀 어레이를 포함할 수 있다. 메모리 셀 어레이는 복수의 메모리 블록들을 포함할 수 있다. 각 메모리 블록은 복수의 메모리 셀들을 포함할 수 있으며, 복수의 메모리 셀들은 복수의 페이지들을 구성할 수 있다. 실시 예에서, 페이지는 메모리 장치(100)에 데이터를 저장하거나, 메모리 장치(100)에 저장된 데이터를 리드하는 단위일 수 있다. 메모리 블록은 데이터를 지우는 단위일 수 있다.
실시 예에서, 메모리 장치(100)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR), RDRAM(Rambus Dynamic Random Access Memory), 낸드 플래시 메모리(NAND flash memory), 수직형 낸드 플래시 메모리(Vertical NAND), 노아 플래시 메모리(NOR flash memory), 저항성 램(resistive random access memory: RRAM), 상변화 메모리(phase-change memory: PRAM), 자기저항 메모리(magnetoresistive random access memory: MRAM), 강유전체 메모리(ferroelectric random access memory: FRAM), 스핀주입 자화반전 메모리(spin transfer torque random access memory: STT-RAM) 등이 될 수 있다. 본 명세서에서는 설명의 편의를 위해, 메모리 장치(100)가 낸드 플래시 메모리인 경우를 가정하여 설명한다.
메모리 장치(100)는 2차원 어레이 구조(two-dimensional array structure) 또는 3차원 어레이 구조(three-dimensional array structure)로 구현될 수 있다. 이하에서는, 3차원 어레이 구조가 실시 예로써 설명되지만, 본 발명이 3차원 어레이 구조에 제한되는 것은 아니다. 본 발명은 전하 저장층이 전도성 부유 게이트(floating gate; FG)로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(charge trap flash; CTF)에도 적용될 수 있다.
실시 예에서, 메모리 장치(100)는 하나의 메모리 셀에 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC) 방식으로 동작할 수 있다. 또는 메모리 장치(100)는 하나의 메모리 셀에 적어도 두 개의 데이터 비트들을 저장하는 방식으로 동작할 수도 있다. 예를 들면, 메모리 장치(100)는 하나의 메모리 셀에 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트들을 저장할 수 있는 쿼드러플 레벨 셀(Quadruple Level Cell; QLC) 방식으로 동작할 수 있다.
메모리 장치(100)는 메모리 컨트롤러(200)로부터 커맨드 및 어드레스를 수신하고, 메모리 셀 어레이 중 어드레스에 의해 선택된 영역을 액세스하도록 구성된다. 즉, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 대해 커맨드에 해당하는 동작을 수행할 수 있다. 예를 들면, 메모리 장치(100)는 수신된 커맨드에 따라 쓰기 동작 (프로그램 동작), 리드 동작 또는 소거 동작을 수행할 수 있다. 예를 들면, 프로그램 커맨드가 수신되면, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 데이터를 프로그램할 것이다. 리드 커맨드가 수신되면, 메모리 장치(100)는 어드레스에 의해 선택된 영역으로부터 데이터를 읽을 것이다. 소거 커맨드가 수신되면, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 저장된 데이터를 소거할 것이다.
메모리 컨트롤러(200)는 저장 장치(50)의 전반적인 동작을 제어할 수 있다.
저장 장치(50)에 전원 전압이 인가되면, 메모리 컨트롤러(200)는 펌웨어(firmware, FW)를 실행할 수 있다. 메모리 장치(100)가 플래시 메모리 장치(100)인 경우, 메모리 컨트롤러(200)는 호스트(300)와 메모리 장치(100)간의 통신을 제어하기 위한 플래시 변환 계층(Flash Translation Layer, FTL)과 같은 펌웨어를 실행할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 호스트(300)로부터 데이터와 논리 블록 어드레스(logical block address, LBA)를 입력 받고, 논리 블록 어드레스(LBA)를 메모리 장치(100)에 포함된 데이터가 저장될 메모리 셀들의 주소를 나타내는 물리 블록 어드레스(physical block address, PBA)로 변환할 수 있는 펌웨어(firmware; 미도시)를 포함할 수 있다. 또한 메모리 컨트롤러(200)는 논리 블록 어드레스(LBA)와 물리 블록 어드레스(PBA) 간의 맵핑(mapping) 관계를 구성하는 논리-물리 어드레스 맵핑 테이블(logical-physical address mapping table)을 버퍼 메모리에 저장할 수 있다.
메모리 컨트롤러(200)는 호스트(300)의 요청(request)에 따라 프로그램 동작, 리드 동작 또는 소거 동작 등을 수행하도록 메모리 장치(100)를 제어할 수 있다. 예를 들면, 호스트(300)로부터 프로그램 요청이 수신되면, 메모리 컨트롤러(200)는 프로그램 요청을 프로그램 커맨드로 변경하고, 프로그램 커맨드, 물리 블록 어드레스(physical block address, PBA) 및 데이터를 메모리 장치(100)에 제공할 수 있다. 호스트(300)로부터 논리 블록 어드레스와 함께 리드 요청이 수신되면, 메모리 컨트롤러(200)는 리드 요청을 리드 커맨드로 변경하고, 논리 블록 어드레스에 대응되는 물리 블록 어드레스를 선택한 후, 리드 커맨드 및 물리 블록 어드레스(PBA)를 메모리 장치(100)에 제공할 수 있다. 호스트(300)로부터 논리 블록 어드레스와 함께 소거 요청이 수신되면, 메모리 컨트롤러(200)는 소거 요청을 소거 커맨드로 변경하고, 논리 블록 어드레스에 대응되는 물리 블록 어드레스를 선택한 후, 소거 커맨드 및 물리 블록 어드레스(PBA)를 메모리 장치(100)에 제공할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 호스트(300)로부터의 요청 없이, 자체적으로 프로그램 커맨드, 어드레스 및 데이터를 생성하고, 메모리 장치(100)에 전송할 수 있다. 예를 들면, 메모리 컨트롤러(200)는 웨어 레벨링(wear leveling)을 위한 프로그램 동작, 가비지 컬렉션(garbage collection)을 위한 프로그램 동작과 같은 배경(background) 동작들을 수행하기 위해 커맨드, 어드레스 및 데이터를 메모리 장치(100)로 제공할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 플래시 변환 계층(210)을 포함할 수 있다. 플래시 변환 계층(210)은 호스트(300)로부터 수신된 논리 블록 어드레스(logical block address, LBA)를 물리 블록 어드레스(physical block address, PBA)로 변환할 수 있다. 논리 블록 어드레스(LBA)는 호스트(300)로부터 수신되며 요청과 함께 수신될 수 있다. 플래시 변환 계층(210)은 논리 블록 어드레스(LBA) 및 물리 블록 어드레스(PBA) 간 맵핑 관계를 구성하고, 그 맵핑 관계를 논리-물리 어드레스 맵핑 테이블(logical-physical address mapping table)에 저장할 수 있다.
또, 플래시 변환 계층(210)은 논리 블록 어드레스(LBA)를 물리 블록 어드레스(PBA)로 변환한 후 변환 정보를 생성하여 출력할 수 있다. 변환 정보는 변환된 물리 블록 어드레스(PBA)가 메모리 장치(100)에 포함된 메모리 블록을 나타내는지 또는 메모리 장치(100)에 포함된 페이지를 나타내는지에 관한 정보 및 변환된 페이지들의 수에 관한 정보를 포함할 수 있다. 즉, 변환 정보는 변환된 물리 블록 어드레스가 로우 어드레스만을 포함하는지 또는 로우 어드레스 및 컬럼 어드레스를 포함하는 것인지를 나타내는 정보를 포함할 수 있다. 다시 말하면, 변환 정보는 변환된 물리 블록 어드레스가 메모리 블록 단위의 어드레스인지 또는 페이지 단위의 어드레스인지를 나타내는 정보를 포함할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 더미 리드 제어부(220)를 포함할 수 있다. 더미 리드 제어부(220)는 메모리 장치(100)에 포함된 복수의 메모리 블록들 중 타겟 블록에 포함된 페이지에 대한 프로그램 동작, 리드 동작 또는 타겟 블록에 대한 소거 동작 이후 공유 블록에 수행될 더미 리드 동작을 제어할 수 있다. 타겟 블록은 호스트(300)로부터 수신된 요청에 대응하는 동작이 수행될 페이지가 속하는 메모리 블록 또는 호스트(300)로부터 수신된 요청에 대응하는 동작이 수행될 메모리 블록이고, 공유 블록은 블록 워드 라인을 통해 타겟 블록과 연결된 메모리 블록일 수 있다.
예를 들면, 호스트(300)로부터 수신된 요청이 메모리 장치(100)에 포함된 제1 메모리 블록에 포함된 제1 페이지에 대한 프로그램 요청(또는 리드 요청)이면, 제1 메모리 블록은 타겟 블록일 수 있다. 나아가, 제1 메모리 블록에 포함된 제1 페이지에 대한 프로그램 동작(또는 리드 동작)이 수행된 이후, 더미 리드 제어부(220)는 블록 워드 라인들을 통해 제1 메모리 블록과 연결된 제2 메모리 블록에 수행될 더미 리드 동작을 제어할 수 있다.
또 다른 예를 들면, 호스트(300)로부터 수신된 요청이 메모리 장치(100)에 포함된 제1 메모리 블록에 대한 소거 요청이면, 제1 메모리 블록은 타겟 블록일 수 있다. 나아가, 제1 메모리 블록에 대한 소거 동작이 수행된 이후, 더미 리드 제어부(220)는 블록 워드 라인들을 통해 제1 메모리 블록과 연결된 제2 메모리 블록에 수행될 더미 리드 동작을 제어할 수 있다.
더미 리드 제어부(220)는 공유 블록에 수행될 더미 리드 전압 레벨을 제어할 수 있다. 이 때, 더미 리드 전압 레벨은 공유 블록에 포함된 모든 메모리 셀들을 턴온시키는 레벨일 수 있다.
또, 더미 리드 제어부(220)는 더미 리드 동작이 수행될 메모리 블록을 결정할 수 있다. 즉, 메모리 장치(100)가 싱글 플레인 구조인 경우, 더미 리드 제어부(220)는 하나의 공유 블록에 대해서만 더미 리드 동작이 수행되도록 제어할 수 있지만, 메모리 장치(100)가 싱글 플레인 구조인 경우, 더미 리드 제어부(220)는 하나의 공유 블록과 다른 플레인의 동일한 위치의 메모리 블록에 더미 리드 동작이 수행되도록 제어할 수 있다.
실시 예에서, 저장 장치(50)는 버퍼 메모리(미도시)를 더 포함할 수 있다. 메모리 컨트롤러(200)는 호스트(300)와 버퍼 메모리(미도시) 사이의 데이터 교환을 제어할 수 있다. 또는 메모리 컨트롤러(200)는 메모리 장치(100)의 제어를 위한 시스템 데이터를 일시적으로 버퍼 메모리에 저장할 수 있다. 예를 들어, 메모리 컨트롤러(200)는 호스트(300)로부터 입력된 데이터를 버퍼 메모리에 임시로 저장하고, 이후 버퍼 메모리에 임시 저장된 데이터를 메모리 장치(100)로 전송할 수 있다.
다양한 실시 예에서, 버퍼 메모리는 메모리 컨트롤러(200)의 동작 메모리, 캐시 메모리로 사용될 수 있다. 버퍼 메모리는 메모리 컨트롤러(200)가 실행하는 코드들 또는 커맨드들을 저장할 수 있다. 또는 버퍼 메모리는 메모리 컨트롤러(200)에 의해 처리되는 데이터를 저장할 수 있다.
실시 예에서, 버퍼 메모리는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), DDR4 SDRAM, LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR) 또는 RDRAM(Rambus Dynamic Random Access Memory)과 같은 동적 랜덤 액세스 메모리(DRAM) 또는 정적 랜덤 액세스 메모리(SRAM)로 구현될 수 있다.
다양한 실시 예에서, 버퍼 메모리는 저장 장치(50)의 외부에서 연결될 수 있다. 이 경우, 저장 장치(50) 외부에 연결된 휘발성 메모리 장치들이 버퍼 메모리의 역할을 수행할 수 있을 것이다.
실시 예에서, 메모리 컨트롤러(200)가 적어도 둘 이상의 메모리 장치들을 제어할 수 있다. 이 경우, 메모리 컨트롤러(200)는 동작 성능의 향상을 위해 메모리 장치들을 인터리빙 방식에 따라 제어할 수 있다.
호스트(300)는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (Multi-Media Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 저장 장치(50)와 통신할 수 있다.
도 2는 도 1의 메모리 장치의 구조를 설명하기 위한 도면이다.
도 2를 참조하면, 메모리 장치(100)는 메모리 셀 어레이(110), 주변 회로(120) 및 제어 로직(130)을 포함할 수 있다.
메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1~BLKz)을 포함한다. 복수의 메모리 블록들(BLK1~BLKz)은 행 라인들(RL)을 통해 로우 디코더(121)에 연결된다. 복수의 메모리 블록들(BLK1~BLKz)은 비트 라인들(BL1 내지 BLn)을 통해 페이지 버퍼 그룹(123)에 연결될 수 있다. 복수의 메모리 블록들(BLK1~BLKz) 각각은 복수의 메모리 셀들을 포함한다. 실시 예로서, 복수의 메모리 셀들은 불휘발성 메모리 셀들이다. 같은 워드 라인에 연결된 메모리 셀들은 하나의 페이지로 정의될 수 있다. 따라서, 하나의 메모리 블록은 복수의 페이지들을 포함할 수 있다.
행 라인들(RL)은 적어도 하나 이상의 소스 선택 라인, 복수의 워드 라인들 및 적어도 하나 이상의 드레인 선택 라인을 포함할 수 있다.
메모리 셀 어레이(110)에 포함된 메모리 셀들은 각각 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC), 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드러플 레벨 셀(Quadruple Level Cell; QLC)로 구성될 수 있다.
주변 회로(120)는 제어 로직(130)의 제어에 따라 메모리 셀 어레이(110)의 선택된 영역에 프로그램 동작, 리드 동작 또는 소거 동작을 수행하도록 구성될 수 있다. 주변 회로(120)는 메모리 셀 어레이(110)를 구동할 수 있다. 예를 들어, 주변 회로(120)는 제어 로직(130)의 제어에 따라 행 라인들(RL) 및 비트 라인들(BL1~BLn)에 다양한 동작 전압들을 인가하거나, 인가된 전압들을 디스차지 할 수 있다.
주변 회로(120)는 로우 디코더(121), 전압 생성부(122), 페이지 버퍼 그룹(123), 컬럼 디코더(124), 입출력 회로(125) 및 센싱 회로(126)를 포함할 수 있다.
로우 디코더(121)는 행 라인들(RL)을 통해 메모리 셀 어레이(110)에 연결된다. 행 라인들(RL)은 적어도 하나 이상의 소스 선택 라인, 복수의 워드 라인들 및 적어도 하나 이상의 드레인 선택 라인을 포함할 수 있다. 실시 예에서, 워드 라인들은 노멀 워드 라인들과 더미 워드 라인들을 포함할 수 있다. 실시 예에서, 행 라인들(RL)은 파이프 선택 라인을 더 포함할 수 있다.
로우 디코더(121)는 제어 로직(130)으로부터 수신된 로우 어드레스(RADD)를 디코딩하도록 구성된다. 로우 디코더(121)는 디코딩된 어드레스에 따라 메모리 블록들(BLK1~BLKz) 중 적어도 하나의 메모리 블록을 선택한다. 또한, 로우 디코더(121)는 디코딩된 어드레스에 따라 전압 생성부(122)가 생성한 전압들을 적어도 하나의 워드 라인(WL)에 인가하도록 선택된 메모리 블록의 적어도 하나의 워드 라인을 선택할 수 있다.
예를 들어, 프로그램 동작 시에, 로우 디코더(121)는 선택된 워드 라인에 프로그램 전압을 인가하고 비선택된 워드 라인들에 프로그램 전압보다 낮은 레벨의 프로그램 패스 전압을 인가할 것이다. 프로그램 검증 동작 시에, 로우 디코더(121)는 선택된 워드 라인에 검증 전압을 인가하고 비선택된 워드 라인들에 검증 전압보다 높은 검증 패스 전압을 인가할 것이다. 리드 동작 시에, 로우 디코더(121)는 선택된 워드 라인에 리드 전압을 인가하고, 비선택된 워드 라인들에 리드 전압보다 높은 리드 패스 전압을 인가할 것이다.
실시 예에서, 메모리 장치(100)의 소거 동작은 메모리 블록 단위로 수행된다. 소거 동작 시에 로우 디코더(121)는 디코딩된 어드레스에 따라 하나의 메모리 블록을 선택할 수 있다. 소거 동작 시, 로우 디코더(121)는 선택된 메모리 블록에 연결되는 워드 라인들에 접지 전압을 인가할 수 있다.
전압 생성부(122)는 제어 로직(130)의 제어에 응답하여 동작한다. 전압 생성부(122)는 메모리 장치(100)에 공급되는 외부 전원 전압을 이용하여 복수의 전압들을 발생하도록 구성된다. 구체적으로, 전압 생성부(122)는 동작 신호(OPSIG)에 응답하여 프로그램, 리드 및 소거 동작들에 사용되는 다양한 동작 전압들(Vop)을 생성할 수 있다. 예를 들어, 전압 생성부(122)는 제어 로직(130)의 제어에 응답하여 프로그램 전압, 검증 전압, 패스 전압, 리드 전압 및 소거 전압 등을 생성할 수 있다.
실시 예로서, 전압 생성부(122)는 외부 전원 전압을 레귤레이팅하여 내부 전원 전압을 생성할 수 있다. 전압 생성부(122)에서 생성된 내부 전원 전압은 메모리 장치(100)의 동작 전압으로서 사용된다.
실시 예로서, 전압 생성부(122)는 외부 전원 전압 또는 내부 전원 전압을 이용하여 복수의 전압들을 생성할 수 있다.
예를 들면, 전압 생성부(122)는 내부 전원 전압을 수신하는 복수의 펌핑 커패시터들을 포함하고, 제어 로직(130)의 제어에 응답하여 복수의 펌핑 커패시터들을 선택적으로 활성화하여 복수의 전압들을 생성할 것이다.
생성된 복수의 전압들은 로우 디코더(121)에 의해 메모리 셀 어레이(110)에 공급될 수 있다.
페이지 버퍼 그룹(123)은 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)을 포함한다. 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 각각 제 1 내지 제 n 비트 라인들(BL1~BLn)을 통해 메모리 셀 어레이(110)에 연결된다. 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 제어 로직(130)의 제어에 응답하여 동작한다. 구체적으로 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 페이지 버퍼 제어 신호들(PBSIGNALS)에 응답하여 동작할 수 있다. 예를 들면, 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 제 1 내지 제 n 비트 라인들(BL1~BLn)을 통해 수신된 데이터를 임시로 저장하거나, 리드 또는 검증 동작 시, 비트 라인들(BL1~BLn)의 전압 또는 전류를 센싱(sensing)할 수 있다.
구체적으로, 프로그램 동작 시, 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 선택된 워드 라인에 프로그램 전압이 인가될 때, 입출력 회로(125)를 통해 수신한 데이터(DATA)를 제 1 내지 제 n 비트 라인들(BL1~BLn)을 통해 선택된 메모리 셀들에 전달할 것이다. 전달된 데이터(DATA)에 따라 선택된 페이지의 메모리 셀들은 프로그램 된다. 프로그램 검증 동작 시에, 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 선택된 메모리 셀들로부터 제 1 내지 제 n 비트 라인들(BL1~BLn)을 통해 수신된 전압 또는 전류를 센싱하여 페이지 데이터를 읽는다.
리드 동작 시, 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 선택된 페이지의 메모리 셀들로부터 제 1 내지 제 n 비트 라인들(BL1~BLn)을 통해 데이터(DATA)를 읽고, 읽어진 데이터(DATA)를 컬럼 디코더(124)의 제어에 따라 입출력 회로(125)로 출력한다.
소거 동작 시에, 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 제 1 내지 제 n 비트 라인들(BL1~BLn)을 플로팅(floating) 시키거나 소거 전압을 인가할 수 있다.
컬럼 디코더(124)는 컬럼 어드레스(CADD)에 응답하여 입출력 회로(125)와 페이지 버퍼 그룹(123) 사이에서 데이터를 전달할 수 있다. 예를 들면, 컬럼 디코더(124)는 데이터 라인들(DL)을 통해 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)과 데이터를 주고받거나, 컬럼 라인들(CL)을 통해 입출력 회로(125)와 데이터를 주고받을 수 있다.
입출력 회로(125)는 도 1을 참조하여 설명된 메모리 컨트롤러(도 1의 200)로부터 전달받은 커맨드(CMD) 및 어드레스(ADDR)를 제어 로직(130)에 전달하거나, 데이터(DATA)를 컬럼 디코더(124)와 주고받을 수 있다.
센싱 회로(126)는 리드 동작(read operation) 또는 검증 동작(verify operation)시, 허용 비트 신호(VRYBIT)에 응답하여 기준 전류를 생성하고, 페이지 버퍼 그룹(123)으로부터 수신된 센싱 전압(VPB)과 기준 전류에 의해 생성된 기준 전압을 비교하여 패스 신호(PASS) 또는 페일 신호(FAIL)를 출력할 수 있다.
제어 로직(130)은 커맨드(CMD) 및 어드레스(ADDR)에 응답하여 동작 신호(OPSIG), 로우 어드레스(RADD), 페이지 버퍼 제어 신호들(PBSIGNALS) 및 허용 비트(VRYBIT)를 출력하여 주변 회로(120)를 제어할 수 있다. 예를 들면, 제어 로직(130)은 서브 블록 리드 커맨드 및 어드레스에 응답하여 선택된 메모리 블록의 리드 동작을 제어할 수 있다. 또한, 제어 로직(130)은 서브 블록 소거 커맨드 및 어드레스에 응답하여 선택된 메모리 블록에 포함된 선택된 서브 블록의 소거 동작을 제어할 수 있다. 또한, 제어 로직(130)은 패스 또는 페일 신호(PASS 또는 FAIL)에 응답하여 검증 동작이 패스 또는 페일 되었는지를 판단할 수 있다.
메모리 셀 어레이(110)에 포함된 메모리 셀들은 각 메모리 셀에 저장되는 데이터에 따라 복수의 프로그램 상태들 중 어느 하나의 프로그램 상태로 프로그램 될 수 있다. 메모리 셀의 목표 프로그램 상태는 저장되는 데이터에 따라 복수의 프로그램 상태들 중 어느 하나로 결정될 수 있다.
도 3은 메모리 블록을 설명하기 위한 도면이다.
도 2 및 도 3을 참조하면, 도 3은 도 2의 메모리 셀 어레이(110)에 포함된 복수의 메모리 블록들(BLK1~BLKz)들 중 어느 하나의 메모리 블록(BLKa)을 보여주는 회로도이다.
메모리 블록(BLKa)에는 서로 평행하게 배열된 제1 셀렉트 라인, 워드 라인들 및 제2 셀렉트 라인이 연결될 수 있다. 예를 들면, 워드 라인들은 제1 및 제2 셀렉트 라인들 사이에서 서로 평행하게 배열될 수 있다. 여기서, 제1 셀렉트 라인은 소스 셀렉트 라인(SSL)일 수 있고, 제2 셀렉트 라인은 드레인 셀렉트 라인(DSL)일 수 있다.
더욱 구체적으로 설명하면, 메모리 블록(BLKa)은 비트 라인들(BL1~BLn)과 소스 라인(SL) 사이에 연결된 다수의 스트링들을 포함할 수 있다. 비트 라인들(BL1~BLn)은 스트링들에 각각 연결될 수 있고, 소스 라인(SL)은 스트링들에 공통으로 연결될 수 있다. 스트링들은 서로 동일하게 구성될 수 있으므로, 제1 비트 라인(BL1)에 연결된 스트링(ST)을 예를 들어 구체적으로 설명하도록 한다.
스트링(ST)은 소스 라인(SL)과 제1 비트 라인(BL1) 사이에서 서로 직렬로 연결된 소스 셀렉트 트랜지스터(SST), 다수의 메모리 셀들(F1~F16) 및 드레인 셀렉트 트랜지스터(DST)를 포함할 수 있다. 하나의 스트링(ST)에는 소스 셀렉트 트랜지스터(SST)와 드레인 셀렉트 트랜지스터(DST)가 적어도 하나 이상씩 포함될 수 있으며, 메모리 셀들(F1~F16) 또한 도면에 도시된 개수보다 더 많이 포함될 수 있다.
소스 셀렉트 트랜지스터(SST)의 소스(source)는 소스 라인(SL)에 연결될 수 있고, 드레인 셀렉트 트랜지스터(DST)의 드레인(drain)은 제1 비트 라인(BL1)에 연결될 수 있다. 메모리 셀들(F1~F16)은 소스 셀렉트 트랜지스터(SST)와 드레인 셀렉트 트랜지스터(DST) 사이에서 직렬로 연결될 수 있다. 서로 다른 스트링들에 포함된 소스 셀렉트 트랜지스터들의 게이트들은 소스 셀렉트 라인(SSL)에 연결될 수 있고, 드레인 셀렉트 트랜지스터들의 게이트들은 드레인 셀렉트 라인(DSL)에 연결될 수 있고, 메모리 셀들(F1~F16)의 게이트들은 다수의 워드 라인들(WL1~WL16)에 연결될 수 있다. 서로 다른 스트링들에 포함된 메모리 셀들 중에서 동일한 워드 라인에 연결된 메모리 셀들의 그룹을 물리 페이지(physical page; PPG)라 할 수 있다. 따라서, 메모리 블록(BLKa)에는 워드 라인들(WL1~WL16)의 개수만큼의 물리 페이지들이 포함될 수 있다.
하나의 메모리 셀은 1비트 데이터를 저장할 수 있다. 이를 통상적으로 싱글 레벨 셀(single level cell; SLC)이라고 부른다. 이 경우 하나의 물리 페이지(PPG)는 하나의 논리 페이지(logical page; LPG) 데이터를 저장할 수 있다. 하나의 논리 페이지(LPG) 데이터는 하나의 물리 페이지(PPG)에 포함된 메모리 셀들의 개수만큼의 데이터 비트들을 포함할 수 있다. 또는, 하나의 메모리 셀은 2 비트 이상의 데이터를 저장할 수 있다. 이를 통상적으로 멀티 레벨 셀(multi-level cell; MLC)이라고 부른다. 이 경우 하나의 물리 페이지(PPG)는 2 이상의 논리 페이지(logical page; LPG) 데이터를 저장할 수 있다.
하나의 메모리 셀에 2 비트 이상의 데이터가 저장되는 메모리 셀을 멀티 레벨 셀(MLC)이라 부르지만, 최근에는 하나의 메모리 셀에 저장되는 데이터의 비트 수가 증가하면서 멀티 레벨 셀(MLC)은 2 비트의 데이터가 저장되는 메모리 셀을 의미하게 되었고, 3 비트 이상의 데이터가 저장되는 메모리 셀은 트리플 레벨 셀(TLC)이라 부르고, 4 비트 이상의 데이터가 저장되는 메모리 셀은 쿼드러플 레벨 셀(QLC)이라 부른다. 이 외에도 다수의 비트들의 데이터가 저장되는 메모리 셀 방식이 개발되고 있으며, 본 실시예는 2 비트 이상의 데이터가 저장되는 메모리 장치(100)에 적용될 수 있다.
다른 실시 예에서, 메모리 블록은 3차원 구조를 가질 수 있다. 각 메모리 블록은 기판 위에 적층된 복수의 메모리 셀들을 포함한다. 이러한 복수의 메모리 셀들은 +X 방향, +Y 방향 및 +Z 방향을 따라 배열된다.
도 4는 타겟 블록, 비선택된 메모리 블록들 및 공유 블록을 설명하기 위한 도면이다.
도 2 및 도 4를 참조하면, 도 4는 도 2의 복수의 메모리 블록들(BLK1~BLKz) 중 제1 내지 제4 메모리 블록(BLK1~BLK4)을 도시한다. 도 4에서, 메모리 장치(도 2의 100)는 싱글 플레인 구조인 것으로 가정한다. 따라서, 도 4의 메모리 장치(도 2의 100)는 싱글 플레인 구조, 즉 단일의 플레인 구조이고, 단일 플레인은 제1 내지 제4 메모리 블록(BLK1~BLK4)을 포함할 수 있다.
실시 예에서, 제1 메모리 블록(BLK1)은 제1_1 내지 제1_n 로컬 워드 라인(LWL1_1~LWL1_n)에 연결될 수 있다. 즉, 제1 메모리 블록(BLK1)에 포함된 복수의 메모리 셀들은 제1_1 내지 제1_n 로컬 워드 라인(LWL1_1~LWL1_n)에 연결될 수 있다.
마찬가지로, 제2 메모리 블록(BLK2)은 제2_1 내지 제2_n 로컬 워드 라인(LWL2_1~LWL2_n), 제3 메모리 블록(BLK3)은 제3_1 내지 제3_n 로컬 워드 라인(LWL3_1~LWL3_n), 제4 메모리 블록(BLK4)은 제4_1 내지 제4_n 로컬 워드 라인(LWL4_1~LWL4_n)에 각각 연결될 수 있다.
실시 예에서, 제1_1 내지 제1_n 글로벌 워드 라인들(GWL1_1~GWL1_n)은 제1 및 제2 패스 스위치 그룹(pass switch group; PSG1, PSG2)을 통해 제1 및 제3 메모리 블록(BLK1, BLK3)에 선택적으로 연결될 수 있다. 제2_1 내지 제2_n 글로벌 워드 라인들(GWL2_1~GWL2_n)은 제1 및 제2 패스 스위치 그룹(PSG1, PSG2)을 통해 제2 및 제4 메모리 블록(BLK2, BLK4)에 선택적으로 연결될 수 있다.
실시 예에서, 제1 패스 스위치 그룹(PSG1)은 제1 블록 워드 라인(BLKWL1)에 인가되는 전압에 응답하여 턴온 또는 턴오프되는 복수의 패스 스위치들을 포함할 수 있으며, 복수의 패스 스위치들은 NMOS 트랜지스터들로 이루어질 수 있다. 제2 패스 스위치 그룹(PSG1)은 제2 블록 워드 라인(BLKWL2)에 인가되는 전압에 응답하여 턴온 또는 턴오프되는 복수의 패스 스위치들을 포함할 수 있으며, 복수의 패스 스위치들은 NMOS 트랜지스터들로 이루어질 수 있다.
제1 및 제2 블록 워드 라인(BLKWL1, BLKWL2)에 턴온 전압이 인가되어 제1 및 제2 패스 스위치 그룹(PSG1, PSG2)에 포함된 스위치들이 턴온되면, 제1_1 내지 제1_n 글로벌 워드 라인들(GWL1_1~GWL1_n)은 제1 및 제3 메모리 블록(BLK1, BLK3)에 공통으로 연결될 수 있고, 제2_1 내지 제2_n 글로벌 워드 라인들(GWL2_1~GWL2_n)은 제2 및 제4 메모리 블록(BLK2, BLK4)에 공통으로 연결될 수 있다.
제1 블록 워드 라인(BLKWL1)에 턴온 전압이 인가되고, 제2 블록 워드 라인(BLKWL2)에는 턴오프 전압이 인가되면, 제1 패스 스위치 그룹(PSG1)에 포함된 패스 스위치들은 턴온되고 제2 패스 스위치 그룹(PSG2)에 포함된 패스 스위치들은 턴오프될 수 있다. 따라서, 제1_1 내지 제1_n 글로벌 워드 라인들(GWL1_1~GWL1_n)은 제1 메모리 블록(BLK1)에 연결되고 제3 메모리 블록(BLK3)에는 연결되지 않는다. 또, 제2_1 내지 제2_n 글로벌 워드 라인들(GWL2_1~GWL2_n)은 제2 메모리 블록(BLK2)에 연결되고 제4 메모리 블록(BLK4)에는 연결되지 않는다.
반대로, 제1 블록 워드 라인(BLKWL1)에 턴오프 전압이 인가되고, 제2 블록 워드 라인(BLKWL2)에는 턴온 전압이 인가되면, 제1 패스 스위치 그룹(PSG1)에 포함된 패스 스위치들은 턴오프되고 제2 패스 스위치 그룹(PSG2)에 포함된 패스 스위치들은 턴온될 수 있다. 따라서, 제1_1 내지 제1_n 글로벌 워드 라인들(GWL1_1~GWL1_n)은 제3 메모리 블록(BLK3)에 연결되고 제1 메모리 블록(BLK1)에는 연결되지 않는다. 또, 제2_1 내지 제2_n 글로벌 워드 라인들(GWL2_1~GWL2_n)은 제4 메모리 블록(BLK4)에 연결되고 제2 메모리 블록(BLK2)에는 연결되지 않는다.
결과적으로, 블록 워드 라인에 인가되는 전압을 기초로 메모리 블록이 선택되고, 전압 생성부(도 2의 122)에서 출력된 동작 전압은 글로벌 워드 라인들 및 패스 스위치 그룹을 통해 선택된 메모리 블록으로 전송될 수 있다.
실시 예에서, 호스트(도 1의 300)로부터 수신된 요청에 대응하는 동작이 제1 메모리 블록(BLK1)에 수행될 수 있다. 이 경우, 제1 메모리 블록(BLK1)은 타겟 블록이고, 나머지 블록들, 즉 제2 내지 제4 메모리 블록(BLK2~BLK4)은 비선택된 메모리 블록들일 수 있다. 이 때, 비선택된 메모리 블록들(BLK2~BLK4), 중 제1 블록 워드 라인(BLKWL1)을 통해 타겟 블록인 제1 메모리 블록(BLK1)과 연결되는 제2 메모리 블록(BLK2)은 공유 블록일 수 있다.
타겟 블록에서 요청에 대응하는 동작이 수행되면, 타겟 블록뿐만 아니라 비선택된 메모리 블록에도 첫 번째 리드 동작 시 리드 동작이 페일 될 수 있다. 이러한 페일을 첫 번째 페이지 리드 페일 “1st page read fail” 이라고 한다. 따라서, 본 발명에서, 첫 번째 리드 동작 시 리드 동작이 페일(1st page read fail)되는 것을 방지하기 위해, 공유 블록에 더미 리드 동작을 수행하는 방법이 제시된다.
공유 블록에 더미 리드 동작을 수행하는 내용에 대해서는 도 7 이하에서 보다 상세히 설명하도록 한다.
도 5는 멀티 플레인 구조에서 타겟 블록, 비선택된 메모리 블록들 및 공유 블록을 설명하기 위한 도면이다.
도 5를 참조하면, 도 5는 메모리 장치(도 2의 100)가 멀티 플레인 구조일 때, 각 플레인에 포함된 메모리 블록들을 도시한다. 도 5는 실시 예로써 2개의 플레인, 즉 제1 및 제2 플레인(PLANE1, PLANE2)을 포함하는 메모리 장치(도 2의 100)를 도시하지만, 다른 실시 예에서, 메모리 장치(도 2의 100)는 더 많은 수의 플레인들을 포함할 수도 있다.
도 5에서, 메모리 장치(도 2의 100)는 제1 및 제2 플레인(PLANE1, PLANE2)을 포함하고, 제1 플레인(PLANE1)은 제1, 제3, 제5 및 제7 메모리 블록(BLK1, BLK3, BLK5, BLK7)을 포함하고, 제2 플레인(PLANE2)은 제2, 제4, 제6 및 제8 메모리 블록(BLK2, BLK4, BLK6, BLK8)을 포함하는 것으로 가정한다.
도 5는 메모리 장치(도 2의 100)가 멀티 플레인 구조인 것을 제외하고, 도 4와 동일하므로, 도 4와 중첩되는 내용에 대한 설명은 생략하도록 한다.
실시 예에서, 제1 메모리 블록(BLK1)은 제1_1 내지 제1_n 로컬 워드 라인(LWL1_1~LWL1_n), 제2 메모리 블록(BLK2)은 제2_1 내지 제2_n 로컬 워드 라인(LWL2_1~LWL2_n), 제3 메모리 블록(BLK3)은 제3_1 내지 제3_n 로컬 워드 라인(LWL3_1~LWL3_n), 제4 메모리 블록(BLK4)은 제4_1 내지 제4_n 로컬 워드 라인(LWL4_1~LWL4_n), 제5 메모리 블록(BLK5)은 제5_1 내지 제5_n 로컬 워드 라인(LWL5_1~LWL5_n), 제6 메모리 블록(BLK6)은 제6_1 내지 제6_n 로컬 워드 라인(LWL6_1~LWL6_n), 제7 메모리 블록(BLK7)은 제7_1 내지 제7_n 로컬 워드 라인(LWL7_1~LWL7_n), 제8 메모리 블록(BLK8)은 제8_1 내지 제8_n 로컬 워드 라인(LWL8_1~LWL8_n)에 각각 연결될 수 있다.
실시 예에서, 제1 내지 제8 메모리 블록(BLK1~BLK8) 중 제1, 제2, 제5 및 제6 메모리 블록(BLK1, BLK2, BLK5, BLK6)은 제1_1 내지 제1_n 글로벌 워드 라인들(GWL1_1~GWL1_n)에 연결될 수 있고, 제3, 제4, 제7 및 제8 메모리 블록(BLK3, BLK4, BLK7, BLK8)은 제2_1 내지 제2_n 글로벌 워드 라인들(GWL2_1~GWL2_n)에 연결될 수 있다.
이 때, 제1_1 내지 제1_n 글로벌 워드 라인들(GWL1_1~GWL1_n) 및 제2_1 내지 제2_n 글로벌 워드 라인들(GWL2_1~GWL2_n)은 각각 제1 내지 제4 패스 스위치 그룹(PSG1~4) 통해 제1 내지 제8 메모리 블록(BLK1~BLK8)에 선택적으로 연결될 수 있다.
따라서, 제1 블록 워드 라인(BLKWL1)에 턴온 전압이 인가되면, 제1_1 내지 제1_n 글로벌 워드 라인들(GWL1_1~GWL1_n) 및 제2_1 내지 제2_n 글로벌 워드 라인들(GWL2_1~GWL2_n)에 인가되는 전압은 제1 및 제3 메모리 블록(BLK1, BLK3)에 각각 인가될 수 있다. 제2 블록 워드 라인(BLKWL2)에 턴온 전압이 인가되면, 제1_1 내지 제1_n 글로벌 워드 라인들(GWL1_1~GWL1_n) 및 제2_1 내지 제2_n 글로벌 워드 라인들(GWL2_1~GWL2_n)에 인가되는 전압은 제5 및 제7 메모리 블록(BLK5, BLK7)에 각각 인가될 수 있다.
또, 제3 블록 워드 라인(BLKWL3)에 턴온 전압이 인가되면, 제1_1 내지 제1_n 글로벌 워드 라인들(GWL1_1~GWL1_n) 및 제2_1 내지 제2_n 글로벌 워드 라인들(GWL2_1~GWL2_n)에 인가되는 전압은 제2 및 제4 메모리 블록(BLK2, BLK4)에 각각 인가될 수 있다. 제4 블록 워드 라인(BLKWL4)에 턴온 전압이 인가되면, 제1_1 내지 제1_n 글로벌 워드 라인들(GWL1_1~GWL1_n) 및 제2_1 내지 제2_n 글로벌 워드 라인들(GWL2_1~GWL2_n)에 인가되는 전압은 제6 및 제8 메모리 블록(BLK6, BLK8)에 각각 인가될 수 있다.
결과적으로, 도 4와 동일하게, 블록 워드 라인에 인가되는 전압을 기초로 메모리 블록이 선택되고, 전압 생성부(도 2의 122)에서 출력된 동작 전압은 글로벌 워드 라인들 및 패스 스위치 그룹을 통해 선택된 메모리 블록으로 전송될 수 있다.
도 5에서, 호스트(도 1의 300)로부터 수신된 요청에 대응하는 동작이 제1 메모리 블록(BLK1)에 수행될 수 있다. 이 경우, 제1 메모리 블록(BLK1)은 타겟 블록이고, 나머지 블록들, 즉 제2 내지 제8 메모리 블록(BLK2~BLK8)은 비선택된 메모리 블록들일 수 있다. 비선택된 메모리 블록들(BLK2~BLK8) 중, 제1 블록 워드 라인(BLKWL1)을 통해 타겟 블록인 제1 메모리 블록(BLK1)과 연결되는 제3 메모리 블록(BLK3)은 공유 블록일 수 있다.
실시 예에서, 호스트(도 1의 300)로부터 수신된 요청에 대응하는 동작이 제1 메모리 블록(BLK1)에 수행될 수 있다. 이 경우, 제1 메모리 블록(BLK1)은 타겟 블록이고, 나머지 블록들, 즉 제2 내지 제8 메모리 블록(BLK2~BLK8)은 비선택된 메모리 블록들일 수 있다. 비선택된 메모리 블록들(BLK2~BLK8) 중, 타겟 블록인 제1 메모리 블록(BLK1)과 제1 블록 워드 라인(BLKWL1)을 통해 연결되는 제3 메모리 블록(BLK3)은 공유 블록일 수 있다.
본 발명에서, 메모리 장치(도 2의 100)가 멀티 플레인 구조인 경우, 공유 블록인 제3 메모리 블록(BLK3)뿐만 아니라, 다른 플레인에 포함된 메모리 블록들 중 제3 메모리 블록(BLK3)과 동일한 위치의 메모리 블록인 제4 메모리 블록(BLK4)에도 더미 리드 동작이 수행될 수 있다. 이 경우, 메모리 컨트롤러(도 1의 200)로부터 수신되는 리드 커맨드는 멀티 플레인 리드 커맨드일 수 있다.
도 6은 첫 번째 페이지 리드 페일이 발생되는 과정을 설명하기 위한 도면이다.
도 6을 참조하면, 도 6은 도 4 및 도 5의 메모리 블록들 중 타겟 메모리 블록에 프로그램 동작이 수행된 이후 메모리 블록에 포함된 메모리 셀들의 문턱 전압 분포를 도시한다. 도 6에서, 메모리 장치(도 2의 100)에 포함된 메모리 셀들은 멀티 레벨 셀(Multi Level Cell; MLC) 방식으로 프로그램되는 것으로 가정한다. 즉, 메모리 셀들은 소거 상태(E), 제1 내지 제3 프로그램 상태(P1~P3)들 중 어느 하나의 상태일 수 있다.
다른 실시 예에서, 메모리 장치(도 2의 100)에 포함된 메모리 셀들은 싱글 레벨 셀(Single Level Cell; SLC), 트리플 레벨 셀(Triple Level Cell; TLC) 또는 쿼드러플 레벨 셀(Quadruple Level Cell; QLC) 방식으로 프로그램될 수 있다. 즉, 다른 프로그램 방식에도 본 발명이 적용될 수 있다.
실시 예에서, 호스트(도 1의 300)로부터 수신되는 요청에 대응하는 동작이 타겟 블록에 수행될 수 있다. 예를 들면, 호스트(도 1의 300)로부터 수신되는 요청이 프로그램 요청인 경우, 프로그램될 페이지가 포함된 타겟 블록에 프로그램 동작이 수행될 수 있다.
프로그램 동작이 수행될 때, 프로그램 단계 및 검증 단계에서, 메모리 장치(도 2의 100)에 포함된 복수의 메모리 블록들 각각에 연결된 복수의 워드 라인들 및 비트 라인들에 전압이 인가될 수 있다. 또, 프로그램 단계와 검증 단계 사이에 메모리 셀들의 채널이 초기화될 수 있다.
따라서, 프로그램 동작 과정에서, 복수의 메모리 블록들이 연결된 스트링을 통해, 의도치 않은 정공(Hole)이 유입되거나 또는 유출될 수 있다.
실시 예에서, 프로그램 동작뿐만 아니라, 리드 동작 또는 소거 동작의 경우에도 마찬가지로 복수의 메모리 블록들 각각에 연결된 복수의 워드 라인들 및 비트 라인들에 전압이 인가될 수 있기 때문에, 복수의 메모리 블록들이 연결된 스트링을 통해, 의도치 않은 정공(Hole)이 유입되거나 또는 유출될 수 있다.
도 6은 의도치 않은 정공(Hole)이 메모리 블록들로 유입되는 경우를 도시한다. 즉, 정공(Hole)이 유입되면, 메모리 셀들이 연결된 스트링의 전위가 상승되고, 스트링 전위가 상승됨에 따라 스트링에 흐르는 전류가 감소될 수 있다. 따라서, 메모리 셀들의 문턱 전압이 증가될 수 있다.
실시 예에서, 메모리 블록들로 정공이 유입됨에 따라, 제1 프로그램 상태(P1)는 제1' 프로그램 상태(P1'), 제2 프로그램 상태(P2)는 제2' 프로그램 상태(P2'), 제3 프로그램 상태(P3)는 제3' 프로그램 상태(P3')로 변경될 수 있다. 즉, 메모리 셀들의 문턱 전압 분포가 오른쪽으로 시프팅될 수 있다.
실시 예에서, 의도치 않은 정공(Hole)이 메모리 블록들로부터 유출되면, 메모리 셀들의 문턱 전압 분포는 왼쪽으로 시프팅될 수 있다(미도시). 즉, 정공(Hole)이 유출되면, 메모리 셀들이 연결된 스트링의 전위가 낮아지고, 스트링 전위가 낮아짐에 따라 스트링에 흐르는 전류가 증가될 수 있다. 따라서, 메모리 셀들의 문턱 전압이 감소될 수 있다.
결과적으로, 타겟 블록에 프로그램 동작, 리드 동작 또는 소거 동작이 수행되면, 복수의 메모리 블록들의 문턱 전압 분포가 변경될 수 있다. 또, 변경된 문턱 전압 분포로 인해, 리드 동작 시, 리드 동작이 페일될 수 있다. 즉, 타겟 블록에 대한 동작이 수행된 직후에 수행되는 리드 동작에 의해 리드된 데이터에는 페일 비트가 상대적으로 많이 포함될 수 있다. 이를 첫 번째 페이지 리드 페일(1st Page Read Fail)이라 한다.
그러나, 첫 번째 페이지 리드 페일(1st Page Read Fail)이 발생된 이후 수행되는 리드 동작에 의해 리드된 데이터에는 페일 비트가 상대적으로 적게 포함될 수 있다. 따라서, 본 발명에서, 첫 번째 페이지 리드 페일(1st Page Read Fail)을 개선하기 위해, 타겟 블록에 대한 동작이 수행된 후 공유 블록에 동작이 수행되기 전 공유 블록에 더미 리드 동작을 수행하는 방법이 제시된다.
도 7은 호스트로부터 출력된 요청 및 논리 블록 어드레스를 기초로 더미 리드 커맨드를 출력하기 위한 도 1의 메모리 컨트롤러의 구성을 설명하기 위한 도면이다.
도 7을 참조하면, 메모리 컨트롤러(200)는 플래시 변환 계층(210) 및 더미 리드 제어부(220)를 포함할 수 있다.
실시 예에서, 플래시 변환 계층(210)은 호스트(300)로부터 논리 블록 어드레스(logical block address, LBA)를 수신하여 물리 블록 어드레스(physical block address, PBA)로 변환할 수 있다. 논리 블록 어드레스(LBA)는 호스트(300)로부터 요청(REQUEST)과 함께 수신되며, 요청(REQUEST)에 대응하는 어드레스일 수 있다. 플래시 변환 계층(210)은 논리 블록 어드레스(LBA)와 물리 블록 어드레스(PBA) 간 맵핑 관계를 형성하고, 그 맵핑 관계를 논리-물리 어드레스 맵핑 테이블(logical-physical address mapping table)에 저장할 수 있다.
플래시 변환 계층(210)은 논리 블록 어드레스(LBA)를 물리 블록 어드레스(PBA)로 변환할 때 변환 정보(TRANS_INF)를 생성할 수 있다. 변환 정보(TRANS_INF)는 변환된 물리 블록 어드레스(PBA)가 메모리 장치(도 2의 100)의 페이지에 대응되는 어드레스인지 또는 메모리 장치(도 2의 100)의 메모리 블록에 대응되는 어드레스인지에 대한 정보를 포함할 수 있다. 즉, 변환 정보(TRANS_INF)는 변환된 물리 블록 어드레스가 로우 어드레스만을 포함하는지 또는 로우 어드레스 및 컬럼 어드레스를 포함하는 것인지를 나타내는 정보를 포함할 수 있다. 다시 말하면, 변환 정보는 변환된 물리 블록 어드레스가 메모리 블록 단위의 어드레스인지 또는 페이지 단위의 어드레스인지를 나타내는 정보를 포함할 수 있다.
또, 변환 정보(TRANS_INF)는 변환된 어드레스가 나타내는 페이지의 수에 관한 정보를 포함할 수 있다.
예를 들면, 호스트(300)로부터 수신된 요청(REQUEST)이 소거 요청인 경우, 소거 요청과 함께 수신된 논리 블록 어드레스(LBA)에 대응하는 물리 블록 어드레스(PBA)는 메모리 장치(도 2의 100)의 특정 메모리 블록을 나타내는 어드레스일 수 있다. 이 경우, 변환된 물리 블록 어드레스(PBA)는 컬럼 어드레스와 로우 어드레스 중 로우 어드레스만을 포함할 수 있다.
따라서, 플래시 변환 계층(210)은 소거 요청과 함께 수신된 논리 블록 어드레스(LBA)를 물리 블록 어드레스(PBA)로 변환하고, 변환된 어드레스가 메모리 장치(도 2의 100)의 특정 메모리 블록의 어드레스임을 나타내는 변환 정보(TRANS_INF)를 생성할 수 있다.
다른 예를 들면, 호스트(300)로부터 수신된 요청(REQUEST)이 프로그램 요청 또는 리드 요청인 경우, 프로그램 요청 또는 리드 요청과 함께 수신된 논리 블록 어드레스(LBA)에 대응하는 물리 블록 어드레스(PBA)는 메모리 장치(도 2의 100)의 특정 페이지를 나타내는 어드레스일 수 있다. 이 경우, 변환된 물리 블록 어드레스(PBA)는 컬럼 어드레스 및 로우 어드레스를 모두 포함할 수 있다.
따라서, 플래시 변환 계층(210)은 프로그램 요청 또는 리드 요청과 함께 수신된 논리 블록 어드레스(LBA)를 물리 블록 어드레스(PBA)로 변환하고, 변환된 어드레스가 메모리 장치(도 2의 100)의 특정 페이지의 어드레스이고, 변환된 어드레스의 수를 나타내는 변환 정보(TRANS_INF)를 생성할 수 있다.
결과적으로, 호스트(300)로부터 수신된 요청(REQUEST)이 소거 요청인 경우, 플래시 변환 계층(210)은 논리 블록 어드레스(LBA)가 특정 메모리 블록의 어드레스로 변환되었음을 나타내는 변환 정보(TRANS_INF)를 생성할 수 있다. 또, 호스트(300)로부터 수신된 요청(REQUEST)이 프로그램 요청 또는 리드 요청인 경우, 플래시 변환 계층(210)은 논리 블록 어드레스(LBA)가 특정 페이지의 어드레스로 변환되었음을 나타내는 정보 및 변환된 어드레스에 대응하는 페이지의 수에 관한 변환 정보(TRANS_INF)를 생성할 수 있다.
실시 예에서, 더미 리드 제어부(220)는 호스트(300)로부터 요청(REQUEST)을 수신할 수 있다. 호스트(300)로부터 수신된 요청(REQUEST)은 프로그램 요청, 리드 요청 또는 소거 요청일 수 있다. 또, 더미 리드 제어부(220)는 플래시 변환 계층(210)으로부터 변환 정보(TRANS_INF)를 수신할 수 있다.
더미 리드 제어부(220)는 호스트(300)로부터 수신된 요청(REQUEST) 및/또는 변환 정보(TRANS_INF)를 기초로 더미 리드 커맨드(DUMMY_READ_CMD)를 생성할 수 있다.
구체적으로, 더미 리드 제어부(220)는 변환된 어드레스가 특정 메모리 블록을 나타내는 어드레스이거나 또는 변환된 페이지의 수가 미리 설정된 기준값을 초과하면 더미 리드 커맨드(DUMMY_READ_CMD)를 생성할 수 있다. 나아가 더미 리드 제어부(220)는 호스트(300)로부터 수신된 요청(REQUEST)이 소거 요청인 경우, 소거 요청은 메모리 블록 단위로 수행되므로, 소거 요청을 기초로 또는 변환 정보(TRANS_INF)를 기초로 더미 리드 커맨드(DUMMY_READ_CMD)를 생성할 수 있다.
실시 예에서, 호스트(300)로부터 수신된 요청(REQUEST)이 소거 요청인 경우, 더미 리드 제어부(220)는 호스트(300)로부터 수신된 소거 요청 및/또는 변환 정보(TRANS_INF)를 기초로 더미 리드 커맨드(DUMMY_READ_CMD)를 생성할 수 있다. 실시 예에서, 호스트(300)로부터 수신된 요청(REQUEST)이 프로그램 요청 또는 리드 요청인 경우, 더미 리드 제어부(220)는 호스트(300)로부터 수신된 소거 요청 및 변환 정보(TRANS_INF)를 기초로 더미 리드 커맨드(DUMMY_READ_CMD)를 생성할 수 있다.
구체적으로, 호스트(300)로부터 수신된 요청(REQUEST)이 소거 요청인 경우, 플래시 변환 계층(210)이 변환한 물리 블록 어드레스(PBA)는 메모리 장치(도 2의 100)의 특정 메모리 블록을 나타내는 어드레스이므로, 더미 리드 제어부(220)는 공유 블록에 더미 리드 동작을 수행할 것을 지시하는 더미 리드 커맨드(DUMMY_READ_CMD)를 생성하여 메모리 장치(도 2의 100)로 출력할 수 있다.
그러나, 소거 요청에 대응하는 소거 동작은 메모리 블록 단위로 수행되는 것이므로, 더미 리드 제어부(220)는 변환 정보(TRANS_INF)와 관계없이 소거 요청을 수신한 때, 또는 특정 메모리 블록의 어드레스로 변환되었음을 나타내는 변환 정보(TRANS_INF)를 수신한 때, 공유 블록에 더미 리드 동작을 수행할 것을 지시하는 더미 리드 커맨드(DUMMY_READ_CMD)를 생성할 수 있다. 더미 리드 제어부(220)는 생성된 더미 리드 커맨드(DUMMY_READ_CMD)를 메모리 장치(도 2의 100)로 출력할 수 있다.
또, 호스트(300)로부터 수신된 요청(REQUEST)이 프로그램 요청 또는 소거 요청인 경우, 플래시 변환 계층(210)이 변환한 물리 블록 어드레스(PBA)는 메모리 장치(도 2의 100)의 특정 페이지를 나타내는 어드레스이므로, 더미 리드 제어부(220)는 변환 정보(TRANS_INF)를 기초로 공유 블록에 더미 리드 동작을 수행할 것을 지시하는 더미 리드 커맨드(DUMMY_READ_CMD)를 생성할 수 있다. 즉, 호스트(300)로부터 프로그램 요청 또는 소거 요청을 수신하면, 플래시 변환 계층(210)은 변환된 어드레스에 대응하는 페이지의 수를 기초로 더미 리드 커맨드(DUMMY_READ_CMD)를 생성하여 메모리 장치(도 2의 100)로 출력할 수 있다.
실시 예에서, 메모리 장치(도 2의 100)가 멀티 플레인 구조인 경우, 더미 리드 제어부(220)는 각 플레인에 더미 리드 동작을 수행하기 위한 더미 리드 커맨드(DUMMY_READ_CMD)를 생성할 수 있다. 즉, 메모리 장치(도 2의 100)가 멀티 플레인 구조일 때 생성되는 더미 리드 커맨드(DUMMY_READ_CMD)는 멀티 플레인 리드 커맨드일 수 있다. 더미 리드 커맨드(DUMMY_READ_CMD)가 멀티 플레인 리드 커맨드인 경우, 메모리 장치(도 2의 100)는 공유 블록뿐만 아니라, 다른 플레인에 포함된 메모리 블록들 중 공유 블록과 동일한 위치의 메모리 블록에도 더미 리드 동작을 수행할 수 있다.
실시 예에서, 더미 리드 제어부(220)는 더미 리드 동작이 수행될 페이지의 수 및 더미 리드 동작 시 사용되는 리드 전압을 결정할 수 있다. 예를 들면, 더미 리드 제어부(220)는 공유 블록에 포함된 페이지들 중 일부 또는 전부의 페이지들에 대한 더미 리드 동작을 수행할 것을 결정할 수 있다. 또, 더미 리드 제어부(220)는 더미 리드 동작 시, 각 페이지가 연결된 워드 라인들에 인가될 리드 전압 레벨을 제어할 수 있다.
더미 리드 제어부(220)가 제어하는 리드 전압 레벨은 도 8을 통해 보다 상세히 설명하도록 한다.
도 8은 도 7의 더미 리드 커맨드에 대응하는 더미 리드 전압을 설명하기 위한 도면이다.
도 8을 참조하면, 도 8의 (a)는 메모리 장치(도 2의 100)가 멀티 레벨 셀(Multi Level Cell; MLC) 방식으로 프로그램 동작을 수행할 때의 메모리 셀들의 문턱 전압 분포, 도 8의 (b)는 메모리 장치(도 2의 100)가 트리플 레벨 셀(Triple Level Cell; TLC) 방식으로 프로그램 동작을 수행할 때의 메모리 셀들의 문턱 전압 분포를 도시한다.
실시 예에서, 더미 리드 제어부(220)가 호스트(300)로부터 수신된 소거 요청 및/또는 변환 정보(TRANS_INF)를 기초로 더미 리드 커맨드(DUMMY_READ_CMD)를 생성할 때, 더미 리드 동작에 사용될 더미 리드 전압 레벨을 결정할 수 있다.
실시 예에서, 더미 리드 커맨드(DUMMY_READ_CMD)에 대응하는 더미 리드 동작은 타겟 블록에 동작이 수행된 이후 첫 번째 리드 동작이 페일(1st page read fail)되는 것을 방지하기 위한 동작일 수 있다. 따라서, 첫 번째 리드 동작의 페일(1st page read fail)을 방지하기 위해, 공유 블록에 포함된 모든 메모리 셀들이 턴온될 필요가 있다. 즉, 공유 블록에 포함된 모든 메모리 셀들이 턴온되었다가 턴오프됨으로써, 메모리 셀들의 문턱 전압 분포는 정상 분포로 될 수 있다.
따라서, 더미 리드 제어부(220)는 메모리 장치(도 2의 100)의 프로그램 방식에 따라, 더미 리드 동작에 이용될 더미 리드 전압을 제어할 수 있다.
도 8의 (a)를 참조하면, 도 8의 (a)는 메모리 장치(도 2의 100)가 멀티 레벨 셀(Multi Level Cell; MLC) 방식으로 프로그램 동작을 수행할 때의 메모리 셀들의 문턱 전압 분포일 수 있다. 따라서, 더미 리드 제어부(220)가 공유 블록에 더미 리드 동작을 수행할 것을 결정한 경우, 더미 리드 제어부(220)는 공유 블록에 포함된 모든 메모리 셀들을 턴온시키기 위해, 제3 프로그램 상태(P3)보다 높은 제1 더미 리드 전압(VDR1)으로 더미 리드 동작을 수행할 것을 결정할 수 있다.
도 8의 (b)를 참조하면, 도 8의 (b)는 메모리 장치(도 2의 100)가 트리플 레벨 셀(Triple Level Cell; TLC) 방식으로 프로그램 동작을 수행할 때의 메모리 셀들의 문턱 전압 분포일 수 있다. 따라서, 더미 리드 제어부(220)가 공유 블록에 더미 리드 동작을 수행할 것을 결정한 경우, 더미 리드 제어부(220)는 공유 블록에 포함된 모든 메모리 셀들을 턴온시키기 위해, 제7 프로그램 상태(P7)보다 높은 제2 더미 리드 전압(VDR2)으로 더미 리드 동작을 수행할 것을 결정할 수 있다.
다른 실시 예에서, 메모리 장치(도 2의 100)가 싱글 레벨 셀(Single Level Cell; SLC) 방식으로 프로그램 동작을 수행할 때는 제1 프로그램 상태보다 높은 전압, 메모리 장치(도 2의 100)가 쿼드러플 레벨 셀(Quadruple Level Cell; QLC) 방식으로 프로그램 동작을 수행할 때는 제15 프로그램 상태보다 높은 전압을 더미 리드 전압으로 결정할 수 있다.
도 9는 호스트로부터 출력된 요청이 소거 요청일 때, 더미 리드 동작이 수행되는 과정을 설명하기 위한 도면이다.
도 9를 참조하면, 도 9는 메모리 장치(도 1의 100, MEMORY DEVICE)가 타겟 블록에 소거 동작을 수행할 때, 공유 블록에 더미 리드 동작이 수행되는 과정을 도시한다.
실시 예에서, 메모리 컨트롤러(도 1의 200, MEMORY CONTROLLER)는 호스트(도 1의 300, HOST)로부터 소거 요청(ERASE_REQ) 및 소거 요청(ERASE_REQ)에 대응하는 소거 어드레스(ERASE_ADDR)를 수신할 수 있다. 이 때, 소거 어드레스(ERASE_ADDR)는 논리 블록 어드레스(logical block address, LBA)일 수 있다.
메모리 컨트롤러(MEMORY CONTROLLER)는 호스트(HOST)로부터 수신된 소거 어드레스(ERASE_ADDR)를 물리 블록 어드레스(physical block address, PBA)로 변환할 수 있다. 이 때, 변환된 물리 블록 어드레스(PBA)는 소거 동작(ERASE_OP)이 수행되는 타겟 블록의 어드레스일 수 있다.
이 후, 메모리 컨트롤러(MEMORY CONTROLLER)는 소거 요청(ERASE_REQ)에 대응하는 소거 커맨드(ERASE_CMD)와 함께, 변환된 물리 블록 어드레스(PBA)를 메모리 장치(MEMORY DEVICE)로 출력할 수 있다. 메모리 장치(MEMORY DEVICE)는 소거 커맨드(ERASE_CMD)에 응답하여 소거 동작(ERASE_OP)을 수행할 수 있다.
실시 예에서, 호스트(HOST)로부터 수신된 소거 어드레스(ERASE_ADDR)가 물리 블록 어드레스(PBA)로 변환될 때, 변환 정보가 생성될 수 있다. 변환 정보는 변환된 어드레스가 메모리 장치(MEMORY DEVICE)에 포함된 복수의 메모리 블록들 중 특정 메모리 블록에 관한 어드레스임을 나타내는 정보를 포함할 수 있다.
소거 동작(ERASE_OP)의 경우 메모리 블록 단위로 수행되므로, 메모리 컨트롤러(MEMORY CONTROLLER)는 소거 커맨드(ERASE_CMD)가 메모리 장치(MEMORY DEVICE)로 출력될 때, 또는 변환된 어드레스가 메모리 장치(MEMORY DEVICE)의 특정 메모리 블록에 관한 어드레스임을 나타내는 변환 정보가 생성된 때, 더미 리드 커맨드(DUMMY_READ_CMD)를 생성할 수 있다.
즉, 메모리 장치(MEMORY DEVICE)에 메모리 블록 단위로 동작이 수행됨을 메모리 컨트롤러(MEMORY CONTROLLER)가 확인하면, 메모리 컨트롤러(MEMORY CONTROLLER)는 동작이 수행되는 블록 워드 라인을 통해 타겟 블록과 연결된 공유 블록에 더미 리드 동작을 수행할 것을 결정할 수 있다.
이 후, 메모리 컨트롤러(MEMORY CONTROLLER)가 더미 리드 커맨드(DUMMY_READ_CMD)를 생성하여 메모리 장치(MEMORY DEVICE)로 출력하면, 메모리 장치(MEMORY DEVICE)는 더미 리드 커맨드(DUMMY_READ_CMD)에 대응하는 더미 리드 동작(DUMMY_READ_OP)을 수행할 수 있다. 메모리 장치(MEMORY DEVICE)가 싱글 플레인 구조인 경우, 더미 리드 동작(DUMMY_READ_OP)은 공유 블록에 수행될 수 있다. 실시 예에서, 메모리 장치(MEMORY DEVICE)가 멀티 플레인 구조인 경우, 더미 리드 동작(DUMMY_READ_OP)은 공유 블록에 수행되거나 또는 공유 블록 및 다른 플레인의 메모리 블록들 중 공유 블록과 동일한 위치의 메모리 블록에 수행될 수도 있다.
도 10은 호스트로부터 출력된 요청이 프로그램 요청 또는 리드 요청일 때, 더미 리드 동작이 수행되는 과정을 설명하기 위한 도면이다.
도 10을 참조하면, 도 10은 메모리 장치(도 1의 100, MEMORY DEVICE)가 타겟 블록에 프로그램 동작 또는 소거 동작을 수행할 때, 공유 블록에 더미 리드 동작이 수행되는 과정을 도시한다.
실시 예에서, 메모리 컨트롤러(도 1의 200, MEMORY CONTROLLER)는 호스트(도 1의 300, HOST)로부터 프로그램 요청(PGM_REQ)과 함께 프로그램 요청(PGM_REQ)에 대응하는 프로그램 어드레스(PGM_ADDR) 또는 리드 요청(READ_REQ)과 함께 리드 요청(READ_REQ)에 대응하는 리드 어드레스(READ_ADDR)를 수신할 수 있다. 이 때, 프로그램 어드레스(PGM_ADDR) 또는 리드 어드레스(READ_ADDR)는 논리 블록 어드레스(logical block address, LBA)일 수 있다.
메모리 컨트롤러(MEMORY CONTROLLER)는 호스트(HOST)로부터 수신된 프로그램 어드레스(PGM_ADDR) 또는 리드 어드레스(READ_ADDR)를 물리 블록 어드레스(physical block address, PBA)로 변환할 수 있다. 이 때, 변환된 물리 블록 어드레스(PBA)는 프로그램 동작(PGM_OP) 또는 리드 동작(READ_OP)이 수행되는 페이지가 포함된 타겟 블록의 어드레스일 수 있다.
이 후, 메모리 컨트롤러(MEMORY CONTROLLER)는 프로그램 요청(PGM_REQ) 또는 리드 요청(READ_REQ)에 대응하는 프로그램 커맨드(PGM_CMD) 또는 리드 커맨드(READ_CMD)와 함께, 변환된 물리 블록 어드레스(PBA)를 메모리 장치(MEMORY DEVICE)로 출력할 수 있다. 메모리 장치(MEMORY DEVICE)는 프로그램 커맨드(PGM_CMD) 또는 리드 커맨드(READ_CMD)에 응답하여 프로그램 동작(PGM_OP) 또는 리드 동작(READ_OP)을 수행할 수 있다.
실시 예에서, 호스트(HOST)로부터 수신된 프로그램 어드레스(PGM_ADDR) 또는 리드 어드레스(READ_ADDR)가 물리 블록 어드레스(PBA)로 변환될 때, 변환 정보가 생성될 수 있다. 변환 정보는 변환된 어드레스가 메모리 장치(MEMORY DEVICE)에 포함된 페이지들 중 특정 페이지에 관한 어드레스임을 나타내는 정보를 포함할 수 있다. 추가적으로, 변환 정보는 변환된 어드레스에 대응하는 페이지들의 수에 관한 정보도 포함할 수 있다.
프로그램 동작(PGM_OP) 또는 리드 동작(READ_OP)의 경우 페이지 단위로 수행되므로, 메모리 컨트롤러(MEMORY CONTROLLER)는 변환 정보를 기초로 더미 리드 커맨드(DUMMY_READ_CMD)를 생성할 수 있다.
예를 들면, 변환 정보에 포함된 변환된 어드레스에 대응하는 페이지들의 수가 미리 설정된 기준값을 초과하면, 메모리 컨트롤러(MEMORY CONTROLLER)는 더미 리드 커맨드(DUMMY_READ_CMD)를 생성할 수 있다. 반대로, 변환 정보에 포함된 변환된 어드레스에 대응하는 페이지들의 수가 미리 설정된 기준값 이하면, 메모리 컨트롤러(MEMORY CONTROLLER)는 더미 리드 커맨드(DUMMY_READ_CMD)를 생성하지 않을 수 있다.
이 후, 메모리 컨트롤러(MEMORY CONTROLLER)가 더미 리드 커맨드(DUMMY_READ_CMD)를 생성하여 메모리 장치(MEMORY DEVICE)로 출력하면, 메모리 장치(MEMORY DEVICE)는 더미 리드 커맨드(DUMMY_READ_CMD)에 대응하는 더미 리드 동작(DUMMY_READ_OP)을 수행할 수 있다. 메모리 장치(MEMORY DEVICE)가 싱글 플레인 구조인 경우, 더미 리드 동작(DUMMY_READ_OP)은 공유 블록에 수행될 수 있다. 실시 예에서, 메모리 장치(MEMORY DEVICE)가 멀티 플레인 구조인 경우, 더미 리드 동작(DUMMY_READ_OP)은 공유 블록에 수행되거나 또는 공유 블록 및 다른 플레인의 메모리 블록들 중 공유 블록과 동일한 위치의 메모리 블록에 수행될 수도 있다.
도 11은 본 발명의 일 실시 예에 따른 메모리 장치의 동작을 설명하기 위한 도면이다.
도 11을 참조하면, S1101 단계에서, 메모리 장치는 타겟 블록에 동작을 수행할 수 있다. 예를 들면, 호스트로부터 수신되는 요청에 대응하는 타겟 블록에 동작이 수행될 수 있다. 즉, 호스트로부터 수신되는 요청이 프로그램 요청 또는 리드 요청인 경우, 프로그램 요청 또는 리드 요청에 대응하는 동작이 타겟 블록에 포함된 페이지에 수행되고, 호스트로부터 수신되는 요청이 소거 요청인 경우, 소거 요청에 대응하는 동작이 타겟 블록에 수행될 수 있다.
호스트의 요청에 대응하는 동작이 타겟 블록에 수행되면, S1103 단계에서, 메모리 장치는 공유 블록 및/또는 타겟 블록에 더미 리드 동작을 수행할 수 있다.
요청에 대응하는 동작이 타겟 블록에 수행되면, 타겟 블록뿐만 아니라 비선택된 메모리 블록에도 첫 번째 리드 동작 시 리드 동작이 페일(1st page read fail)될 수 있기 때문에, 본 발명에서, 타겟 블록에 동작이 수행된 이후, 공유 블록 및/또는 타겟 블록에 더미 리드 동작이 수행될 수 있다.
도 12는 본 발명의 일 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 도면이다.
도 12를 참조하면, S1201 단계에서, 메모리 컨트롤러는 호스트로부터 요청을 수신할 수 있다. 호스트로부터 수신된 요청은 프로그램 요청, 리드 요청 또는 소거 요청일 수 있다.
호스트로부터 요청을 수신하면, 메모리 컨트롤러는 수신된 요청이 소거 요청인지를 판단할 수 있다(S1203). 호스트로부터 수신된 요청이 소거 요청이면(Y), 메모리 컨트롤러는 요청에 대응하는 커맨드, 즉 소거 커맨드를 메모리 장치로 출력한 후, 공유 블록에 대한 더미 리드 동작을 수행하기 위해 더미 리드 커맨드를 출력할 수 있다(S1205). 이 때, 소거 요청에 수행되는 메모리 블록은 타겟 블록이고, 블록 워드 라인을 통해 타겟 블록과 연결되는 메모리 블록은 공유 블록일 수 있다.
실시 예에서, 소거 커맨드에 대응하는 소거 동작은 메모리 블록 단위로 수행되므로, 변환된 어드레스에 대응하는 페이지의 수와 관계없이 공유 블록에 더미 리드 동작이 수행될 수 있다. 따라서, 메모리 컨트롤러는 소거 커맨드가 메모리 장치로 출력될 때, 또는 변환된 어드레스가 메모리 장치의 특정 메모리 블록에 관한 어드레스임을 나타내는 변환 정보가 생성된 때, 더미 리드 커맨드를 생성하여 메모리 장치에 출력할 수 있다.
호스트로부터 수신된 요청이 소거 요청이 아니면(N), 즉 호스트로부터 수신된 요청이 프로그램 요청 또는 리드 요청이면, 메모리 컨트롤러는 변환된 어드레스에 대응하는 페이지들의 수가 기준값을 초과하는지 판단할 수 있다(S1207). 기준값은 미리 설정될 수 있다.
변환된 어드레스에 대응하는 페이지들의 수가 기준값을 초과하면(Y), S1205 단계로 진행하여, 메모리 컨트롤러는 프로그램 요청 또는 리드 요청에 대응하는 프로그램 커맨드 또는 리드 커맨드를 출력한 후 공유 블록에 더미 리드 동작을 수행하기 위한 더미 리드 커맨드를 출력할 수 있다.
그러나, 변환된 어드레스에 대응하는 페이지들의 수가 기준값을 초과하지 않으면(N), 메모리 컨트롤러는 요청에 대응하는 커맨드를 출력할 수 있다(S1209). 즉, 메모리 컨트롤러는 프로그램 요청 또는 리드 요청에 대응하는 프로그램 커맨드 또는 리드 커맨드를 출력한 후 더미 리드 커맨드를 출력하지 않을 수 있다.
도 13은 도 1의 메모리 컨트롤러의 다른 실시 예를 설명하기 위한 도면이다.
메모리 컨트롤러(1000)는 호스트(Host) 및 메모리 장치에 연결된다. 호스트(Host)로부터의 요청에 응답하여, 메모리 컨트롤러(1000)는 메모리 장치를 액세스하도록 구성된다. 예를 들면, 메모리 컨트롤러(1000)는 메모리 장치의 쓰기, 읽기, 소거, 그리고 배경(background) 동작을 제어하도록 구성된다. 메모리 컨트롤러(1000)는 메모리 장치 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 메모리 컨트롤러(1000)는 메모리 장치를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다.
도 13을 참조하면, 메모리 컨트롤러(1000)는 프로세서(Processor; 1010), 메모리 버퍼(Memory Buffer; 1020), 에러 정정부(ECC; 1030), 호스트 인터페이스(Host Interface; 1040), 버퍼 컨트롤러(Buffer Control Circuit; 1050), 메모리 인터페이스(Memory Interface; 1060) 그리고 버스(Bus; 1070)를 포함할 수 있다.
버스(1070)는 메모리 컨트롤러(1000)의 구성 요소들 사이에 채널(channel)을 제공하도록 구성될 수 있다.
프로세서(1010)는 메모리 컨트롤러(1000)의 제반 동작을 제어하고, 논리 연산을 수행할 수 있다. 프로세서(1010)는 호스트 인터페이스(1040)를 통해 외부의 호스트와 통신하고, 메모리 인터페이스(1060)를 통해 메모리 장치와 통신할 수 있다. 또한 프로세서(1010)는 버퍼 컨트롤러(1050)를 통해 메모리 버퍼(1020)와 통신할 수 있다. 프로세서(1010)는 메모리 버퍼(1020)를 동작 메모리, 캐시 메모리(cache memory) 또는 버퍼 메모리(buffer memory)로 사용하여 저장 장치의 동작을 제어할 수 있다.
프로세서(1010)는 플래시 변환 계층(FTL)의 기능을 수행할 수 있다. 프로세서(1010)는 플래시 변환 계층(FTL)을 통해 호스트가 제공한 논리 블록 어드레스(logical block address, LBA)를 물리 블록 어드레스(physical block address, PBA)로 변환할 수 있다. 플래시 변환 계층(FTL)은 맵핑 테이블을 이용하여 논리 블록 어드레스(LBA)를 입력 받아, 물리 블록 어드레스(PBA)로 변환시킬 수 있다. 플래시 변환 계층의 주소 맵핑 방법에는 맵핑 단위에 따라 여러 가지가 있다. 대표적인 어드레스 맵핑 방법에는 페이지 맵핑 방법(Page mapping method), 블록 맵핑 방법(Block mapping method), 그리고 혼합 맵핑 방법(Hybrid mapping method)이 있다.
실시 예에서, 프로세서(1010)는 호스트(도 1의 300)로부터 수신된 요청 및/또는 변환된 물리 블록 어드레스(PBA)를 기초로 공유 블록에 더미 리드 커맨드를 출력할 수 있다. 공유 블록은 블록 워드라인을 통해, 요청에 대응하는 동작이 수행되는 타겟 블록과 연결되는 메모리 블록일 수 있다.
예를 들면, 호스트(도 1의 300)로부터 수신된 요청이 소거 요청이면, 소거 요청을 수신한 때, 또는 변환된 물리 블록 어드레스(PBA)가 메모리 블록을 나타내는 로우 어드레스만을 포함하는 경우, 프로세서(1010)는 공유 블록에 더미 리드 커맨드를 출력할 수 있다. 즉, 변환된 물리 블록 어드레스가 메모리 블록 단위의 어드레스이면, 프로세서(1010)는 공유 블록에 더미 리드 커맨드를 출력할 수 있다.
또, 호스트(도 1의 300)로부터 수신된 요청이 프로그램 요청 또는 리드 요청이면, 변환된 물리 블록 어드레스(PBA)에 대응하는 페이지들의 수가 미리 결정된 기준값을 초과하는 경우, 프로세서(1010)는 공유 블록에 더미 리드 커맨드를 출력할 수 있다.
프로세서(1010)는 호스트(Host)로부터 수신된 데이터를 랜더마이즈하도록 구성된다. 예를 들면, 프로세서(1010)는 랜더마이징 시드(seed)를 이용하여 호스트(Host)로부터 수신된 데이터를 랜더마이즈할 것이다. 랜더마이즈된 데이터는 저장될 데이터로서 메모리 장치에 제공되어 메모리 셀 어레이에 프로그램된다.
프로세서(1010)는 소프트웨어(software) 또는 펌웨어(firmware)를 구동함으로써 랜더마이즈 및 디랜더마이즈를 수행할 수 있다.
메모리 버퍼(1020)는 프로세서(1010)의 동작 메모리, 캐시 메모리 또는 버퍼 메모리로 사용될 수 있다. 메모리 버퍼(1020)는 프로세서(1010)가 실행하는 코드들 및 커맨드들을 저장할 수 있다. 메모리 버퍼(1020)는 프로세서(1010)에 의해 처리되는 데이터를 저장할 수 있다. 메모리 버퍼(1020)는 SRAM(Static RAM), 또는 DRAM(Dynamic RAM)을 포함할 수 있다.
에러 정정부(1030)는 에러 정정을 수행할 수 있다. 에러 정정부(1030)는 메모리 인터페이스(1060)를 통해 메모리 장치에 기입될 데이터에 기반하여 에러 정정 인코딩(ECC encoding)을 수행할 수 있다. 에러 정정 인코딩 된 데이터는 메모리 인터페이스(1060)를 통해 메모리 장치로 전달될 수 있다. 에러 정정부(1030)는 메모리 장치로부터 메모리 인터페이스(1060)를 통해 수신되는 데이터에 대해 에러 정정 디코딩(ECC decoding)을 수행할 수 있다. 예시적으로, 에러 정정부(1030)는 메모리 인터페이스(1060)의 구성 요소로서 메모리 인터페이스(1060)에 포함될 수 있다.
호스트 인터페이스(1040)는 프로세서(1010)의 제어에 따라, 외부의 호스트와 통신하도록 구성된다. 호스트 인터페이스(1040)는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (Multi-Media Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 통신하도록 구성될 수 있다.
버퍼 컨트롤러(1050)는 프로세서(1010)의 제어에 따라, 메모리 버퍼(1020)를 제어하도록 구성된다.
메모리 인터페이스(1060)는 프로세서(1010)의 제어에 따라, 메모리 장치와 통신하도록 구성된다. 메모리 인터페이스(1060)는 채널을 통해 커맨드, 어드레스 및 데이터를 메모리 장치와 통신할 수 있다.
예시적으로, 메모리 컨트롤러(1000)는 메모리 버퍼(1020) 및 버퍼 컨트롤러(1050)를 포함하지 않을 수 있다.
예시적으로, 프로세서(1010)는 코드들을 이용하여 메모리 컨트롤러(1000)의 동작을 제어할 수 있다. 프로세서(1010)는 메모리 컨트롤러(1000)의 내부에 제공되는 불휘발성 메모리 장치(예를 들어, Read Only Memory)로부터 코드들을 로드할 수 있다. 다른 예로서, 프로세서(1010)는 메모리 장치로부터 메모리 인터페이스(1060)를 통해 코드들을 로드(load)할 수 있다.
예시적으로, 메모리 컨트롤러(1000)의 버스(1070)는 제어 버스(control bus) 및 데이터 버스(data bus)로 구분될 수 있다. 데이터 버스는 메모리 컨트롤러(1000) 내에서 데이터를 전송하고, 제어 버스는 메모리 컨트롤러(1000) 내에서 커맨드, 어드레스와 같은 제어 정보를 전송하도록 구성될 수 있다. 데이터 버스와 제어 버스는 서로 분리되며, 상호간에 간섭하거나 영향을 주지 않을 수 있다. 데이터 버스는 호스트 인터페이스(1040), 버퍼 컨트롤러(1050), 에러 정정부(1030) 및 메모리 인터페이스(1060)에 연결될 수 있다. 제어 버스는 호스트 인터페이스(1040), 프로세서(1010), 버퍼 컨트롤러(1050), 메모리 버퍼(1020) 및 메모리 인터페이스(1060)에 연결될 수 있다.
도 14는 본 발명의 실시 예에 따른 저장 장치가 적용된 메모리 카드 시스템을 보여주는 블록도이다.
도 14를 참조하면, 메모리 카드 시스템(2000)은 메모리 컨트롤러(2100), 메모리 장치(2200), 및 커넥터(2300)를 포함한다.
메모리 컨트롤러(2100)는 메모리 장치(2200)와 연결된다. 메모리 컨트롤러(2100)는 메모리 장치(2200)를 액세스하도록 구성된다. 예를 들어, 메모리 컨트롤러(2100)는 메모리 장치(2200)의 읽기, 쓰기, 소거, 그리고 배경(background) 동작을 제어하도록 구성된다. 메모리 컨트롤러(2100)는 메모리 장치(2200) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 메모리 컨트롤러(2100)는 메모리 장치(2200)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다. 메모리 장치(2200)는 도 2를 참조하여 설명된 메모리 장치(도 2의 100)와 동일하게 구현될 수 있다.
예시적으로, 메모리 컨트롤러(2100)는 램(RAM, Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부와 같은 구성 요소들을 포함할 수 있다.
메모리 컨트롤러(2100)는 커넥터(2300)를 통해 외부 장치와 통신할 수 있다. 메모리 컨트롤러(2100)는 특정한 통신 규격에 따라 외부 장치(예를 들어, 호스트)와 통신할 수 있다. 예시적으로, 메모리 컨트롤러(2100)는 USB (Universal Serial Bus), MMC (Multi-Media Card), eMMC(embeded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer small interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성된다. 예시적으로, 커넥터(2300)는 상술된 다양한 통신 규격들 중 적어도 하나에 의해 정의될 수 있다.
예시적으로, 메모리 장치(2200)는 EEPROM (Electrically Erasable and Programmable ROM), 낸드 플래시 메모리, 노어 플래시 메모리, PRAM (Phase-change RAM), ReRAM (Resistive RAM), FRAM (Ferroelectric RAM), STT-MRAM(Spin-Torque Magnetic RAM) 등과 같은 다양한 불휘발성 메모리 소자들로 구현될 수 있다.
실시 예에서, 메모리 컨트롤러(2100)는 호스트(도 1의 300)로부터 수신된 요청 및/또는 변환된 물리 블록 어드레스(PBA)를 기초로 메모리 장치(2200)에 포함된 메모리 블록들 중 공유 블록에 더미 리드 커맨드를 출력할 수 있다. 공유 블록은 블록 워드라인을 통해, 요청에 대응하는 동작이 수행되는 타겟 블록과 연결되는 메모리 블록일 수 있다.
예를 들면, 호스트(도 1의 300)로부터 수신된 요청이 소거 요청이면, 소거 요청을 수신한 때, 또는 변환된 물리 블록 어드레스(PBA)가 메모리 블록을 나타내는 로우 어드레스만을 포함하는 경우, 메모리 컨트롤러(2100)는 공유 블록에 더미 리드 커맨드를 출력할 수 있다. 즉, 변환된 물리 블록 어드레스가 메모리 블록 단위의 어드레스이면, 메모리 컨트롤러(2100)는 공유 블록에 더미 리드 커맨드를 출력할 수 있다.
또, 호스트(도 1의 300)로부터 수신된 요청이 프로그램 요청 또는 리드 요청이면, 변환된 물리 블록 어드레스(PBA)에 대응하는 페이지들의 수가 미리 결정된 기준값을 초과하는 경우, 메모리 컨트롤러(2100)는 공유 블록에 더미 리드 커맨드를 출력할 수 있다.
메모리 컨트롤러(2100) 및 메모리 장치(2200)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 메모리 컨트롤러(2100) 및 메모리 장치(2200)는 하나의 반도체 장치로 집적되어 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro, eMMC), SD 카드(SD, miniSD, microSD, SDHC), 범용 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
도 15는 본 발명의 실시 예에 따른 저장 장치가 적용된 SSD(Solid State Drive) 시스템을 예시적으로 보여주는 블록도이다.
도 15를 참조하면, SSD 시스템(3000)은 호스트(3100) 및 SSD(3200)를 포함한다. SSD(3200)는 신호 커넥터(3001)를 통해 호스트(3100)와 신호(SIG)를 주고 받고, 전원 커넥터(3002)를 통해 전원(PWR)을 입력 받는다. SSD(3200)는 SSD 컨트롤러(3210), 복수의 플래시 메모리들(3221~322n), 보조 전원 장치(3230), 및 버퍼 메모리(3240)를 포함한다.
실시 예에서, SSD 컨트롤러(3210)는 도 1을 참조하여 설명된 메모리 컨트롤러(도 1의 200)의 기능을 수행할 수 있다.
SSD 컨트롤러(3210)는 호스트(3100)로부터 수신된 신호(SIG)에 응답하여 복수의 플래시 메모리들(3221~322n)을 제어할 수 있다. 예시적으로, 신호(SIG)는 호스트(3100) 및 SSD(3200)의 인터페이스에 기반된 신호들일 수 있다. 예를 들어, 신호(SIG)는 USB (Universal Serial Bus), MMC (Multi-Media Card), eMMC(embeded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer small interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 인터페이스들 중 적어도 하나에 의해 정의된 신호일 수 있다.
실시 예에서, SSD 컨트롤러(3210)는 호스트(3100)로부터 수신된 요청 및/또는 변환된 물리 블록 어드레스(PBA)를 기초로 복수의 플래시 메모리들(3221~322n)에 포함된 메모리 블록들 중 공유 블록에 더미 리드 커맨드를 출력할 수 있다. 공유 블록은 블록 워드라인을 통해, 요청에 대응하는 동작이 수행되는 타겟 블록과 연결되는 메모리 블록일 수 있다.
예를 들면, 호스트(3100)로부터 수신된 요청이 소거 요청이면, 소거 요청을 수신한 때, 또는 변환된 물리 블록 어드레스(PBA)가 메모리 블록을 나타내는 로우 어드레스만을 포함하는 경우, SSD 컨트롤러(3210)는 공유 블록에 더미 리드 커맨드를 출력할 수 있다. 즉, 변환된 물리 블록 어드레스가 메모리 블록 단위의 어드레스이면, SSD 컨트롤러(3210)는 공유 블록에 더미 리드 커맨드를 출력할 수 있다.
또, 호스트(3100)로부터 수신된 요청이 프로그램 요청 또는 리드 요청이면, 변환된 물리 블록 어드레스(PBA)에 대응하는 페이지들의 수가 미리 결정된 기준값을 초과하는 경우, SSD 컨트롤러(3210)는 공유 블록에 더미 리드 커맨드를 출력할 수 있다.
보조 전원 장치(3230)는 전원 커넥터(3002)를 통해 호스트(3100)와 연결된다. 보조 전원 장치(3230)는 호스트(3100)로부터 전원(PWR)을 입력받고, 충전할 수 있다. 보조 전원 장치(3230)는 호스트(3100)로부터의 전원 공급이 원활하지 않을 경우, SSD(3200)의 전원을 제공할 수 있다. 예시적으로, 보조 전원 장치(3230)는 SSD(3200) 내에 위치할 수도 있고, SSD(3200) 밖에 위치할 수도 있다. 예를 들면, 보조 전원 장치(3230)는 메인 보드에 위치하며, SSD(3200)에 보조 전원을 제공할 수도 있다.
버퍼 메모리(3240)는 SSD(3200)의 버퍼 메모리로 동작한다. 예를 들어, 버퍼 메모리(3240)는 호스트(3100)로부터 수신된 데이터 또는 복수의 플래시 메모리들(3221~322n)로부터 수신된 데이터를 임시 저장하거나, 플래시 메모리들(3221~322n)의 메타 데이터(예를 들어, 매핑 테이블)를 임시 저장할 수 있다. 버퍼 메모리(3240)는 DRAM, SDRAM, DDR SDRAM, LPDDR SDRAM, GRAM 등과 같은 휘발성 메모리 또는 FRAM, ReRAM, STT-MRAM, PRAM 등과 같은 불휘발성 메모리들을 포함할 수 있다.
도 16은 본 발명의 실시 예에 따른 저장 장치가 적용된 사용자 시스템을 보여주는 블록도이다.
도 16을 참조하면, 사용자 시스템(4000)은 애플리케이션 프로세서(4100), 메모리 모듈(4200), 네트워크 모듈(4300), 스토리지 모듈(4400), 및 사용자 인터페이스(4500)를 포함한다.
애플리케이션 프로세서(4100)는 사용자 시스템(4000)에 포함된 구성 요소들, 운영체제(OS; Operating System), 또는 사용자 프로그램 등을 구동시킬 수 있다. 예시적으로, 애플리케이션 프로세서(4100)는 사용자 시스템(4000)에 포함된 구성 요소들을 제어하는 컨트롤러들, 인터페이스들, 그래픽 엔진 등을 포함할 수 있다. 애플리케이션 프로세서(4100)는 시스템-온-칩(SoC; System-on-Chip)으로 제공될 수 있다.
실시 예에서, 애플리케이션 프로세서(4100)는 호스트(도 1의 300)로부터 수신된 요청 및/또는 변환된 물리 블록 어드레스(PBA)를 기초로 스토리지 모듈(4400)에 포함된 메모리 블록들 중 공유 블록에 더미 리드 커맨드를 출력할 수 있다. 공유 블록은 블록 워드라인을 통해, 요청에 대응하는 동작이 수행되는 타겟 블록과 연결되는 메모리 블록일 수 있다.
예를 들면, 호스트(도 1의 300)로부터 수신된 요청이 소거 요청이면, 소거 요청을 수신한 때, 또는 변환된 물리 블록 어드레스(PBA)가 메모리 블록을 나타내는 로우 어드레스만을 포함하는 경우, 애플리케이션 프로세서(4100)는 공유 블록에 더미 리드 커맨드를 출력할 수 있다. 즉, 변환된 물리 블록 어드레스가 메모리 블록 단위의 어드레스이면, 애플리케이션 프로세서(4100)는 공유 블록에 더미 리드 커맨드를 출력할 수 있다.
또, 호스트(도 1의 300)로부터 수신된 요청이 프로그램 요청 또는 리드 요청이면, 변환된 물리 블록 어드레스(PBA)에 대응하는 페이지들의 수가 미리 결정된 기준값을 초과하는 경우, 애플리케이션 프로세서(4100)는 공유 블록에 더미 리드 커맨드를 출력할 수 있다.
메모리 모듈(4200)은 사용자 시스템(4000)의 주 메모리, 동작 메모리, 버퍼 메모리, 또는 캐쉬 메모리로 동작할 수 있다. 메모리 모듈(4200)은 DRAM, SDRAM, DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM, LPDDR SDARM, LPDDR2 SDRAM, LPDDR3 SDRAM 등과 같은 휘발성 랜덤 액세스 메모리 또는 PRAM, ReRAM, MRAM, FRAM 등과 같은 불휘발성 랜덤 액세스 메모리를 포함할 수 있다. 예시적으로 애플리케이션 프로세서(4100) 및 메모리 모듈(4200)은 POP(Package on Package)를 기반으로 패키지화되어 하나의 반도체 패키지로 제공될 수 있다.
네트워크 모듈(4300)은 외부 장치들과 통신을 수행할 수 있다. 예시적으로, 네트워크 모듈(4300)은 CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(TIME Dvision Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, Wi-Fi 등과 같은 무선 통신을 지원할 수 있다. 예시적으로, 네트워크 모듈(4300)은 애플리케이션 프로세서(4100)에 포함될 수 있다.
스토리지 모듈(4400)은 데이터를 저장할 수 있다. 예를 들어, 스토리지 모듈(4400)은 애플리케이션 프로세서(4100)로부터 수신한 데이터를 저장할 수 있다. 또는 스토리지 모듈(4400)은 스토리지 모듈(4400)에 저장된 데이터를 애플리케이션 프로세서(4100)로 전송할 수 있다. 예시적으로, 스토리지 모듈(4400)은 PRAM(Phase-change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 불휘발성 반도체 메모리 소자로 구현될 수 있다. 예시적으로, 스토리지 모듈(4400)은 사용자 시스템(4000)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다.
예시적으로, 스토리지 모듈(4400)은 복수의 불휘발성 메모리 장치들을 포함할 수 있고, 복수의 불휘발성 메모리 장치들은 도 2 및 도 3을 참조하여 설명된 메모리 장치와 동일하게 동작할 수 있다. 스토리지 모듈(4400)은 도 1을 참조하여 설명된 저장 장치(50)와 동일하게 동작할 수 있다.
사용자 인터페이스(4500)는 애플리케이션 프로세서(4100)에 데이터 또는 명령어를 입력하거나 또는 외부 장치로 데이터를 출력하는 인터페이스들을 포함할 수 있다. 예시적으로, 사용자 인터페이스(4500)는 키보드, 키패드, 버튼, 터치 패널, 터치 스크린, 터치 패드, 터치 볼, 카메라, 마이크, 자이로스코프 센서, 진동 센서, 압전 소자 등과 같은 사용자 입력 인터페이스들을 포함할 수 있다. 사용자 인터페이스(4500)는 LCD (Liquid Crystal Display), OLED (Organic Light Emitting Diode) 표시 장치, AMOLED (Active Matrix OLED) 표시 장치, LED, 스피커, 모니터 등과 같은 사용자 출력 인터페이스들을 포함할 수 있다.
50: 저장 장치
100: 메모리 장치
200: 메모리 컨트롤러
210: 플래시 변환 계층
220: 더미 리드 제어부
300: 호스트

Claims (20)

  1. 복수의 메모리 블록들을 포함하는 메모리 장치를 제어하는 메모리 컨트롤러에 있어서, 상기 메모리 컨트롤러는,
    호스트로부터 수신된 논리 블록 어드레스를 물리 블록 어드레스로 변환하고, 변환된 물리 블록 어드레스에 관한 변환 정보를 생성하는 플래시 변환 계층; 및
    상기 호스트로부터 수신되는 요청 및 상기 변환 정보를 기초로, 상기 복수의 메모리 블록들 중 상기 호스트로부터 수신되는 요청에 따라 선택된 타겟 블록의 동작이 수행된 후, 상기 타겟 블록과 함께 선택된 공유 블록에서 더미 리드 동작이 수행될 수 있도록 더미 리드 커맨드를 출력하는 더미 리드 제어부;를 포함하는 메모리 컨트롤러.
  2. 제 1항에 있어서,
    상기 변환 정보는 상기 변환된 물리 블록 어드레스가 메모리 블록 단위의 어드레스인지 또는 페이지 단위의 어드레스인지를 나타내는 정보를 포함하는 것을 특징으로 하는 메모리 컨트롤러.
  3. 제 2항에 있어서, 상기 더미 리드 제어부는,
    상기 호스트로부터 수신되는 요청이 소거 요청이면, 상기 소거 요청에 대응하는 소거 커맨드를 출력한 후, 상기 공유 블록에 더미 리드 커맨드를 출력하는 것을 특징으로 하는 메모리 컨트롤러.
  4. 제 2항에 있어서, 상기 더미 리드 제어부는,
    상기 호스트로부터 수신되는 요청이 소거 요청이면, 상기 변환 정보를 기초로 상기 변환된 물리 블록 어드레스가 메모리 블록 단위의 어드레스인지를 확인한 후 상기 공유 블록에 더미 리드 커맨드를 출력하는 것을 특징으로 하는 메모리 컨트롤러.
  5. 제 2항에 있어서,
    상기 변환된 물리 블록 어드레스가 페이지 단위의 어드레스면, 상기 변환 정보는 상기 변환된 물리 블록 어드레스에 대응하는 페이지들의 수에 관한 정보를 추가적으로 포함하는 것을 특징으로 하는 메모리 컨트롤러.
  6. 제 5항에 있어서, 상기 더미 리드 제어부는,
    상기 호스트로부터 수신되는 요청이 프로그램 요청이면, 상기 변환 정보를 기초로, 상기 변환된 물리 블록 어드레스에 대응하는 페이지들의 수가 미리 설정된 기준값을 초과할 때 상기 공유 블록에 더미 리드 커맨드를 출력하는 것을 특징으로 하는 메모리 컨트롤러.
  7. 제 5항에 있어서, 상기 더미 리드 제어부는,
    상기 호스트로부터 수신되는 요청이 리드 요청이면, 상기 변환 정보를 기초로, 상기 변환된 물리 블록 어드레스에 대응하는 페이지들의 수가 미리 설정된 기준값을 초과할 때 상기 공유 블록에 더미 리드 커맨드를 출력하는 것을 특징으로 하는 메모리 컨트롤러.
  8. 제 5항에 있어서, 상기 더미 리드 제어부는,
    상기 공유 블록에 연결된 모든 워드 라인들에 더미 리드 전압을 인가할 것을 지시하는 상기 더미 리드 커맨드를 생성하는 것을 특징으로 하는 메모리 컨트롤러.
  9. 제 8항에 있어서, 상기 더미 리드 제어부는,
    상기 공유 블록에 연결된 모든 워드 라인들에 각각 연결된 메모리 셀들을 턴온시키는 레벨로 상기 더미 리드 전압의 레벨을 설정하는 것을 특징으로 하는 메모리 컨트롤러.
  10. 제 1항에 있어서, 상기 더미 리드 제어부는,
    상기 더미 리드 커맨드를 상기 타겟 블록에도 출력하는 것을 특징으로 하는 메모리 컨트롤러.
  11. 제 10항에 있어서,
    상기 메모리 장치가 멀티 플레인 구조일 때, 상기 더미 리드 커맨드는 멀티 플레인 리드 커맨드인 것을 특징으로 하는 메모리 컨트롤러.
  12. 복수의 메모리 블록들을 포함하는 메모리 장치를 제어하는 메모리 컨트롤러의 동작 방법에 있어서,
    호스트로부터 요청 및 상기 요청에 대응하는 논리 블록 어드레스를 수신하는 단계;
    상기 호스트로부터 수신된 요청에 대응하는 커맨드 및 상기 논리 블록 어드레스를 변환한 물리 블록 어드레스를 출력하는 단계;
    상기 변환된 물리 블록 어드레스에 관한 변환 정보를 생성하는 단계; 및
    상기 호스트로부터 수신된 요청 및 상기 변환 정보를 기초로, 상기 복수의 메모리 블록들 중 상기 호스트로부터 수신되는 요청에 대응하는 동작이 타겟 블록에 수행된 후, 상기 타겟 블록과 함께 선택된 공유 블록에 더미 리드 커맨드를 출력하는 단계;를 포함하는 메모리 컨트롤러의 동작 방법.
  13. 제 12항에 있어서,
    상기 변환 정보는 상기 변환된 물리 블록 어드레스가 메모리 블록 단위의 어드레스인지 또는 페이지 단위의 어드레스인지를 나타내는 정보를 포함하는 것을 특징으로 하는 메모리 컨트롤러의 동작 방법.
  14. 제 13항에 있어서, 상기 더미 리드 커맨드를 출력하는 단계에서,
    상기 호스트로부터 수신되는 요청이 소거 요청이면, 상기 소거 요청에 대응하는 소거 커맨드를 출력한 후 상기 더미 리드 커맨드가 출력되는 것을 특징으로 하는 메모리 컨트롤러의 동작 방법.
  15. 제 13항에 있어서, 상기 더미 리드 커맨드를 출력하는 단계에서,
    상기 호스트로부터 수신되는 요청이 소거 요청이면, 상기 변환 정보를 기초로 상기 변환된 물리 블록 어드레스가 메모리 블록 단위의 어드레스인지를 확인한 후 상기 더미 리드 커맨드가 출력되는 것을 특징으로 하는 메모리 컨트롤러의 동작 방법.
  16. 제 13항에 있어서,
    상기 변환된 물리 블록 어드레스가 페이지 단위의 어드레스면, 상기 변환 정보는 상기 변환된 물리 블록 어드레스에 대응하는 페이지들의 수에 관한 정보를 추가적으로 포함하는 것을 특징으로 하는 메모리 컨트롤러의 동작 방법.
  17. 제 16항에 있어서, 상기 더미 리드 커맨드를 출력하는 단계에서,
    상기 호스트로부터 수신되는 요청이 프로그램 요청이면, 상기 변환 정보를 기초로, 상기 변환된 물리 블록 어드레스에 대응하는 페이지들의 수가 미리 설정된 기준값을 초과할 때 상기 더미 리드 커맨드가 출력되는 것을 특징으로 하는 메모리 컨트롤러의 동작 방법.
  18. 제 16항에 있어서, 상기 더미 리드 커맨드를 출력하는 단계에서,
    상기 호스트로부터 수신되는 요청이 리드 요청이면, 상기 변환 정보를 기초로, 상기 변환된 물리 블록 어드레스에 대응하는 페이지들의 수가 미리 설정된 기준값을 초과할 때 상기 더미 리드 커맨드가 출력되는 것을 특징으로 하는 메모리 컨트롤러의 동작 방법.
  19. 제 16항에 있어서,
    상기 더미 리드 커맨드는 상기 공유 블록에 연결된 모든 워드 라인들에 더미 리드 전압을 인가할 것을 지시하는 커맨드인 것을 특징으로 하는 메모리 컨트롤러의 동작 방법.
  20. 제 19항에 있어서,
    상기 더미 리드 커맨드에 대응하는 더미 리드 전압의 레벨은 상기 공유 블록에 연결된 모든 워드 라인들에 각각 연결된 메모리 셀들을 턴온시키는 레벨인 것을 특징으로 하는 메모리 컨트롤러의 동작 방법.
KR1020200003726A 2020-01-10 2020-01-10 메모리 컨트롤러 및 그 동작 방법 KR20210090439A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200003726A KR20210090439A (ko) 2020-01-10 2020-01-10 메모리 컨트롤러 및 그 동작 방법
US16/924,827 US11327897B2 (en) 2020-01-10 2020-07-09 Memory controller for performing a dummy read operation and method of operating the same
CN202010856795.1A CN113110798A (zh) 2020-01-10 2020-08-24 存储器控制器及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200003726A KR20210090439A (ko) 2020-01-10 2020-01-10 메모리 컨트롤러 및 그 동작 방법

Publications (1)

Publication Number Publication Date
KR20210090439A true KR20210090439A (ko) 2021-07-20

Family

ID=76708936

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200003726A KR20210090439A (ko) 2020-01-10 2020-01-10 메모리 컨트롤러 및 그 동작 방법

Country Status (3)

Country Link
US (1) US11327897B2 (ko)
KR (1) KR20210090439A (ko)
CN (1) CN113110798A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210123528A (ko) * 2020-04-03 2021-10-14 삼성전자주식회사 비휘발성 메모리 장치 및 이를 포함하는 저장장치 및 그 동작 방법
US11150842B1 (en) * 2020-04-20 2021-10-19 Western Digital Technologies, Inc. Dynamic memory controller and method for use therewith
US11281399B2 (en) 2020-06-24 2022-03-22 Western Digital Technologies, Inc. Dual-interface storage system and method for use therewith
US11442665B2 (en) 2020-12-04 2022-09-13 Western Digital Technologies, Inc. Storage system and method for dynamic selection of a host interface

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8331151B2 (en) * 2009-12-25 2012-12-11 Samsung Electronics Co., Ltd. Semiconductor memory including control unit responsive to erase command to determine selection of redundant memory block
KR102293136B1 (ko) 2014-10-22 2021-08-26 삼성전자주식회사 비휘발성 메모리 장치, 그것을 포함하는 저장 장치 및 그것의 동작 방법
KR20190007928A (ko) 2017-07-14 2019-01-23 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
JP2019057342A (ja) * 2017-09-20 2019-04-11 東芝メモリ株式会社 半導体記憶装置
US10824352B2 (en) * 2017-12-06 2020-11-03 International Business Machines Corporation Reducing unnecessary calibration of a memory unit for which the error count margin has been exceeded
TWI659311B (zh) * 2018-05-14 2019-05-11 慧榮科技股份有限公司 資料儲存系統以及非揮發式記憶體操作方法
US10685723B1 (en) * 2018-12-20 2020-06-16 Sandisk Technologies Llc Reducing read disturb in two-tier memory device by modifying duration of channel discharge based on selected word line
US10990310B2 (en) * 2019-04-24 2021-04-27 EMC IP Holding Company LLC Sub-block data deduplication

Also Published As

Publication number Publication date
US11327897B2 (en) 2022-05-10
CN113110798A (zh) 2021-07-13
US20210216469A1 (en) 2021-07-15

Similar Documents

Publication Publication Date Title
US11543984B2 (en) Memory controller, storage device and operating method thereof
US11327897B2 (en) Memory controller for performing a dummy read operation and method of operating the same
US11449417B2 (en) Memory controller performing host-aware performance booster mode and method of operating the same
US11687450B2 (en) Storage device for translating address and operating method thereof
KR20200114009A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20210128231A (ko) 메모리 장치 및 그 동작 방법
KR20220113159A (ko) 저장 장치 및 그 동작 방법
KR20210077451A (ko) 저장 장치 및 그 동작 방법
KR20190123544A (ko) 저장 장치 및 그 동작 방법
KR20200088709A (ko) 저장 장치 및 그 동작 방법
KR20200077276A (ko) 저장 장치 및 그 동작 방법
KR20210146643A (ko) 저장 장치 및 그 동작 방법
KR20210089385A (ko) 메모리 장치 및 그 동작 방법
KR20210142981A (ko) 메모리 컨트롤러 및 그 동작 방법
CN112309446A (zh) 存储设备和操作存储设备的方法
KR20210068902A (ko) 메모리 장치 및 그 동작 방법
KR102626058B1 (ko) 메모리 컨트롤러 및 그 동작 방법
KR20220052161A (ko) 메모리 장치 및 그 동작 방법
KR20220053973A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20220077679A (ko) 메모리 장치 및 그 동작 방법
US20210064285A1 (en) Memory controller and operating method thereof
KR20210111120A (ko) 메모리 컨트롤러 및 그 동작 방법
US11500768B2 (en) Storage device performing garbage collection and method of operating the same
US11868658B2 (en) Memory controller including first processor for generating commands and second processor for generating logging information and method of operating the memory controller
US11467745B2 (en) Storage device and method of operating the same