KR20210142981A - 메모리 컨트롤러 및 그 동작 방법 - Google Patents

메모리 컨트롤러 및 그 동작 방법 Download PDF

Info

Publication number
KR20210142981A
KR20210142981A KR1020200059819A KR20200059819A KR20210142981A KR 20210142981 A KR20210142981 A KR 20210142981A KR 1020200059819 A KR1020200059819 A KR 1020200059819A KR 20200059819 A KR20200059819 A KR 20200059819A KR 20210142981 A KR20210142981 A KR 20210142981A
Authority
KR
South Korea
Prior art keywords
memory
count
booster
data
memory device
Prior art date
Application number
KR1020200059819A
Other languages
English (en)
Inventor
신동선
유호룡
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020200059819A priority Critical patent/KR20210142981A/ko
Priority to US17/088,821 priority patent/US11693583B2/en
Priority to CN202110191001.9A priority patent/CN113688066A/zh
Publication of KR20210142981A publication Critical patent/KR20210142981A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0674—Disk device
    • G06F3/0676—Magnetic disk device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G06F2212/1036—Life time enhancement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7211—Wear leveling

Abstract

본 기술은 전자 장치에 관한 것으로, 메모리 장치의 수명을 증가시키 위한 웨어 레벨링 동작을 제어하는 메모리 컨트롤러는, 복수의 메모리 블록들을 포함하는 메모리 장치를 제어하는 메모리 컨트롤러에 있어서, 호스트로부터 수신된 라이트 부스터 요청에 대응하는 데이터를, 상기 메모리 장치의 영역들 중 싱글 레벨 셀 방식으로 데이터를 저장하는 제1 영역에 저장하도록 상기 메모리 장치를 제어하고, 상기 제1 영역에 저장된 데이터의 크기가 제1 기준값 이상이 될 때마다 상기 메모리 장치로부터 출력되는 라이트 부스터 카운트, 상기 제1 영역의 메모리 블록들의 프로그램 소거 카운트 및 상기 메모리 장치 내 프리 블록 수를 기초로 웨어 레벨링 동작을 수행하는 라이트 부스터 제어부 및 상기 라이트 부스터 요청에 대응하는 데이터를 상기 제1 영역에 저장되도록 논리 블록 어드레스 및 물리 블록 어드레스 간 맵핑 관계를 형성하는 플래시 변환 계층을 포함한다.

Description

메모리 컨트롤러 및 그 동작 방법{MEMORY CONTROLLER AND OPERATING METHOD THEREOF}
본 발명은 전자 장치에 관한 것으로, 보다 구체적으로 본 발명은 메모리 컨트롤러 및 그 동작 방법에 관한 것이다.
저장 장치는 컴퓨터, 스마트폰, 스마트패드 등과 같은 호스트 장치의 제어에 따라 데이터를 저장하는 장치이다. 저장 장치는 데이터를 저장하는 장치에 따라, 하드 디스크 드라이브(HDD, Hard Disk Drive)와 같이 자기 디스크에 데이터를 저장하는 장치와 솔리드 스테이트 드라이브(SSD, Solid State Drive), 메모리 카드 등과 같이 반도체 메모리, 특히 불휘발성 메모리에 데이터를 저장하는 장치를 포함한다.
저장 장치는 데이터가 저장되는 메모리 장치와 메모리 장치에 데이터를 저장하는 메모리 컨트롤러를 포함할 수 있다. 메모리 장치는 휘발성 메모리와 불휘발성 메모리로 구분될 수 있다. 여기서 불휘발성 메모리는 ROM (Read Only Memory), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM), 플래시 메모리, PRAM (Phase-change RAM), MRAM (Magnetic RAM), RRAM (Resistive RAM), FRAM (Ferroelectric RAM) 등을 포함한다.
본 발명의 실시 예는 메모리 장치의 수명을 연장하기 위한 웨어 레벨링 동작을 수행하는 메모리 컨트롤러 및 그 동작 방법을 제공한다.
본 발명의 실시 예에 따른 메모리 컨트롤러는, 복수의 메모리 블록들을 포함하는 메모리 장치를 제어하는 메모리 컨트롤러에 있어서, 호스트로부터 수신된 라이트 부스터 요청에 대응하는 데이터를, 상기 메모리 장치의 영역들 중 싱글 레벨 셀 방식으로 데이터를 저장하는 제1 영역에 저장하도록 상기 메모리 장치를 제어하고, 상기 제1 영역에 저장된 데이터의 크기가 제1 기준값 이상이 될 때마다 상기 메모리 장치로부터 출력되는 라이트 부스터 카운트, 상기 제1 영역의 메모리 블록들의 프로그램 소거 카운트 및 상기 메모리 장치 내 프리 블록 수를 기초로 웨어 레벨링 동작을 수행하는 라이트 부스터 제어부 및 상기 라이트 부스터 요청에 대응하는 데이터를 상기 제1 영역에 저장되도록 논리 블록 어드레스 및 물리 블록 어드레스 간 맵핑 관계를 형성하는 플래시 변환 계층을 포함할 수 있다.
본 발명의 실시 예에 따른 메모리 컨트롤러의 동작 방법은, 복수의 메모리 블록들을 포함하는 메모리 장치를 제어하는 메모리 컨트롤러의 동작 방법에 있어서, 호스트로부터 라이트 부스터 요청을 수신하는 단계, 상기 라이트 부스터 요청에 대응하는 데이터를 상기 메모리 장치의 영역들 중 싱글 레벨 셀 방식으로 데이터를 저장하는 제1 영역에 저장하는 단계, 상기 제1 영역에 저장된 데이터의 크기가 제1 기준값 이상이 될 때마다 상기 메모리 장치로부터 출력되는 라이트 부스터 카운트를 저장하는 단계 및 상기 라이트 부스터 카운트, 상기 제1 영역의 메모리 블록들 각각의 프로그램 소거 카운트 및 상기 메모리 장치 내 프리 블록 수를 기초로 웨어 레벨링 동작을 수행하는 단계를 포함할 수 있다.
본 기술에 따르면, 라이트 부스터 동작 시, 버퍼에 저장된 라이트 부스터 데이터 크기, 프로그램 소거 카운트 및 프리 블록 수를 기초로 웨어 레벨링 동작을 수행함으로써 메모리 장치의 수명이 연장될 수 있다.
도 1은 저장 장치를 설명하기 위한 블록도이다.
도 2는 도 1의 메모리 장치의 구조를 설명하기 위한 도면이다.
도 3은 도 2의 메모리 셀 어레이의 일 실시 예를 나타낸 도면이다.
도 4는 라이트 부스터 동작 시 호스트, 메모리 컨트롤러 및 메모리 장치 사이의 동작을 설명하기 위한 도면이다.
도 5는 라이트 부스터 동작에 의해 데이터가 저장되는 방법을 설명하기 위한 도면이다.
도 6은 SLC 버퍼를 설명하기 위한 도면이다.
도 7은 SLC 버퍼에 데이터가 저장되는 예 및 SLC 버퍼로부터 출력되는 라이트 부스터 카운트를 설명하기 위한 도면이다.
도 8은 라이트 부스터 데이터의 크기의 증가율을 설명하기 위한 도면이다.
도 9는 정적 웨어 레벨링이 수행되는 과정을 설명하기 위한 도면이다.
도 10은 프로그램 소거 카운트를 기초로 정적 웨어 레벨링이 수행되는 과정을 설명하기 위한 도면이다.
도 11은 프리 블록 수를 기초로 정적 웨어 레벨링이 수행되는 과정을 설명하기 위한 도면이다.
도 12는 정적 웨어 레벨링에 의해 데이터가 이동되는 과정을 설명하기 위한 도면이다.
도 13은 본 발명의 일 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 도면이다.
도 14는 본 발명의 일 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 도면이다.
도 15는 도 1의 메모리 컨트롤러의 다른 실시 예를 설명하기 위한 도면이다.
도 16은 본 발명의 실시 예에 따른 저장 장치가 적용된 메모리 카드 시스템을 보여주는 블록도이다.
도 17은 본 발명의 실시 예에 따른 저장 장치가 적용된 SSD(Solid State Drive) 시스템을 예시적으로 보여주는 블록도이다.
도 18은 본 발명의 실시 예에 따른 저장 장치가 적용된 사용자 시스템을 보여주는 블록도이다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.
이하에서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시 예를 첨부된 도면을 참조하여 설명하기로 한다.
도 1은 저장 장치를 설명하기 위한 블록도이다.
도 1을 참조하면, 저장 장치(50)는 메모리 장치(100) 및 메모리 컨트롤러(200)를 포함할 수 있다.
저장 장치(50)는 휴대폰, 스마트폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 태블릿 PC 또는 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같이 호스트(300)의 제어에 따라 데이터를 저장하는 장치일 수 있다.
저장 장치(50)는 호스트(300)와의 통신 방식인 호스트 인터페이스에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 저장 장치(50)는 SSD, MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multimedia card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
저장 장치(50)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 저장 장치(50)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
메모리 장치(100)는 데이터를 저장할 수 있다. 메모리 장치(100)는 메모리 컨트롤러(200)의 제어에 응답하여 동작한다. 메모리 장치(100)는 데이터를 저장하는 복수의 메모리 셀들을 포함하는 메모리 셀 어레이를 포함할 수 있다. 메모리 셀 어레이는 복수의 메모리 블록들을 포함할 수 있다. 각 메모리 블록은 복수의 메모리 셀들을 포함할 수 있으며, 복수의 메모리 셀들은 복수의 페이지들을 구성할 수 있다. 실시 예에서, 페이지는 메모리 장치(100)에 데이터를 저장하거나, 메모리 장치(100)에 저장된 데이터를 리드하는 단위일 수 있다. 메모리 블록은 데이터를 지우는 단위일 수 있다.
실시 예에서, 메모리 장치(100)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR), RDRAM(Rambus Dynamic Random Access Memory), 낸드 플래시 메모리(NAND flash memory), 수직형 낸드 플래시 메모리(Vertical NAND), 노아 플래시 메모리(NOR flash memory), 저항성 램(resistive random access memory: RRAM), 상변화 메모리(phase-change memory: PRAM), 자기저항 메모리(magnetoresistive random access memory: MRAM), 강유전체 메모리(ferroelectric random access memory: FRAM), 스핀주입 자화반전 메모리(spin transfer torque random access memory: STT-RAM) 등이 될 수 있다. 본 명세서에서는 설명의 편의를 위해, 메모리 장치(100)가 낸드 플래시 메모리인 경우를 가정하여 설명한다.
메모리 장치(100)는 2차원 어레이 구조(two-dimensional array structure) 또는 3차원 어레이 구조(three-dimensional array structure)로 구현될 수 있다. 이하에서는, 3차원 어레이 구조가 실시 예로써 설명되지만, 본 발명이 3차원 어레이 구조에 제한되는 것은 아니다. 본 발명은 전하 저장층이 전도성 부유 게이트(floating gate; FG)로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(charge trap flash; CTF)에도 적용될 수 있다.
실시 예에서, 메모리 장치(100)는 하나의 메모리 셀에 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC) 방식으로 동작할 수 있다. 또는 메모리 장치(100)는 하나의 메모리 셀에 적어도 두 개의 데이터 비트들을 저장하는 방식으로 동작할 수도 있다. 예를 들면, 메모리 장치(100)는 하나의 메모리 셀에 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트들을 저장할 수 있는 쿼드러플 레벨 셀(Quadruple Level Cell; QLC) 방식으로 동작할 수 있다.
메모리 장치(100)는 메모리 컨트롤러(200)로부터 커맨드 및 어드레스를 수신하고, 메모리 셀 어레이 중 어드레스에 의해 선택된 영역을 액세스하도록 구성된다. 즉, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 대해 커맨드에 해당하는 동작을 수행할 수 있다. 예를 들면, 메모리 장치(100)는 수신된 커맨드에 따라 쓰기 동작 (프로그램 동작), 리드 동작 또는 소거 동작을 수행할 수 있다. 예를 들면, 프로그램 커맨드가 수신되면, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 데이터를 프로그램할 것이다. 리드 커맨드가 수신되면, 메모리 장치(100)는 어드레스에 의해 선택된 영역으로부터 데이터를 읽을 것이다. 소거 커맨드가 수신되면, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 저장된 데이터를 소거할 것이다.
실시 예에서, 메모리 컨트롤러(200)는 라이트 부스터 제어부(210)를 포함할 수 있다. 라이트 부스터 제어부(210)는 호스트(300)로부터 수신된 데이터를 SLC 버퍼에 임시로 저장한 후, SLC 버퍼에 저장된 데이터의 비율을 기초로 정적 웨어 레벨링(static wear leveling; SWL) 동작을 수행할 수 있다. SLC 버퍼는 메모리 장치(100)의 영역들 중 싱글 레벨 셀(single level cell; SLC) 방식으로 데이터를 저장하는 영역일 수 있다.
구체적으로, 라이트 부스터 제어부(210)는 호스트(300)로부터 라이트 부스터 요청을 수신할 수 있다. 라이트 부스터 요청은 호스트(300)로부터 수신된 데이터를 SLC 버퍼에 임시로 저장한 후, 프로그램 동작이 완료되었음을 나타내는 응답을 출력할 것을 지시하는 요청일 수 있다. 즉, 호스트(300)로부터 수신된 데이터가 저장 영역에 저장되지 않았음에도 프로그램 동작이 완료되었음을 나타내는 응답을 출력함으로써, 프로그램 동작 속도가 증가될 수 있다.
실시 예에서, SLC 버퍼에 임시로 저장된 데이터가 일정 크기 이상이 되었을 때, SLC 버퍼에 저장된 데이터는 메모리 장치(100)의 저장 영역에 플러시될 수 있다. 메모리 장치(100)의 저장 영역에 데이터가 플러시되면, 라이트 부스터 요청을 기초로 하여 SLC 버퍼에 저장된 데이터는 소거될 수 있다.
본 발명에서, 호스트(300)로부터 라이트 부스터 요청 및 라이트 부스터 요청에 대응하는 호스트 데이터를 수신하면, 라이트 부스터 제어부(210)는 호스트 데이터를 SLC 버퍼에 임시로 저장한 후 프로그램 동작이 완료되었음을 나타내는 응답을 호스트(300)로 출력할 수 있다.
실시 예에서, SLC 버퍼에 일정 크기 이상의 데이터가 저장된 경우, SLC 버퍼에 저장된 데이터들 중 라이트 부스터 요청에 의해 저장된 데이터의 크기를 카운트하여 메모리 컨트롤러(200) 또는 메모리 장치(100)에 저장할 수 있다. 라이트 부스터 제어부(210)는 SLC 버퍼에 제1 기준값 이상의 데이터가 저장될 때 마다, 라이트 부스터 요청에 의해 저장된 데이터의 크기를 카운트하여 저장할 수 있다. 제1 기준값은 SLC 버퍼의 크기의 비율(예를 들면, SLC 버퍼의 가용 가능한 잔여 용량이 20%)일 수 있다.
실시 예에서, 라이트 부스터 요청에 의해 저장된 데이터의 크기의 증가율이 제2 기준값 이상이 되면, 라이트 부스터 제어부(210)는 프로그램 소거 카운트 및 프리 블록 수를 판단할 수 있다. 여기서, 프로그램 소거 카운트는 메모리 블록에 소거 동작이 수행될 때마다 '1'씩 증가되는 값일 수 있다. 또, 프리 블록 수는 메모리 장치(100)에 포함된 예비 블록들 중 SLC 버퍼로 할당될 수 있는 메모리 블록의 수를 의미할 수 있다.
예를 들면, 라이트 부스터 제어부(210)는 라이트 부스터 요청에 의해 저장된 데이터의 크기를 카운트하여 저장한 후, 이전에 카운트되어 저장된 크기보다 증가되었는지 또는 감소되었는지 판단할 수 있다. 라이트 부스터 요청에 의해 저장된 데이터의 크기를 카운트한 값이 이전에 카운트되어 저장된 크기보다 증가되었고, 그 증가의 크기가 제2 기준값 이상이면, 라이트 부스터 제어부(210)는 프로그램 소거 카운트 및 프리 블록 수를 판단할 수 있다.
먼저, 라이트 부스터 제어부(210)는 SLC 버퍼에 포함된 메모리 블록들 각각의 프로그램 소거 카운트를 판단할 수 있다. 예를 들면, 라이트 부스터 제어부(210)는 프로그램 소거 카운트의 최대값과 프로그램 소거 카운트의 평균값의 차이가 제3 기준값 이상인지를 판단할 수 있다. 즉, 라이트 부스터 제어부(210)는 특정 메모리 블록의 프로그램 소거 카운트가 다른 메모리 블록에 비해 상대적으로 큰지 여부를 판단할 수 있다. 특정 메모리 블록의 프로그램 소거 카운트가 다른 메모리 블록에 비해 큰 경우, 프로그램 소거 카운트가 메모리 블록 별로 균일하게 증가되도록 웨어-레벨링(wear-leveling)이 수행될 수 있다.
실시 예에서, 프로그램 소거 카운트의 최대값과 프로그램 소거 카운트의 평균값의 차이가 제3 기준값 이상이면, 라이트 부스터 제어부(210)는 메모리 장치(100) 내 프리 블록의 수가 제4 기준값 이상인지를 판단할 수 있다. 프리 블록은 SLC버퍼로 할당될 수 있기 때문에, 라이트 부스터 제어부(210)는 SLC 버퍼로 할당될 수 있는 메모리 블록이 충분한지를 판단할 수 있다. 프리 블록의 수가 제4 기준값 이상이면, 라이트 부스터 제어부(210)는 정적 웨어 레벨링 동작(static wear leveling; SWL)을 수행하는 것으로 결정할 수 있다.
실시 예에서, 정적 웨어 레벨링 동작(static wear leveling; SWL)에 의해, 프로그램 소거 카운트가 최대인 메모리 블록에 저장된 라이트 부스터 데이터가 다른 메모리 블록으로 이동되고, 노멀 데이터가 해당 메모리 블록으로 이동될 수 있다. 따라서, 프로그램 소거 카운트가 최대인 메모리 블록에는 노멀 데이터만 저장되도록 하여, 라이트 부스터 제어부(210)는 해당 메모리 블록의 프로그램 소거 카운트가 더 이상 증가되지 않도록 제어할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 플래시 변환 계층(220)을 포함할 수 있다. 플래시 변환 계층(220)은 호스트(300)로부터 수신된 요청이 라이트 부스터 요청인지 또는 노멀 라이트 요청인지에 따라 논리 블록 어드레스(logical block address; LBA)와 물리 블록 어드레스(physical block address; PBA)간 맵핑 관계를 형성할 수 있다.
예를 들면, 호스트(300)로부터 수신된 요청이 라이트 부스터 요청이면, 플래시 변환 계층(220)은 호스트(300)로부터 수신되는 데이터를 SLC 버퍼에 임시로 저장하도록 논리 블록 어드레스(LBA)를 물리 블록 어드레스(PBA)로 변환할 수 있다. 즉, 논리 블록 어드레스(LBA)를 SLC 버퍼의 특정 페이지를 나타내는 물리 블록 어드레스(PBA)로 변환할 수 있다.
그러나, 호스트(300)로부터 수신된 요청이 노멀 라이트 요청이면, 플래시 변환 계층(220)은 호스트(300)로부터 수신되는 요청이 싱글 레벨 셀(single level cell; SLC) 방식으로 데이터를 프로그램하는 요청인지 또는 트리플 레벨 셀(triple level cell; TLC) 방식으로 데이터를 프로그램하는 요청인지에 따라 해당 데이터를 SLC 버퍼 또는 저장 영역에 저장하도록 논리 블록 어드레스(LBA)를 물리 블록 어드레스(PBA)로 변환할 수 있다.
이 후, SLC 버퍼에 저장된 데이터의 크기가 제1 기준값 이상이 되면, 라이트 부스터 제어부(210)의 제어에 따라, 플래시 변환 계층(220)은 프로그램 소거 카운트가 최대인 메모리 블록에 저장된 라이트 부스터 데이터를 다른 메모리 블록으로 이동시키고, 노멀 데이터를 프로그램 소거 카운트가 최대인 메모리 블록에 저장되도록 맵핑 관계를 형성할 수 있다.
메모리 컨트롤러(200)는 저장 장치(50)의 전반적인 동작을 제어할 수 있다.
저장 장치(50)에 전원 전압이 인가되면, 메모리 컨트롤러(200)는 펌웨어(firmware)를 실행할 수 있다. 메모리 장치(100)가 플래시 메모리 장치(100)인 경우, 메모리 컨트롤러(200)는 호스트(300)와 메모리 장치(100)간의 통신을 제어하기 위한 플래시 변환 계층(Flash Translation Layer, FTL)과 같은 펌웨어를 실행할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 호스트(300)로부터 데이터와 논리 블록 어드레스(logical block address, LBA)를 입력 받고, 논리 블록 어드레스(LBA)를 메모리 장치(100)에 포함된 데이터가 저장될 메모리 셀들의 주소를 나타내는 물리 블록 어드레스(physical block address, PBA)로 변환할 수 있는 펌웨어(firmware; 미도시)를 포함할 수 있다. 또한 메모리 컨트롤러(200)는 논리 블록 어드레스(LBA)와 물리 블록 어드레스(PBA) 간의 맵핑(mapping) 관계를 구성하는 논리-물리 어드레스 맵핑 테이블(logical-physical address mapping table)을 버퍼 메모리에 저장할 수 있다.
메모리 컨트롤러(200)는 호스트(300)의 요청(request)에 따라 프로그램 동작, 리드 동작 또는 소거 동작 등을 수행하도록 메모리 장치(100)를 제어할 수 있다. 예를 들면, 호스트(300)로부터 프로그램 요청이 수신되면, 메모리 컨트롤러(200)는 프로그램 요청을 프로그램 커맨드로 변경하고, 프로그램 커맨드, 물리 블록 어드레스(physical block address, PBA) 및 데이터를 메모리 장치(100)에 제공할 수 있다. 호스트(300)로부터 논리 블록 어드레스와 함께 리드 요청이 수신되면, 메모리 컨트롤러(200)는 리드 요청을 리드 커맨드로 변경하고, 논리 블록 어드레스에 대응되는 물리 블록 어드레스를 선택한 후, 리드 커맨드 및 물리 블록 어드레스(PBA)를 메모리 장치(100)에 제공할 수 있다. 호스트(300)로부터 논리 블록 어드레스와 함께 소거 요청이 수신되면, 메모리 컨트롤러(200)는 소거 요청을 소거 커맨드로 변경하고, 논리 블록 어드레스에 대응되는 물리 블록 어드레스를 선택한 후, 소거 커맨드 및 물리 블록 어드레스(PBA)를 메모리 장치(100)에 제공할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 호스트(300)로부터의 요청 없이, 자체적으로 프로그램 커맨드, 어드레스 및 데이터를 생성하고, 메모리 장치(100)에 전송할 수 있다. 예를 들면, 메모리 컨트롤러(200)는 웨어 레벨링(wear leveling)을 위한 프로그램 동작, 가비지 컬렉션(garbage collection)을 위한 프로그램 동작과 같은 배경(background) 동작들을 수행하기 위해 커맨드, 어드레스 및 데이터를 메모리 장치(100)로 제공할 수 있다.
실시 예에서, 저장 장치(50)는 버퍼 메모리(미도시)를 더 포함할 수 있다. 메모리 컨트롤러(200)는 호스트(300)와 버퍼 메모리(미도시) 사이의 데이터 교환을 제어할 수 있다. 또는 메모리 컨트롤러(200)는 메모리 장치(100)의 제어를 위한 시스템 데이터를 일시적으로 버퍼 메모리에 저장할 수 있다. 예를 들어, 메모리 컨트롤러(200)는 호스트(300)로부터 입력된 데이터를 버퍼 메모리에 임시로 저장하고, 이후 버퍼 메모리에 임시 저장된 데이터를 메모리 장치(100)로 전송할 수 있다.
다양한 실시 예에서, 버퍼 메모리는 메모리 컨트롤러(200)의 동작 메모리, 캐시 메모리로 사용될 수 있다. 버퍼 메모리는 메모리 컨트롤러(200)가 실행하는 코드들 또는 커맨드들을 저장할 수 있다. 또는 버퍼 메모리는 메모리 컨트롤러(200)에 의해 처리되는 데이터를 저장할 수 있다.
실시 예에서, 버퍼 메모리는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), DDR4 SDRAM, LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR) 또는 RDRAM(Rambus Dynamic Random Access Memory)과 같은 동적 랜덤 액세스 메모리(DRAM) 또는 정적 랜덤 액세스 메모리(SRAM)로 구현될 수 있다.
다양한 실시 예에서, 버퍼 메모리는 저장 장치(50)의 외부에서 연결될 수 있다. 이 경우, 저장 장치(50) 외부에 연결된 휘발성 메모리 장치들이 버퍼 메모리의 역할을 수행할 수 있을 것이다.
실시 예에서, 메모리 컨트롤러(200)가 적어도 둘 이상의 메모리 장치들을 제어할 수 있다. 이 경우, 메모리 컨트롤러(200)는 동작 성능의 향상을 위해 메모리 장치들을 인터리빙 방식에 따라 제어할 수 있다.
호스트(300)는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (Multi-Media Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 저장 장치(50)와 통신할 수 있다.
도 2는 도 1의 메모리 장치의 구조를 설명하기 위한 도면이다.
도 2를 참조하면, 메모리 장치(100)는 메모리 셀 어레이(110), 주변 회로(120) 및 제어 로직(130)을 포함할 수 있다.
메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1~BLKz)을 포함한다. 복수의 메모리 블록들(BLK1~BLKz)은 행 라인들(RL)을 통해 로우 디코더(121)에 연결된다. 복수의 메모리 블록들(BLK1~BLKz)은 비트 라인들(BL1 내지 BLn)을 통해 페이지 버퍼 그룹(123)에 연결될 수 있다. 복수의 메모리 블록들(BLK1~BLKz) 각각은 복수의 메모리 셀들을 포함한다. 실시 예로서, 복수의 메모리 셀들은 불휘발성 메모리 셀들이다. 같은 워드 라인에 연결된 메모리 셀들은 하나의 페이지로 정의될 수 있다. 따라서, 하나의 메모리 블록은 복수의 페이지들을 포함할 수 있다.
행 라인들(RL)은 적어도 하나 이상의 소스 선택 라인, 복수의 워드 라인들 및 적어도 하나 이상의 드레인 선택 라인을 포함할 수 있다.
메모리 셀 어레이(110)에 포함된 메모리 셀들은 각각 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC), 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드러플 레벨 셀(Quadruple Level Cell; QLC)로 구성될 수 있다.
주변 회로(120)는 제어 로직(130)의 제어에 따라 메모리 셀 어레이(110)의 선택된 영역에 프로그램 동작, 리드 동작 또는 소거 동작을 수행하도록 구성될 수 있다. 주변 회로(120)는 메모리 셀 어레이(110)를 구동할 수 있다. 예를 들어, 주변 회로(120)는 제어 로직(130)의 제어에 따라 행 라인들(RL) 및 비트 라인들(BL1~BLn)에 다양한 동작 전압들을 인가하거나, 인가된 전압들을 디스차지 할 수 있다.
주변 회로(120)는 로우 디코더(121), 전압 생성부(122), 페이지 버퍼 그룹(123), 컬럼 디코더(124), 입출력 회로(125) 및 센싱 회로(126)를 포함할 수 있다.
로우 디코더(121)는 행 라인들(RL)을 통해 메모리 셀 어레이(110)에 연결된다. 행 라인들(RL)은 적어도 하나 이상의 소스 선택 라인, 복수의 워드 라인들 및 적어도 하나 이상의 드레인 선택 라인을 포함할 수 있다. 실시 예에서, 워드 라인들은 노멀 워드 라인들과 더미 워드 라인들을 포함할 수 있다. 실시 예에서, 행 라인들(RL)은 파이프 선택 라인을 더 포함할 수 있다.
로우 디코더(121)는 제어 로직(130)으로부터 수신된 로우 어드레스(RADD)를 디코딩하도록 구성된다. 로우 디코더(121)는 디코딩된 어드레스에 따라 메모리 블록들(BLK1~BLKz) 중 적어도 하나의 메모리 블록을 선택한다. 또한, 로우 디코더(121)는 디코딩된 어드레스에 따라 전압 생성부(122)가 생성한 전압들을 적어도 하나의 워드 라인(WL)에 인가하도록 선택된 메모리 블록의 적어도 하나의 워드 라인을 선택할 수 있다.
예를 들어, 프로그램 동작 시에, 로우 디코더(121)는 선택된 워드 라인에 프로그램 전압을 인가하고 비선택된 워드 라인들에 프로그램 전압보다 낮은 레벨의 프로그램 패스 전압을 인가할 것이다. 프로그램 검증 동작 시에, 로우 디코더(121)는 선택된 워드 라인에 검증 전압을 인가하고 비선택된 워드 라인들에 검증 전압보다 높은 검증 패스 전압을 인가할 것이다. 리드 동작 시에, 로우 디코더(121)는 선택된 워드 라인에 리드 전압을 인가하고, 비선택된 워드 라인들에 리드 전압보다 높은 리드 패스 전압을 인가할 것이다.
실시 예에서, 메모리 장치(100)의 소거 동작은 메모리 블록 단위로 수행된다. 소거 동작 시에 로우 디코더(121)는 디코딩된 어드레스에 따라 하나의 메모리 블록을 선택할 수 있다. 소거 동작 시, 로우 디코더(121)는 선택된 메모리 블록에 연결되는 워드 라인들에 접지 전압을 인가할 수 있다.
전압 생성부(122)는 제어 로직(130)의 제어에 응답하여 동작한다. 전압 생성부(122)는 메모리 장치(100)에 공급되는 외부 전원 전압을 이용하여 복수의 전압들을 발생하도록 구성된다. 구체적으로, 전압 생성부(122)는 동작 신호(OPSIG)에 응답하여 프로그램, 리드 및 소거 동작들에 사용되는 다양한 동작 전압들(Vop)을 생성할 수 있다. 예를 들어, 전압 생성부(122)는 제어 로직(130)의 제어에 응답하여 프로그램 전압, 검증 전압, 패스 전압, 리드 전압 및 소거 전압 등을 생성할 수 있다.
실시 예로서, 전압 생성부(122)는 외부 전원 전압을 레귤레이팅하여 내부 전원 전압을 생성할 수 있다. 전압 생성부(122)에서 생성된 내부 전원 전압은 메모리 장치(100)의 동작 전압으로서 사용된다.
실시 예로서, 전압 생성부(122)는 외부 전원 전압 또는 내부 전원 전압을 이용하여 복수의 전압들을 생성할 수 있다.
예를 들면, 전압 생성부(122)는 내부 전원 전압을 수신하는 복수의 펌핑 커패시터들을 포함하고, 제어 로직(130)의 제어에 응답하여 복수의 펌핑 커패시터들을 선택적으로 활성화하여 복수의 전압들을 생성할 것이다.
생성된 복수의 전압들은 로우 디코더(121)에 의해 메모리 셀 어레이(110)에 공급될 수 있다.
페이지 버퍼 그룹(123)은 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)을 포함한다. 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 각각 제 1 내지 제 n 비트 라인들(BL1~BLn)을 통해 메모리 셀 어레이(110)에 연결된다. 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 제어 로직(130)의 제어에 응답하여 동작한다. 구체적으로 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 페이지 버퍼 제어 신호들(PBSIGNALS)에 응답하여 동작할 수 있다. 예를 들면, 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 제 1 내지 제 n 비트 라인들(BL1~BLn)을 통해 수신된 데이터를 임시로 저장하거나, 리드 또는 검증 동작 시, 비트 라인들(BL1~BLn)의 전압 또는 전류를 센싱(sensing)할 수 있다.
구체적으로, 프로그램 동작 시, 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 선택된 워드 라인에 프로그램 전압이 인가될 때, 입출력 회로(125)를 통해 수신한 데이터(DATA)를 제 1 내지 제 n 비트 라인들(BL1~BLn)을 통해 선택된 메모리 셀들에 전달할 것이다. 전달된 데이터(DATA)에 따라 선택된 페이지의 메모리 셀들은 프로그램 된다. 프로그램 검증 동작 시에, 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 선택된 메모리 셀들로부터 제 1 내지 제 n 비트 라인들(BL1~BLn)을 통해 수신된 전압 또는 전류를 센싱하여 페이지 데이터를 읽는다.
리드 동작 시, 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 선택된 페이지의 메모리 셀들로부터 제 1 내지 제 n 비트 라인들(BL1~BLn)을 통해 데이터(DATA)를 읽고, 읽어진 데이터(DATA)를 컬럼 디코더(124)의 제어에 따라 입출력 회로(125)로 출력한다.
소거 동작 시에, 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 제 1 내지 제 n 비트 라인들(BL1~BLn)을 플로팅(floating) 시키거나 소거 전압을 인가할 수 있다.
컬럼 디코더(124)는 컬럼 어드레스(CADD)에 응답하여 입출력 회로(125)와 페이지 버퍼 그룹(123) 사이에서 데이터를 전달할 수 있다. 예를 들면, 컬럼 디코더(124)는 데이터 라인들(DL)을 통해 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)과 데이터를 주고받거나, 컬럼 라인들(CL)을 통해 입출력 회로(125)와 데이터를 주고받을 수 있다.
입출력 회로(125)는 도 1을 참조하여 설명된 메모리 컨트롤러(도 1의 200)로부터 전달받은 커맨드(CMD) 및 어드레스(ADDR)를 제어 로직(130)에 전달하거나, 데이터(DATA)를 컬럼 디코더(124)와 주고받을 수 있다.
센싱 회로(126)는 리드 동작(read operation) 또는 검증 동작(verify operation)시, 허용 비트 신호(VRYBIT)에 응답하여 기준 전류를 생성하고, 페이지 버퍼 그룹(123)으로부터 수신된 센싱 전압(VPB)과 기준 전류에 의해 생성된 기준 전압을 비교하여 패스 신호(PASS) 또는 페일 신호(FAIL)를 출력할 수 있다.
제어 로직(130)은 커맨드(CMD) 및 어드레스(ADDR)에 응답하여 동작 신호(OPSIG), 로우 어드레스(RADD), 페이지 버퍼 제어 신호들(PBSIGNALS) 및 허용 비트(VRYBIT)를 출력하여 주변 회로(120)를 제어할 수 있다. 예를 들면, 제어 로직(130)은 서브 블록 리드 커맨드 및 어드레스에 응답하여 선택된 메모리 블록의 리드 동작을 제어할 수 있다. 또한, 제어 로직(130)은 서브 블록 소거 커맨드 및 어드레스에 응답하여 선택된 메모리 블록에 포함된 선택된 서브 블록의 소거 동작을 제어할 수 있다. 또한, 제어 로직(130)은 패스 또는 페일 신호(PASS 또는 FAIL)에 응답하여 검증 동작이 패스 또는 페일 되었는지를 판단할 수 있다.
도 3은 도 2의 메모리 셀 어레이의 일 실시 예를 나타낸 도면이다.
도 2 및 도 3을 참조하면, 도 3은 도 2의 메모리 셀 어레이(110)에 포함된 복수의 메모리 블록들(BLK1~BLKz)들 중 어느 하나의 메모리 블록(BLKa)을 보여주는 회로도이다.
메모리 블록(BLKa)에는 서로 평행하게 배열된 제1 셀렉트 라인, 워드 라인들 및 제2 셀렉트 라인이 연결될 수 있다. 예를 들면, 워드 라인들은 제1 및 제2 셀렉트 라인들 사이에서 서로 평행하게 배열될 수 있다. 여기서, 제1 셀렉트 라인은 소스 셀렉트 라인(SSL)일 수 있고, 제2 셀렉트 라인은 드레인 셀렉트 라인(DSL)일 수 있다.
더욱 구체적으로 설명하면, 메모리 블록(BLKa)은 비트 라인들(BL1~BLn)과 소스 라인(SL) 사이에 연결된 다수의 스트링들을 포함할 수 있다. 비트 라인들(BL1~BLn)은 스트링들에 각각 연결될 수 있고, 소스 라인(SL)은 스트링들에 공통으로 연결될 수 있다. 스트링들은 서로 동일하게 구성될 수 있으므로, 제1 비트 라인(BL1)에 연결된 스트링(ST)을 예를 들어 구체적으로 설명하도록 한다.
스트링(ST)은 소스 라인(SL)과 제1 비트 라인(BL1) 사이에서 서로 직렬로 연결된 소스 셀렉트 트랜지스터(SST), 다수의 메모리 셀들(F1~F16) 및 드레인 셀렉트 트랜지스터(DST)를 포함할 수 있다. 하나의 스트링(ST)에는 소스 셀렉트 트랜지스터(SST)와 드레인 셀렉트 트랜지스터(DST)가 적어도 하나 이상씩 포함될 수 있으며, 메모리 셀들(F1~F16) 또한 도면에 도시된 개수보다 더 많이 포함될 수 있다.
소스 셀렉트 트랜지스터(SST)의 소스(source)는 소스 라인(SL)에 연결될 수 있고, 드레인 셀렉트 트랜지스터(DST)의 드레인(drain)은 제1 비트 라인(BL1)에 연결될 수 있다. 메모리 셀들(F1~F16)은 소스 셀렉트 트랜지스터(SST)와 드레인 셀렉트 트랜지스터(DST) 사이에서 직렬로 연결될 수 있다. 서로 다른 스트링들에 포함된 소스 셀렉트 트랜지스터들의 게이트들은 소스 셀렉트 라인(SSL)에 연결될 수 있고, 드레인 셀렉트 트랜지스터들의 게이트들은 드레인 셀렉트 라인(DSL)에 연결될 수 있고, 메모리 셀들(F1~F16)의 게이트들은 다수의 워드 라인들(WL1~WL16)에 연결될 수 있다. 서로 다른 스트링들에 포함된 메모리 셀들 중에서 동일한 워드 라인에 연결된 메모리 셀들의 그룹을 물리 페이지(physical page; PPG)라 할 수 있다. 따라서, 메모리 블록(BLKa)에는 워드 라인들(WL1~WL16)의 개수만큼의 물리 페이지들이 포함될 수 있다.
하나의 메모리 셀은 1비트 데이터를 저장할 수 있다. 이를 통상적으로 싱글 레벨 셀(single level cell; SLC)이라고 부른다. 이 경우 하나의 물리 페이지(PPG)는 하나의 논리 페이지(logical page; LPG) 데이터를 저장할 수 있다. 하나의 논리 페이지(LPG) 데이터는 하나의 물리 페이지(PPG)에 포함된 메모리 셀들의 개수만큼의 데이터 비트들을 포함할 수 있다. 또는, 하나의 메모리 셀은 2 비트 이상의 데이터를 저장할 수 있다. 이를 통상적으로 멀티 레벨 셀(multi-level cell; MLC)이라고 부른다. 이 경우 하나의 물리 페이지(PPG)는 2 이상의 논리 페이지(logical page; LPG) 데이터를 저장할 수 있다.
하나의 메모리 셀에 2 비트 이상의 데이터가 저장되는 메모리 셀을 멀티 레벨 셀(MLC)이라 부르지만, 최근에는 하나의 메모리 셀에 저장되는 데이터의 비트 수가 증가하면서 멀티 레벨 셀(MLC)은 2 비트의 데이터가 저장되는 메모리 셀을 의미하게 되었고, 3 비트 이상의 데이터가 저장되는 메모리 셀은 트리플 레벨 셀(TLC)이라 부르고, 4 비트 이상의 데이터가 저장되는 메모리 셀은 쿼드러플 레벨 셀(QLC)이라 부른다. 이 외에도 다수의 비트들의 데이터가 저장되는 메모리 셀 방식이 개발되고 있으며, 본 실시예는 2 비트 이상의 데이터가 저장되는 메모리 장치(100)에 적용될 수 있다.
다른 실시 예에서, 메모리 블록은 3차원 구조를 가질 수 있다. 각 메모리 블록은 기판 위에 적층된 복수의 메모리 셀들을 포함한다. 이러한 복수의 메모리 셀들은 +X 방향, +Y 방향 및 +Z 방향을 따라 배열된다.
도 4는 라이트 부스터 동작 시 호스트, 메모리 컨트롤러 및 메모리 장치 사이의 동작을 설명하기 위한 도면이다.
도 4를 참조하면, 도 4의 메모리 컨트롤러(200)는 라이트 부스터 제어부(210) 및 플래시 변환 계층(220)을 포함할 수 있다.
실시 예에서, 라이트 부스터 제어부(210)는 호스트(300)로부터 라이트 부스터 요청(WB_RES)을 수신할 수 있다. 라이트 부스터 요청(WB_RES)은, 라이트 부스터 요청(WB_RES)에 대응하는 데이터가 메모리 장치(100)에 포함된 저장 영역에 모두 프로그램되기 전 메모리 장치(100) 내 SLC 버퍼에 모두 저장되면, 프로그램이 완료되었음을 나타내는 응답을 출력할 것을 지시하는 요청일 수 있다. 즉, 라이트 부스터 요청(WB_RES)은 호스트(300)로부터 수신되는 라이트 부스터 데이터(WB_DATA)가 SLC 버퍼에 모두 저장되면, 프로그램이 완료되었음을 나타내는 응답을 출력할 것을 지시하는 요청일 수 있다.
실시 예에서, 호스트(300)로부터 라이트 부스터 요청(WB_RES)을 수신하면, 라이트 부스터 제어부(210)는 먼저 메모리 장치(100) 내 SLC 버퍼의 크기를 설정하는 버퍼 크기 정보(BUFFER_SIZE_INF)를 메모리 장치(100)로 출력할 수 있다. 이 때, SLC 버퍼는 메모리 장치(100)에 포함된 저장 영역들 중 싱글 레벨 셀(single level cell; SLC) 방식으로 데이터가 저장되는 영역일 수 있다. SLC 버퍼에는 라이트 부스터 요청(WB_RES)에 대응하는 라이트 부스터 데이터(WB_DATA) 뿐만 아니라, 싱글 레벨 셀(SLC) 방식으로 데이터의 저장을 지시하는 노멀 라이트 요청에 대응하는 데이터도 저장될 수 있다.
실시 예에서, 라이트 부스터 제어부(210)가 버퍼 크기 정보(BUFFER_SIZE_INF)를 출력하면, 메모리 장치(100)는 버퍼 크기 정보(BUFFER_SIZE_INF)를 기초로 메모리 장치(100) 내 프리 블록들 중 일부를 SLC 버퍼로 할당할 수 있다. 또한, SLC 버퍼의 크기는 호스트(300)로부터 라이트 부스터 요청(WB_RES)을 수신할 때 마다 출력되는 버퍼 크기 정보(BUFFER_SIZE_INF)를 기초로 다양하게 설정될 수 있다.
실시 예에서, 라이트 부스터 제어부(210)는 호스트(300)의 라이트 부스터 요청(WB_RES)에 응답하여 라이트 부스터 커맨드(WB_CMD) 및 라이트 부스터 데이터(WB_DATA)를 메모리 장치(100)에 출력할 수 있다. 라이트 부스터 데이터(WB_DATA)는 라이트 부스터 커맨드(WB_CMD)에 대응하는 라이트 부스터 동작에 의해 메모리 장치(100)에 프로그램되는 데이터일 수 있다.
따라서, 라이트 부스터 커맨드(WB_CMD)에 대응하는 라이트 부스터 동작 시, 라이트 부스터 데이터(WB_DATA)가 모두 SLC 버퍼에 저장되면, 라이트 부스터 데이터(WB_DATA)가 모두 저장 영역에 프로그램되기 전이라도 라이트 부스터 동작은 완료될 수 있다.
이 후, 라이트 부스터 데이터(WB_DATA)가 모두 SLC 버퍼에 저장되면, 라이트 부스터 제어부(210)는 라이트 부스터 동작이 완료 되었음을 나타내는 라이트 부스터 응답(WB_REQ)을 호스트(300)로 출력할 수 있다.
실시 예에서, 플래시 변환 계층(220)은 호스트(300)로부터 라이트 부스터 요청(WB_RES) 및 논리 블록 어드레스(logical block address; LBA)를 수신할 수 있다. 호스트(300)로부터 라이트 부스터 요청(WB_RES)을 수신하면, 플래시 변환 계층(220)은 호스트(300)로부터 수신된 논리 블록 어드레스(LBA)를 SLC 버퍼의 특정 영역을 나타내는 물리 블록 어드레스(physical block address; PBA)로 변환할 수 있다. 즉, 호스트(300)로부터 수신된 라이트 부스터 데이터(WB_DATA)를 SLC 버퍼의 특정 영역에 저장되도록, 플래시 변환 계층(220)은 논리 블록 어드레스(LBA) 및 물리 블록 어드레스(PBA) 간 맵핑 관계를 형성할 수 있다.
이 후, 본 발명에서, SLC 버퍼에 저장된 데이터의 크기가 일정 크기 이상이면, 라이트 부스터 데이터(WB_DATA)의 증가율, 메모리 블록 별 프로그램 소거 카운트 및 메모리 장치(100) 내 프리 블록 수를 기초로 정적 웨어 레벨링(static wear leveling; SWL) 동작이 수행될 수 있다.
이 때, 메모리 장치(100)는 프로그램 소거 카운트가 메모리 블록 별로 균형적으로 상승되도록, 프로그램 소거 카운트가 가장 큰 메모리 블록에 노멀 데이터를 이동시킬 수 있다. 즉, 플래시 변환 계층(220)은 프로그램 소거 카운트가 상대적으로 큰 메모리 블록의 프로그램 소거 카운트의 증가를 방지하고, 프로그램 소거 카운트가 상대적으로 적은 메모리 블록에 데이터가 저장되도록 논리 블록 어드레스(LBA) 및 물리 블록 어드레스(PBA) 간 맵핑 관계를 형성할 수 있다.
도 5는 라이트 부스터 동작에 의해 데이터가 저장되는 방법을 설명하기 위한 도면이다.
도 2 및 도 5를 참조하면, 도 5는 도 2의 메모리 셀 어레이(도 2의 110)의 구성 및 라이트 부스터 동작 시, 메모리 셀 어레이(110)에 프로그램되는 데이터와 메모리 셀 어레이(110)로부터 출력되는 라이트 부스터 카운트(WB_COUNT)를 도시한다. 도 5에서, 메모리 셀 어레이(110)는 SLC 버퍼(110_1)와 저장 영역(110_2)으로 구분될 수 있다. SLC 버퍼(110_1)는 싱글 레벨 셀(single level cell; SLC) 방식으로 데이터가 저장되는 영역, 저장 영역(110_2)은 트리플 레벨 셀(triple level cell; TLC) 방식으로 데이터가 저장되는 영역일 수 있다.
실시 예에서, 호스트(도 4의 300)로부터 라이트 부스터 요청을 수신하면, 메모리 장치(도 4의 100)는 라이트 부스터 요청에 대응하는 라이트 부스터 데이터(WB_DATA)를 SLC 버퍼(110_1)에 임시로 저장할 수 있다. 라이트 부스터 요청은 호스트(도 4의 300)로부터 수신되는 데이터가 트리플 레벨 셀(TLC) 방식으로 저장 영역(110_2)에 프로그램되기 전 해당 데이터를 모두 SLC 버퍼(110_1)에 임시로 저장한 후, SLC 버퍼(110_1)에 데이터를 저장하는 라이트 부스터 동작이 완료되었음을 나타내는 응답을 출력할 것을 지시하는 요청일 수 있다. 이 때, 라이트 부스터 데이터(WB_DATA)는 싱글 레벨 셀(SLC) 방식으로 SLC 버퍼(110_1)에 저장된 후, 호스트(도 4의 300)의 플러시 요청에 의해 저장 영역(110_2)에 트리플 레벨 셀(TLC) 방식으로 프로그램될 수 있다.
예를 들면, 메모리 컨트롤러(도 4의 200)는 호스트(도 4의 300)로부터 라이트 부스터 요청과 함께 라이트 부스터 데이터(WB_DATA)를 수신할 수 있다. 메모리 컨트롤러(도 4의 200)는 라이트 부스터 요청에 대응하는 라이트 부스터 커맨드와 함께 라이트 부스터 데이터(WB_DATA)를 메모리 장치(도 4의 100)에 출력할 수 있다. 이 후, 메모리 장치(도 4의 100)는 라이트 부스터 커맨드에 대응하는 라이트 부스터 동작을 수행할 수 있다.
라이트 부스터 동작 시, 라이트 부스터 데이터(WB_DATA)를 싱글 레벨 셀(SLC) 방식으로 SLC 버퍼(110_1)에 임시로 저장할 수 있다. 이 때, SLC 버퍼(110_1)에 저장된 데이터의 크기가 제1 기준값 이상이 되면, SLC 버퍼(110_1)에 버퍼에 저장된 데이터들 중 라이트 부스터 요청에 의해 저장된 라이트 부스터 데이터(WB_DATA)의 크기를 나타내는 라이트 부스터 카운트(WB_COUNT)가 메모리 컨트롤러(도 4의 200)로 출력될 수 있다.
예를 들면, SLC 버퍼(110_1)에 저장된 데이터의 크기가 SLC 버퍼(110_1)의 80% 이상을 점유하면(SLC 버퍼(110_1)의 잔여 용량이 20% 이하가 되면), SLC 버퍼(110_1)로부터 라이트 부스터 카운트(WB_COUNT)가 출력될 수 있다. 즉, 제1 기준값은 SLC 버퍼(110_1)의 크기의 80%를 나타내는 값일 수 있다.
이 후, 호스트(도 4의 300)로부터 플러시 요청을 수신하면, SLC 버퍼(110_1)에 저장된 데이터를 중 라이트 부스터 요청에 의해 저장된 데이터들이 플러시 데이터(FLUSH_DATA)로써 저장 영역(110_2)에 프로그램될 수 있다. 이 때, 플러시 데이터(FLUSH_DATA)는 트리플 레벨 셀(TLC) 방식으로 저장 영역(110_2)에 프로그램될 수 있다.
라이트 부스터 요청에 의해 SLC 버퍼(110_1)에 저장된 데이터가 플러시 데이터(FLUSH_DATA)로써 저장 영역(110_2)에 모두 프로그램되면, SLC 버퍼(110_1)에 저장된 라이트 부스터 데이터(WB_DATA)는 소거될 수 있다.
실시 예에서, 라이트 부스터 요청에 의해 SLC 버퍼(110_1)에 라이트 부스터 데이터(WB_DATA)가 저장된 이후 소거됨으로써, SLC 버퍼(110_1)에 포함된 메모리 블록의 프로그램 소거 카운트가 증가될 수 있다.
그러나, SLC 버퍼(110_1)의 특정 메모리 블록의 프로그램 소거 카운트가 증가하게 되면, 특정 메모리 블록에 대한 데이터의 신뢰도가 감소될 수 있다. 즉, 특정 메모리 블록의 프로그램 소거 카운트가 증가됨에 따라, 메모리 장치(도 4의 100)의 수명이 감소될 수 있다.
따라서, SLC 버퍼(110_1)에 포함된 메모리 블록들 중 특정 메모리 블록의 프로그램 소거 카운트가 증가되는 현상을 방지하기 위해 정적 웨어 레벨링(static wear leveling; SWL) 동작이 수행될 필요가 있다.
본 발명에서, 정적 웨어 레벨링(static wear leveling) 동작이 수행되기 위한 요건으로, SLC 버퍼(110_1)로부터 출력되는 라이트 부스터 카운트(WB_COUNT)가 참조될 수 있다.
라이트 부스터 카운트(WB_COUNT)를 참조하는 방법은 도 6 내지 도 8을 통해 보다 상세히 설명하도록 한다.
도 6은 SLC 버퍼를 설명하기 위한 도면이다.
도 5 및 도 6을 참조하면, 도 6은 도 5의 SLC 버퍼(110_1)에 포함된 메모리 블록들을 도시한다. 도 6을 참조하면, 제1 메모리 블록(BLK1)은 제1_1 내지 제5_1 페이지(PAGE1_1~PAGE5_1), 제2 메모리 블록(BLK2)은 제1_2 내지 제5_2 페이지(PAGE1_2~PAGE5_2), 제3 메모리 블록(BLK3)은 제1_3 내지 제5_3 페이지(PAGE1_3~PAGE5_3), 제4 메모리 블록(BLK4)은 제1_4 내지 제5_4 페이지(PAGE1_4~PAGE5_4)를 포함할 수 있다.
도 6에서, SLC 버퍼(110_1)는 제1 내지 제4 메모리 블록(BLK1~BLK4)을 포함하고, 제1 내지 제4 메모리 블록(BLK1~BLK4)은 각각 5개의 페이지를 포함하는 것으로 도시되었으나, SLC 버퍼(110_1)에 포함된 메모리 블록들의 수 및 각 메모리 블록에 포함되는 페이지들의 수는 다양할 수 있다.
실시 예에서, 도 4를 참조하면, 라이트 부스터 제어부(도 4의 210)는 호스트(도 4의 300)의 라이트 부스터 요청에 따라 메모리 장치(도 4의 100)에 포함된 복수의 메모리 블록들 중 SLC 버퍼(110_1)로 사용되는 메모리 블록들을 설정할 수 있다. 이 때, SLC 버퍼(110_1)의 크기는 라이트 부스터 제어부(210)로부터 수신되는 버퍼 크기 정보(BUFFER_SIZE_INF)에 따라 결정될 수 있다.
결과적으로, 버퍼 크기 정보(BUFFER_SIZE_INF)를 기초로, 제1 내지 제4 메모리 블록(BLK1~BLK4)이 SLC 버퍼(110_1)로 할당될 수 있다.
도 7은 SLC 버퍼에 데이터가 저장되는 예 및 SLC 버퍼로부터 출력되는 라이트 부스터 카운트를 설명하기 위한 도면이다.
도 7을 참조하면, 도 7의 (a)는 SLC 버퍼(110_1)에 80% 미만의 데이터가 저장된 경우, 도 7의 (b)는 SLC 버퍼(110_1)에 80% 이상의 데이터가 저장된 경우를 도시한다.
실시 예에서, SLC 버퍼(110_1)에 80% 이상의 데이터가 저장된 경우, SLC 버퍼(110_1)는 SLC 버퍼(110_1)에 저장된 데이터들 중 라이트 부스터 요청을 기초로 저장된 라이트 부스터 데이터를 카운트할 수 있다. 즉, 라이트 부스터 데이터를 카운트한 값인 라이트 부스터 카운트(WB_COUNT)를 라이트 부스터 제어부(도 4의 210)에 출력할 수 있다. 이 후, 라이트 부스터 제어부(도 4의 210)는 SLC 버퍼(110_1)로부터 수신된 라이트 부스터 카운트(WB_COUNT)를 저장할 수 있다.
도 7의 (a)를 참조하면, SLC 버퍼(110_1)에 저장된 데이터의 크기가 SLC 버퍼(110_1)의 크기의 80% 미만인 경우, SLC 버퍼(110_1)는 라이트 부스터 카운트(WB_COUNT)를 출력하지 않을 수 있다. 즉, SLC 버퍼(110_1)에 저장된 데이터의 크기가 기준값 이상이 되지 않으면, SLC 버퍼(110_1)는 SLC 버퍼(110_1)에 저장된 데이터들 중 라이트 부스터 데이터를 카운트하지 않을 수 있다. 따라서, 라이트 부스터 카운트(WB_COUNT)는 라이트 부스터 제어부(도 4의 210)에 저장되지 않을 수 있다.
그러나, 도 7의 (b)를 참조하면, SLC 버퍼(110_1)에 저장된 데이터의 크기가 SLC 버퍼(110_1)의 크기의 80% 이상이 될 수 있다. 이 경우, SLC 버퍼(110_1)는 저장된 데이터들 중 라이트 부스터 요청을 기초로 저장된 라이트 부스터 데이터를 카운트하여 라이트 부스터 제어부(도 4의 210)에 출력할 수 있다.
예를 들면, SLC 버퍼(110_1)에 저장된 데이터들 중 라이트 부스터 데이터의 수는 '10'이고, 라이트 부스터 카운트(WB_COUNT)는 '10'일 수 있다. 따라서, SLC 버퍼(110_1)로부터 라이트 부스터 카운트(WB_COUNT)로 '10'이 출력될 수 있다. 라이트 부스터 제어부(도 4의 210)는 라이트 부스터 카운트(WB_COUNT) '10'을 수신하여 저장할 수 있다.
라이트 부스터 제어부(도 4의 210)가 라이트 부스터 카운트(WB_COUNT)를 저장하면, 라이트 부스터 제어부(도 4의 210)는 정적 웨어 레벨링(static wear leveling) 동작을 수행하기 위한 다음 동작을 수행할 수 있다.
도 8은 라이트 부스터 데이터의 크기의 증가율을 설명하기 위한 도면이다.
도 7 및 도 8을 참조하면, 도 8의 (a)는 도 7의 (b)에서 라이트 부스터 카운트(WB_COUNT) '10'이 출력될 때 SLC 버퍼(110_1)에 저장된 데이터들을 도시하고, 도 8의 (b)는 도 8의 (a)에서 라이트 부스터 카운트(WB_COUNT)가 출력되기 이전에 SLC 버퍼(110_1)로부터 라이트 부스터 카운트(WB_COUNT)가 출력될 때 SLC 버퍼(110_1)에 저장된 데이터들을 도시한다.
도 8의 (a)에서, SLC 버퍼(110_1)로부터 출력된 라이트 부스터 카운트(WB_COUNT)는 제2 라이트 부스터 카운트(WB_COUNT2), 도 8의 (b)에서, SLC 버퍼(110_1)로부터 출력된 라이트 부스터 카운트(WB_COUNT)는 제1 라이트 부스터 카운트(WB_COUNT1)인 것으로 가정한다.
실시 예에서, 도 7의 (b) 및 도 8의 (a)를 참조하면, SLC 버퍼(110_1)에 저장된 데이터가 SLC 버퍼(110_1) 크기의 80% 이상이 되면, SLC 버퍼(110_1)는 저장된 데이터들 중 라이트 부스터 요청에 의해 저장된 라이트 부스터 데이터를 카운트하여 메모리 컨트롤러(도 4의 200)로 출력할 수 있다.
구체적으로, SLC 버퍼(110_1)에 저장된 데이터들 중 제11 내지 제15 라이트 부스터 데이터(WB_DATA11~15) 및 제31 내지 제40 라이트 부스터 데이터(WB_DATA31~40)는 호스트(도 4의 300)로부터 수신된 라이트 부스터 요청에 대응하는 데이터일 수 있다. 또, 제11 내지 제21 노멀 데이터(NORM_DATA11~21) 및 제31 내지 제36 노멀 데이터(NORM_DATA31~36)는 호스트(도 4의 300)로부터 수신된 노멀 라이트 요청에 대응하는 데이터일 수 있다. 이 때, 노멀 라이트 요청은 싱글 레벨 셀(single level cell; SLC) 방식으로 데이터를 프로그램하는 요청일 수 있다.
실시 예에서, SLC 버퍼(110_1)에 저장된 데이터가 SLC 버퍼(110_1) 크기의 80% 이상이 되면, SLC 버퍼(110_1)는 저장된 데이터들 중 라이트 부스터 데이터를 카운트할 수 있다.
도 8의 (a)에서, 라이트 부스터 요청에 대응하는 데이터는 제31 내지 제40 라이트 부스터 데이터(WB_DATA31~40)이므로, 라이트 부스터 데이터를 카운트한 제2 라이트 부스터 카운트(WB_COUNT2)는 '10'일 수 있다. 따라서, SLC 버퍼(110_1)로부터 제2 라이트 부스터 카운트(WB_COUNT2)로 '10'이 출력되고, 라이트 부스터 제어부(도 4의 210)는 제2 라이트 부스터 카운트(WB_COUNT2)를 수신하여 저장할 수 있다.
실시 예에서, 라이트 부스터 제어부(도 4의 210)는 제2 라이트 부스터 카운트(WB_COUNT2)를 수신하기 전 제1 라이트 부스터 카운트(WB_COUNT1)를 수신할 수 있다. 제1 라이트 부스터 카운트(WB_COUNT1)는 SLC 버퍼(110_1)에 저장된 데이터가 도 8의 (b)와 같을 때, SLC 버퍼(110_1)로부터 출력될 수 있다.
구체적으로, 도 8의 (b)를 참조하면, SLC 버퍼(110_1)에 저장된 데이터들 중 제11 내지 제15 라이트 부스터 데이터(WB_DATA11~15)는 호스트(도 4의 300)로부터 수신된 라이트 부스터 요청에 대응하는 데이터이고, 제11 내지 제21 노멀 데이터(NORM_DATA11~21)는 호스트(도 4의 300)로부터 수신된 노멀 라이트 요청에 대응하는 데이터일 수 있다. 이 때, 노멀 라이트 요청은 싱글 레벨 셀(SLC) 방식으로 데이터를 프로그램하는 요청일 수 있다.
실시 예에서, SLC 버퍼(110_1)에 저장된 데이터가 SLC 버퍼(110_1) 크기의 80% 이상이 되면, SLC 버퍼(110_1)는 저장된 데이터들 중 라이트 부스터 데이터를 카운트할 수 있다.
도 8의 (b)에서, 라이트 부스터 요청에 대응하는 데이터는 제11 내지 제15 라이트 부스터 데이터(WB_DATA11~15)이므로, 라이트 부스터 데이터를 카운트한 제1 라이트 부스터 카운트(WB_COUNT1)는 '5'일 수 있다. 따라서, SLC 버퍼(110_1)로부터 제1 라이트 부스터 카운트(WB_COUNT1)로 '5'가 출력되고, 라이트 부스터 제어부(도 4의 210)는 제1 라이트 부스터 카운트(WB_COUNT1)를 수신하여 저장할 수 있다.
실시 예에서, 라이트 부스터 제어부(도 4의 210)는 제1 라이트 부스터 카운트(WB_COUNT1)를 수신하여 저장한 후 제2 라이트 부스터 카운트(WB_COUNT2)를 수신하여 저장할 수 있다.
제2 라이트 부스터 카운트(WB_COUNT2)가 저장되면, 라이트 부스터 제어부(도 4의 210)는 제2 라이트 부스터 카운트(WB_COUNT2)와 이전에 저장된 제1 라이트 부스터 카운트(WB_COUNT1)의 차가 미리 설정된 제2 기준값 이상인지를 판단할 수 있다.
즉, SLC 버퍼(110_1)에 저장된 데이터가 SLC 버퍼(110_1)의 크기의 80% 이상이 되었기 때문에, 라이트 부스터 제어부(도 4의 210)는 라이트 부스터 카운트가 저장될 때, 직전에 저장되었던 라이트 부스터 카운트와의 차를 판단할 수 있다. 다시 말하면, 라이트 부스터 제어부(도 4의 210)는 SLC 버퍼(110_1)에 저장된 데이터가 SLC 버퍼(110_1)의 크기의 80% 이상이 되면, 정적 웨어 레벨링 동작을 수행하기 위한 동작을 수행할 수 있다.
실시 예에서, 제2 라이트 부스터 카운트(WB_COUNT2) 및 제1 라이트 부스터 카운트(WB_COUNT1) 차이가 제2 기준값 이상이면, 라이트 부스터 제어부(도 4의 210)는 추가적으로 SLC 버퍼(110_1)에 포함된 메모리 블록 별 프로그램 소거 카운트 및 메모리 장치(도 4의 100) 내 포함된 프리 블록들의 수를 판단할 수 있다.
도 8에서, 제2 기준값은 '5'인 것으로 가정한다.
따라서, 제2 라이트 부스터 카운트(WB_COUNT2) 및 제1 라이트 부스터 카운트(WB_COUNT1)의 차이가 '5'이므로, 라이트 부스터 제어부(도 4의 210)는 SLC 버퍼(110_1)에 포함된 메모리 블록 별 프로그램 소거 카운트 및 메모리 장치(도 4의 100)에 포함된 프리 블록들의 수를 판단할 수 있다.
구체적으로, 라이트 부스터 제어부(도 4의 210)는 SLC 버퍼(110_1)에 포함된 메모리 블록들 각각의 프로그램 소거 카운트들 중 최대 프로그램 소거 카운트와 평균 프로그램 소거 카운트의 차이가 제3 기준값 이상인지를 판단할 수 있다.
이 후, 최대 프로그램 소거 카운트와 평균 프로그램 소거 카운트의 차이가 제3 기준값 이상이면, 라이트 부스터 제어부(도 4의 210)는 메모리 장치(도 4의 100)에 포함된 프리 블록들의 수가 제4 기준값 이상인지를 판단할 수 있다.
도 9는 정적 웨어 레벨링이 수행되는 과정을 설명하기 위한 도면이다.
도 9를 참조하면, 도 9는 메모리 장치(100)로부터 라이트 부스터 카운트(WB_COUNT)가 수신된 이후의 메모리 컨트롤러(200)의 동작을 도시한다.
실시 예에서, 메모리 장치(100)에 포함된 SLC 버퍼에 저장된 데이터의 크기가 제1 기준값 이상이 될 때, SLC 버퍼로부터 라이트 부스터 카운트(WB_COUNT)가 출력될 수 있다. 여기서, SLC 버퍼는 메모리 장치(100)의 영역들 중 싱글 레벨 셀(single level cell; SLC) 방식으로 데이터가 저장되는 영역일 수 있다. 또, 제1 기준값은 SLC 버퍼 크기의 80%에 해당하는 값일 수 있다.
메모리 장치(100)로부터 라이트 부스터 카운트(WB_COUNT)를 수신하면, 라이트 부스터 제어부(210)는 수신된 라이트 부스터 카운트(WB_COUNT)를 저장할 수 있다. 이 후, 라이트 부스터 제어부(210)는 위 라이트 부스터 카운트(WB_COUNT)와 이전에 메모리 장치(100)로부터 출력되어 저장된 라이트 부스터 카운트(WB_COUNT)와의 차이를 판단할 수 있다.
실시 예에서, 라이트 부스터 제어부(210)는 저장된 라이트 부스터 카운트(WB_COUNT)의 차가 제2 기준값 이상인지를 판단할 수 있다. 예를 들면, 라이트 부스터 제어부(210)는 저장된 라이트 부스터 카운트(WB_COUNT)의 차가 '5' 이상인지를 판단할 수 있다.
라이트 부스터 카운트(WB_COUNT)의 차가 제2 기준값 이상이면, 라이트 부스터 제어부(210)는 정적 웨어 레벨링(static wear leveling) 동작을 수행하기 위한 판단을 추가로 할 수 있다. 예를 들면, 라이트 부스터 제어부(210)는 SLC 버퍼에 포함된 메모리 블록 별 프로그램 소거 카운트(EW_COUNT) 및 메모리 장치(100)에 포함된 프리 블록 수를 판단할 수 있다.
구체적으로, 라이트 부스터 카운트(WB_COUNT)의 차가 제2 기준값 이상이면, 라이트 부스터 제어부(210)는 SLC 버퍼에 포함된 메모리 블록들의 프로그램 소거 카운트(EW_COUNT)를 요청하는 프로그램 소거 카운트 요청(EW_COUNT_REQ)을 메모리 장치(100)에 출력할 수 있다. 프로그램 소거 카운트(EW_COUNT)는 메모리 블록에 소거 동작이 수행될 때 마다 '1'씩 증가하는 값일 수 있다. 메모리 장치(100)는 프로그램 소거 카운트 요청(EW_COUNT_REQ)에 응답하여, SLC 버퍼에 포함된 메모리 블록 별 프로그램 소거 카운트(EW_COUNT)를 출력할 수 있다.
이 후, 라이트 부스터 제어부(210)는 메모리 장치(100)로부터 수신된 프로그램 소거 카운트(EW_COUNT)를 기초로 프로그램 소거 카운트(EW_COUNT)의 최대값과 프로그램 소거 카운트(EW_COUNT)의 평균값을 판단할 수 있다.
라이트 부스터 제어부(210)가 판단한 프로그램 소거 카운트(EW_COUNT)의 최대값과 프로그램 소거 카운트(EW_COUNT)의 평균값의 차이가 제3 기준값 이상이면, 라이트 부스터 제어부(210)는 프리 블록 정보 요청(FBLK_INF_REQ)을 메모리 장치(100)로 출력할 수 있다. 프리 블록 정보 요청(FBLK_INF_REQ)은 메모리 장치(100)에 포함된 프리 블록 수를 출력할 것을 지시하는 요청일 수 있다. 이 때, 프리 블록은 SLC 버퍼로 할당될 수 있는 메모리 블록을 의미할 수 있다.
실시 예에서, 메모리 장치(100)는 메모리 컨트롤러(200)로부터 수신된 프리 블록 정보 요청(FBLK_INF_REQ)에 응답하여 프리 블록 정보(FBLK_INF)를 출력할 수 있다. 프리 블록 정보(FBLK_INF)는 메모리 장치(100)에 포함된 프리 블록의 수에 관한 정보를 포함할 수 있다.
메모리 장치(100)에 포함된 프리 블록의 수가 제4 기준값을 초과하면, 라이트 부스터 제어부(210)는 정적 웨어 레벨링(static wear leveling) 동작을 수행하기 위한 정적 웨어 레벨링 커맨드(SWL_CMD)를 메모리 장치(100)로 출력하고, 메모리 장치(100)로부터 수신된 프로그램 소거 카운트(EW_COUNT)를 플래시 변환 계층(220)으로 출력할 수 있다.
실시 예에서, 플래시 변환 계층(220)은 프로그램 소거 카운트(EW_COUNT)를 기초로 프로그램 소거 카운트(EW_COUNT)가 최대인 메모리 블록에 노멀 데이터가 저장되도록하는 물리 블록 어드레스(PBA)를 메모리 장치(100)로 출력할 수 있다. 메모리 장치(100)는 플래시 변환 계층(220)으로부터 수신된 물리 블록 어드레스(PBA)를 기초로 라이트 부스터 제어부(210)로부터 수신된 정적 웨어 레벨링 커맨드(SWL_CMD)에 대응하는 동작을 수행할 수 있다.
구체적으로, 메모리 장치(100)는 SLC 버퍼에 포함된 메모리 블록들 중 프로그램 소거 카운트(EW_COUNT)가 최대인 메모리 블록에 노멀 데이터를 이동시키고, 프로그램 소거 카운트(EW_COUNT)가 최대인 메모리 블록에 저장된 라이트 부스터 데이터를 상대적으로 프로그램 소거 카운트(EW_COUNT)가 작은 메모리 블록으로 이동시킬 수 있다.
위와 같은 과정을 통해, 프로그램 소거 카운트(EW_COUNT)가 최대인 메모리 블록의 프로그램 소거 카운트(EW_COUNT)는 더 이상 증가되지 않고, 상대적으로 프로그램 소거 카운트(EW_COUNT)가 작은 메모리 블록의 프로그램 소거 카운트(EW_COUNT)만 증가될 수 있다. 따라서, 메모리 블록의 프로그램 소거 카운트(EW_COUNT)가 균등하게 증가될 수 있도록 함으로써 메모리 장치(100)의 수명이 증가될 수 있다.
도 10은 프로그램 소거 카운트를 기초로 정적 웨어 레벨링이 수행되는 과정을 설명하기 위한 도면이다.
도 10을 참조하면, 도 10은 메모리 장치(도 9의 100)에 포함된 메모리 블록들 중 SLC 버퍼로 할당된 메모리 블록들 및 각 메모리 블록의 프로그램 소거 카운트(EW_COUNT)를 도시한다. 도 10에서, SLC 버퍼로 할당된 메모리 블록은 제1 내지 제4 메모리 블록(BLK1~BLK4)일 수 있다. 다른 실시 예에서, SLC 버퍼로 할당되는 메모리 블록들의 수는 다양할 수 있다.
도 10에서, 제3 기준값은 '500' 인 것으로 가정한다.
실시 예에서, 제1 메모리 블록(BLK1)의 프로그램 소거 카운트(EW_COUNT)는 '1500', 제2 메모리 블록(BLK2)의 프로그램 소거 카운트(EW_COUNT)는 '600', 제3 메모리 블록(BLK3)의 프로그램 소거 카운트(EW_COUNT)는 '100', 제4 메모리 블록(BLK4)의 프로그램 소거 카운트(EW_COUNT)는 '1000'일 수 있다.
실시 예에서, 라이트 부스터 제어부(도 9의 210)는 메모리 장치(도 9의 100)로부터 라이트 부스터 카운트를 수신하여 저장한 후, 저장된 라이트 부스터 카운트의 차를 판단할 수 있다. 판단 결과, 라이트 부스터 카운트의 차가 제2 기준값 이상이 되면, 라이트 부스터 제어부(도 9의 210)는 SLC 버퍼에 포함된 메모리 블록들의 프로그램 소거 카운트(EW_COUNT)를 메모리 장치(도 9의 100)로부터 수신할 수 있다.
도 9를 참조하면, 라이트 부스터 제어부(도 9의 210)로부터 출력된 프로그램 소거 카운트 요청(EW_COUNT_REQ)에 따라, 라이트 부스터 제어부(도 9의 210)는 메모리 장치(도 9의 100)로부터 SLC 버퍼에 포함된 메모리 블록들의 프로그램 소거 카운트(EW_COUNT)를 수신할 수 있다.
실시 예에서, 제1 내지 제4 메모리 블록(BLK1~BLK4) 각각의 프로그램 소거 카운트(EW_COUNT) 중 제1 메모리 블록(BLK1)의 소거 카운트가 가장 클 수 있다(MAX). 또, 제1 내지 제4 메모리 블록(BLK1~BLK4)의 프로그램 소거 카운트(EW_COUNT)의 평균값(AVE)은 '800'일 수 있다.
실시 예에서, 라이트 부스터 제어부(도 9의 210)는 프로그램 소거 카운트의 최대값(MAX)과 프로그램 소거 카운트의 평균값(AVE)의 차이가 제3 기준값 이상인지를 판단할 수 있다.
도 10에서, 제3 기준값은 '500'으로 가정했기 때문에, 프로그램 소거 카운트의 최대값(MAX)과 프로그램 소거 카운트(EW_COUNT)의 평균값(AVE)의 차이(MAX-AVE)는 '700(=1500-800)'이고 제3 기준값 이상일 수 있다.
따라서, 프로그램 소거 카운트의 최대값(MAX)과 프로그램 소거 카운트(EW_COUNT)의 평균값(AVE)의 차이가 제3 기준값 이상이기 때문에, 라이트 부스터 제어부(도 9의 210)는 정적 웨어 레벨링(static wear leveling) 동작을 수행하기 위해, 메모리 장치(도 9의 100)에 포함된 프리 블록의 수를 판단할 수 있다.
도 11은 프리 블록 수를 기초로 정적 웨어 레벨링이 수행되는 과정을 설명하기 위한 도면이다.
도 11을 참조하면, 도 11은 도 1의 메모리 장치(도 1의 100)에 포함된 복수의 메모리 블록들을 나타낸 도면이다. 도 11에서, 제4 기준값은 '5'인 것으로 가정한다.
도 11에서, 메모리 장치(도 1의 100)는 제1 내지 제48 메모리 블록(BLK1~BLK48)을 포함하는 것으로 가정한다. 따라서, 메모리 장치(도 1의 100)에 포함된 전체 메모리 블록(Total Block)의 수는 48개일 수 있다. 다른 실시 예에서, 메모리 장치(도 1의 100)는 더 많은 수의 메모리 블록들을 포함할 수 있다.
메모리 장치(100)에 포함된 복수의 메모리 블록들 중 제1 내지 제40 메모리 블록(BLK1~BLK40)은 오픈 블록(Open Block)일 수 있다. 오픈 블록(Open Block)은 데이터를 저장하기 위해 할당된 메모리 블록들일 수 있다. 오픈 블록(Open Block)들 중 일부는 싱글 레벨 셀(single level cell; SLC) 방식으로 데이터가 저장되는 SLC 버퍼로, 일부는 트리플 레벨 셀(triple level cell; TLC) 방식으로 데이터가 저장되는 저장 영역으로 할당될 수 있다.
오픈 블록(Open Block)에 포함된 복수의 페이지들에 모두 데이터가 저장된 경우, 오픈 블록(Open Block)은 클로즈드 블록(Closed Block)이 될 수 있다. 또, 데이터를 저장하는 과정에서 프로그램 페일이 발생하는 경우, 오픈 블록(Open Block)은 배드 블록으로 될 수 있다. 오픈 블록(Open Block)이 배드 블록 처리되면, 배드 블록 처리된 메모리 블록은 런타임 배드 블록(RTBB)일 수 있다.
메모리 장치(도 1의 100)에 포함된 복수의 메모리 블록들 중 제41 내지 제48 메모리 블록(BLK41~BLK48)은 예비 블록(Reserved Block)일 수 있다. 예비 블록(Reserved Block)은 복수의 메모리 블록들 중 데이터를 저장할 메모리 블록들 이외에 메모리 장치(도 1의 100)에 추가된 메모리 블록들일 수 있다. 예비 블록(Reserved Block)은 메모리 장치(도 1의 100)의 초기화 시 미리 설정될 수 있다. 즉, 제41 내지 제48 메모리 블록(BLK41~BLK48)은 메모리 장치(도 1의 100)의 초기화 시 미리 설정된 메모리 블록일 수 있다. 다른 실시 예에서, 예비 블록(Reserved Block)들의 수는 다양할 수 있다.
실시 예에서, 예비 블록(Reserved Block) 중 일부가 프리 블록(Free Block)으로 설정될 수 있다. 프리 블록(Free Block)은 SLC 버퍼로 할당되는 메모리 블록일 수 있다. 따라서, 메모리 장치(도 1의 100)에 포함된 메모리 블록들 중 일부가 싱글 레벨 셀(single level cell; SLC) 방식으로 데이터가 저장되는 메모리 블록들로 할당될 수 있다.
도 11에서, 예비 블록(Reserved Block) 중 제41 내지 제45 메모리 블록(BLK41~BLK45)이 프리 블록(Free Block)으로 설정된 것으로 가정한다.
따라서, 도 10에서, 프로그램 소거 카운트의 최대값(MAX)과 프로그램 소거 카운트(EW_COUNT)의 평균값(AVE)의 차이가 제3 기준값 이상이기 때문에, 라이트 부스터 제어부(도 9의 210)는 메모리 장치(도 1의 100)에 포함된 프리 블록(Free Block)의 수를 판단할 수 있다. 구체적으로, 라이트 부스터 제어부(도 9의 210)는 프리 블록(Free Block)의 수가 제4 기준값 이상인지를 판단할 수 있다.
도 11에서, 제41 내지 제45 메모리 블록(BLK41~BLK45)이 프리 블록(Free Block)으로 할당되었기 때문에, 프리 블록(Free Block)의 수는 제4 기준값인 '5'이상일 수 있다. 따라서, 라이트 부스터 제어부(도 9의 210)는 정적 웨어 레벨링(static wear leveling) 동작을 수행할 수 있다.
도 12는 정적 웨어 레벨링에 의해 데이터가 이동되는 과정을 설명하기 위한 도면이다.
도 8의 (a), 도 9 및 도 12를 참조하면, 도 12는 도 9의 라이트 부스터 제어부(도 9의 210)가 정적 웨어 레벨링(static wear leveling) 동작을 수행하는 것으로 결정한 후, 도 8의 (a)의 데이터들이 정적 웨어 레벨링(static wear leveling) 동작에 의해 이동되는 과정을 도시한다.
도 12에서, SLC 버퍼에 포함된 제1 내지 제4 메모리 블록(BLK1~BLK4) 중 제1 메모리 블록(BLK1)의 프로그램 소거 카운트(EW_COUNT)가 가장 큰 것으로 가정한다.
실시 예에서, 제1 메모리 블록(BLK1)의 프로그램 소거 카운트(EW_COUNT)가 가장 크기 때문에, 라이트 부스터 제어부(도 9의 210)는 제1 메모리 블록(BLK1)에 노멀 데이터만 저장되도록 정적 웨어 레벨링(static wear leveling) 동작을 수행할 수 있다.
구체적으로, 제1 메모리 블록(BLK1)에 저장된 데이터들 중 제31 내지 제34 라이트 부스터 데이터(WB_DATA31~34)는 다른 메모리 블록으로 이동될 수 있다.
예를 들면, SLC 버퍼에 포함된 메모리 블록들 중 제4 메모리 블록(BLK4)의 제2_4 내지 제5_4 페이지(PAGE2_4~5_4)에 데이터가 저장되지 않았기 때문에, 제31 내지 제34 라이트 부스터 데이터(WB_DATA31~34)는 각각 제4 메모리 블록(BLK4)의 제2_4 내지 제5_4 페이지(PAGE2_4~5_4)에 저장될 수 있다.
이 후, 노멀 데이터가 제1 메모리 블록(BLK1)으로 이동될 수 있다.
예를 들면, 제2 메모리 블록(BLK2)에 저장된 데이터들 중 제32 내지 제34 노멀 데이터(NORM_DATA32~34)가 제1 메모리 블록(BLK1)으로 이동되고, 제3 메모리 블록(BLK3)에 저장된 데이터들 중 제35 노멀 데이터(NORM_DATA35)가 제1 메모리 블록(BLK1)으로 이동될 수 있다.
제1 메모리 블록(BLK1)에 노멀 데이터만 저장된 후, 제2 메모리 블록(BLK2)의 제32 내지 제34 노멀 데이터(NORM_DATA32~34) 및 제3 메모리 블록(BLK3)의 제35 노멀 데이터(NORM_DATA35)는 무효(INVALID)로 될 수 있다.
실시 예에서, 제2 메모리 블록(BLK2)은 제35 및 제36 라이트 부스터 데이터(WB_DATA35, WB_DATA36)가 호스트(도 4의 300)의 플러시 요청에 따라 저장 영역에 프로그램된 후 소거될 수 있다. 또는, 제35 및 제36 라이트 부스터 데이터(WB_DATA35, WB_DATA36)가 저장 영역에 프로그램 되기 전이라도 무효로된 부분(INVALID)이 부분 소거될 수 있다.
나아가, 제3 메모리 블록(BLK3)은 제37 내지 제39 라이트 부스터 데이터(WB_DATA37~39)가 호스트(도 4의 300)의 플러시 요청에 따라 저장 영역에 프로그램된 후 부분 소거될 수 있다. 또는, 제37 내지 제39 라이트 부스터 데이터(WB_DATA37~39)가 저장 영역에 프로그램 되기 전이라도 무효로된 부분(INVALID)이 부분 소거될 수 있다.
위와 같은 과정을 통해, 제1 메모리 블록(BLK1)에 노멀 데이터만 저장되면, 제1 메모리 블록(BLK1)의 프로그램 소거 카운트(EW_COUNT)는 더 이상 증가되지 않을 수 있다. 따라서, SLC 버퍼에 포함된 메모리 블록들의 프로그램 소거 카운트(EW_COUNT)가 균형적으로 증가될 수 있도록 함으로써, 메모리 장치(도 4의 100)의 수명이 증가될 수 있다.
도 13은 본 발명의 일 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 도면이다.
도 13을 참조하면, S1301 단계에서, 메모리 컨트롤러는 호스트로부터 라이트 부스터 요청을 수신할 수 있다. 라이트 부스터 요청은 호스트로부터 수신되는 데이터를 메모리 장치의 SLC 버퍼에 저장한 후, SLC 버퍼에 저장된 데이터가 모두 프로그램되기 전이라도 프로그램 동작이 완료되었음을 나타내는 응답을 출력할 것을 지시하는 요청일 수 있다. 여기서, SLC 버퍼는 싱글 레벨 셀(single level cell; SLC) 방식으로 데이터가 저장되는 영역일 수 있다.
S1303 단계에서, 메모리 컨트롤러는 호스트로부터 라이트 부스터 요청과 함께 수신된 라이트 부스터 데이터를 SLC 버퍼에 저장할 수 있다. SLC 버퍼에 저장된 데이터는 다시 트리플 레벨 셀(triple level cell; TLC) 방식으로 저장 영역에 프로그램될 수 있다.
S1305 단계에서, 메모리 컨트롤러는 라이트 부스터 카운트를 저장할 수 있다. 라이트 부스터 카운트는 SLC 버퍼에 저장된 데이터가 제1 기준값 이상이 될 때마다 메모리 장치로부터 출력될 수 있다. 제1 기준값은 SLC 버퍼 크기의 80%에 대응하는 값일 수 있다. 또, 라이트 부스터 카운트는 SLC 버퍼에 저장된 데이터들 중 라이트 부스터 요청에 의해 저장된 라이트 부스터 데이터를 카운트한 값일 수 있다.
S1307 단계에서, 메모리 컨트롤러는 라이트 부스터 데이터의 증가율을 기초로 메모리 블록 별 프로그램 소거 카운트를 확인할 수 있다. 라이트 부스터 데이터의 증가율은 메모리 컨트롤러에 저장된 라이트 부스터 카운트를 기초로 판단될 수 있다.
실시 예에서, 메모리 컨트롤러에 저장된 라이트 부스터 카운트의 차이가 제2 기준값 이상이면, 메모리 컨트롤러는 메모리 블록 별 프로그램 소거 카운트를 확인할 수 있다.
S1309 단계에서, 메모리 컨트롤러는 SLC 버퍼에 포함된 메모리 블록들의 프로그램 소거 카운트의 최대값과 평균값의 차이를 기초로 프리 블록 수를 판단할 수 있다.
예를 들면, 프로그램 소거 카운트의 최대값과 평균값의 차이가 제3 기준값 이상이면, 메모리 컨트롤러는 메모리 장치에 포함된 메모리 블록들 중 프리 블록의 수를 판단할 수 있다. 프리 블록은 메모리 장치에 포함된 메모리 블록들 중 SLC 버퍼로 할당될 수 있는 메모리 블록을 의미할 수 있다.
S1311 단계에서, 메모리 컨트롤러는 프리 블록 수를 기초로 정적 웨어 레벨링을 위한 동작을 수행할 수 있다. 예를 들면, 메모리 장치에 포함된 프리 블록의 수가 제4 기준값 이상이면, 메모리 컨트롤러는 프로그램 소거 카운트가 최대인 메모리 블록에 노멀 데이터만 저장되도록 웨어 레벨링 동작을 수행할 수 있다.
구체적으로, 프로그램 소거 카운트가 최대인 메모리 블록에 저장된 라이트 부스터 데이터는 다른 메모리 블록으로 이동되고, 다른 메모리 블록에 저장된 데이터들 중 노멀 데이터는 프로그램 소거 카운트가 최대인 메모리 블록으로 이동될 수 있다. 이 때, 라이트 부스터 데이터는 호스트의 라이트 부스터 요청 대응하는 데이터이고, 노멀 데이터는 호스트의 노멀 라이트 요청에 대응하는 데이터일 수 있다. 노멀 라이트 요청은 싱글 레벨 셀(single level cell; SLC) 방식으로 데이터를 저장할 것을 지시하는 요청일 수 있다.
도 14는 본 발명의 일 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 도면이다.
도 13 및 도 14를 참조하면, S1305 단계에서, 메모리 컨트롤러는 라이트 부스터 카운트를 저장할 수 있다. 라이트 부스터 카운트는 SLC 버퍼에 저장된 데이터가 제1 기준값 이상이 될 때마다 메모리 장치로부터 출력될 수 있다. 제1 기준값은 SLC 버퍼 크기의 80%에 대응하는 값일 수 있다. 또, 라이트 부스터 카운트는 SLC 버퍼에 저장된 데이터들 중 라이트 부스터 요청에 의해 저장된 라이트 부스터 데이터를 카운트한 값일 수 있다.
S1403 단계에서, 메모리 컨트롤러는 저장된 라이트 부스터 카운트 차가 제2 기준값 이상인지를 판단할 수 있다. 라이트 부스터 카운트 차는 라이트 부스터 데이터의 증가율을 의미할 수 있다. 즉, SLC 버퍼에 라이트 부스터 데이터가 더 많이 저장될수록, 라이트 부스터 카운트 차는 증가하고, SLC 버퍼에 라이트 부스터 데이터가 더 적게 저장될수록, 라이트 부스터 카운트 차는 감소될 수 있다.
라이트 부스터 카운트 차가 제2 기준값 이상일 때, S1405 단계로 진행할 수 있다.
S1405 단계에서, 메모리 컨트롤러는 SLC 버퍼에 포함된 메모리 블록들의 프로그램 소거 카운트의 최대값과 평균값의 차이가 제3 기준값 이상인지를 판단할 수 있다. 특정 메모리 블록에만 프로그램 소거 카운트가 클 경우, 프로그램 소거 카운트가 메모리 블록 별로 균등하게 증가될 수 있도록, 메모리 컨트롤러는 프로그램 소거 카운트의 최대값과 평균값의 차이를 판단한 결과를 기초로 웨어 레벨링 동작을 수행할 수 있다.
프로그램 소거 카운트의 최대값과 평균값의 차이가 제3 기준값 이상일 때, S1407 단계로 진행할 수 있다.
S1407 단계에서, 메모리 컨트롤러는 메모리 장치에 포함된 프리 블록 수가 제4 기준값 이상인지를 판단할 수 있다. 프리 블록은 SLC 버퍼로 할당되는 메모리 블록일 수 있다. 즉, SLC 버퍼로 할당되는 메모리 블록의 수가 충분할 때 웨어 레벨링 동작이 수행될 수 있기 때문에, 메모리 컨트롤러는 메모리 장치에 포함된 프리 블록 수를 확인할 수 있다.
프리 블록 수가 제4 기준값 이상일 때, S1311 단계로 진행할 수 있다.
S1311 단계에서, 메모리 컨트롤러는 프리 블록 수를 기초로 정적 웨어 레벨링을 위한 동작을 수행할 수 있다. 예를 들면, 메모리 컨트롤러는 프로그램 소거 카운트가 최대인 메모리 블록에 노멀 데이터만 저장되도록 웨어 레벨링 동작을 수행할 수 있다.
구체적으로, 프로그램 소거 카운트가 최대인 메모리 블록에 저장된 라이트 부스터 데이터는 다른 메모리 블록으로 이동되고, 다른 메모리 블록에 저장된 데이터들 중 노멀 데이터는 프로그램 소거 카운트가 최대인 메모리 블록으로 이동될 수 있다.
도 15는 도 1의 메모리 컨트롤러의 다른 실시 예를 설명하기 위한 도면이다.
메모리 컨트롤러(1000)는 호스트(Host) 및 메모리 장치에 연결된다. 호스트(Host)로부터의 요청에 응답하여, 메모리 컨트롤러(1000)는 메모리 장치를 액세스하도록 구성된다. 예를 들면, 메모리 컨트롤러(1000)는 메모리 장치의 쓰기, 읽기, 소거, 그리고 배경(background) 동작을 제어하도록 구성된다. 메모리 컨트롤러(1000)는 메모리 장치 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 메모리 컨트롤러(1000)는 메모리 장치를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다.
도 15를 참조하면, 메모리 컨트롤러(1000)는 프로세서(Processor; 1010), 메모리 버퍼(Memory Buffer; 1020), 에러 정정부(ECC; 1030), 호스트 인터페이스(Host Interface; 1040), 버퍼 컨트롤러(Buffer Control Circuit; 1050), 메모리 인터페이스(Memory Interface; 1060) 그리고 버스(Bus; 1070)를 포함할 수 있다.
버스(1070)는 메모리 컨트롤러(1000)의 구성 요소들 사이에 채널(channel)을 제공하도록 구성될 수 있다.
프로세서(1010)는 메모리 컨트롤러(1000)의 제반 동작을 제어하고, 논리 연산을 수행할 수 있다. 프로세서(1010)는 호스트 인터페이스(1040)를 통해 외부의 호스트와 통신하고, 메모리 인터페이스(1060)를 통해 메모리 장치와 통신할 수 있다. 또한 프로세서(1010)는 버퍼 컨트롤러(1050)를 통해 메모리 버퍼(1020)와 통신할 수 있다. 프로세서(1010)는 메모리 버퍼(1020)를 동작 메모리, 캐시 메모리(cache memory) 또는 버퍼 메모리(buffer memory)로 사용하여 저장 장치의 동작을 제어할 수 있다.
프로세서(1010)는 플래시 변환 계층(FTL)의 기능을 수행할 수 있다. 프로세서(1010)는 플래시 변환 계층(FTL)을 통해 호스트가 제공한 논리 블록 어드레스(logical block address, LBA)를 물리 블록 어드레스(physical block address, PBA)로 변환할 수 있다. 플래시 변환 계층(FTL)은 맵핑 테이블을 이용하여 논리 블록 어드레스(LBA)를 입력 받아, 물리 블록 어드레스(PBA)로 변환시킬 수 있다. 플래시 변환 계층의 주소 맵핑 방법에는 맵핑 단위에 따라 여러 가지가 있다. 대표적인 어드레스 맵핑 방법에는 페이지 맵핑 방법(Page mapping method), 블록 맵핑 방법(Block mapping method), 그리고 혼합 맵핑 방법(Hybrid mapping method)이 있다.
프로세서(1010)는 호스트(Host)로부터 수신된 데이터를 랜더마이즈하도록 구성된다. 예를 들면, 프로세서(1010)는 랜더마이징 시드(seed)를 이용하여 호스트(Host)로부터 수신된 데이터를 랜더마이즈할 것이다. 랜더마이즈된 데이터는 저장될 데이터로서 메모리 장치에 제공되어 메모리 셀 어레이에 프로그램된다.
프로세서(1010)는 소프트웨어(software) 또는 펌웨어(firmware)를 구동함으로써 랜더마이즈 및 디랜더마이즈를 수행할 수 있다.
실시 예에서, 메모리 장치(도 4의 100)가 라이트 부스터 동작 시, 프로세서(1010)는 메모리 장치(도 4의 100)의 SLC 버퍼에 포함된 복수의 메모리 블록들 중 특정 메모리 블록의 프로그램 소거 카운트가 증가되는 것을 방지하기 위해 웨어 레벨링 동작을 수행할 수 있다.
여기서, 라이트 부스터 동작은 호스트(도 4의 300)로부터 수신된 라이트 부스터 요청에 대응하는 동작으로, 메모리 장치(도 4의 100)의 SLC 버퍼에 프로그램 데이터를 모두 저장한 후 프로그램 완료 응답을 출력함으로써 프로그램 속도를 빠르게 하는 동작을 의미할 수 있다. SLC 버퍼는 메모리 장치(도 4의 100)의 영역들 중 싱글 레벨 셀(single level cell; SLC) 방식으로 데이터가 저장되는 영역, 프로그램 소거 카운트는 메모리 블록에 소거 동작이 수행될 때마다 '1'씩 증가되는 값일 수 있다.
실시 예에서, SLC 버퍼에 미리 설정된 크기(미리 설정된 제1 기준값에 대응하는 크기)의 데이터가 저장되면, SLC 버퍼로부터 SLC 버퍼에 저장된 라이트 부스터 데이터의 크기를 나타내는 라이트 부스터 카운트가 출력될 수 있다. 출력된 라이트 부스터 카운트는 프로세서(1010) 또는 메모리 버퍼(1020)에 저장될 수 있다. 이 때, 라이트 부스터 데이터는 라이트 부스터 동작에 의해, SLC 버퍼에 싱글 레벨 셀(SLC) 방식으로 저장된 이후 트리플 레벨 셀(triple level cell; TLC) 방식으로 저장 영역에 프로그램되는 데이터일 수 있다.
이 후, 라이트 부스터 카운트가 프로세서(1010) 또는 메모리 버퍼(1020)에 저장될 때 마다, 프로세서(1010)는 이전에 저장된 라이트 부스터 카운트와의 차가 미리 설정된 제2 기준값 이상인지를 판단할 수 있다.
라이트 부스터 카운트 차가 제2 기준값 이상이면, 프로세서(1010)는 메모리 장치(도 4의 100)로부터 수신된 프로그램 소거 카운트의 최대값과 평균값의 차를 판단할 수 있다. 프로그램 소거 카운트는 SLC 버퍼에 포함된 복수의 메모리 블록들 각각에 대한 소거 동작이 수행된 횟수로써, 메모리 블록에 소거 동작이 수행될 때마다 '1'씩 증가되는 값일 수 있다.
이 후, 프로그램 소거 카운트의 최대값과 평균값의 차이가 미리 설정된 제3 기준값 이상이면, 프로세서(1010)는 메모리 장치(도 4의 100)에 포함된 프리 블록의 수를 판단할 수 있다. 구체적으로, 프리 블록은 SLC 버퍼로 할당될 수 있는 메모리 블록을 의미하기 때문에, 즉, 충분한 프리 블록이 확보되어야 웨어 레벨링 동작을 수행할 수 있기 때문에, 프로세서(1010)는 메모리 장치(도 4의 100)에 포함된 프리 블록의 수를 판단할 수 있다.
프리 블록의 수가 미리 설정된 제4 기준값 이상이면, 프로세서(1010)는 정적 웨어 레벨링을 위한 동작을 수행할 수 있다.
예를 들면, 프로세서(1010)는 프로그램 소거 카운트가 최대인 메모리 블록에 저장된 라이트 부스터 데이터를 다른 메모리 블록으로 이동시키고, 다른 메모리 블록에 저장된 데이터들 중 노멀 데이터를 프로그램 소거 카운트가 최대인 메모리 블록으로 이동시킬 수 있다. 노멀 데이터는 라이트 부스터 데이터와 구분되는 데이터로써, 싱글 레벨 셀(SLC) 방식으로 프로그램되는 데이터일 수 있다.
위와 같은 과정을 통해 프로그램 소거 카운트가 최대인 메모리 블록에는 노멀 데이터만 저장되기 때문에 더 이상 프로그램 소거 카운트가 증가되지 않을 수 있다. 따라서, SLC 버퍼에 포함된 메모리 블록들 각각의 프로그램 소거 카운트가 균형적으로 증가되도록 하여, 메모리 장치(도 4의 100)의 수명이 증가될 수 있다.
메모리 버퍼(1020)는 프로세서(1010)의 동작 메모리, 캐시 메모리 또는 버퍼 메모리로 사용될 수 있다. 메모리 버퍼(1020)는 프로세서(1010)가 실행하는 코드들 및 커맨드들을 저장할 수 있다. 메모리 버퍼(1020)는 프로세서(1010)에 의해 처리되는 데이터를 저장할 수 있다. 메모리 버퍼(1020)는 SRAM(Static RAM), 또는 DRAM(Dynamic RAM)을 포함할 수 있다.
에러 정정부(1030)는 에러 정정을 수행할 수 있다. 에러 정정부(1030)는 메모리 인터페이스(1060)를 통해 메모리 장치에 기입될 데이터에 기반하여 에러 정정 인코딩(ECC encoding)을 수행할 수 있다. 에러 정정 인코딩 된 데이터는 메모리 인터페이스(1060)를 통해 메모리 장치로 전달될 수 있다. 에러 정정부(1030)는 메모리 장치로부터 메모리 인터페이스(1060)를 통해 수신되는 데이터에 대해 에러 정정 디코딩(ECC decoding)을 수행할 수 있다. 예시적으로, 에러 정정부(1030)는 메모리 인터페이스(1060)의 구성 요소로서 메모리 인터페이스(1060)에 포함될 수 있다.
호스트 인터페이스(1040)는 프로세서(1010)의 제어에 따라, 외부의 호스트와 통신하도록 구성된다. 호스트 인터페이스(1040)는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (Multi-Media Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 통신하도록 구성될 수 있다.
버퍼 컨트롤러(1050)는 프로세서(1010)의 제어에 따라, 메모리 버퍼(1020)를 제어하도록 구성된다.
메모리 인터페이스(1060)는 프로세서(1010)의 제어에 따라, 메모리 장치와 통신하도록 구성된다. 메모리 인터페이스(1060)는 채널을 통해 커맨드, 어드레스 및 데이터를 메모리 장치와 통신할 수 있다.
예시적으로, 메모리 컨트롤러(1000)는 메모리 버퍼(1020) 및 버퍼 컨트롤러(1050)를 포함하지 않을 수 있다.
예시적으로, 프로세서(1010)는 코드들을 이용하여 메모리 컨트롤러(1000)의 동작을 제어할 수 있다. 프로세서(1010)는 메모리 컨트롤러(1000)의 내부에 제공되는 불휘발성 메모리 장치(예를 들어, Read Only Memory)로부터 코드들을 로드할 수 있다. 다른 예로서, 프로세서(1010)는 메모리 장치로부터 메모리 인터페이스(1060)를 통해 코드들을 로드(load)할 수 있다.
예시적으로, 메모리 컨트롤러(1000)의 버스(1070)는 제어 버스(control bus) 및 데이터 버스(data bus)로 구분될 수 있다. 데이터 버스는 메모리 컨트롤러(1000) 내에서 데이터를 전송하고, 제어 버스는 메모리 컨트롤러(1000) 내에서 커맨드, 어드레스와 같은 제어 정보를 전송하도록 구성될 수 있다. 데이터 버스와 제어 버스는 서로 분리되며, 상호간에 간섭하거나 영향을 주지 않을 수 있다. 데이터 버스는 호스트 인터페이스(1040), 버퍼 컨트롤러(1050), 에러 정정부(1030) 및 메모리 인터페이스(1060)에 연결될 수 있다. 제어 버스는 호스트 인터페이스(1040), 프로세서(1010), 버퍼 컨트롤러(1050), 메모리 버퍼(1020) 및 메모리 인터페이스(1060)에 연결될 수 있다.
도 16은 본 발명의 실시 예에 따른 저장 장치가 적용된 메모리 카드 시스템을 보여주는 블록도이다.
도 16을 참조하면, 메모리 카드 시스템(2000)은 메모리 컨트롤러(2100), 메모리 장치(2200), 및 커넥터(2300)를 포함한다.
메모리 컨트롤러(2100)는 메모리 장치(2200)와 연결된다. 메모리 컨트롤러(2100)는 메모리 장치(2200)를 액세스하도록 구성된다. 예를 들어, 메모리 컨트롤러(2100)는 메모리 장치(2200)의 읽기, 쓰기, 소거, 그리고 배경(background) 동작을 제어하도록 구성된다. 메모리 컨트롤러(2100)는 메모리 장치(2200) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 메모리 컨트롤러(2100)는 메모리 장치(2200)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다. 메모리 장치(2200)는 도 1을 참조하여 설명된 메모리 장치(도 1의 100)와 동일하게 구현될 수 있다.
예시적으로, 메모리 컨트롤러(2100)는 램(RAM, Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부와 같은 구성 요소들을 포함할 수 있다.
메모리 컨트롤러(2100)는 커넥터(2300)를 통해 외부 장치와 통신할 수 있다. 메모리 컨트롤러(2100)는 특정한 통신 규격에 따라 외부 장치(예를 들어, 호스트)와 통신할 수 있다. 예시적으로, 메모리 컨트롤러(2100)는 USB (Universal Serial Bus), MMC (Multi-Media Card), eMMC(embedded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer small interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성된다. 예시적으로, 커넥터(2300)는 상술된 다양한 통신 규격들 중 적어도 하나에 의해 정의될 수 있다.
예시적으로, 메모리 장치(2200)는 EEPROM (Electrically Erasable and Programmable ROM), 낸드 플래시 메모리, 노어 플래시 메모리, PRAM (Phase-change RAM), ReRAM (Resistive RAM), FRAM (Ferroelectric RAM), STT-MRAM(Spin-Torque Magnetic RAM) 등과 같은 다양한 불휘발성 메모리 소자들로 구현될 수 있다.
메모리 컨트롤러(2100) 및 메모리 장치(2200)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 메모리 컨트롤러(2100) 및 메모리 장치(2200)는 하나의 반도체 장치로 집적되어 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro, eMMC), SD 카드(SD, miniSD, microSD, SDHC), 범용 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
실시 예에서, 메모리 장치(2200)가 라이트 부스터 동작 시, 메모리 컨트롤러(2100)는 메모리 장치(2200)의 SLC 버퍼에 포함된 복수의 메모리 블록들 중 특정 메모리 블록의 프로그램 소거 카운트가 증가되는 것을 방지하기 위해 웨어 레벨링 동작을 수행할 수 있다.
여기서, 라이트 부스터 동작은 호스트(도 4의 300)로부터 수신된 라이트 부스터 요청에 대응하는 동작으로, 메모리 장치(2200)의 SLC 버퍼에 프로그램 데이터를 모두 저장한 후 프로그램 완료 응답을 출력함으로써 프로그램 속도를 빠르게 하는 동작을 의미할 수 있다. SLC 버퍼는 메모리 장치(2200)의 영역들 중 싱글 레벨 셀(single level cell; SLC) 방식으로 데이터가 저장되는 영역, 프로그램 소거 카운트는 메모리 블록에 소거 동작이 수행될 때마다 '1'씩 증가되는 값일 수 있다.
실시 예에서, SLC 버퍼에 미리 설정된 크기(미리 설정된 제1 기준값에 대응하는 크기)의 데이터가 저장되면, SLC 버퍼로부터 SLC 버퍼에 저장된 라이트 부스터 데이터의 크기를 나타내는 라이트 부스터 카운트가 출력될 수 있다. 출력된 라이트 부스터 카운트는 메모리 컨트롤러(2100)에 저장될 수 있다. 이 때, 라이트 부스터 데이터는 라이트 부스터 동작에 의해, SLC 버퍼에 싱글 레벨 셀(SLC) 방식으로 저장된 이후 트리플 레벨 셀(triple level cell; TLC) 방식으로 저장 영역에 프로그램되는 데이터일 수 있다.
이 후, 라이트 부스터 카운트가 메모리 컨트롤러(2100)에 저장될 때 마다, 메모리 컨트롤러(2100)는 이전에 저장된 라이트 부스터 카운트와의 차가 미리 설정된 제2 기준값 이상인지를 판단할 수 있다.
라이트 부스터 카운트 차가 제2 기준값 이상이면, 메모리 컨트롤러(2100)는 메모리 장치(2200)로부터 수신된 프로그램 소거 카운트의 최대값과 평균값의 차를 판단할 수 있다. 프로그램 소거 카운트는 SLC 버퍼에 포함된 복수의 메모리 블록들 각각에 대한 소거 동작이 수행된 횟수로써, 메모리 블록에 소거 동작이 수행될 때마다 '1'씩 증가되는 값일 수 있다.
이 후, 프로그램 소거 카운트의 최대값과 평균값의 차이가 미리 설정된 제3 기준값 이상이면, 메모리 컨트롤러(2100)는 메모리 장치(2200)에 포함된 프리 블록의 수를 판단할 수 있다. 구체적으로, 프리 블록은 SLC 버퍼로 할당될 수 있는 메모리 블록을 의미하기 때문에, 즉, 충분한 프리 블록이 확보되어야 웨어 레벨링 동작을 수행할 수 있기 때문에, 메모리 컨트롤러(2100)는 메모리 장치(2200)에 포함된 프리 블록의 수를 판단할 수 있다.
프리 블록의 수가 미리 설정된 제4 기준값 이상이면, 메모리 컨트롤러(2100)는 정적 웨어 레벨링을 위한 동작을 수행할 수 있다.
예를 들면, 메모리 컨트롤러(2100)는 프로그램 소거 카운트가 최대인 메모리 블록에 저장된 라이트 부스터 데이터를 다른 메모리 블록으로 이동시키고, 다른 메모리 블록에 저장된 데이터들 중 노멀 데이터를 프로그램 소거 카운트가 최대인 메모리 블록으로 이동시킬 수 있다. 노멀 데이터는 라이트 부스터 데이터와 구분되는 데이터로써, 싱글 레벨 셀(SLC) 방식으로 프로그램되는 데이터일 수 있다.
위와 같은 과정을 통해 프로그램 소거 카운트가 최대인 메모리 블록에는 노멀 데이터만 저장되기 때문에 더 이상 프로그램 소거 카운트가 증가되지 않을 수 있다. 따라서, SLC 버퍼에 포함된 메모리 블록들 각각의 프로그램 소거 카운트가 균형적으로 증가되도록 하여, 메모리 장치(2200)의 수명이 증가될 수 있다.
도 17은 본 발명의 실시 예에 따른 저장 장치가 적용된 SSD(Solid State Drive) 시스템을 예시적으로 보여주는 블록도이다.
도 17을 참조하면, SSD 시스템(3000)은 호스트(3100) 및 SSD(3200)를 포함한다. SSD(3200)는 신호 커넥터(3001)를 통해 호스트(3100)와 신호(SIG)를 주고 받고, 전원 커넥터(3002)를 통해 전원(PWR)을 입력 받는다. SSD(3200)는 SSD 컨트롤러(3210), 복수의 플래시 메모리들(3221~322n), 보조 전원 장치(3230), 및 버퍼 메모리(3240)를 포함한다.
실시 예에서, SSD 컨트롤러(3210)는 도 1을 참조하여 설명된 메모리 컨트롤러(도 1의 200)의 기능을 수행할 수 있다.
SSD 컨트롤러(3210)는 호스트(3100)로부터 수신된 신호(SIG)에 응답하여 복수의 플래시 메모리들(3221~322n)을 제어할 수 있다. 예시적으로, 신호(SIG)는 호스트(3100) 및 SSD(3200)의 인터페이스에 기반된 신호들일 수 있다. 예를 들어, 신호(SIG)는 USB (Universal Serial Bus), MMC (Multi-Media Card), eMMC(embeded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer small interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 인터페이스들 중 적어도 하나에 의해 정의된 신호일 수 있다.
실시 예에서, 복수의 플래시 메모리들(3221~322n) 각각이 라이트 부스터 동작 시, SSD 컨트롤러(3210)는 복수의 플래시 메모리들(3221~322n) 각각의 SLC 버퍼에 포함된 복수의 메모리 블록들 중 특정 메모리 블록의 프로그램 소거 카운트가 증가되는 것을 방지하기 위해 웨어 레벨링 동작을 수행할 수 있다.
여기서, 라이트 부스터 동작은 호스트(3100)로부터 수신된 라이트 부스터 요청에 대응하는 동작으로, 복수의 플래시 메모리들(3221~322n)의 SLC 버퍼에 프로그램 데이터를 모두 저장한 후 프로그램 완료 응답을 출력함으로써 프로그램 속도를 빠르게 하는 동작을 의미할 수 있다. SLC 버퍼는 복수의 플래시 메모리들(3221~322n)의 영역들 중 싱글 레벨 셀(single level cell; SLC) 방식으로 데이터가 저장되는 영역, 프로그램 소거 카운트는 메모리 블록에 소거 동작이 수행될 때마다 '1'씩 증가되는 값일 수 있다.
실시 예에서, SLC 버퍼에 미리 설정된 크기(미리 설정된 제1 기준값에 대응하는 크기)의 데이터가 저장되면, SLC 버퍼로부터 SLC 버퍼에 저장된 라이트 부스터 데이터의 크기를 나타내는 라이트 부스터 카운트가 출력될 수 있다. 출력된 라이트 부스터 카운트는 SSD 컨트롤러(3210)에 저장될 수 있다. 이 때, 라이트 부스터 데이터는 라이트 부스터 동작에 의해, SLC 버퍼에 싱글 레벨 셀(SLC) 방식으로 저장된 이후 트리플 레벨 셀(triple level cell; TLC) 방식으로 저장 영역에 프로그램되는 데이터일 수 있다.
이 후, 라이트 부스터 카운트가 SSD 컨트롤러(3210)에 저장될 때 마다, SSD 컨트롤러(3210)는 이전에 저장된 라이트 부스터 카운트와의 차가 미리 설정된 제2 기준값 이상인지를 판단할 수 있다.
라이트 부스터 카운트 차가 제2 기준값 이상이면, SSD 컨트롤러(3210)는 복수의 플래시 메모리들(3221~322n)로부터 수신된 프로그램 소거 카운트의 최대값과 평균값의 차를 판단할 수 있다. 프로그램 소거 카운트는 SLC 버퍼에 포함된 복수의 메모리 블록들 각각에 대한 소거 동작이 수행된 횟수로써, 메모리 블록에 소거 동작이 수행될 때마다 '1'씩 증가되는 값일 수 있다.
이 후, 프로그램 소거 카운트의 최대값과 평균값의 차이가 미리 설정된 제3 기준값 이상이면, SSD 컨트롤러(3210)는 복수의 플래시 메모리들(3221~322n)에 포함된 프리 블록의 수를 판단할 수 있다. 구체적으로, 프리 블록은 SLC 버퍼로 할당될 수 있는 메모리 블록을 의미하기 때문에, 즉, 충분한 프리 블록이 확보되어야 웨어 레벨링 동작을 수행할 수 있기 때문에, SSD 컨트롤러(3210)는 복수의 플래시 메모리들(3221~322n)에 포함된 프리 블록의 수를 판단할 수 있다.
프리 블록의 수가 미리 설정된 제4 기준값 이상이면, SSD 컨트롤러(3210)는 정적 웨어 레벨링을 위한 동작을 수행할 수 있다.
예를 들면, SSD 컨트롤러(3210)는 프로그램 소거 카운트가 최대인 메모리 블록에 저장된 라이트 부스터 데이터를 다른 메모리 블록으로 이동시키고, 다른 메모리 블록에 저장된 데이터들 중 노멀 데이터를 프로그램 소거 카운트가 최대인 메모리 블록으로 이동시킬 수 있다. 노멀 데이터는 라이트 부스터 데이터와 구분되는 데이터로써, 싱글 레벨 셀(SLC) 방식으로 프로그램되는 데이터일 수 있다.
위와 같은 과정을 통해 프로그램 소거 카운트가 최대인 메모리 블록에는 노멀 데이터만 저장되기 때문에 더 이상 프로그램 소거 카운트가 증가되지 않을 수 있다. 따라서, SLC 버퍼에 포함된 메모리 블록들 각각의 프로그램 소거 카운트가 균형적으로 증가되도록 하여, 복수의 플래시 메모리들(3221~322n)의 수명이 증가될 수 있다.
보조 전원 장치(3230)는 전원 커넥터(3002)를 통해 호스트(3100)와 연결된다. 보조 전원 장치(3230)는 호스트(3100)로부터 전원(PWR)을 입력받고, 충전할 수 있다. 보조 전원 장치(3230)는 호스트(3100)로부터의 전원 공급이 원활하지 않을 경우, SSD(3200)의 전원을 제공할 수 있다. 예시적으로, 보조 전원 장치(3230)는 SSD(3200) 내에 위치할 수도 있고, SSD(3200) 밖에 위치할 수도 있다. 예를 들면, 보조 전원 장치(3230)는 메인 보드에 위치하며, SSD(3200)에 보조 전원을 제공할 수도 있다.
버퍼 메모리(3240)는 SSD(3200)의 버퍼 메모리로 동작한다. 예를 들어, 버퍼 메모리(3240)는 호스트(3100)로부터 수신된 데이터 또는 복수의 플래시 메모리들(3221~322n)로부터 수신된 데이터를 임시 저장하거나, 플래시 메모리들(3221~322n)의 메타 데이터(예를 들어, 매핑 테이블)를 임시 저장할 수 있다. 버퍼 메모리(3240)는 DRAM, SDRAM, DDR SDRAM, LPDDR SDRAM, GRAM 등과 같은 휘발성 메모리 또는 FRAM, ReRAM, STT-MRAM, PRAM 등과 같은 불휘발성 메모리들을 포함할 수 있다.
도 18은 본 발명의 실시 예에 따른 저장 장치가 적용된 사용자 시스템을 보여주는 블록도이다.
도 18을 참조하면, 사용자 시스템(4000)은 애플리케이션 프로세서(4100), 메모리 모듈(4200), 네트워크 모듈(4300), 스토리지 모듈(4400), 및 사용자 인터페이스(4500)를 포함한다.
애플리케이션 프로세서(4100)는 사용자 시스템(4000)에 포함된 구성 요소들, 운영체제(OS; Operating System), 또는 사용자 프로그램 등을 구동시킬 수 있다. 예시적으로, 애플리케이션 프로세서(4100)는 사용자 시스템(4000)에 포함된 구성 요소들을 제어하는 컨트롤러들, 인터페이스들, 그래픽 엔진 등을 포함할 수 있다. 애플리케이션 프로세서(4100)는 시스템-온-칩(SoC; System-on-Chip)으로 제공될 수 있다.
메모리 모듈(4200)은 사용자 시스템(4000)의 주 메모리, 동작 메모리, 버퍼 메모리, 또는 캐쉬 메모리로 동작할 수 있다. 메모리 모듈(4200)은 DRAM, SDRAM, DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM, LPDDR SDARM, LPDDR2 SDRAM, LPDDR3 SDRAM 등과 같은 휘발성 랜덤 액세스 메모리 또는 PRAM, ReRAM, MRAM, FRAM 등과 같은 불휘발성 랜덤 액세스 메모리를 포함할 수 있다. 예시적으로 애플리케이션 프로세서(4100) 및 메모리 모듈(4200)은 POP(Package on Package)를 기반으로 패키지화되어 하나의 반도체 패키지로 제공될 수 있다.
네트워크 모듈(4300)은 외부 장치들과 통신을 수행할 수 있다. 예시적으로, 네트워크 모듈(4300)은 CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(TIME Dvision Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, Wi-Fi 등과 같은 무선 통신을 지원할 수 있다. 예시적으로, 네트워크 모듈(4300)은 애플리케이션 프로세서(4100)에 포함될 수 있다.
스토리지 모듈(4400)은 데이터를 저장할 수 있다. 예를 들어, 스토리지 모듈(4400)은 애플리케이션 프로세서(4100)로부터 수신한 데이터를 저장할 수 있다. 또는 스토리지 모듈(4400)은 스토리지 모듈(4400)에 저장된 데이터를 애플리케이션 프로세서(4100)로 전송할 수 있다. 예시적으로, 스토리지 모듈(4400)은 PRAM(Phase-change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 불휘발성 반도체 메모리 소자로 구현될 수 있다. 예시적으로, 스토리지 모듈(4400)은 사용자 시스템(4000)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다.
예시적으로, 스토리지 모듈(4400)은 복수의 불휘발성 메모리 장치들을 포함할 수 있고, 복수의 불휘발성 메모리 장치들은 도 2 및 도 3을 참조하여 설명된 메모리 장치와 동일하게 동작할 수 있다. 스토리지 모듈(4400)은 도 1을 참조하여 설명된 저장 장치(50)와 동일하게 동작할 수 있다.
실시 예에서, 스토리지 모듈(4400)이 라이트 부스터 동작 시, 애플리케이션 프로세서(4100)는 스토리지 모듈(4400)의 SLC 버퍼에 포함된 복수의 메모리 블록들 중 특정 메모리 블록의 프로그램 소거 카운트가 증가되는 것을 방지하기 위해 웨어 레벨링 동작을 수행할 수 있다.
여기서, 라이트 부스터 동작은 호스트(도 4의 300)로부터 수신된 라이트 부스터 요청에 대응하는 동작으로, 스토리지 모듈(4400)의 SLC 버퍼에 프로그램 데이터를 모두 저장한 후 프로그램 완료 응답을 출력함으로써 프로그램 속도를 빠르게 하는 동작을 의미할 수 있다. SLC 버퍼는 스토리지 모듈(4400)의 영역들 중 싱글 레벨 셀(single level cell; SLC) 방식으로 데이터가 저장되는 영역, 프로그램 소거 카운트는 메모리 블록에 소거 동작이 수행될 때마다 '1'씩 증가되는 값일 수 있다.
실시 예에서, SLC 버퍼에 미리 설정된 크기(미리 설정된 제1 기준값에 대응하는 크기)의 데이터가 저장되면, SLC 버퍼로부터 SLC 버퍼에 저장된 라이트 부스터 데이터의 크기를 나타내는 라이트 부스터 카운트가 출력될 수 있다. 출력된 라이트 부스터 카운트는 애플리케이션 프로세서(4100)에 저장될 수 있다. 이 때, 라이트 부스터 데이터는 라이트 부스터 동작에 의해, SLC 버퍼에 싱글 레벨 셀(SLC) 방식으로 저장된 이후 트리플 레벨 셀(triple level cell; TLC) 방식으로 저장 영역에 프로그램되는 데이터일 수 있다.
이 후, 라이트 부스터 카운트가 애플리케이션 프로세서(4100)에 저장될 때 마다, 애플리케이션 프로세서(4100)는 이전에 저장된 라이트 부스터 카운트와의 차가 미리 설정된 제2 기준값 이상인지를 판단할 수 있다.
라이트 부스터 카운트 차가 제2 기준값 이상이면, 애플리케이션 프로세서(4100)는 스토리지 모듈(4400)로부터 수신된 프로그램 소거 카운트의 최대값과 평균값의 차를 판단할 수 있다. 프로그램 소거 카운트는 SLC 버퍼에 포함된 복수의 메모리 블록들 각각에 대한 소거 동작이 수행된 횟수로써, 메모리 블록에 소거 동작이 수행될 때마다 '1'씩 증가되는 값일 수 있다.
이 후, 프로그램 소거 카운트의 최대값과 평균값의 차이가 미리 설정된 제3 기준값 이상이면, 애플리케이션 프로세서(4100)는 스토리지 모듈(4400)에 포함된 프리 블록의 수를 판단할 수 있다. 구체적으로, 프리 블록은 SLC 버퍼로 할당될 수 있는 메모리 블록을 의미하기 때문에, 즉, 충분한 프리 블록이 확보되어야 웨어 레벨링 동작을 수행할 수 있기 때문에, 애플리케이션 프로세서(4100)는 스토리지 모듈(4400)에 포함된 프리 블록의 수를 판단할 수 있다.
프리 블록의 수가 미리 설정된 제4 기준값 이상이면, 애플리케이션 프로세서(4100)는 정적 웨어 레벨링을 위한 동작을 수행할 수 있다.
예를 들면, 애플리케이션 프로세서(4100)는 프로그램 소거 카운트가 최대인 메모리 블록에 저장된 라이트 부스터 데이터를 다른 메모리 블록으로 이동시키고, 다른 메모리 블록에 저장된 데이터들 중 노멀 데이터를 프로그램 소거 카운트가 최대인 메모리 블록으로 이동시킬 수 있다. 노멀 데이터는 라이트 부스터 데이터와 구분되는 데이터로써, 싱글 레벨 셀(SLC) 방식으로 프로그램되는 데이터일 수 있다.
위와 같은 과정을 통해 프로그램 소거 카운트가 최대인 메모리 블록에는 노멀 데이터만 저장되기 때문에 더 이상 프로그램 소거 카운트가 증가되지 않을 수 있다. 따라서, SLC 버퍼에 포함된 메모리 블록들 각각의 프로그램 소거 카운트가 균형적으로 증가되도록 하여, 스토리지 모듈(4400)의 수명이 증가될 수 있다.
사용자 인터페이스(4500)는 애플리케이션 프로세서(4100)에 데이터 또는 명령어를 입력하거나 또는 외부 장치로 데이터를 출력하는 인터페이스들을 포함할 수 있다. 예시적으로, 사용자 인터페이스(4500)는 키보드, 키패드, 버튼, 터치 패널, 터치 스크린, 터치 패드, 터치 볼, 카메라, 마이크, 자이로스코프 센서, 진동 센서, 압전 소자 등과 같은 사용자 입력 인터페이스들을 포함할 수 있다. 사용자 인터페이스(4500)는 LCD (Liquid Crystal Display), OLED (Organic Light Emitting Diode) 표시 장치, AMOLED (Active Matrix OLED) 표시 장치, LED, 스피커, 모니터 등과 같은 사용자 출력 인터페이스들을 포함할 수 있다.
50: 저장 장치
100: 메모리 장치
200: 메모리 컨트롤러
210: 라이트 부스터 제어부
220: 플래시 변환 계층
300: 호스트

Claims (20)

  1. 복수의 메모리 블록들을 포함하는 메모리 장치를 제어하는 메모리 컨트롤러에 있어서,
    호스트로부터 수신된 라이트 부스터 요청에 대응하는 데이터를, 상기 메모리 장치의 영역들 중 싱글 레벨 셀 방식으로 데이터를 저장하는 제1 영역에 저장하도록 상기 메모리 장치를 제어하고,
    상기 제1 영역에 저장된 데이터의 크기가 제1 기준값 이상이 될 때마다 상기 메모리 장치로부터 출력되는 라이트 부스터 카운트, 상기 제1 영역의 메모리 블록들의 프로그램 소거 카운트 및 상기 메모리 장치 내 프리 블록 수를 기초로 웨어 레벨링 동작을 수행하는 라이트 부스터 제어부; 및
    상기 라이트 부스터 요청에 대응하는 데이터를 상기 제1 영역에 저장되도록 논리 블록 어드레스 및 물리 블록 어드레스 간 맵핑 관계를 형성하는 플래시 변환 계층;을 포함하는 메모리 컨트롤러.
  2. 제 1항에 있어서,
    상기 라이트 부스터 요청은 상기 데이터가 모두 상기 제1 영역에 저장되면, 프로그램 완료 응답을 상기 호스트로 출력하도록 지시하는 것을 특징으로 하는 메모리 컨트롤러.
  3. 제 1항에 있어서,
    상기 라이트 부스터 카운트는 상기 제1 영역에 저장된 데이터들 중 상기 라이트 부스터 요청에 대응하는 데이터의 크기를 의미하고,
    상기 라이트 부스터 제어부는 상기 라이트 부스터 카운트를 저장하고, 상기 라이트 부스터 카운트를 저장할 때마다 이전에 저장된 이전 라이트 부스터 카운트와의 차이가 제2 기준값 이상인지를 판단하는 것을 특징으로 하는 메모리 컨트롤러.
  4. 제 3항에 있어서, 상기 라이트 부스터 제어부는,
    상기 저장된 라이트 부스터 카운트와 상기 이전 라이트 부스터 카운트와의 차이가 상기 제2 기준값 이상이면, 상기 제1 영역의 메모리 블록들 각각의 프로그램 소거 카운트를 획득하기 위한 프로그램 소거 카운트 요청을 상기 메모리 장치로 출력하는 메모리 컨트롤러.
  5. 제 4항에 있어서,
    상기 프로그램 소거 카운트는 상기 제1 영역의 메모리 블록들 별로 카운트되고, 각 메모리 블록에 소거 동작이 수행될 때마다 증가되는 것을 특징으로 하는 메모리 컨트롤러.
  6. 제 4항에 있어서, 상기 라이트 부스터 제어부는,
    상기 프로그램 소거 카운트 요청에 대응하는 프로그램 소거 카운트들을 상기 메모리 장치로부터 수신하면,
    수신된 프로그램 소거 카운트들 중 최대값과 평균값의 차이가 제3 기준값 이상인지를 판단하는 것을 특징으로 하는 메모리 컨트롤러.
  7. 제 6항에 있어서, 상기 라이트 부스터 제어부는,
    상기 수신된 프로그램 소거 카운트들 중 최대값과 평균값의 차이가 제3 기준값 이상이면, 상기 메모리 장치에 포함된 프리 블록 수를 판단하기 위한 프리 블록 정보 요청을 상기 메모리 장치로 출력하는 메모리 컨트롤러.
  8. 제 7항에 있어서, 상기 라이트 부스터 제어부는,
    상기 프리 블록 정보 요청을 수신한 후, 상기 메모리 장치에 포함된 프리 블록의 수가 제4 기준값 이상인지를 판단하는 것을 특징으로 하는 메모리 컨트롤러.
  9. 제 8항에 있어서, 상기 라이트 부스터 제어부는,
    상기 메모리 장치에 포함된 프리 블록의 수가 제4 기준값 이상이면, 상기 제1 영역의 메모리 블록들 각각의 프로그램 소거 카운트가 균등하게 증가되도록 하기 위한 정적 웨어 레벨링 커맨드를 상기 메모리 장치로 출력하는 것을 특징으로 하는 메모리 컨트롤러.
  10. 제 9항에 있어서, 상기 플래시 변환 계층은,
    상기 제1 영역의 메모리 블록들 중 프로그램 소거 카운트가 가장 큰 제1 메모리 블록에 저장된 데이터를 이동시키기 위해 상기 논리 블록 어드레스를 상기 물리 블록 어드레스로 변환하는 것을 특징으로 하는 메모리 컨트롤러.
  11. 제 10항에 있어서, 상기 플래시 변환 계층은,
    상기 제1 메모리 블록에 저장된 데이터들 중 상기 라이트 부스터 요청에 대응하는 데이터를 상기 제1 영역의 메모리 블록들 중 상기 제1 메모리 블록을 제외한 다른 메모리 블록에 이동시키고,
    상기 제1 메모리 블록을 제외한 다른 메모리 블록에 저장된 데이터들 중 상기 라이트 부스터 요청에 대응하는 데이터를 제외한 데이터를 상기 제1 메모리 블록으로 이동시키기 위해 상기 논리 블록 어드레스를 상기 물리 블록 어드레스로 변환하는 것을 특징으로 하는 메모리 컨트롤러.
  12. 제 11항에 있어서, 상기 라이트 부스터 제어부는,
    상기 제1 메모리 블록을 제외한 다른 메모리 블록들이 상기 라이트 부스터 요청에 대응하는 데이터가 프로그램된 이후 소거되거나 또는 프로그램되기 전 부분 소거 되도록 상기 메모리 장치를 제어하는 것을 특징으로 하는 메모리 컨트롤러.
  13. 복수의 메모리 블록들을 포함하는 메모리 장치를 제어하는 메모리 컨트롤러의 동작 방법에 있어서,
    호스트로부터 라이트 부스터 요청을 수신하는 단계;
    상기 라이트 부스터 요청에 대응하는 데이터를 상기 메모리 장치의 영역들 중 싱글 레벨 셀 방식으로 데이터를 저장하는 제1 영역에 저장하는 단계;
    상기 제1 영역에 저장된 데이터의 크기가 제1 기준값 이상이 될 때마다 상기 메모리 장치로부터 출력되는 라이트 부스터 카운트를 저장하는 단계; 및
    상기 라이트 부스터 카운트, 상기 제1 영역의 메모리 블록들 각각의 프로그램 소거 카운트 및 상기 메모리 장치 내 프리 블록 수를 기초로 웨어 레벨링 동작을 수행하는 단계;를 포함하는 메모리 컨트롤러의 동작 방법.
  14. 제 13항에 있어서, 상기 제1 영역에 저장하는 단계는,
    상기 라이트 부스터 요청에 대응하는 데이터를 상기 제1 영역에 저장하도록 논리 블록 어드레스 및 물리 블록 어드레스 간 맵핑 관계를 형성하는 단계; 및
    상기 데이터가 상기 제1 영역에 모두 저장되면, 상기 데이터에 대한 프로그램 동작이 완료되었음을 나타내는 응답을 상기 호스트로 출력하는 단계;를 포함하는 메모리 컨트롤러의 동작 방법.
  15. 제 13항에 있어서,
    상기 라이트 부스터 카운트는 상기 제1 영역에 저장된 데이터들 중 상기 라이트 부스터 요청에 대응하는 데이터의 크기이고,
    상기 라이트 부스터 카운트를 저장하는 단계에서 상기 라이트 부스터 카운트를 저장할 때마다 이전에 저장된 이전 라이트 부스터 카운트와의 차이가 제2 기준값 이상인지를 판단하는 것을 특징으로 하는 메모리 컨트롤러의 동작 방법.
  16. 제 15항에 있어서,
    상기 저장된 라이트 부스터 카운트와 상기 이전 라이트 부스터 카운트와의 차이가 상기 제2 기준값 이상이면, 상기 제1 영역의 메모리 블록들 각각의 프로그램 소거 카운트를 획득하기 위한 프로그램 소거 카운트 요청을 상기 메모리 장치로 출력하는 단계를 포함하는 메모리 컨트롤러의 동작 방법.
  17. 제 16항에 있어서,
    상기 프로그램 소거 카운트 요청에 대응하는 프로그램 소거 카운트들을 상기 메모리 장치로부터 수신하면, 수신된 프로그램 소거 카운트들 중 최대값과 평균값의 차이가 제3 기준값 이상인지를 판단하는 단계를 더 포함하는 메모리 컨트롤러의 동작 방법.
  18. 제 17항에 있어서,
    상기 수신된 프로그램 소거 카운트들 중 최대값과 평균값의 차이가 제3 기준값 이상이면, 상기 메모리 장치에 포함된 프리 블록 수를 판단하기 위한 프리 블록 정보 요청을 상기 메모리 장치로 출력하는 단계; 및
    상기 메모리 장치로부터 수신된 프리 블록 정보를 기초로 상기 메모리 장치에 포함된 프리 블록의 수가 제4 기준값 이상인지를 판단하는 단계;를 더 포함하는 메모리 컨트롤러의 동작 방법.
  19. 제 18항에 있어서, 상기 웨어 레벨링 동작을 수행하는 단계에서,
    상기 메모리 장치에 포함된 프리 블록의 수가 제4 기준값 이상이면, 상기 제1 영역의 메모리 블록들 각각의 프로그램 소거 카운트가 균등하게 증가되도록 하기 위한 정적 웨어 레벨링 커맨드를 상기 메모리 장치로 출력하는 것을 특징으로 하는 메모리 컨트롤러의 동작 방법.
  20. 제 19항에 있어서, 상기 웨어 레벨링 동작을 수행하는 단계는,
    상기 최대값에 대응하는 제1 메모리 블록에 저장된 데이터들 중 상기 라이트 부스터 요청에 대응하는 데이터를 상기 제1 메모리 블록을 제외한 다른 메모리 블록에 이동시키는 단계; 및
    상기 제1 메모리 블록을 제외한 다른 메모리 블록에 저장된 데이터들 중 상기 라이트 부스터 요청에 대응하는 데이터를 제외한 데이터를 상기 제1 메모리 블록으로 이동시키는 단계;를 포함하는 메모리 컨트롤러의 동작 방법.
KR1020200059819A 2020-05-19 2020-05-19 메모리 컨트롤러 및 그 동작 방법 KR20210142981A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200059819A KR20210142981A (ko) 2020-05-19 2020-05-19 메모리 컨트롤러 및 그 동작 방법
US17/088,821 US11693583B2 (en) 2020-05-19 2020-11-04 Memory controller and operating method thereof
CN202110191001.9A CN113688066A (zh) 2020-05-19 2021-02-19 存储器控制器及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200059819A KR20210142981A (ko) 2020-05-19 2020-05-19 메모리 컨트롤러 및 그 동작 방법

Publications (1)

Publication Number Publication Date
KR20210142981A true KR20210142981A (ko) 2021-11-26

Family

ID=78576288

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200059819A KR20210142981A (ko) 2020-05-19 2020-05-19 메모리 컨트롤러 및 그 동작 방법

Country Status (3)

Country Link
US (1) US11693583B2 (ko)
KR (1) KR20210142981A (ko)
CN (1) CN113688066A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115586874A (zh) * 2022-11-24 2023-01-10 苏州浪潮智能科技有限公司 一种数据块回收方法、装置及电子设备和存储介质

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7176488B2 (ja) * 2019-07-08 2022-11-22 株式会社デンソー データ保存装置、及びデータ保存プログラム

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005267821A (ja) * 2004-03-22 2005-09-29 Toshiba Corp 不揮発性半導体メモリ
US9588883B2 (en) * 2011-09-23 2017-03-07 Conversant Intellectual Property Management Inc. Flash memory system
KR20140096875A (ko) 2013-01-29 2014-08-06 삼성전자주식회사 메모리 시스템의 및 그것의 블록 관리 방법
KR20160096435A (ko) 2015-02-05 2016-08-16 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
US10452532B2 (en) * 2017-01-12 2019-10-22 Micron Technology, Inc. Directed sanitization of memory
JP7030463B2 (ja) * 2017-09-22 2022-03-07 キオクシア株式会社 メモリシステム
KR102612918B1 (ko) * 2018-07-27 2023-12-13 에스케이하이닉스 주식회사 컨트롤러 및 컨트롤러의 동작방법
US10891224B2 (en) * 2018-09-06 2021-01-12 Micron Technology, Inc. Maintaining data consistency in a memory sub system that uses hybrid wear leveling operations
US11017847B2 (en) * 2019-08-01 2021-05-25 Micron Technology, Inc. On-demand high performance mode for memory write commands
US10915394B1 (en) * 2019-09-22 2021-02-09 Apple Inc. Schemes for protecting data in NVM device using small storage footprint

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115586874A (zh) * 2022-11-24 2023-01-10 苏州浪潮智能科技有限公司 一种数据块回收方法、装置及电子设备和存储介质
CN115586874B (zh) * 2022-11-24 2023-03-10 苏州浪潮智能科技有限公司 一种数据块回收方法、装置及电子设备和存储介质

Also Published As

Publication number Publication date
US11693583B2 (en) 2023-07-04
US20210365202A1 (en) 2021-11-25
CN113688066A (zh) 2021-11-23

Similar Documents

Publication Publication Date Title
US11449417B2 (en) Memory controller performing host-aware performance booster mode and method of operating the same
US11853202B2 (en) Memory system performing garbage collection operation by exchanging information related to garbage collection with host and method of operating the memory system
US11543986B2 (en) Electronic system including host, memory controller and memory device and method of operating the same
US11687450B2 (en) Storage device for translating address and operating method thereof
KR20200114009A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20210090439A (ko) 메모리 컨트롤러 및 그 동작 방법
US11360886B2 (en) Storage device and operating method thereof
KR20210077451A (ko) 저장 장치 및 그 동작 방법
KR20220030090A (ko) 저장 장치 및 그 동작 방법
KR20210089385A (ko) 메모리 장치 및 그 동작 방법
CN115588451A (zh) 存储装置及其操作方法
US11693583B2 (en) Memory controller and operating method thereof
US20210303476A1 (en) Memory controller and method of operating the same
KR20210068902A (ko) 메모리 장치 및 그 동작 방법
US11593023B2 (en) Memory controller and method of operating the same
US20220122670A1 (en) Memory device and method of operating the same
KR20210111120A (ko) 메모리 컨트롤러 및 그 동작 방법
CN112199037A (zh) 存储器控制器及其操作方法
KR20200136738A (ko) 메모리 컨트롤러 및 그 동작 방법
US11500768B2 (en) Storage device performing garbage collection and method of operating the same
US11650924B2 (en) Memory controller and method of operating the same
US20230305741A1 (en) Storage device and operating method thereof
KR20220170664A (ko) 호스트 장치, 저장 장치 및 그 동작 방법
KR20220120019A (ko) 메모리 장치 및 그 동작 방법
KR20220053374A (ko) 메모리 컨트롤러 및 그 동작 방법