CN113110798A - 存储器控制器及其操作方法 - Google Patents

存储器控制器及其操作方法 Download PDF

Info

Publication number
CN113110798A
CN113110798A CN202010856795.1A CN202010856795A CN113110798A CN 113110798 A CN113110798 A CN 113110798A CN 202010856795 A CN202010856795 A CN 202010856795A CN 113110798 A CN113110798 A CN 113110798A
Authority
CN
China
Prior art keywords
memory
block
dummy read
request
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202010856795.1A
Other languages
English (en)
Inventor
朴炯燮
安致昱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN113110798A publication Critical patent/CN113110798A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/65—Details of virtual memory and virtual address translation
    • G06F2212/657—Virtual address space management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages

Abstract

本公开的实施例涉及存储器控制器及其操作方法。本技术涉及一种电子设备。在对目标块执行操作之后，存储器控制器指令对共享块执行伪读取操作。控制包括多个存储器块的存储器设备的存储器控制器可以包括闪存转换层，其将从主机接收的逻辑块地址转换为物理块地址并且生成关于转换后的物理块地址的转换信息；以及伪读取控制器，其被配置为基于接收的请求和转换信息来在对多个存储器块中的目标块执行与从主机接收的请求相对应的操作之后，向存储器设备输出伪读取命令以对与目标块一起选择的共享块执行伪读取操作。

Description

存储器控制器及其操作方法
相关申请的交叉引用
本申请根据35U.S.C.§119(a)要求于2020年1月10日提交的韩国专利申请第10-2020-0003726号的优先权，其全部内容通过引用并入本文。
技术领域
本公开涉及一种电子设备，更具体地，涉及一种存储器控制器及其操作方法。
背景技术
存储设备在诸如计算机、智能电话或智能平板电脑之类的主机设备的控制下存储数据。存储设备可以是将数据存储在诸如硬盘驱动器(HDD)之类的磁盘中的类型，或将数据存储在诸如固态驱动器(SSD)之类的半导体存储器或存储卡，特别是非易失性存储器中的类型。
存储设备可以包括其中存储数据的存储器设备和在该存储器设备中存储数据的存储器控制器。该存储器设备可以是易失性存储器或非易失性存储器。本文中，非易失性存储器的示例包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EPM)、闪存、相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、铁电RAM(FRAM)等。
发明内容
本公开的一个实施例提供了一种存储器控制器及其操作方法，该存储器控制器能够在对共享块执行操作之前对共享块执行伪读取操作，以便防止对在对目标块执行编程操作、读取操作或擦除操作之后发生的共享块的第一页的读取失败。
根据本公开的一个实施例的存储器控制器控制包括多个存储器块的存储器设备。该存储器控制器可以包括闪存转换层，其将从主机接收到的逻辑块地址转换为物理块地址，并且生成关于转换后的物理块地址的转换信息；以及伪读取控制器，其被配置为在对多个存储器块中的目标块执行了与从主机接收的请求相对应的操作之后，基于接收的请求和转换信息向存储器设备输出对与目标块一起选择的共享块执行伪读取操作的伪读取命令。
根据本公开的一个实施例的操作存储器控制器的方法是一种操作控制包括多个存储器块的存储器设备的存储器控制器的方法。该方法可以包括：从主机接收请求以及与该请求相对应的逻辑块地址；输出与从主机接收的请求相对应的命令和通过转换该逻辑块地址而获得的物理块地址；生成关于转化后的物理块地址的信息，并且在对多个存储器块中的目标块执行与从主机接收的请求相对应的操作之后，基于接收的请求和转换信息向存储器设备输出用于与目标块一起选择的共享块的伪读取命令。
所公开技术的一个实施例可以提供一种控制器的操作方法。该操作方法可以包括：控制存储器设备以对目标块或目标块内的至少一定数目的页执行目标操作，该存储器设备包括一个或多个平面，每个平面包括各自包括多个页的块；以及控制存储器设备以在目标操作之后立即对一个或多个平面内的目标块与一个或多个共享块中的至少一个执行伪读取操作，其中以读取电压水平执行伪读取操作以接通共享块内的所有存储器单元。
根据本技术，在对目标块执行编程操作、读取操作或擦除操作之后，对共享块执行伪读取操作。因此，对共享块中包括的存储器单元所连接到的串的通道进行初始化，从而可以防止共享块的第一页读取失败。
附图说明
图1是图示了存储设备的框图。
图2是图示了图1的存储器设备的结构的图。
图3是图示了存储器块的图。
图4是图示了目标块、未选定存储器块和共享块的图。
图5是图示了多平面结构中的目标块、未选定存储器块和共享块的图。
图6是用于描述其中发生第一页读取失败的过程的图。
图7是图示了用于基于从主机输出的请求和逻辑块地址来输出伪读取命令的图1的存储器控制器的配置的图。
图8A和图8B是用于描述与图7的伪读取命令相对应的伪读取电压的图。
图9是用于描述当从主机输出的请求是擦除请求时执行伪读取操作的过程的图。
图10是用于描述当从主机输出的请求是编程请求或读取请求时执行伪读取操作的过程的图。
图11是用于描述根据本公开的实施例的存储器设备的操作的图。
图12是用于描述根据本公开的实施例的存储器控制器的操作的图。
图13是图示了图1的存储器控制器的另一实施例的图。
图14是图示了根据本公开的实施例的存储设备所应用于的存储器卡系统的框图。
图15是图示了根据本公开的实施例的存储设备所应用于的固态驱动器(SSD)系统的框图。
图16是图示了根据本公开的实施例的存储设备所应用于的用户系统的框图。
具体实施方式
本文中所提供的具体结构和功能描述旨在描述本发明的各个实施例。然而，本发明的配置或执行方式可以与本文中所公开的配置或执行方式不同。因此，本发明不限于所公开的实施例。在整个说明书中，对“一个实施例”“另一实施例”等的引用不一定仅是一个实施例，并且对任何这样的短语的不同引用不一定是一个或多个相同实施例。
下文中，参考附图对本公开的实施例进行描述，使得本领域技术人员可以容易实现和实践本发明。
图1是图示了存储设备的框图。
参考图1，存储设备50可以包括存储器设备100和存储器控制器200。
存储设备50在诸如蜂窝电话、智能电话、MP3播放器、膝上型计算机、台式计算机、游戏机、TV、平板计算机或车载信息娱乐系统之类的主机300的控制下存储数据。
根据作为与主机300的通信方法的主机接口，存储设备50可以被配置为各种类型的存储设备中的任一存储设备。例如，存储设备50可以被配置为SSD；形式为MMC、eMMC、RS-MMC和micro-MMC的多媒体卡；形式为SD、mini-SD和micro-SD的安全数字卡；通用串行总线(USB)存储设备；通用闪存(UFS)设备；个人计算机存储器卡国际协会(PCMCIA)卡类型存储设备；外围部件互连(PCI)卡类型存储设备；PCI快速(PCI-E)卡类型存储设备；紧凑型闪存(CF)卡；智能媒体卡；和/或记忆棒。
存储设备50可以被制造为各种类型的封装中的任一封装。例如，存储设备50可以被制造为封装上封装(POP)、系统级封装(SIP)、片上系统(SOC)、多芯片封装(MCP)、板上芯片(COB)、晶圆级制造封装(WFP)、和/或晶圆级堆叠封装(WSP)。
存储器设备100可以存储数据。存储器设备100响应于存储器控制器200的控制而操作。存储器设备100可以包括存储器单元阵列，该存储器单元阵列包括存储数据的多个存储器单元。存储器单元阵列可以包括多个存储器块，每个存储器块可以包括多个存储器单元，并且多个存储器单元可以配置多个页。在一个实施例中，页可以是用于将数据存储在存储器设备100中或读取存储器设备100中存储的数据的单元。存储器块可以是用于擦除数据的单元。
在一个实施例中，存储器设备100可以是双倍数据速率同步动态随机存取存储器(DDR SDRAM)、低功率双倍数据速率4(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SDRAM、低功率DDR(LPDDR)、Rambus动态随机存取存储器(RDRAM)、NAND闪存、垂直NAND闪存、NOR闪存设备、电阻式随机存取存储器(RRAM)、相变存储器(PRAM)、磁阻随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)、自旋转移转矩随机存取存储器(STT-RAM)等。在本说明书中，通过示例，在存储器设备100是NAND闪存的情况下，对本发明的各个特征和方面进行描述。
存储器设备100可以被实现为二维阵列结构或三维阵列结构。在下文中，三维阵列结构被描述为实施例，但是本发明不限于三维阵列结构。本发明不仅可以应用于其中电荷存储层由导电浮置栅极(FG)构成的闪存设备，而且还可以应用于其中电荷存储层由绝缘膜构成的电荷捕获闪存(CTF)。
在一个实施例中，存储器设备100可以以单级单元(SLC)方法操作，其中一个数据位被存储在一个存储器单元中。可替代地，存储器设备100可以以一种在一个存储器单元中存储至少两个数据位的方法进行操作。例如，存储器设备100可以以在一个存储器单元中存储两个数据位的多级单元(MLC)方法进行操作，以在一个存储器单元中存储三个数据位的三级单元(TLC)方法进行操作，或以在一个存储器单元中存储四个数据位的四级单元(QLC)方法进行操作。
存储器设备100被配置为从存储器控制器200接收命令和地址，并且访问该存储器单元阵列中的地址所选择的区域。也就是说，存储器设备100可以对地址所选择的区域执行与命令相对应的操作。例如，存储器设备100可以根据接收的命令执行写入操作(编程操作)、读取操作或擦除操作。例如，当接收到编程命令时，存储器设备100可以将数据编程到地址所选择的区域。当接收到读取命令时，存储器设备100可以从地址所选择的区域读取数据。当接收到擦除命令时，存储器设备100可以擦除地址所选择的区域中存储的数据。
存储器控制器200可以控制存储设备50的整体操作。
当电源电压被施加到存储设备50时，存储器控制器200可以执行固件FW。当存储器设备100是闪存设备100时，存储器控制器200可以操作诸如闪存转换层(FTL)之类的固件，用于控制主机300与存储器设备100之间的通信。
在一个实施例中，存储器控制器200可以包括固件(未示出)，该固件可以从主机300接收数据和逻辑块地址(LBA)并且将LBA转换为物理块地址(PBA)，该物理块地址指示要在其中存储存储器设备100中包括的数据的存储器单元的地址。另外，存储器控制器200可以将配置LBA与PBA之间的映射关系的逻辑-物理地址映射表存储在缓冲器存储器中。
存储器控制器200可以根据主机300的请求控制存储器设备100执行编程操作、读取操作、擦除操作等。例如，当从主机300接收到编程请求时，存储器控制器200可以将编程请求转化为编程命令，并且可以将编程命令、PBA和数据提供给存储器设备100。当读取请求与LBA一起从主机300接收到时，存储器控制器200可以将读取请求改变为读取命令，选择与LBA相对应的PBA，然后将读取命令和PBA提供给存储器设备100。当擦除请求与LBA一起从主机300接收到时，存储器控制器200可以将擦除请求改变为擦除命令，选择与LBA相对应的PBA，然后将擦除命令和PBA提供给存储器设备100。
在一个实施例中，在没有来自主机300的请求的情况下，存储器控制器200可以生成编程命令、地址和数据并且将其传输到存储器设备100。例如，在没有来自主机300的指令的情况下，存储器控制器200可以向存储器设备100提供命令、地址、以及数据，以便执行诸如用于损耗均衡的编程操作和用于垃圾回收的编程操作之类的后台操作。
在一个实施例中，存储器控制器200可以包括闪存转换层210。闪存转换层210可以将从主机300接收的LBA转换为PBA。LBA可以从主机300接收，并且可以与请求一起被接收。闪存转换层210可以配置LBA与PBA之间的映射关系，并且将该映射关系存储在逻辑-物理地址映射表中。
闪存转换层210可以在将LBA转换为PBA之后生成并且输出转换信息。转换信息可以包括关于转换后的PBA是指示存储器设备100中包括的存储器块还是存储器设备100中包括的页的信息以及关于转换后的页的数目的信息。也就是说，转换信息可以包括指示转换后的物理块地址是仅包括行地址还是包括行地址和列地址的信息。换句话说，转换信息可以包括指示转换后的物理块地址是存储器块单元的地址还是页单元的地址的信息。
在一个实施例中，存储器控制器200可以包括伪读取控制器220。伪读取控制器220可以控制在对存储器设备100中包括的多个存储器块中的目标块中包括的页执行编程操作或读取操作或对目标块执行擦除操作之后，要对共享块执行的伪读取操作。目标块可以是要对其执行与从主机300接收的请求相对应的操作的页所属的存储器块，或是要对其执行与从主机300接收的请求相对应的操作的存储器块。共享块可以是通过块字线连接到目标块的存储器块。在本公开中，该请求可以请求对目标块中的页进行的编程操作或读取操作或对目标块进行的擦除操作。在本公开中，与请求相对应的操作可以包括对目标块中的页进行的编程操作或读取操作或对目标块进行的擦除操作。
例如，当从主机300接收的请求是对存储器设备100中包括的第一存储器块中包括的第一页的编程请求(或读取请求)时，第一存储器块可以是目标块。更进一步地，在对第一存储器块中包括的第一页执行编程操作(或读取操作)之后，伪读取控制器220可以控制要对通过块字线连接到第一存储器块的第二存储器块执行的伪读取操作。
另外，对于另一示例，当从主机300接收的请求是对存储器设备100中包括的第一存储器块的擦除请求时，第一存储器块可以是目标块。更进一步地，在对第一存储器块执行擦除操作之后，伪读取控制器220可以控制要对通过块字线连接到第一存储器块的第二存储器块执行的伪读取操作。
伪读取控制器220可以控制要被施加到共享块的伪读取电压水平。伪读取电压水平可以是用于接通共享块中包括的所有存储器单元的水平。
另外，伪读取控制器220可以确定要对其执行伪读取操作的存储器块。也就是说，当存储器设备100是单平面结构时，伪读取控制器220可以控制仅对一个共享块执行的伪读取操作。然而，当存储器设备100是多平面结构时，伪读取控制器220可以控制要对一个共享块和另一平面的相同位置处的存储器块执行的伪读取操作。
在一个实施例中，存储设备50还可以包括缓冲器存储器(未示出)。存储器控制器200可以控制主机300与缓冲器存储器(未示出)之间的数据交换。可替代地，存储器控制器200可以将用于控制存储器设备100的系统数据临时存储在缓冲器存储器中。例如，存储器控制器200可以将从主机300输入的数据临时存储在缓冲器存储器中，然后将缓冲器存储器中临时存储的数据传输到存储器设备100。
在各种实施例中，缓冲器存储器可以用作存储器控制器200的操作存储器和高速缓存存储器。缓冲器存储器可以存储存储器控制器200所执行的代码或命令。可替代地，缓冲器存储器可以存储存储器控制器200所处理的数据。
在一个实施例中，缓冲器存储器可以被实现为动态随机存取存储器(DRAM)，诸如双倍数据速率同步动态随机存取存储器(DDR SDRAM)、DDR4 SDRAM、低功率双倍数据速率4(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SDRAM、低功率DDR(LPDDR)、或Rambus动态随机存取存储器(DRAM)、或静态随机存取存储器(SRAM)。
在各种实施例中，缓冲器存储器可以作为外部设备连接到存储设备50。在这种情况下，连接到存储设备50的一个或多个外部易失性存储器设备可以用作缓冲器存储器。
在一个实施例中，存储器控制器200可以控制两个或更多个存储器设备。在这种情况下，存储器控制器200可以根据交织方法来控制存储器设备，以提高操作性能。
主机300可以使用诸如通用串行总线(USB)、串行AT附件(SATA)、串行附件SCSI(SAS)、高速芯片间(HSIC)、小型计算机系统接口(SCSI)、外围部件互连(PCI)、PCI快速(PCIe)、非易失性存储器快速(NVMe)、通用闪存(UFS)、安全数字(SD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、双列直插式存储器模块(DIMM)、寄存DIMM(RDIMM)和/或减载DIMM(LRDIMM)之类的各种通信方法中的至少一种通信方法与存储设备50通信。
图2是图示了图1的存储器设备的结构的图。
参考图2，存储器设备100可以包括存储器单元阵列110、外围电路120、以及控制逻辑130。
存储器单元阵列110包括多个存储器块BLK1至BLKz，其通过行线RL连接到行解码器121。多个存储器块BLK1至BLKz可以通过位线BL1至BLn连接到页缓冲器组123。多个存储器块BLK1至BLKz中的每个存储器块包括多个存储器单元。在一个实施例中，多个存储器单元是非易失性存储器单元。连接到同一字线的存储器单元可以被定义为一个页。因此，一个存储器块可以包括多个页。
行线RL可以包括至少一个源极选择线、多个字线、以及至少一个漏极选择线。
存储器单元阵列110中包括的每个存储器单元可以被配置为存储一个数据位的单级单元(SLC)、存储两个数据位的多级单元(MLC)、存储三个数据位的三级单元(TLC)、或存储四个数据位的四级单元(QLC)。
外围电路120可以被配置为在控制逻辑130的控制下对存储器单元阵列110的选定区域执行编程操作、读取操作或擦除操作。外围电路120可以驱动存储器单元阵列110。例如，外围电路120可以在控制逻辑130的控制下向行线RL和位线BL1至BLn施加各种操作电压或使所施加的电压放电。
外围电路120可以包括地址解码器121、电压发生器122、页缓冲器组123、列解码器124、输入/输出电路125、以及感测电路126。
行解码器121通过行线RL连接到存储器单元阵列110。行线RL可以包括至少一个源极选择线、多个字线、以及至少一个漏极选择线。在一个实施例中，字线可以包括普通字线和伪字线。在一个实施例中，行线RL还可以包括管道选择线。
行解码器121被配置为对从控制逻辑130接收的行地址RADD进行解码。行解码器121根据解码后的地址从存储器块BLK1至BLKz中选择至少一个存储器块。另外，行解码器121可以根据解码后的地址选择被选择为将电压发生器122所生成的电压施加到至少一个字线WL的存储器块的至少一个字线。
例如，在编程操作期间，行解码器121可以将编程电压施加到选定字线，并且将低于该编程电压的水平的编程通过电压施加到未选定字线。在编程验证操作期间，行解码器121可以将验证电压施加到选定字线，并且将高于验证电压的验证通过电压施加到未选定字线。在读取操作期间，行解码器121可以将读取电压施加到选定字线，并且将高于读取电压的读取通过电压施加到未选定字线。
在一个实施例中，以存储器块为单位执行存储器设备100的擦除操作。在擦除操作期间，行解码器121可以根据解码后的地址选择一个存储器块。在擦除操作期间，行解码器121可以将接地电压施加到连接到选定存储器块的字线。
电压发生器122响应于控制逻辑130的控制而操作。电压发生器122被配置为使用供应给存储器设备100的外部电源电压来生成多个电压。具体地，电压发生器122可以响应于操作信号OPSIG而生成用于编程操作、读取操作和擦除操作的各种操作电压Vop。例如，电压发生器122可以响应于控制逻辑130的控制而生成编程电压、验证电压、通过电压、读取电压、擦除电压等。
在一个实施例中，电压发生器122可以通过调节外部电源电压来生成内部电源电压。电压发生器122所生成的内部电源电压用作存储器设备100的操作电压。
在一个实施例中，电压发生器122可以用使用外部电源电压或内部电源电压生成多个电压。
例如，电压生成器122可以包括接收内部电源电压的多个泵浦电容器，并且可以响应于控制逻辑130的控制而选择性地激活多个泵浦电容器以生成多个电压。
所生成的多个电压可以通过行解码器121供应给存储器单元阵列110。
页缓冲器组123包括分别通过第一位线BL1至第n位线BLn连接到存储器单元阵列110的第一页缓冲器PB1至第n页缓冲器PBn。第一页缓冲器PB1至第n页缓冲器PBn响应于控制逻辑130的控制而操作。具体地，第一页缓冲器PB1至第n页缓冲器PBn可以响应于页缓冲器控制信号PBSIGNALS而操作。例如，第一页缓冲器PB1至第n页缓冲器PBn可以临时存储通过第一位线BL1至第n位线BLn接收的数据，或可以在读取操作或验证操作期间感测位线BL1至BLn的电压或电流。
具体地，在编程操作期间，当编程电压施加到选定字线时，第一页缓冲器PB1至第n页缓冲器PBn可以通过第一位线BL1至第n位线BLn将通过输入/输出电路125接收的数据DATA传送到选定存储器单元。根据所传送的数据DATA，对选定页的存储器单元进行编程。在编程验证操作期间，第一页缓冲器PB1至第n页缓冲器PBn可以通过感测通过第一位线BL1至第n位线BLn从选定存储器单元接收的电压或电流来读取页数据。
在读取操作期间，第一页缓冲器PB1至第n页缓冲器PBn通过第一位线BL1至第n位线BLn从选定页的存储器单元读取数据DATA，并且在列解码器124的控制下将读取数据DATA输出到输入/输出电路125。
在擦除操作期间，第一页缓冲器PB1至第n页缓冲器PBn可以使第一位线BL1至第n位线BLn浮置或施加擦除电压。
列解码器124可以响应于列地址CADD而在输入/输出电路125与页缓冲器组123之间传送数据。例如，列解码器124可以通过数据线DL与第一页缓冲器PB1至第n页缓冲器PBn交换数据，或可以通过列线CL与输入/输出电路125交换数据。
输入/输出电路125可以将从图1的存储器控制器200接收的命令CMD和地址ADDR传送到控制逻辑130，或可以与列解码器124交换数据DATA。
感测电路126可以在读取操作或验证操作期间响应于许可位信号VRYBIT而生成参考电流，并且将从页缓冲器组123接收的感测电压VPB与参考电流所生成的参考电压进行比较以输出通过信号PASS或失败信号FAIL。
控制逻辑130可以响应于命令CMD和地址ADDR而输出操作信号OPSIG、行地址RADD、页缓冲器控制信号PBSIGNALS、以及许可位VRYBIT，以控制外围电路120。例如，控制逻辑130可以响应于子块读取命令和地址而控制选定存储器块的读取操作。另外，控制逻辑130可以响应于子块擦除命令和地址而控制选定存储器块中包括的选定子块的擦除操作。另外，响应于通过信号PASS或失败信号FAIL，控制逻辑130可以确定验证操作是已经通过还是已经失败。
存储器单元阵列110中包括的存储器单元可以根据每个存储器单元中存储的数据而被编程为多个编程状态中的任一编程状态。存储器单元的目标编程状态可以根据要存储数据而被确定为多个编程状态中的任一编程状态。
图3是图示了存储器块的图。
图3是示出了图2的存储器单元阵列110中包括的多个存储器块BLK1至BLKz中的代表性存储器块BLKa的电路图。
彼此平行布置的第一选择线、字线和第二选择线可以连接到存储器块BLKa。例如，字线可以在第一选择线与第二选择线之间彼此平行布置。本文中，第一选择线可以是源极选择线SSL，而第二选择线可以是漏极选择线DSL。
更具体地，存储器块BLKa可以包括连接在位线BL1至BLn与源极线SL之间的多个串。位线BL1至BLn可以分别连接到串，而源极线SL可以共同连接到串。由于串可以被配置为彼此相同，所以作为示例，对连接到第一位线BL1的串ST进行具体描述。
串ST可以包括源极选择晶体管SST、多个存储器单元F1至F16、以及串联在源极线SL与第一位线BL1之间的漏极选择晶体管DST。一个串ST可以包括源极选择晶体管SST和漏极选择晶体管DST中的一个或多个，并且可以包括多于附图所示的十六个的存储器单元F1至F16。
源极选择晶体管SST的源极可以连接到源极线SL，而漏极选择晶体管DST的漏极可以连接到第一位线BL1。存储器单元F1至F16可以串联连接在源极选择晶体管SST与漏极选择晶体管DST之间。不同串中包括的源极选择晶体管SST的栅极可以连接到源极选择线SSL，漏极选择晶体管DST的栅极可以连接到漏极选择线DSL，并且存储器单元F1至F16的栅极可以连接到多个字线WL1至WL16。不同串中包括的存储器单元中的连接到同一字线的存储器单元组可以被称为物理页PPG。因此，存储器块BLKa可以包括数目与字线WL1至WL16的数目相同的物理页PPG。
一个存储器单元可以存储一位数据。这通常称为单级单元(SLC)。在这种情况下，一个物理页PPG可以存储一个逻辑页(LPG)数据。一个逻辑页(LPG)数据可以包括一个物理页内PPG中包括的若干个存储器单元的数据位。另外，一个存储器单元可以存储两位或更多位数据。这通常称为多级单元(MLC)。在这种情况下，一个物理页PPG可以存储两个或多个逻辑页(LPG)数据。
通常在一个存储器单元中存储两位或更多位数据的存储器单元称为多级单元(MLC)，但是最近，随着存储器单元的存储容量增加，MLC用于是指存储两位数据的存储器单元，而存储三位或更多位数据的存储器单元称为三级单元(TLC)，而存储四位或更多位数据的存储器单元称为四级单元(QLC)。本发明可以应用于其中每个存储器单元存储两位或更多位数据的存储器设备100。
在另一实施例中，存储器块可以具有三维结构。每个存储器块包括堆叠在衬底上的多个存储器单元。该多个存储器单元沿着相互正交的方向(例如，+X方向，+Y方向和+Z方向)布置。
图4是用于描述目标块、未选定存储器块和共享块的图。
图4图示了图2的多个存储器块BLK1至BLKz中的第一存储器块BLK1至第四存储器块BLK4。在图4中，假设图2的存储器设备100是单平面结构。图4的存储器设备100的单个平面包括第一存储器块BLK1至第四存储器块BLK4。
在一个实施例中，第一存储器块BLK1可以连接到局部字线LWL1_1至LWL1_n。也就是说，第一存储器块BLK1中包括的多个存储器单元可以连接到局部字线LWL1_1至LWL1_n。
同样，第二存储器块BLK2可以连接到局部字线LWL2_1到LWL2_n，第三存储器块BLK3可以连接到局部字线LWL3_1到LWL3_n，而第四存储器块BLK4可以连接到局部字线LWL4_1到LWL4_n。
在一个实施例中，全局字线GWL1_1至GWL1_n可以通过第一通过开关组PSG1和第二通过开关组PSG2选择性地连接到第一存储器块BLK1和第三存储器块BLK3。全局字线GWL2_1至GWL2_n可以通过第一通过开关组PSG1和第二通过开关组PSG2选择性地连接到第二存储器块BLK2和第四存储器块BLK4。
在一个实施例中，第一通过开关组PSG1可以包括多个通过开关，其响应于施加到第一块字线BLKWL1的电压而被接通或关断。第二通过开关组PSG1可以包括多个通过开关，其响应于施加到第二块字线BLKWL2的电压而被接通或关断。每个通过开关可以由NMOS晶体管形成。
当向第一块字线BLKWL1和第二块字线BLKWL2施加接通电压并且第一通过开关组PSG1和第二接通开关组PSG2中包括的开关被接通时，全局字线GWL1_1至GWL1_n可以被共同连接到第一存储器块BLK1和第三存储器块BLK3，而全局字线GWL2_1至GWL2_n可以被共同连接到第二存储器块BLK2和第四存储器块BLK4。
当接通电压被施加到第一块字线BLKWL1，而关断电压被施加到第二块字线BLKWL2时，第一通过开关组PSG1中的通过开关可以被接通，而第二通过开关组PSG2中的通过开关可以被关断。因此，全局字线GWL1_1至GWL1_n被连接到第一存储器块BLK1，而非连接到第三存储器块BLK3。另外，全局字线GWL2_1至GWL2_n被连接到第二存储器块BLK2，而非连接到第四存储器块BLK4。
相比之下，当关断电压被施加到第一块字线BLKWL1，而接通电压被施加到第二块字线BLKWL2时，第一通过开关组PSG1中的通过开关可以被关断，而第二通过开关组PSG2中的通过开关可以被接通。因此，全局字线GWL1_1至GWL1_n被连接到第三存储器块BLK3，而非连接到第一存储器块BLK1。另外，全局字线GWL2_1至GWL2_n被连接到第四存储器块BLK4，而非连接到第二存储器块BLK2。
结果，存储器块可以基于施加到块字线的电压而被选择，并且从图2的电压发生器122输出的操作电压可以通过全局字线和通过开关组而被传输到选定存储器块。
在一个实施例中，可以对第一存储器块BLK1执行与从图1的主机300接收的请求相对应的操作。在这种情况下，第一存储器块BLK1可以是目标块，而剩余的块(即，第二存储器块BLK2至第四存储器块BLK4)可以是未选定存储器块。未选定存储器块BLK2至BLK4中的通过第一块字线BLKLK1连接到作为目标块的第一存储器块BLK1的第二存储器块BLK2可以是共享块。
在目标块中执行了与请求相对应的操作之后(例如，优选地，紧随其后)，不仅对目标块进行的读取操作而且对未选定存储器块进行的读取操作也可能失败。这种失败称为“第一页读取失败”。因此，在本公开中，为了防止“第一页读取失败”，提出了一种对共享块执行伪读取操作的方法。
下文参考图7和后续附图对对共享块执行伪读取操作的内容进行详细描述。
图5是图示了多平面结构中的目标块、未选定存储器块和共享块的图。
参考图5，图5图示了当图2的存储器设备100具有多平面结构时，多个(例如，两个)平面的每个平面中包括的存储器块。虽然图5图示了图2的存储器设备100包括两个平面PLANE1和PLANE2，但是作为一个实施例，本发明不限于这种配置。更一般地，图2的存储器设备100可以包括两个以上的平面。
在图5中，第一平面PLANE1包括第一存储器块BLK1、第三存储器块BLK3、第五存储器块BLK5、以及第七存储器块BLK7，而第二平面PLANE2包括第二存储器块BLK2、第四存储器块BLK4、第六存储器块BLK6、以及第八存储器块BLK8。
除了其多平面结构之外，图5的存储器设备与图4的存储器设备相同，因此共同特征本文中不再赘述。
在一个实施例中，第一存储器块BLK1可以连接到局部字线LWL1_1至LWL1_n，第二存储器块BLK2可以连接到局部字线LWL2_1至LWL2_n，第三存储器块BLK3可以连接到局部字线LWL3_1至LWL3_n，第四存储器块BLK4可以连接到局部字线LWL4_1至LWL4_n，第五存储器块BLK5可以连接到局部字线LWL5_1至LWL5_n，第六存储器块BLK6可以连接到局部字线LWL6_1至LWL6_n，第七存储器块BLK7可以连接到局部字线LWL7_1至LWL7_n，以及第八存储器块BLK8可以连接到局部字线LWL8_1至LWL8_n。
在一个实施例中，第一存储器块BLK1至第八存储器块BLK8中的第一存储器块BLK1、第二存储器块BLK2、第五存储器块BLK5、以及第六存储器块BLK6可以连接到全局字线GWL1_1至GWL1_n，而第三存储器块BLK3、第四存储器块BLK4、第七存储器块BLK7、以及第八存储器块BLK8可以连接到全局字线GWL2_1至GWL2_n。
全局字线GWL1_1至GWL1_n和全局字线GWL2_1至GWL2_n中的每个全局字线可以通过第一通过开关组PSG1至第四通过开关组PSG4选择性地连接到第一存储器块BLK1至第八存储器块BLK8。
因此，当接通电压被施加到第一块字线BLKWL1时，施加到全局字线GWL1_1至GWL1_n和全局字线GWL2_1至GWL2_n的电压可以分别施加到第一存储器块BLK1和第三存储器块BLK3。当接通电压被施加到第二块字线BLKWL2时，施加到全局字线GWL1_1至GWL1_n和全局字线GWL2_1至GWL2_n的电压可以分别施加到第五存储器块BLK5和第七存储器块BLK7。
另外，当接通电压被施加到第三块字线BLKWL3时，施加到全局字线GWL1_1至GWL1_n和全局字线GWL2_1至GWL2_n的电压可以分别施加到第二存储器块BLK2和第四存储器块BLK4。当接通电压被施加到第四块字线BLKWL4时，施加到全局字线GWL1_1到GWL1_n和全局字线GWL2_1到GWL2_n的电压可以分别施加到第六存储器块BLK6和第八存储器块BLK8。
结果，与图4相同，存储器块可以基于施加到块字线的电压来选择，并且从图2的电压发生器122输出的操作电压可以通过全局字线和通过开关组传输到选定存储器块。
在图5中，可以对第一存储器块BLK1执行与从图1的主机300接收的请求相对应的操作。在这种情况下，第一存储器块BLK1可以是目标块，而剩余的块(也就是说，第二存储器块BLK2至第八存储器块BLK8)可以是未选定存储器块。在未选定存储器块BLK2至BLK8中，通过第一块字线BLKLK1连接到作为目标块的第一存储器块BLK1的第三存储器块BLK3可以是共享块。
在一个实施例中，可以对第一存储器块BLK1执行与从图1的主机300接收的请求相对应的操作。在这种情况下，第一存储器块BLK1可以是目标块，而剩余的块(也就是说，第二存储器块BLK2至第八存储器块BLK8)可以是未选定存储器块。在未选定存储器块BLK2至BLK8中，作为目标块的第一存储器块BLK1以及通过第一块字线BLKLK1连接的第三存储器块BLK3可以是共享块。
在本公开中，当图2的存储器设备100具有多平面结构时，不仅可以对第三存储器块BLK3而且还可以对第四存储器块BLK4执行伪读取操作，该第四存储器块BLK4是位置与另一平面中包括的存储器块中的第三存储器块BLK3相同的存储器块。也就是说，第一存储器块BLK1的共享块可以是在多平面结构的不同平面内具有相同偏移的第三存储器块BLK3和第四存储器块BLK4。在这种情况下，从图1的存储器控制器200接收的读取命令可以是多平面读取命令。
图6是用于描述其中发生“第一页读取失败”的过程的图。
图6图示了对图4和图5的存储器块中的目标存储器块执行编程操作之后存储器块中包括的存储器单元的阈值电压分布。在图6中，假设图2的存储器设备100中包括的存储器单元以多级单元(MLC)方法进行编程。也就是说，存储器单元可以处于擦除状态E与第一编程状态P1至第三编程状态P3中的一个状态。
在另一实施例中，图2的存储器设备100中包括的存储器单元可以以单级单元(SLC)方法、三级单元(TLC)方法或四级单元(QLC)方法进行编程。也就是说，本发明扩展到用于各种存储容量的单元的其他编程方法。
在一个实施例中，可以对目标块执行与从主机300(图1所示)接收的请求相对应的操作。例如，当从主机300接收的请求是编程请求时，可以对包括要被编程页的目标块执行编程操作。
当执行编程操作时，可以在编程步骤和验证步骤中向连接到(图2的)存储器设备100中包括的多个存储器块中的每个存储器块的多个字线和位线施加电压。另外，可以在编程步骤和验证步骤之间对存储器单元的通道进行初始化。
因此，在编程操作期间，无意孔可能会流入或泄漏通过多个存储器块所连接到的串。
在一个实施例中，由于不仅可以在编程操作中而且还可以在读取操作或擦除操作中向连接到多个存储器块中的每个存储器块的多个字线和位线施加电压，所以无意孔可能会流入或泄露通过多个存储器块所连接到的串。
图6图示了无意孔被引入到存储器块中的情况。也就是说，当孔流入时，可以增加存储器单元所连接到的串的电位，并且随着串电位的增加，可以减小流过串的电流。因此，可以增加存储器单元的阈值电压。
在一个实施例中，当孔流入存储器块时，第一编程状态P1可以被改变为第一编程状态P1'，第二编程状态P2可以被改变为第二编程状态P2'，以及第三编程状态P3可以被改变为第三编程状态P3'。也就是说，存储器单元的阈值电压分布可以向右偏移，如图6所示。
在一个实施例中，当无意孔从存储器块中泄漏出来时，存储器单元的阈值电压分布可以向左偏移(未示出)。也就是说，当孔被泄漏时，存储器单元所连接到的串的电位被减小，并且随着串电位降低，流过串的电流可以被增加。因此，存储器单元的阈值电压可以被减小。
结果，当对目标块执行编程操作、读取操作或擦除操作时，可以改变目标块和共享块的阈值电压分布。另外，由于改变后的阈值电压分布，在对目标块和共享块执行的读取操作期间，读取操作可能失败。也就是说，通过对目标块执行的操作之后立即对目标块和共享块执行的读取操作读取的数据可以包括无法读取的相对较大数目的位，即，失败位。这被称为“第一页读取失败”。
然而，通过在“第一页读取失败”之后对目标块和共享块执行的读取操作读取的数据可以包括相对较少数目的失败位。因此，在本公开中，为了防止目标块和共享块上的“第一页读取失败”，介绍了一种在对目标块执行操作之后并且在对共享块执行后续操作之前对共享块执行伪读取操作的方法。
图7是图示了用于基于从主机输出的请求和逻辑块地址来输出伪读取命令的图1的存储器控制器的配置的图。
参考图7，存储器控制器200可以包括闪存转换层210和伪读取控制器220。
在一个实施例中，闪存转换层210可以从主机300接收逻辑块地址(LBA)并且将LBA转换为物理块地址(PBA)。LBA可以与来自主机300的请求(REQUEST)一起被接收，并且可以是与该请求相对应的地址。闪存转换层210可以在LBA与PBA之间形成映射关系，并且将该映射关系存储在逻辑-物理地址映射表中。
当将LBA转换为PBA时，闪存转换层210可以生成转换信息(TRANS_INF)。转换信息可以包括关于转换后的PBA是与存储器设备100的页相对应的地址还是与存储器设备100的存储器块相对应的地址的信息。也就是说，转换信息可以包括指示转换后的PBA是仅包括行地址还是包括行地址和列地址的信息。换句话说，转换信息可以包括指示转换后的PBA是存储器块单元的地址还是页单元的地址的信息。
另外，转换信息可以包括关于转换后的地址所指示的页的数目的信息。
例如，当从主机300接收的请求是擦除请求时，与擦除请求一起接收的与LBA相对应的PBA可以是指示图2的存储器设备100的特定存储器块的地址。在这种情况下，转换后的PBA可以仅包括行地址，而不包括列地址。
因此，闪存转换层210可以将与擦除请求一起接收的LBA转换为PBA，并且可以生成指示转换后的地址是存储器设备100的特定存储器块的地址的转换信息。
又例如，当从主机300接收的请求是编程请求或读取请求时，与编程请求或读取请求一起接收的与LBA相对应的PBA可以是指示存储器设备100的特定页的地址。在这种情况下，转换后的PBA可以同时包括列地址和行地址。
因此，闪存转换层210可以将与编程请求或读取请求一起接收的LBA转换为PBA，并且可以生成指示转换后的地址是存储器设备100的特定页的地址以及转换后的地址的数目的转换信息。
结果，当从主机300接收的请求是擦除请求时，闪存转换层210可以生成指示LBA被转换为特定存储器块的地址的转换信息。另外，当从主机300接收的请求是编程请求或读取请求时，闪存转换层210可以生成指示LBA被转换为特定页的地址的信息以及关于对应页的数目的转换信息。
在一个实施例中，伪读取控制器220可以从主机300接收请求。从主机300接收的请求可以是编程请求、读取请求或擦除请求。另外，伪读取控制器220可以从闪存转换层210接收转换信息。
伪读取控制器220可以基于从主机300接收到的请求和/或转换信息来生成伪读取命令(伪_读取_CMD)。
具体地，当转换后的地址是指示特定存储器块的地址或者转换后的页的数目超过可以预设的参考值时，伪读取控制器220可以生成伪读取命令。更进一步地，当从主机300接收的请求是擦除请求时，由于以存储器块为单位执行擦除请求，因此伪读取控制器220可以基于擦除请求或转换信息来生成伪读取命令。
在一个实施例中，当从主机300接收的请求是擦除请求时，伪读取控制器220可以基于从主机300接收的擦除请求和/或转换信息来生成伪读取命令。在一个实施例中，当从主机300接收的请求是编程请求或读取请求时，伪读取控制器220可以基于从主机300接收的编程请求或读取请求以及转换信息来生成伪读取命令。
具体地，当从主机300接收的请求是擦除请求时，由于闪存转换层210所转换的PBA是指示存储器设备100的特定存储器块的地址，所以伪读取控制器220可以生成指令对共享块执行伪读取操作的伪读取命令，并且将伪读取命令输出到存储器设备100。
然而，由于以存储器块为单位执行与擦除请求相对应的擦除操作，所以当在不考虑转换信息而接收擦除请求时或者当接收到指示转换为特定存储器块的地址的转换信息时，伪读取控制器220可以生成指令对共享块执行伪读取操作的伪读取命令。伪读取控制器220可以将所生成的伪读取命令输出到存储器设备100。
另外，当从主机300接收的请求是编程请求或擦除请求时，由于闪存转换层210所转换的PBA是指示存储器设备100的特定页的地址，所以伪读取控制器220可以生成指令基于转换信息来对共享块执行伪读取操作的伪读取命令。也就是说，当从主机300接收到编程请求或擦除请求时，闪存转换层210可以基于与转换后的地址相对应的页的数目来生成伪读取命令，并且将该伪读取命令输出到存储器设备100。
在一个实施例中，当存储器设备100具有多平面结构时，伪读取控制器220可以生成用于对每个平面执行伪读取操作的伪读取命令。也就是说，为多平面存储器设备100生成的伪读取命令可以是多平面读取命令。在这种情况下，多平面存储器设备100不仅可以对共享块而且还对位置与另一平面中包括的存储器块中的共享块相同的存储器块执行伪读取操作。
在一个实施例中，伪读取控制器220可以确定要对其执行伪读取操作的页的数目以及在伪读取操作期间使用的读取电压。例如，伪读取控制器220可以确定对共享块中包括的一些或全部页执行伪读取操作。另外，在伪读取操作期间，伪读取控制器220可以控制将读取电压水平施加到每个页所连接到的字线。
参考图8对伪读取控制器220所控制的读取电压水平进行更详细的描述。
图8A和图8B是用于描述与图7的伪读取命令相对应的伪读取电压的图。
参考图8A和图8B，图8A图示了当存储器设备100在多级单元(MLC)中(即，通过MLC方法)执行编程操作时存储器单元的阈值电压分布。图8B图示了当存储器设备100在三级单元(TLC)中(即，通过TLC方法)执行编程操作时存储器单元的阈值电压分布。
在一个实施例中，当伪读取控制器220基于从主机300接收的擦除请求和/或转换信息来生成伪读取命令时，伪读取控制器220可以确定要用于伪读取操作的伪读取电压水平。
在一个实施例中，与伪读取命令相对应的伪读取操作可以是用于在对目标块执行操作之后防止“第一页读取失败”的操作。因此，为了防止“第一页读取失败”，需要接通共享块中包括的所有存储器单元。也就是说，由于共享块中包括的所有存储器单元都被接通然后被关断，所以存储器单元的阈值电压分布可能变得正常。
因此，伪读取控制器220可以根据图2的存储器设备100的编程方法控制要用于伪读取操作的伪读取电压。
参考图8A，图8A图示了当存储器设备100以多级单元(MLC)方法执行编程操作时存储器单元的阈值电压分布。因此，当伪读取控制器220确定对共享块执行伪读取操作时，伪读取控制器220可以确定以高于第三编程状态P3的伪读取电压的第一伪读取电压VDR1执行伪读取操作，以便接通共享块中包括的所有存储器单元。
参考图8B，图8B图示了当存储器设备100以三级单元(TLC)方法执行编程操作时存储器单元的阈值电压分布。因此，当伪读取控制器220确定对共享块执行伪读取操作时，伪读取控制器220可以确定以高于第七编程状态P7的伪读取电压的第二伪读取电压VDR2执行伪读取操作，以便接通共享块中包括的所有存储器单元。
在另一实施例中，当存储器设备100以单级单元(SLC)方法执行编程操作时，高于第一编程状态的电压的电压可以被确定为伪读取电压，并且当存储器设备100以四级单元(QLC)方法执行编程操作时，高于第十五编程状态的电压的电压可以被确定为伪读取电压。
图9是用于描述当从主机输出的请求是擦除请求时执行伪读取操作的过程的图。
参考图9，图9图示了当存储器设备100(MEMORY DEVICE)对目标块执行擦除操作时对共享块执行伪读取操作的过程。
在一个实施例中，存储器控制器200(MEMORY CONTROLLER)可以从主机300(主机)接收擦除请求擦除_REQ以及与该擦除请求(擦除_REQ)相对应的擦除地址(擦除_ADDR)。擦除地址可以是逻辑块地址LBA。
存储器控制器可以将从主机接收的擦除地址转换为物理块地址(PBA)。转换后的PBA可以是对其执行擦除操作(擦除_OP)的目标块的地址。
此后，存储器控制器可以将转换后的PBA与对应于擦除请求的擦除命令一起输出到存储器设备。存储器设备可以响应于擦除命令而执行擦除操作。
在一个实施例中，当从主机接收的擦除地址被转换为PBA时，可以生成转换信息。转换信息可以包括指示转换后的地址是存储器设备中包括的多个存储器块中的特定存储器块的地址的信息。
由于在存储器块单元中执行擦除操作，因此当擦除命令输出到存储器设备时或当生成指示转换后的地址是与存储器设备的特定存储器块相关的地址的转换信息时，存储器控制器可以生成伪读取命令。
也就是说，当存储器控制器检查在存储器设备上的存储器块单元中执行该操作时，该存储器控制器可以确定对通过对其执行操作的块字线连接到目标块的共享块执行伪读取操作。
此后，当存储器控制器生成伪读取命令并且将伪读取命令输出到存储器设备时，存储器设备可以执行与伪读取命令相对应的伪读取操作。当存储器设备是单平面结构时，可以对共享块执行伪读取操作。在一个实施例中，当存储器设备具有多平面结构时，可以对共享块执行伪读取操作，或可以对位置与另一平面的存储器块中的共享块的位置相同的共享块和存储器块执行伪读取操作。
图10是用于描述当从主机输出的请求是编程请求或读取请求时执行伪读取操作的过程的图。
参考图10，图10示出了当存储器设备100(MEMORY DEVICE)对目标块执行编程操作或擦除操作时对共享块执行伪读取操作的过程。
在一个实施例中，存储器控制器200(MEMORY CONTROLLER)可以从主机300(HOST)与该编程请求一起接收与编程请求(PGM_REQ)相对应的编程地址(PGM_ADDR)或者可以从主机300(HOST)与读取请求一起接收与该读取请求(读取_REQ)相对应的读取地址(读取_ADDR)。编程地址(PGM_ADDR)或读取地址(读取_ADDR)可以是逻辑块地址(LBA)。
存储器控制器可以将从主机接收的编程地址或读取地址转换为物理块地址PBA。转换后的PBA可以是目标块的地址，其包括对其执行编程操作(PGM_OP)或读取操作(读取_OP)的页。
此后，存储器控制器可以将转换后的PBA与对应于该编程请求或读取请求的编程命令(PGM_CMD)或读取命令(读取_CMD)一起输出到存储设备。存储器设备可以响应于编程命令或读取命令而执行编程操作或读取操作。
在一个实施例中，当从主机接收的编程地址或读取地址被转换为PBA时，可以生成转换信息。转换信息可以包括指示转换后的地址是与存储器设备中包括的页中的特定页相关的地址的信息。附加地，转换信息还可以包括关于与转换后的地址相对应的页数目的信息。
由于以页为单位执行编程操作或读取操作，因此存储器控制器可以基于转换信息来生成伪读取命令。
例如，当与转换信息中包括的转换地址相对应的页数目超过参考值时，存储器控制器可以生成伪读取命令。反之，当与转换信息中包括的转换地址相对应的页数目等于或小于参考值时，存储器控制器不会生成伪读取命令。
此后，当存储器控制器生成伪读取命令并且将伪读取命令输出到存储器设备时，存储器设备可以执行与伪读取命令相对应的伪读取操作。当存储器设备是单平面结构时，可以对共享块执行伪读取操作。在一个实施例中，当存储器设备具有多平面结构时，可以对共享块执行伪读取操作，或者可以对位置与另一平面的存储器块中的共享块相同的共享块和存储器块执行伪读取操作。
图11是用于描述根据本公开的实施例的存储器设备的操作的图。
参考图11，在步骤S1101中，存储器设备可以对目标块执行操作。例如，可以对与从主机接收的请求相对应的目标块执行操作。也就是说，当从主机接收到编程请求或读取请求时，可以对该请求所针对的目标块中的页执行与该请求相对应的操作，并且当从主机接收到擦除请求时，可以对目标块执行对应擦除请求。
一旦对目标块执行与主机的请求相对应的操作，则在步骤S1103中，存储器设备可以对共享块和/或目标块执行伪读取操作。
当对目标块执行与该请求相对应的操作时，不仅可能在目标块上而且还会在未选定存储器块上发生“第一页读取失败”。因此，在本公开中，在对目标块执行操作之后，可以对共享块和/或目标块执行伪读取操作。而且，在一个实施例中，优选地，在执行与该请求相对应的操作之后，立即或很快地执行伪读取操作。
图12是用于描述根据本公开的实施例的存储器控制器的操作的图。
参考图12，在步骤S1201中，存储器控制器可以从主机接收请求。从主机接收的请求可以是编程请求、读取请求或擦除请求。
当从主机接收到请求时，存储器控制器可以确定接收的请求是否是擦除请求(S1203)。当从主机接收的请求是擦除请求时(在S1203处为Y)，存储器控制器可以将与该请求相对应的命令(也就是说，擦除命令)输出到存储器设备，然后可以输出伪读取命令以对共享块执行伪读取操作(S1205)。对其执行擦除请求的存储器块可以是目标块，并且通过块字线连接到目标块的存储器块可以是共享块。
在一个实施例中，由于对整个存储器块(即，以存储器块为单位)执行与擦除命令相对应的擦除操作，所以可以对共享块执行伪读取操作，而与转换后的地址相对应的页的数目无关。因此，当擦除命令输出到存储器设备时或当生成指示转换后的地址是与存储器设备的特定存储器块相关的地址的转换信息时，存储器控制器可以生成伪读取命令并且将伪读取命令输出到存储器设备。
当从主机接收的请求不是擦除请求时(在S1203中为N)，也就是说，当从主机接收的请求是编程请求或读取请求时，存储器控制器可以确定与转换后的地址相对应的页的数目是否超过参考值(S1207)。可以提前设置参考值。
当与转换后的地址相对应的页的数目超过参考值时(在S1207处为Y)，过程进行到步骤S1205。存储器控制器可以在输出与编程请求或读取请求相对应的编程命令或读取命令之后，输出用于对共享块执行伪读取操作的伪读取命令。
然而，当与转换后的地址相对应的页的数目不超过参考值时(在S1207处为N)，存储器控制器可以输出与该请求相对应的命令(S1209)。也就是说，在输出编程命令或与编程请求或读取请求相对应的读取命令之后，存储器控制器不会输出伪读取命令。
图13是图示了图1的存储器控制器的另一实施例的图。
存储器控制器1000连接到主机和存储器设备。存储器控制器1000被配置为响应于来自主机的请求而访问存储器设备。例如，存储器控制器1000被配置为控制存储器设备的写入操作、读取操作、擦除操作、以及后台操作。存储器控制器1000被配置为提供存储器设备与主机之间的接口。存储器控制器1000被配置为驱动用于控制存储器设备的固件。
参考图13，存储器控制器1000可以包括处理器1010、存储器缓冲器1020、纠错部件(ECC)1030、主机接口1040、缓冲器控制器(或缓冲器控制电路)1050、存储器接口1060、以及总线1070。
总线1070可以被配置为在存储器控制器1000的部件之间提供通道。
处理器1010可以控制存储器控制器1000的整体操作并且可以执行逻辑操作。处理器1010可以通过主机接口1040与外部主机通信，并且通过存储器接口1060与存储器设备通信。另外，处理器1010可以通过缓冲器控制器1050与存储器缓冲器1020通信。处理器1010可以使用存储器缓冲器1020作为操作存储器、高速缓存存储器或缓冲器存储器控制存储设备的操作。
处理器1010可以执行FTL的功能。处理器1010可以通过FTL将主机所提供的LBA转换为PBA。FTL可以通过使用映射表接收LBA，并且将LBA转换为PBA。闪存转换层的地址映射方法包括根据映射单元的多种映射方法。代表性地址映射方法包括页映射方法、块映射方法、以及混合映射方法。
在一个实施例中，处理器1010可以基于从图1的主机300接收的请求和/或转换后的物理块地址(PBA)来输出用于共享块的伪读取命令。共享块可以是通过块字线连接到对其执行与请求相对应的操作的目标块的存储器块。
例如，当从图1的主机300接收的请求是擦除请求时，当接收到擦除请求时或当转换后的PBA仅包括指示存储器块的行地址时，处理器1010可以输出用于共享块的伪读取命令。也就是说，当转换后的PBA是存储器块单元的地址时，处理器1010可以输出用于共享块的伪读取命令。
另外，当从图1的主机300接收的请求是编程请求或读取请求时，当与转换后的PBA相对应的页的数目超过可以提前确定的参考值时，处理器1010可以输出用于共享块的伪读取命令。
处理器1010被配置为对从主机接收的数据进行随机化。例如，处理器1010可以使用经随机化的种子来对从主机接收的数据进行随机化。经随机化的数据作为要存储的数据提供给存储器设备，并且被编程到存储器单元阵列。
处理器1010可以通过驱动软件或固件来执行随机化和去随机化。
存储器缓冲器1020可以用作处理器1010的操作存储器、高速缓存存储器、或缓冲器存储器。存储器缓冲器1020可以存储处理器1010所执行的代码和命令。存储器缓冲器1020可以存储处理器1010所处理的数据。存储器缓冲器1020可以包括静态RAM(SRAM)或动态RAM(DRAM)。
纠错部件1030可以执行纠错。纠错部件1030可以基于要通过存储器接口1060写入存储器设备的数据来执行纠错编码(ECC编码)。纠错编码数据可以通过存储器接口1060传送到存储器设备。纠错部件1030可以对通过存储器接口1060从存储器设备接收的数据执行纠错解码(ECC解码)。例如，纠错部件1030可以作为存储器接口1060的部件包括在存储器接口1060中。
主机接口1040被配置为在处理器1010的控制下与外部主机通信。主机接口1040可以被配置为使用诸如通用串行总线(USB)、串行AT附件(SATA)、串行附接SCSI(SAS)、高速芯片间(HSIC)、小型计算机系统接口(SCSI)、外围部件互连(PCI快速)、非易失性存储器快递(NVMe)、通用闪存(UFS)、安全数字(SD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、双列直插式存储器模块(DIMM)、寄存DIMM(RDIMM)和/或减载DIMM(LRDIMM)之类的各种通信方法中的至少一种通信方法来执行通信。
缓冲器控制器1050被配置为在处理器1010的控制下控制存储器缓冲器1020。
存储器接口1060被配置为在处理器1010的控制下与存储器设备通信。存储器接口1060可以通过通道与存储器设备通信命令、地址和数据。
例如，存储器控制器1000可以不包括存储器缓冲器1020和缓冲器控制器1050。
例如，处理器1010可以使用代码来控制存储器控制器1000的操作。处理器1010可以从设置在存储器控制器1000内部的非易失性存储设备(例如，只读存储器)中加载代码。作为另一示例，处理器1010可以通过存储器接口1060从存储器设备中加载代码。
例如，存储器控制器1000的总线1070可以分为控制总线和数据总线。数据总线可以被配置为在存储器控制器1000内传输数据，并且控制总线可以被配置为在存储器控制器1000内传输诸如命令和地址之类的控制信息。数据总线和控制总线可以彼此分开，以免彼此干扰或影响。数据总线可以连接到主机接口1040、缓冲器控制器1050、纠错部件1030、以及存储器接口1060。控制总线可以连接到主机接口1040、处理器1010、缓冲器控制器1050、存储器缓冲器1202、以及存储器接口1060。
图14是图示了根据本公开的实施例的应用存储器设备的存储卡系统的框图。
参考图14，存储器卡系统2000包括存储器控制器2100、存储器设备2200、以及连接器2300。
存储器控制器2100连接到存储器设备2200。存储器控制器2100被配置为访问存储器设备2200。例如，存储器控制器2100被配置为控制存储器设备2200的读取操作、写入操作、擦除操作、以及后台操作。存储器控制器2100被配置为在存储器设备2200与主机之间提供接口。存储器控制器2100被配置为驱动用于控制存储器设备2200的固件。存储器设备2200可以由参考图2所描述的存储器设备100来实现。
作为一个示例，存储器控制器2100可以包括诸如随机存取存储器(RAM)、处理器、主机接口、存储器接口和纠错部件之类的部件。
存储器控制器2100可以通过连接器2300与外部设备通信。存储器控制器2100可以根据特定通信标准与外部设备(例如，主机)通信。作为一个示例，存储器控制器2100被配置为通过诸如通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(MCM)、外围部件互连(PCI)、PCI快速(PCI-E)、高级技术附件(ATA)、串行ATA、并行ATA、小型计算机系统接口(SCSI)、增强型小型磁盘接口(ESDI)、集成驱动电子设备(IDE)、FireWire、通用闪存(UFS)、Wi-Fi、蓝牙和/或NVM之类的各种通信标准中的至少一种通信标准与外部设备通信。作为一个示例，连接器2300可以由上文所描述的各种通信标准中的至少一种通信标准来定义。
作为一个示例，存储器设备2200可以被实现为诸如电可擦除可编程ROM(EEPROM)、NAND闪存、NOR闪存、相变RAM(PRAM)、电阻式RAM(ReRAM)、铁电RAM(FRAM)、以及自旋扭矩磁RAM(STT-MRAM)之类的各种非易失性存储器元件中的任一非易失性存储器元件。
在一个实施例中，存储器控制器2100可以基于从图1的主机300接收的请求和/或转换后的物理块地址(PBA)来输出用于存储器设备2200中包括的存储器块中的共享块的伪读取命令。共享块可以是通过块字线连接到对其执行与请求相对应的操作的目标块的存储器块。
例如，当从图1的主机300接收的请求是擦除请求时，处理器1010可以在接收到擦除请求时或当转换后的PBA仅包括指示存储器块的行地址时，输出用于共享块的伪读取命令。也就是说，当转换后的PBA是存储器块单元的地址时，处理器1010可以输出用于共享块的伪读取命令。
另外，当从图1的主机300接收是编程请求或读取请求，当与转换后的PBA相对应的页的数目超过参考值时，处理器1010可以输出用于共享块的伪读取命令。
存储器控制器2100和存储器设备2200可以被集成到一个半导体设备中，以配置诸如PC卡(个人计算机存储器卡国际协会(PCMCIA))、紧凑型闪存卡(CF)、智能媒体卡(SM或SMC)、记忆棒、多媒体卡(MMC、RS-MMC、MMCmicro或eMMC)、SD卡(SD、miniSD、microSD或SDHC)和通用闪存(UFS)之类的存储器卡。
图15是图示了根据本公开的实施例的存储设备所应用于的固态驱动器(SSD)系统的框图。
参考图15，SSD系统3000包括主机3100和SSD 3200。SSD 3200通过信号连接器3001与主机3100交换信号SIG，并且通过功率连接器3002接收功率PWR。SSD 3200包括SSD控制器3210、多个闪速存储器3221至322n、辅助功率设备3230、以及缓冲器存储器3240。
在一个实施例中，SSD控制器3210可以执行参考图1所描述的存储器控制器200的功能。
SSD控制器3210可以响应于从主机3100接收的信号SIG而控制多个闪存3221至322n。作为一个示例，信号SIG可以是基于主机3100与SSD 3200之间的接口的信号。例如，信号SIG可以是由诸如通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(MCM)、外围部件互连(PCI)、PCI快速(PCI-E)、高级技术附件(ATA)、串行ATA、并行ATA、小型计算机系统接口(SCSI)、增强型小型磁盘接口(ESDI)、集成驱动电子设备(IDE)、FireWire、通用闪存(UFS)、Wi-Fi、蓝牙和/或NVMe之类的接口中的至少一个接口所定义的信号。
在一个实施例中，SSD控制器2100可以基于从主机3100接收的请求和/或转换后的物理块地址(PBA)来输出用于多个存储器块3221至322n中包括的存储器块中的共享块的伪读取命令。共享块可以是通过块字线连接到对其执行与请求相对应的操作的目标块的存储器块。
例如，当从主机3100接收的请求是擦除请求时，SSD控制器3210可以在接收到擦除请求时或当转换后的PBA仅包括指示存储器块的行地址时，输出用于共享块的伪读取命令。也就是说，当转换后的PBA是存储器块单元的地址时，SSD控制器3210可以输出用于共享块的伪读取命令。
另外，当从主机3100接收的请求是编程请求或读取请求时，当与转换后的PBA相对应的页的数目超过参考值时，SSD控制器3210可以输出用于共享块的伪读取命令。
辅助功率设备3230通过功率连接器3002连接到主机3100。辅助功率设备3230可以从主机3100接收功率PWR并且可以为功率充电。当来自主机3100的功率供应不平稳时，辅助功率设备3230可以提供SSD 3200的功率。作为一个示例，辅助功率设备3230可以设置在SSD3200中或者可以在SSD 3200的外部。例如，辅助功率设备3230可以设置在主板上并且可以向SSD 3200提供辅助功率。
缓冲器存储器3240用作SSD 3200的缓冲器存储器。例如，缓冲器存储器3240可以临时存储从主机3100接收的数据或从多个闪存3221至322n接收的数据，或者可以临时存储闪存3221至322n的元数据(例如，映射表)。缓冲器存储器3240可以包括诸如DRAM、SDRAM、DDR SDRAM、LPDDR SDRAM和GRAM之类的易失性存储器，或者诸如FRAM、ReRAM、STT-MRAM和/或PRAM之类的非易失性存储器。
图16是透视了根据本公开的实施例的存储设备所应用于的用户系统的框图。
参考图16，用户系统4000包括应用处理器4100、存储器模块4200、网络模块4300、存储模块4400、以及用户接口4500。
应用处理器4100可以驱动用户系统4000中包括的部件、操作系统(OS)、用户程序等。例如，应用处理器4100可以包括控制用户系统4000中包括的部件的控制器、接口、图形引擎等。可以提供应用处理器4100作为片上系统(SoC)。
在一个实施例中，应用处理器4100可以基于从图1的主机300接收的请求和/或转换后的物理块地址(PBA)来输出用于存储模块4400中包括的存储器块中的共享块的伪读取命令。共享块可以是通过块字线连接到对其执行与请求相对应的操作的目标块的存储器块。
例如，当从图1的主机300接收的请求是擦除请求时，应用处理器4100可以在接收到擦除请求时或者当转换后的PBA仅包括指示存储器块的行地址时，输出用于共享块的伪读取命令。也就是说，当转换后的PBA是存储器块单元的地址时，应用处理器4100可以输出用于共享块的伪读取命令。
另外，当从图1的主机300接收的请求是编程请求或读取请求时，当与转换后的PBA相对应的页的数目超过参考值时，应用处理器4100可以输出用于共享块的伪读取命令。
存储器模块4200可以用作用户系统4000的主存储器、操作存储器、缓冲器存储器、或高速缓存存储器。存储器模块4200可以包括诸如DRAM、SDRAM、DDR SDRAM、DDR2 SDRAM、DDR3SDRAM、LPDDR SDARM、LPDDR2 SDRAM和LPDDR3 SDRAM之类的易失性随机存取存储器或诸如PRAM、ReRAM、MRAM和/或FRAM之类的非易失性随机存取存储器。例如，应用处理器4100和存储器模块4200可以基于封装上封装(POP)来进行封装，并且作为一个半导体封装提供。
网络模块4300可以与外部设备通信。例如，网络模块4300可以支持无线通信，诸如码分多址(CDMA)、全球移动通信系统(GSM)、宽带CDMA(WCDMA)、CDMA-2000、时分多址(TDMA)、长期演进、Wimax、WLAN、UWB、蓝牙、以及WI-FI。例如，网络模块4300可以包括在应用处理器4100中。
存储模块4400可以存储数据。例如，存储模块4400可以存储从应用处理器4100接收的数据。可替代地，存储模块4400可以将存储模块4400中存储的数据传输到应用处理器4100。例如，存储模块4400可以被实现为非易失性半导体存储器元件，诸如相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、NAND闪存、NOR闪存和/或三维NAND闪存。例如，可以提供存储模块4400作为诸如存储器卡之类的可移除存储设备(可移除驱动器)以及用户系统4000的外部驱动器。
例如，存储模块4400可以包括多个非易失性存储器设备，并且多个非易失性存储器设备的操作可以与参考图2和图3所描述的存储器设备的操作相同。存储模块的操作可以与参考图1所描述的存储模块50的操作相同。
用户接口4500可以包括用于向应用处理器4100输入数据或指令或者用于向外部设备输出数据的接口。例如，用户接口4500可以包括用户输入接口，诸如键盘、小键盘、按钮、触摸面板、触摸屏、触摸垫、触摸球、相机、麦克风、陀螺仪传感器、振动传感器和压电元件。用户接口4500可以包括用户输出接口，诸如液晶显示器(LCD)、有机发光二极管(OLED)显示设备、有源矩阵OLED(AMOLED)显示设备、LED、扬声器、以及监测器。
虽然已经对本发明的各种实施例进行了说明和描述，但是本领域技术人员将从本公开中理解，可以做出各种修改，而不背离本发明的精神和范围。因此，本发明涵盖落入权利要求范围内的所公开的实施例中的任一实施例的所有修改和变化。

Claims (20)

1.一种存储器控制器，控制包括多个存储器块的存储器设备，所述存储器控制器包括：
闪存转换层，将从主机接收的逻辑块地址转换为物理块地址，并且生成关于转换后的所述物理块地址的转换信息；以及
伪读取控制器，被配置为：在对所述多个存储器块中的目标块执行与从所述主机接收的请求相对应的操作之后，基于所接收的请求和所述转换信息，向所述存储器设备输出伪读取命令，以对与所述目标块一起选择的共享块执行伪读取操作。
2.根据权利要求1所述的存储器控制器，其中所述转换信息包括指示转换后的所述物理块地址是存储器块单元的地址、还是页单元的地址的信息。
3.根据权利要求2所述的存储器控制器，其中当从所述主机接收的所述请求是擦除请求时，所述伪读取控制器在输出与所述擦除请求相对应的擦除命令之后，输出用于所述共享块的所述伪读取命令。
4.根据权利要求2所述的存储器控制器，其中当从所述主机接收的所述请求是擦除请求时，所述伪读取控制器在基于所述转换信息来检查转换后的所述物理块地址是否是所述存储器块的所述地址之后，输出用于所述共享块的所述伪读取命令。
5.根据权利要求2所述的存储器控制器，其中当转换后的所述物理块地址是所述页单元的所述地址时，所述转换信息附加地包括关于与转换后的所述物理块地址相对应的页数目的信息。
6.根据权利要求5所述的存储器控制器，其中当从所述主机接收的所述请求是编程请求时，在基于所述转换信息来确定与转换后的所述物理块地址相对应的所述页数目超过参考值时，所述伪读取控制器输出用于所述共享块的所述伪读取命令。
7.根据权利要求5所述的存储器控制器，其中当从所述主机接收的所述请求是读取请求时，在基于所述转换信息来确定与转换后的所述物理块地址相对应的所述页数目超过参考值时，所述伪读取控制器输出用于所述共享块的所述伪读取命令。
8.根据权利要求5所述的存储器控制器，其中所述伪读取控制器还被配置为生成所述伪读取命令，所述伪读取命令用于指令向连接到所述共享块的所有字线施加伪读取电压。
9.根据权利要求8所述的存储器控制器，其中所述伪读取控制器还被配置为将所述伪读取电压的水平设置为用于接通存储器单元的水平，所述存储器单元分别连接到所有字线，所有字线连接到所述共享块。
10.根据权利要求1所述的存储器控制器，其中所述伪读取命令指令对所述目标块执行所述伪读取操作。
11.根据权利要求10所述的存储器控制器，其中所述存储器设备是多平面结构，并且所述伪读取命令是多平面读取命令。
12.一种操作存储器控制器的方法，所述存储器控制器控制包括多个存储器块的存储器设备，所述方法包括：
从主机接收请求以及与所述请求相对应的逻辑块地址；
输出与从所述主机接收的所述请求相对应的命令、以及通过转换所述逻辑块地址而获得的物理块地址；
生成关于转换后的所述物理块地址的转换信息；以及
在对所述多个存储器块中的目标块执行与从所述主机接收的所述请求相对应的操作之后，基于所接收的请求和所述转换信息，向所述存储器设备输出用于与所述目标块一起选择的共享块的伪读取命令。
13.根据权利要求12所述的方法，其中所述转换信息包括指示转换后的所述物理块地址是存储器块单元的地址、还是页单元的地址的信息。
14.根据权利要求13所述的方法，其中在输出所述伪读取命令时，当从所述主机接收的所述请求是擦除请求时，在输出与所述擦除请求相对应的擦除命令之后，输出所述伪读取命令。
15.根据权利要求13所述的方法，其中在输出所述伪读取命令时，当从所述主机接收的所述请求是擦除请求时，在基于所述转换信息来检查转换后的所述物理块地址是否为所述存储器块单元的所述地址之后，输出所述伪读取命令。
16.根据权利要求13所述的方法，其中当转换后的所述物理块地址是所述页单元的所述地址时，所述转换信息附加地包括关于与转换后的所述物理块地址相对应的页数目的信息。
17.根据权利要求16所述的方法，其中在输出所述伪读取命令时，当从所述主机接收的所述请求是编程请求时，当基于所述转换信息来确定与转换后的所述物理块地址相对应的所述页数目超过参考值时，输出所述伪读取命令。
18.根据权利要求16所述的方法，其中在输出所述伪读取命令时，当从所述主机接收的所述请求是读取请求时，当基于所述转换信息来确定与转换后的所述物理块地址相对应的所述页数目超过参考值时，输出所述伪读取命令。
19.根据权利要求16所述的方法，其中所述伪读取命令指令对连接到所述共享块的所有字线执行伪读取电压。
20.一种控制器的操作方法，所述操作方法包括：
控制存储器设备以对目标块或所述目标块内的至少一设定数目的页执行目标操作，所述存储器设备包括一个或多个平面，每个平面包括各自包括多个页的块；以及
控制所述存储器设备以在所述目标操作之后，立即对所述一个或多个平面内的一个或多个共享块与所述目标块中的至少一个执行伪读取操作，
其中所述伪读取操作利用读取电压水平来被执行，以接通所述共享块内的所有存储器单元。
CN202010856795.1A 2020-01-10 2020-08-24 存储器控制器及其操作方法 Withdrawn CN113110798A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0003726 2020-01-10
KR1020200003726A KR20210090439A (ko) 2020-01-10 2020-01-10 메모리 컨트롤러 및 그 동작 방법

Publications (1)

Publication Number Publication Date
CN113110798A true CN113110798A (zh) 2021-07-13

Family

ID=76708936

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010856795.1A Withdrawn CN113110798A (zh) 2020-01-10 2020-08-24 存储器控制器及其操作方法

Country Status (3)

Country Link
US (1) US11327897B2 (zh)
KR (1) KR20210090439A (zh)
CN (1) CN113110798A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210123528A (ko) * 2020-04-03 2021-10-14 삼성전자주식회사 비휘발성 메모리 장치 및 이를 포함하는 저장장치 및 그 동작 방법
US11150842B1 (en) * 2020-04-20 2021-10-19 Western Digital Technologies, Inc. Dynamic memory controller and method for use therewith
US11281399B2 (en) 2020-06-24 2022-03-22 Western Digital Technologies, Inc. Dual-interface storage system and method for use therewith
US11442665B2 (en) 2020-12-04 2022-09-13 Western Digital Technologies, Inc. Storage system and method for dynamic selection of a host interface

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8331151B2 (en) * 2009-12-25 2012-12-11 Samsung Electronics Co., Ltd. Semiconductor memory including control unit responsive to erase command to determine selection of redundant memory block
KR102293136B1 (ko) 2014-10-22 2021-08-26 삼성전자주식회사 비휘발성 메모리 장치, 그것을 포함하는 저장 장치 및 그것의 동작 방법
KR20190007928A (ko) 2017-07-14 2019-01-23 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
JP2019057342A (ja) * 2017-09-20 2019-04-11 東芝メモリ株式会社 半導体記憶装置
US10824352B2 (en) * 2017-12-06 2020-11-03 International Business Machines Corporation Reducing unnecessary calibration of a memory unit for which the error count margin has been exceeded
TWI659311B (zh) * 2018-05-14 2019-05-11 慧榮科技股份有限公司 資料儲存系統以及非揮發式記憶體操作方法
US10685723B1 (en) * 2018-12-20 2020-06-16 Sandisk Technologies Llc Reducing read disturb in two-tier memory device by modifying duration of channel discharge based on selected word line
US10990310B2 (en) * 2019-04-24 2021-04-27 EMC IP Holding Company LLC Sub-block data deduplication

Also Published As

Publication number Publication date
US20210216469A1 (en) 2021-07-15
US11327897B2 (en) 2022-05-10
KR20210090439A (ko) 2021-07-20

Similar Documents

Publication Publication Date Title
US11327897B2 (en) Memory controller for performing a dummy read operation and method of operating the same
US11335410B2 (en) Memory device and method of operating the same
US11449417B2 (en) Memory controller performing host-aware performance booster mode and method of operating the same
CN111352855B (zh) 具有提高的映射更新速度的存储装置及其操作方法
US11687450B2 (en) Storage device for translating address and operating method thereof
CN112017709A (zh) 存储器装置、存储控制器以及包括它们的存储装置
US20220066925A1 (en) Storage device and operating method thereof
CN113096708B (zh) 存储器装置及其操作方法
CN114860622A (zh) 存储装置及操作存储装置的方法
CN111177020A (zh) 存储装置及其操作方法
CN113688066A (zh) 存储器控制器及其操作方法
CN114077390A (zh) 储存装置及其操作方法
CN112309446A (zh) 存储设备和操作存储设备的方法
US20220122670A1 (en) Memory device and method of operating the same
US11314652B2 (en) Memory controller and method of operating the same
CN115509957A (zh) 主机装置、存储装置及其操作方法
US11294596B2 (en) Memory controller and operating method thereof
CN114489467A (zh) 存储器控制器及其操作方法
CN114582399A (zh) 存储器装置及其操作方法
CN110648698A (zh) 储存装置、存储器件及操作该存储器件的方法
US11804273B2 (en) Memory device for setting channel initialization time based on inhabition count value and method of the memory device
US11688464B2 (en) Storage device and method of operating the same
US20220351798A1 (en) Memory device and operating method of the memory device
US20230244607A1 (en) Memory controller and method of operating the same
CN112783434A (zh) 存储设备及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20210713

WW01 Invention patent application withdrawn after publication