KR20220113159A - 저장 장치 및 그 동작 방법 - Google Patents

저장 장치 및 그 동작 방법 Download PDF

Info

Publication number
KR20220113159A
KR20220113159A KR1020210017004A KR20210017004A KR20220113159A KR 20220113159 A KR20220113159 A KR 20220113159A KR 1020210017004 A KR1020210017004 A KR 1020210017004A KR 20210017004 A KR20210017004 A KR 20210017004A KR 20220113159 A KR20220113159 A KR 20220113159A
Authority
KR
South Korea
Prior art keywords
map
memory
read count
host
read
Prior art date
Application number
KR1020210017004A
Other languages
English (en)
Inventor
서윤찬
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020210017004A priority Critical patent/KR20220113159A/ko
Priority to US17/380,557 priority patent/US11614895B2/en
Priority to CN202111084207.8A priority patent/CN114860622A/zh
Publication of KR20220113159A publication Critical patent/KR20220113159A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/65—Details of virtual memory and virtual address translation
    • G06F2212/657—Virtual address space management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 기술은, 맵 엔트리가 호출된 횟수를 카운트한 결과를 기초로 출력된 맵 세그먼트를 호스트에 저장함으로써 리드 동작에 소모되는 시간을 단축시킬 수 있는 메모리 컨트롤러는, 메모리 장치를 제어하는 메모리 컨트롤러에 있어서, 상기 메모리 컨트롤러는, 호스트로부터 리드 요청을 수신하고, 상기 리드 요청에 대응하는 데이터를 상기 호스트로 출력하기 위한 동작을 수행하는 중앙 처리 장치 및 상기 중앙 처리 장치로부터 상기 리드 요청에 대응하는 논리 블록 어드레스를 수신하여, 상기 논리 블록 어드레스와 물리 블록 어드레스 간 맵핑 관계를 나타내는 맵 엔트리를 검색하고, 상기 맵 엔트리 검색 결과를 기초로 리드 카운트 테이블을 저장하는 플래시 변환 계층을 포함하고, 상기 플래시 변환 계층은 상기 맵 엔트리가 검색될 때마다, 상기 리드 카운트 테이블에 포함된 리드 카운트를 증가시키고, 상기 리드 카운트를 기초로 상기 호스트에 포함된 호스트 메모리 버퍼에 출력될 상기 맵 엔트리를 포함하는 맵 세그먼트를 선정한다.

Description

저장 장치 및 그 동작 방법{STORAGE DEVICE AND OPERATING METHOD THEREOF}
본 발명은 전자 장치에 관한 것으로, 보다 구체적으로 본 발명은 저장 장치 및 그 동작 방법에 관한 것이다.
저장 장치는 컴퓨터, 스마트폰, 스마트패드 등과 같은 호스트 장치의 제어에 따라 데이터를 저장하는 장치이다. 저장 장치는 데이터를 저장하는 장치에 따라, 하드 디스크 드라이브(HDD, Hard Disk Drive)와 같이 자기 디스크에 데이터를 저장하는 장치와 솔리드 스테이트 드라이브(SSD, Solid State Drive), 메모리 카드 등과 같이 반도체 메모리, 특히 불휘발성 메모리에 데이터를 저장하는 장치를 포함한다.
저장 장치는 데이터가 저장되는 메모리 장치와 메모리 장치에 데이터를 저장하는 메모리 컨트롤러를 포함할 수 있다. 메모리 장치는 휘발성 메모리와 불휘발성 메모리로 구분될 수 있다. 여기서 불휘발성 메모리는 ROM (Read Only Memory), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM), 플래시 메모리, PRAM (Phase-change RAM), MRAM (Magnetic RAM), RRAM (Resistive RAM), FRAM (Ferroelectric RAM) 등을 포함한다.
본 발명의 실시 예는 맵 엔트리가 호출된 횟수를 카운트한 결과를 기초로 출력된 맵 세그먼트를 호스트에 저장함으로써 리드 동작에 소모되는 시간을 단축시키는 저장 장치 및 그 동작 방법을 제공한다.
본 발명의 실시 예에 따른 메모리 컨트롤러는, 메모리 장치를 제어하는 메모리 컨트롤러에 있어서, 상기 메모리 컨트롤러는, 호스트로부터 리드 요청을 수신하고, 상기 리드 요청에 대응하는 데이터를 상기 호스트로 출력하기 위한 동작을 수행하는 중앙 처리 장치 및 상기 중앙 처리 장치로부터 상기 리드 요청에 대응하는 논리 블록 어드레스를 수신하여, 상기 논리 블록 어드레스와 물리 블록 어드레스 간 맵핑 관계를 나타내는 맵 엔트리를 검색하고, 상기 맵 엔트리 검색 결과를 기초로 리드 카운트 테이블을 저장하는 플래시 변환 계층을 포함하고, 상기 플래시 변환 계층은 상기 맵 엔트리가 검색될 때마다, 상기 리드 카운트 테이블에 포함된 리드 카운트를 증가시키고, 상기 리드 카운트를 기초로 상기 호스트에 포함된 호스트 메모리 버퍼에 출력될 상기 맵 엔트리를 포함하는 맵 세그먼트를 선정할 수 있다.
본 발명의 실시 예에 따른 메모리 컨트롤러의 동작 방법은, 메모리 장치를 제어하는 메모리 컨트롤러의 동작 방법에 있어서, 호스트로부터 리드 요청을 수신하는 단계, 상기 리드 요청에 대응하는 논리 블록 어드레스와 물리 블록 어드레스 간 맵핑 관계를 나타내는 맵 엔트리를 검색하는 단계 및 상기 맵 엔트리 검색 결과를 기초로 리드 카운트 테이블을 저장하는 단계를 포함하고, 상기 리드 카운트 테이블을 저장하는 단계에서, 상기 맵 엔트리가 검색될 때마다, 상기 리드 카운트 테이블에 포함된 리드 카운트를 증가시키고, 상기 리드 카운트를 기초로 상기 호스트에 포함된 호스트 메모리 버퍼에 출력될 상기 맵 엔트리를 포함하는 맵 세그먼트를 선정할 수 있다.
본 발명의 실시 예에 따른 저장 장치는, 메모리 장치 및 상기 메모리 장치를 제어하는 메모리 컨트롤러를 포함하는 저장 장치에 있어서, 상기 메모리 컨트롤러는, 호스트로부터 리드 요청을 수신하고, 상기 리드 요청에 대응하는 상기 논리 블록 어드레스와 물리 블록 어드레스 간 맵핑 관계를 나타내는 맵 엔트리를 검색한 결과를 기초로 리드 카운트 테이블을 저장하는 것을 특징으로 하고, 상기 메모리 장치는, 상기 메모리 컨트롤러로부터 미리 설정된 주기마다 출력된 상기 리드 카운트 테이블을 저장 및 업데이트할 수 있다.
본 기술에 따르면, 리드 요청에 대응하는 맵 엔트리가 호출된 횟수를 멥 세그먼트 별로 카운트하고, 카운트된 값을 기초로 맵 세그먼트를 호스트로 출력함으로써 맵 데이터를 탐색하고 리드하는 시간이 단축될 수 있다.
도 1은 저장 장치를 설명하기 위한 블록도이다.
도 2는 도 1의 메모리 장치의 구조를 설명하기 위한 도면이다.
도 3은 도 2의 메모리 셀 어레이의 일 실시 예를 나타낸 도면이다.
도 4는 메모리 컨트롤러가 맵 데이터를 획득하는 방법을 나타낸 도면이다.
도 5는 맵 데이터, 맵 세그먼트 및 맵 엔트리를 설명하기 도면이다.
도 6은 호스트로 출력될 맵 세그먼트를 선정하는 방법을 나타낸 도면이다.
도 7은 플래시 변환 계층에 저장된 리드 카운트 테이블을 도시한다.
도 8은 순간 정전 발생 후 복구 시 맵 세그먼트가 호스트로 출력되는 실시 예를 도시한다.
도 9는 본 발명의 일 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 도면이다.
도 10은 본 발명의 일 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 도면이다.
도 11은 도 1의 메모리 컨트롤러의 다른 실시 예를 설명하기 위한 도면이다.
도 12는 본 발명의 실시 예에 따른 저장 장치가 적용된 메모리 카드 시스템을 보여주는 블록도이다.
도 13은 본 발명의 실시 예에 따른 저장 장치가 적용된 SSD(Solid State Drive) 시스템을 예시적으로 보여주는 블록도이다.
도 14는 본 발명의 실시 예에 따른 저장 장치가 적용된 사용자 시스템을 보여주는 블록도이다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.
도 1은 저장 장치를 설명하기 위한 블록도이다.
도 1을 참조하면, 저장 장치(50)는 메모리 장치(100) 및 메모리 컨트롤러(200)를 포함할 수 있다.
저장 장치(50)는 휴대폰, 스마트폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 태블릿 PC 또는 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같이 호스트(300)의 제어에 따라 데이터를 저장하는 장치일 수 있다.
저장 장치(50)는 호스트(300)와의 통신 방식인 호스트 인터페이스에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 저장 장치(50)는 SSD, MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multimedia card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal serial bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
저장 장치(50)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 저장 장치(50)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
메모리 장치(100)는 데이터를 저장할 수 있다. 메모리 장치(100)는 메모리 컨트롤러(200)의 제어에 응답하여 동작한다. 메모리 장치(100)는 데이터를 저장하는 복수의 메모리 셀들을 포함하는 메모리 셀 어레이를 포함할 수 있다. 메모리 셀 어레이는 복수의 메모리 블록들을 포함할 수 있다. 각 메모리 블록은 복수의 메모리 셀들을 포함할 수 있으며, 복수의 메모리 셀들은 복수의 페이지들을 구성할 수 있다. 실시 예에서, 페이지는 메모리 장치(100)에 데이터를 저장하거나, 메모리 장치(100)에 저장된 데이터를 리드하는 단위일 수 있다. 메모리 블록은 데이터를 지우는 단위일 수 있다.
실시 예에서, 메모리 장치(100)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR), RDRAM(Rambus Dynamic Random Access Memory), 낸드 플래시 메모리(NAND flash memory), 수직형 낸드 플래시 메모리(Vertical NAND), 노아 플래시 메모리(NOR flash memory), 저항성 램(resistive random access memory: RRAM), 상변화 메모리(phase-change memory: PRAM), 자기저항 메모리(magnetoresistive random access memory: MRAM), 강유전체 메모리(ferroelectric random access memory: FRAM), 스핀주입 자화반전 메모리(spin transfer torque random access memory: STT-RAM) 등이 될 수 있다. 본 명세서에서는 설명의 편의를 위해, 메모리 장치(100)가 낸드 플래시 메모리인 경우를 가정하여 설명한다.
메모리 장치(100)는 2차원 어레이 구조(two-dimensional array structure) 또는 3차원 어레이 구조(three-dimensional array structure)로 구현될 수 있다. 이하에서는, 3차원 어레이 구조가 실시 예로써 설명되지만, 본 발명이 3차원 어레이 구조에 제한되는 것은 아니다. 본 발명은 전하 저장층이 전도성 부유 게이트(floating gate; FG)로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(charge trap flash; CTF)에도 적용될 수 있다.
실시 예에서, 메모리 장치(100)는 하나의 메모리 셀에 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC) 방식으로 동작할 수 있다. 또는 메모리 장치(100)는 하나의 메모리 셀에 적어도 두 개의 데이터 비트들을 저장하는 방식으로 동작할 수도 있다. 예를 들면, 메모리 장치(100)는 하나의 메모리 셀에 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트들을 저장할 수 있는 쿼드러플 레벨 셀(Quadruple Level Cell; QLC) 방식으로 동작할 수 있다.
메모리 장치(100)는 메모리 컨트롤러(200)로부터 커맨드 및 어드레스를 수신하고, 메모리 셀 어레이 중 어드레스에 의해 선택된 영역을 액세스하도록 구성된다. 즉, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 대해 커맨드에 해당하는 동작을 수행할 수 있다. 예를 들면, 메모리 장치(100)는 수신된 커맨드에 따라 쓰기 동작 (프로그램 동작), 리드 동작 또는 소거 동작을 수행할 수 있다. 예를 들면, 프로그램 커맨드가 수신되면, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 데이터를 프로그램할 것이다. 리드 커맨드가 수신되면, 메모리 장치(100)는 어드레스에 의해 선택된 영역으로부터 데이터를 읽을 것이다. 소거 커맨드가 수신되면, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 저장된 데이터를 소거할 것이다.
메모리 컨트롤러(200)는 저장 장치(50)의 전반적인 동작을 제어할 수 있다.
저장 장치(50)에 전원 전압이 인가되면, 메모리 컨트롤러(200)는 펌웨어(firmware)를 실행할 수 있다. 메모리 장치(100)가 플래시 메모리 장치(100)인 경우, 메모리 컨트롤러(200)는 호스트(300)와 메모리 장치(100)간의 통신을 제어하기 위한 플래시 변환 계층(Flash Translation Layer, FTL)과 같은 펌웨어를 실행할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 호스트(300)로부터 데이터와 논리 블록 어드레스(logical block address, LBA)를 입력 받고, 논리 블록 어드레스(LBA)를 메모리 장치(100)에 포함된 데이터가 저장될 메모리 셀들의 주소를 나타내는 물리 블록 어드레스(physical block address, PBA)로 변환할 수 있는 펌웨어(firmware; 미도시)를 포함할 수 있다. 또한 메모리 컨트롤러(200)는 논리 블록 어드레스(LBA)와 물리 블록 어드레스(PBA) 간의 맵핑(mapping) 관계를 구성하는 논리-물리 어드레스 맵핑 테이블(logical-physical address mapping table)을 버퍼 메모리에 저장할 수 있다.
메모리 컨트롤러(200)는 호스트(300)의 요청(request)에 따라 프로그램 동작, 리드 동작 또는 소거 동작 등을 수행하도록 메모리 장치(100)를 제어할 수 있다. 예를 들면, 호스트(300)로부터 프로그램 요청이 수신되면, 메모리 컨트롤러(200)는 프로그램 요청을 프로그램 커맨드로 변경하고, 프로그램 커맨드, 물리 블록 어드레스(physical block address, PBA) 및 데이터를 메모리 장치(100)에 제공할 수 있다. 호스트(300)로부터 논리 블록 어드레스와 함께 리드 요청이 수신되면, 메모리 컨트롤러(200)는 리드 요청을 리드 커맨드로 변경하고, 논리 블록 어드레스에 대응되는 물리 블록 어드레스를 선택한 후, 리드 커맨드 및 물리 블록 어드레스(PBA)를 메모리 장치(100)에 제공할 수 있다. 호스트(300)로부터 논리 블록 어드레스와 함께 소거 요청이 수신되면, 메모리 컨트롤러(200)는 소거 요청을 소거 커맨드로 변경하고, 논리 블록 어드레스에 대응되는 물리 블록 어드레스를 선택한 후, 소거 커맨드 및 물리 블록 어드레스(PBA)를 메모리 장치(100)에 제공할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 호스트(300)로부터의 요청 없이, 자체적으로 프로그램 커맨드, 어드레스 및 데이터를 생성하고, 메모리 장치(100)에 전송할 수 있다. 예를 들면, 메모리 컨트롤러(200)는 웨어 레벨링(wear leveling)을 위한 프로그램 동작, 가비지 컬렉션(garbage collection)을 위한 프로그램 동작과 같은 배경(background) 동작들을 수행하기 위해 커맨드, 어드레스 및 데이터를 메모리 장치(100)로 제공할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 중앙 처리 장치(210)를 포함할 수 있다. 중앙 처리 장치(210)는 호스트(300)로부터 요청을 수신하고, 수신된 요청에 대응하는 동작이 메모리 장치(100)에 수행되도록 일련의 동작들을 수행할 수 있다.
예를 들면, 중앙 처리 장치(210)는 호스트(300)로부터 리드 요청을 수신할 수 있다. 리드 요청은 메모리 장치(100)에 저장된 데이터를 리드할 것을 지시하는 요청일 수 있다. 이 때, 중앙 처리 장치(210)는 리드 요청과 함께 리드 요청에 대응하는 논리 블록 어드레스를 호스트(300)로부터 수신할 수 있다. 논리 블록 어드레스에 대응하는 물리 블록 어드레스를 메모리 장치(100)에 출력하기 위해, 중앙 처리 장치(210)가 호스트(300)로부터 논리 블록 어드레스를 수신하면, 중앙 처리 장치(210)는 수신된 논리 블록 어드레스를 플래시 변환 계층(220)으로 출력할 수 있다.
실시 예에서, 호스트(300)로부터 수신된 논리 블록 어드레스 및 물리 블록 어드레스간 맵핑 관계를 나타내는 맵 엔트리를 포함하는 맵 데이터가 플래시 변환 계층(220)에 저장되지 않은 경우, 중앙 처리 장치(210)는 메모리 장치(100)로부터 논리 블록 어드레스 및 물리 블록 어드레스간 맵핑 관계를 나타내는 맵 엔트리를 포함하는 맵 데이터를 수신할 수 있다. 여기서, 맵 데이터는 복수의 맵 세그먼트들로 구성되고, 맵 세그먼트는 복수의 맵 엔트리들로 구성될 수 있다.
실시 예에서, 호스트(300)로부터 수신된 논리 블록 어드레스 및 물리 블록 어드레스간 맵핑 관계를 나타내는 맵 엔트리를 포함하는 맵 데이터가 플래시 변환 계층(220)에 저장된 경우, 중앙 처리 장치(210)는 플래시 변환 계층(220)로부터 해당 맵 데이터를 수신할 수 있다.
이 후, 중앙 처리 장치(210)는 호스트(300)로부터 수신된 리드 요청에 대응하는 리드 커맨드와 함께, 논리 블록 어드레스에 대응하는 물리 블록 어드레스를 메모리 장치(100)에 출력할 수 있다. 구체적으로, 중앙 처리 장치(210)는 플래시 변환 계층(220)로부터 수신된 맵 데이터의 맵 세그먼트들에 각각 포함된 맵 엔트리들 중 호스트(300)로부터 수신된 논리 블록 어드레스 및 물리 블록 어드레스간 맵핑 관계를 나타내는 맵 엔트리를 기초로 물리 블록 어드레스를 출력할 수 있다.
메모리 장치(100)가 중앙 처리 장치(210)로부터 리드 커맨드 및 물리 블록 어드레스를 수신하면, 메모리 장치(100)는 리드 커맨드에 응답하여 물리 블록 어드레스에 대응하는 위치에 저장된 데이터를 메모리 컨트롤러(200)에 출력할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 플래시 변환 계층(220)을 포함할 수 있다. 플래시 변환 계층(220)은 호스트(300)로부터 요청과 함께 수신된 논리 블록 어드레스를 물리 블록 어드레스로 변환할 수 있다. 또, 플래시 변환 계층(220)은 논리 블록 어드레스 및 물리 블록 어드레스간 맵핑 관계, 즉 논리 블록 어드레스 및 물리 블록 어드레스간 맵 데이터를 저장할 수 있다.
실시 예에서, 플래시 변환 계층(220)이 중앙 처리 장치(210)로부터 요청에 대응되는 논리 블록 어드레스를 수신하면, 플래시 변환 계층(220)은 논리 블록 어드레스를 물리 블록 어드레스로 변환하기 전, 논리 블록 어드레스에 대응하는 맵 엔트리를 포함하는 맵 데이터가 저장되어 있는지를 판단할 수 있다. 플래시 변환 계층(220)에 해당 맵 데이터에 저장되어 있으면, 플래시 변환 계층(220)은 맵 데이터를 중앙 처리 장치(210)에 출력할 수 있다. 플래시 변환 계층(220)에 맵 데이터에 저장되어 있지 않으면, 플래시 변환 계층(220)은 해당 맵 데이터를 메모리 장치(100)로부터 수신하거나 또는 논리 블록 어드레스를 물리 블록 어드레스로 변환할 수 있다. 플래시 변환 계층(220)은 논리 블록 어드레스를 물리 블록 어드레스로 변환한 후, 논리 블록 어드레스 및 물리 어드레스 간 맵핑 관계를 나타내는 맵 데이터를 저장할 수 있다.
실시 예에서, 플래시 변환 계층(220)에 저장될 수 있는 맵 데이터의 크기는 제한적일 수 있다. 즉, 플래시 변환 계층(220) 내에 맵 데이터가 저장되는 메모리(예를 들면, DRAM 또는 SRAM)의 크기에 제한이 있기 때문에, 플래시 변환 계층(220)에는 변환된 맵 데이터들 중 일부만 저장될 수 있다. 또한, 공간적, 비용적 문제로 인해, 플래시 변환 계층(220) 내에 맵 데이터가 저장되는 메모리의 크기는 제한적일 수 있다.
따라서, 본 발명에서는, 플래시 변환 계층(220) 내에 맵 데이터가 저장되는 메모리의 크기를 유지 또는 감소시키는 대신, 메모리 컨트롤러(200)가 호스트 메모리 버퍼(310)를 이용하는 방법이 제시된다. 즉, 호스트(300)가 맵 데이터를 저장할 호스트 메모리 버퍼(310)를 할당하고, 메모리 컨트롤러(200)가 호스트 메모리 버퍼(310)에 액세스 하는 방법이 제시된다.
실시 예에서, 순간 정전(sudden power off; SPO) 발생 시, 플래시 변환 계층(220)은 저장된 맵 데이터들을 메모리 장치(100)에 출력하고, 메모리 장치(100)는 수신된 맵 데이터들을 저장할 수 있다. 이 때, 맵 세그먼트 단위로 맵 데이터가 메모리 장치(100)에 출력되고, 맵 세그먼트에 포함된 맵 엔트리가 호출된 횟수가 많은 순서대로 메모리 장치(100)에 출력될 수 있다.
이 후, 순간 정전(SPO)에 대한 복구 동작 시, 플래시 변환 계층(220)은 메모리 장치(100)로부터 저장된 맵 데이터들을 수신하여 저장할 수 있다.
본 발명에서, 플래시 변환 계층(220)은 메모리 장치(100)로부터 수신된 맵 데이터들에 각각 포함된 맵 세그먼트들 중 호스트(300)로 빈번하게 리드된 데이터에 대응하는 맵 세그먼트를 중앙 처리 장치(210)를 통해 호스트(300)로 출력할 수 있다. 호스트(300)는 수신된 맵 세그먼트를 저장함으로써 리드 요청 및 리드 요청에 대응하는 논리 블록 어드레스를 출력하기 전, 해당 논리 블록 어드레스에 대응하는 물리 블록 어드레스를 나타내는 맵 엔트리가 포함된 맵 세그먼트를 미리 검색할 수 있다.
실시 예에서, 저장 장치(50)는 버퍼 메모리(미도시)를 더 포함할 수 있다. 메모리 컨트롤러(200)는 호스트(300)와 버퍼 메모리(미도시) 사이의 데이터 교환을 제어할 수 있다. 또는 메모리 컨트롤러(200)는 메모리 장치(100)의 제어를 위한 시스템 데이터를 일시적으로 버퍼 메모리에 저장할 수 있다. 예를 들어, 메모리 컨트롤러(200)는 호스트(300)로부터 입력된 데이터를 버퍼 메모리에 임시로 저장하고, 이후 버퍼 메모리에 임시 저장된 데이터를 메모리 장치(100)로 전송할 수 있다.
다양한 실시 예에서, 버퍼 메모리는 메모리 컨트롤러(200)의 동작 메모리, 캐시 메모리로 사용될 수 있다. 버퍼 메모리는 메모리 컨트롤러(200)가 실행하는 코드들 또는 커맨드들을 저장할 수 있다. 또는 버퍼 메모리는 메모리 컨트롤러(200)에 의해 처리되는 데이터를 저장할 수 있다.
실시 예에서, 버퍼 메모리는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), DDR4 SDRAM, LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR) 또는 RDRAM(Rambus Dynamic Random Access Memory)과 같은 동적 랜덤 액세스 메모리(DRAM) 또는 정적 랜덤 액세스 메모리(SRAM)로 구현될 수 있다.
다양한 실시 예에서, 버퍼 메모리는 저장 장치(50)의 외부에서 연결될 수 있다. 이 경우, 저장 장치(50) 외부에 연결된 휘발성 메모리 장치들이 버퍼 메모리의 역할을 수행할 수 있을 것이다.
실시 예에서, 메모리 컨트롤러(200)가 적어도 둘 이상의 메모리 장치들을 제어할 수 있다. 이 경우, 메모리 컨트롤러(200)는 동작 성능의 향상을 위해 메모리 장치들을 인터리빙 방식에 따라 제어할 수 있다.
호스트(300)는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (Multi-Media Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 저장 장치(50)와 통신할 수 있다.
실시 예에서, 호스트(300)는 호스트 메모리 버퍼(310)를 포함할 수 있다. 호스트 메모리 버퍼(310)는 순간 정전(SPO) 이후 복구 동작 시 메모리 컨트롤러(200)로부터 출력된 맵 세그먼트 단위로 출력된 맵 데이터를 저장할 수 있다.
이 후, 호스트(300)는 리드 요청 및 리드 요청에 대응하는 논리 블록 어드레스를 출력하기 전, 해당 논리 블록 어드레스에 대응하는 물리 블록 어드레스를 나타내는 맵 엔트리가 포함된 맵 세그먼트가 호스트 메모리 버퍼(310)에 저장되어 있는지를 판단할 수 있다. 해당 맵 세그먼트가 호스트 메모리 버퍼(310)에 저장되어 있으면, 호스트(300)는 리드 요청과 함께 검색된 맵 엔트리가 나타내는 물리 블록 어드레스를 메모리 컨트롤러(200)에 출력할 수 있다. 따라서, 메모리 컨트롤러(200)가 호스트(300)로부터 수신된 논리 블록 어드레스에 대응하는 맵 데이터를 검색하거나, 논리 블록 어드레스를 물리 블록 어드레스로 변환하는 과정이 생략될 수 있다.
결과적으로, 호스트 메모리 버퍼(310)에 맵 세그먼트를 저장하고, 리드 요청을 출력 메모리 컨트롤러(200)에 출력하기 전 호스트 메모리 버퍼(310)에 저장된 맵 세그먼트를 먼저 검색함으로써, 리드 요청과 함께 출력되는 논리 블록 어드레스와 물리 어드레스간 맵핑 관계를 나타내는 맵 데이터를 검색하는 시간이 단축될 수 있다. 따라서, 리드 동작에 소모되는 시간이 단축될 수 있다.
도 2는 도 1의 메모리 장치의 구조를 설명하기 위한 도면이다.
도 2를 참조하면, 메모리 장치(100)는 메모리 셀 어레이(110), 주변 회로(120) 및 제어 로직(130)을 포함할 수 있다.
메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1~BLKz)을 포함한다. 복수의 메모리 블록들(BLK1~BLKz)은 행 라인들(RL)을 통해 로우 디코더(121)에 연결된다. 복수의 메모리 블록들(BLK1~BLKz)은 비트 라인들(BL1 내지 BLn)을 통해 페이지 버퍼 그룹(123)에 연결될 수 있다. 복수의 메모리 블록들(BLK1~BLKz) 각각은 복수의 메모리 셀들을 포함한다. 실시 예로서, 복수의 메모리 셀들은 불휘발성 메모리 셀들이다. 같은 워드 라인에 연결된 메모리 셀들은 하나의 페이지로 정의될 수 있다. 따라서, 하나의 메모리 블록은 복수의 페이지들을 포함할 수 있다.
행 라인들(RL)은 적어도 하나 이상의 소스 선택 라인, 복수의 워드 라인들 및 적어도 하나 이상의 드레인 선택 라인을 포함할 수 있다.
메모리 셀 어레이(110)에 포함된 메모리 셀들은 각각 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC), 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드러플 레벨 셀(Quadruple Level Cell; QLC)로 구성될 수 있다.
주변 회로(120)는 제어 로직(130)의 제어에 따라 메모리 셀 어레이(110)의 선택된 영역에 프로그램 동작, 리드 동작 또는 소거 동작을 수행하도록 구성될 수 있다. 주변 회로(120)는 메모리 셀 어레이(110)를 구동할 수 있다. 예를 들어, 주변 회로(120)는 제어 로직(130)의 제어에 따라 행 라인들(RL) 및 비트 라인들(BL1~BLn)에 다양한 동작 전압들을 인가하거나, 인가된 전압들을 디스차지 할 수 있다.
주변 회로(120)는 로우 디코더(121), 전압 생성부(122), 페이지 버퍼 그룹(123), 컬럼 디코더(124), 입출력 회로(125) 및 센싱 회로(126)를 포함할 수 있다.
로우 디코더(121)는 행 라인들(RL)을 통해 메모리 셀 어레이(110)에 연결된다. 행 라인들(RL)은 적어도 하나 이상의 소스 선택 라인, 복수의 워드 라인들 및 적어도 하나 이상의 드레인 선택 라인을 포함할 수 있다. 실시 예에서, 워드 라인들은 노멀 워드 라인들과 더미 워드 라인들을 포함할 수 있다. 실시 예에서, 행 라인들(RL)은 파이프 선택 라인을 더 포함할 수 있다.
로우 디코더(121)는 제어 로직(130)으로부터 수신된 로우 어드레스(RADD)를 디코딩하도록 구성된다. 로우 디코더(121)는 디코딩된 어드레스에 따라 메모리 블록들(BLK1~BLKz) 중 적어도 하나의 메모리 블록을 선택한다. 또한, 로우 디코더(121)는 디코딩된 어드레스에 따라 전압 생성부(122)가 생성한 전압들을 적어도 하나의 워드 라인(WL)에 인가하도록 선택된 메모리 블록의 적어도 하나의 워드 라인을 선택할 수 있다.
예를 들어, 프로그램 동작 시에, 로우 디코더(121)는 선택된 워드 라인에 프로그램 전압을 인가하고 비선택된 워드 라인들에 프로그램 전압보다 낮은 레벨의 프로그램 패스 전압을 인가할 것이다. 프로그램 검증 동작 시에, 로우 디코더(121)는 선택된 워드 라인에 검증 전압을 인가하고 비선택된 워드 라인들에 검증 전압보다 높은 검증 패스 전압을 인가할 것이다. 리드 동작 시에, 로우 디코더(121)는 선택된 워드 라인에 리드 전압을 인가하고, 비선택된 워드 라인들에 리드 전압보다 높은 리드 패스 전압을 인가할 것이다.
실시 예에서, 메모리 장치(100)의 소거 동작은 메모리 블록 단위로 수행된다. 소거 동작 시에 로우 디코더(121)는 디코딩된 어드레스에 따라 하나의 메모리 블록을 선택할 수 있다. 소거 동작 시, 로우 디코더(121)는 선택된 메모리 블록에 연결되는 워드 라인들에 접지 전압을 인가할 수 있다.
전압 생성부(122)는 제어 로직(130)의 제어에 응답하여 동작한다. 전압 생성부(122)는 메모리 장치(100)에 공급되는 외부 전원 전압을 이용하여 복수의 전압들을 발생하도록 구성된다. 구체적으로, 전압 생성부(122)는 동작 신호(OPSIG)에 응답하여 프로그램, 리드 및 소거 동작들에 사용되는 다양한 동작 전압들(Vop)을 생성할 수 있다. 예를 들어, 전압 생성부(122)는 제어 로직(130)의 제어에 응답하여 프로그램 전압, 검증 전압, 패스 전압, 리드 전압 및 소거 전압 등을 생성할 수 있다.
실시 예로서, 전압 생성부(122)는 외부 전원 전압을 레귤레이팅하여 내부 전원 전압을 생성할 수 있다. 전압 생성부(122)에서 생성된 내부 전원 전압은 메모리 장치(100)의 동작 전압으로서 사용된다.
실시 예로서, 전압 생성부(122)는 외부 전원 전압 또는 내부 전원 전압을 이용하여 복수의 전압들을 생성할 수 있다.
예를 들면, 전압 생성부(122)는 내부 전원 전압을 수신하는 복수의 펌핑 커패시터들을 포함하고, 제어 로직(130)의 제어에 응답하여 복수의 펌핑 커패시터들을 선택적으로 활성화하여 복수의 전압들을 생성할 것이다.
생성된 복수의 전압들은 로우 디코더(121)에 의해 메모리 셀 어레이(110)에 공급될 수 있다.
페이지 버퍼 그룹(123)은 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)을 포함한다. 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 각각 제 1 내지 제 n 비트 라인들(BL1~BLn)을 통해 메모리 셀 어레이(110)에 연결된다. 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 제어 로직(130)의 제어에 응답하여 동작한다. 구체적으로 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 페이지 버퍼 제어 신호들(PBSIGNALS)에 응답하여 동작할 수 있다. 예를 들면, 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 제 1 내지 제 n 비트 라인들(BL1~BLn)을 통해 수신된 데이터를 임시로 저장하거나, 리드 또는 검증 동작 시, 비트 라인들(BL1~BLn)의 전압 또는 전류를 센싱(sensing)할 수 있다.
구체적으로, 프로그램 동작 시, 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 선택된 워드 라인에 프로그램 전압이 인가될 때, 입출력 회로(125)를 통해 수신한 데이터(DATA)를 제 1 내지 제 n 비트 라인들(BL1~BLn)을 통해 선택된 메모리 셀들에 전달할 것이다. 전달된 데이터(DATA)에 따라 선택된 페이지의 메모리 셀들은 프로그램 된다. 프로그램 검증 동작 시에, 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 선택된 메모리 셀들로부터 제 1 내지 제 n 비트 라인들(BL1~BLn)을 통해 수신된 전압 또는 전류를 센싱하여 페이지 데이터를 읽는다.
리드 동작 시, 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 선택된 페이지의 메모리 셀들로부터 제 1 내지 제 n 비트 라인들(BL1~BLn)을 통해 데이터(DATA)를 읽고, 읽어진 데이터(DATA)를 컬럼 디코더(124)의 제어에 따라 입출력 회로(125)로 출력한다.
소거 동작 시에, 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 제 1 내지 제 n 비트 라인들(BL1~BLn)을 플로팅(floating) 시키거나 소거 전압을 인가할 수 있다.
컬럼 디코더(124)는 컬럼 어드레스(CADD)에 응답하여 입출력 회로(125)와 페이지 버퍼 그룹(123) 사이에서 데이터를 전달할 수 있다. 예를 들면, 컬럼 디코더(124)는 데이터 라인들(DL)을 통해 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)과 데이터를 주고받거나, 컬럼 라인들(CL)을 통해 입출력 회로(125)와 데이터를 주고받을 수 있다.
입출력 회로(125)는 도 1을 참조하여 설명된 메모리 컨트롤러(도 1의 200)로부터 전달받은 커맨드(CMD) 및 어드레스(ADDR)를 제어 로직(130)에 전달하거나, 데이터(DATA)를 컬럼 디코더(124)와 주고받을 수 있다.
센싱 회로(126)는 리드 동작(read operation) 또는 검증 동작(verify operation)시, 허용 비트 신호(VRYBIT)에 응답하여 기준 전류를 생성하고, 페이지 버퍼 그룹(123)으로부터 수신된 센싱 전압(VPB)과 기준 전류에 의해 생성된 기준 전압을 비교하여 패스 신호(PASS) 또는 페일 신호(FAIL)를 출력할 수 있다.
제어 로직(130)은 커맨드(CMD) 및 어드레스(ADDR)에 응답하여 동작 신호(OPSIG), 로우 어드레스(RADD), 페이지 버퍼 제어 신호들(PBSIGNALS) 및 허용 비트(VRYBIT)를 출력하여 주변 회로(120)를 제어할 수 있다. 예를 들면, 제어 로직(130)은 서브 블록 리드 커맨드 및 어드레스에 응답하여 선택된 메모리 블록의 리드 동작을 제어할 수 있다. 또한, 제어 로직(130)은 서브 블록 소거 커맨드 및 어드레스에 응답하여 선택된 메모리 블록에 포함된 선택된 서브 블록의 소거 동작을 제어할 수 있다. 또한, 제어 로직(130)은 패스 또는 페일 신호(PASS 또는 FAIL)에 응답하여 검증 동작이 패스 또는 페일 되었는지를 판단할 수 있다.
도 3은 도 2의 메모리 셀 어레이의 일 실시 예를 나타낸 도면이다.
도 2 및 도 3을 참조하면, 도 3은 도 2의 메모리 셀 어레이(110)에 포함된 복수의 메모리 블록들(BLK1~BLKz)들 중 어느 하나의 메모리 블록(BLKa)을 보여주는 회로도이다.
메모리 블록(BLKa)에는 서로 평행하게 배열된 제1 셀렉트 라인, 워드 라인들 및 제2 셀렉트 라인이 연결될 수 있다. 예를 들면, 워드 라인들은 제1 및 제2 셀렉트 라인들 사이에서 서로 평행하게 배열될 수 있다. 여기서, 제1 셀렉트 라인은 소스 셀렉트 라인(SSL)일 수 있고, 제2 셀렉트 라인은 드레인 셀렉트 라인(DSL)일 수 있다.
더욱 구체적으로 설명하면, 메모리 블록(BLKa)은 비트 라인들(BL1~BLn)과 소스 라인(SL) 사이에 연결된 다수의 스트링들을 포함할 수 있다. 비트 라인들(BL1~BLn)은 스트링들에 각각 연결될 수 있고, 소스 라인(SL)은 스트링들에 공통으로 연결될 수 있다. 스트링들은 서로 동일하게 구성될 수 있으므로, 제1 비트 라인(BL1)에 연결된 스트링(ST)을 예를 들어 구체적으로 설명하도록 한다.
스트링(ST)은 소스 라인(SL)과 제1 비트 라인(BL1) 사이에서 서로 직렬로 연결된 소스 셀렉트 트랜지스터(SST), 다수의 메모리 셀들(F1~F16) 및 드레인 셀렉트 트랜지스터(DST)를 포함할 수 있다. 하나의 스트링(ST)에는 소스 셀렉트 트랜지스터(SST)와 드레인 셀렉트 트랜지스터(DST)가 적어도 하나 이상씩 포함될 수 있으며, 메모리 셀들(F1~F16) 또한 도면에 도시된 개수보다 더 많이 포함될 수 있다.
소스 셀렉트 트랜지스터(SST)의 소스(source)는 소스 라인(SL)에 연결될 수 있고, 드레인 셀렉트 트랜지스터(DST)의 드레인(drain)은 제1 비트 라인(BL1)에 연결될 수 있다. 메모리 셀들(F1~F16)은 소스 셀렉트 트랜지스터(SST)와 드레인 셀렉트 트랜지스터(DST) 사이에서 직렬로 연결될 수 있다. 서로 다른 스트링들에 포함된 소스 셀렉트 트랜지스터들의 게이트들은 소스 셀렉트 라인(SSL)에 연결될 수 있고, 드레인 셀렉트 트랜지스터들의 게이트들은 드레인 셀렉트 라인(DSL)에 연결될 수 있고, 메모리 셀들(F1~F16)의 게이트들은 다수의 워드 라인들(WL1~WL16)에 연결될 수 있다. 서로 다른 스트링들에 포함된 메모리 셀들 중에서 동일한 워드 라인에 연결된 메모리 셀들의 그룹을 물리 페이지(physical page; PPG)라 할 수 있다. 따라서, 메모리 블록(BLKa)에는 워드 라인들(WL1~WL16)의 개수만큼의 물리 페이지들이 포함될 수 있다.
하나의 메모리 셀은 1비트 데이터를 저장할 수 있다. 이를 통상적으로 싱글 레벨 셀(single level cell; SLC)이라고 부른다. 이 경우 하나의 물리 페이지(PPG)는 하나의 논리 페이지(logical page; LPG) 데이터를 저장할 수 있다. 하나의 논리 페이지(LPG) 데이터는 하나의 물리 페이지(PPG)에 포함된 메모리 셀들의 개수만큼의 데이터 비트들을 포함할 수 있다. 또는, 하나의 메모리 셀은 2 비트 이상의 데이터를 저장할 수 있다. 이를 통상적으로 멀티 레벨 셀(multi-level cell; MLC)이라고 부른다. 이 경우 하나의 물리 페이지(PPG)는 2 이상의 논리 페이지(logical page; LPG) 데이터를 저장할 수 있다.
하나의 메모리 셀에 2 비트 이상의 데이터가 저장되는 메모리 셀을 멀티 레벨 셀(MLC)이라 부르지만, 최근에는 하나의 메모리 셀에 저장되는 데이터의 비트 수가 증가하면서 멀티 레벨 셀(MLC)은 2 비트의 데이터가 저장되는 메모리 셀을 의미하게 되었고, 3 비트 이상의 데이터가 저장되는 메모리 셀은 트리플 레벨 셀(TLC)이라 부르고, 4 비트 이상의 데이터가 저장되는 메모리 셀은 쿼드러플 레벨 셀(QLC)이라 부른다. 이 외에도 다수의 비트들의 데이터가 저장되는 메모리 셀 방식이 개발되고 있으며, 본 실시예는 2 비트 이상의 데이터가 저장되는 메모리 장치(100)에 적용될 수 있다.
다른 실시 예에서, 메모리 블록은 3차원 구조를 가질 수 있다. 각 메모리 블록은 기판 위에 적층된 복수의 메모리 셀들을 포함한다. 이러한 복수의 메모리 셀들은 +X 방향, +Y 방향 및 +Z 방향을 따라 배열된다.
도 4는 메모리 컨트롤러가 맵 데이터를 획득하는 방법을 나타낸 도면이다.
도 4를 참조하면, 도 4는 호스트(300)로부터 수신된 리드 요청(READ_REQ)에 대응하는 리드 동작이 메모리 장치(100)에 수행되기 위한 동작들이 수행되는 과정을 도시한다. 도 4의 메모리 컨트롤러(200)는 중앙 처리 장치(210) 및 플래시 변환 계층(220)을 포함할 수 있다.
실시 예에서, 중앙 처리 장치(210)는 호스트(300)로부터 리드 요청(READ_REQ) 및 리드 요청(READ_REQ)에 대응하는 논리 블록 어드레스(LBA_R)를 수신할 수 있다. 중앙 처리 장치(210)는 리드 요청(READ_REQ) 및 논리 블록 어드레스(LBA_R)를 수신하면, 리드 요청(READ_REQ)에 대응하는 리드 동작이 메모리 장치(100)에 수행되기 위한 동작들을 수행할 수 있다.
예를 들면, 중앙 처리 장치(210)는 리드 요청(READ_REQ)에 대응하는 논리 블록 어드레스(LBA_R)를 플래시 변환 계층(220)에 출력할 수 있다. 이 때, 논리 블록 어드레스(LBA_R)에 대응하는 맵 엔트리를 포함하는 맵 데이터(MAP_DATA)가 플래시 변환 계층(220)에 저장되어 있으면, 중앙 처리 장치(210)는 플래시 변환 계층(220)으로부터 맵 데이터(MAP_DATA)를 수신할 수 있다. 여기서, 맵 엔트리는 논리 블록 어드레스 및 물리 블록 어드레스 간 맵핑 관계를 나타낼 수 있다. 또, 해당 맵 엔트리는 맵 데이터(MAP_DATA)에 포함된 복수의 맵 엔트리들 중 어느 하나일 수 있다.
그러나, 맵 데이터(MAP_DATA)가 플래시 변환 계층(220)에 저장되어 있지 않아 플래시 변환 계층(220)으로부터 맵 데이터(MAP_DATA)를 수신하지 못한 경우, 중앙 처리 장치(210)는 메모리 장치(100)에 맵 데이터 리드 커맨드(MR_CMD)를 출력할 수 있다. 맵 데이터 리드 커맨드(MR_CMD)는 논리 블록 어드레스(LBA_R)에 대응하는 맵 엔트리가 포함된 맵 데이터(MAP_DATA)의 출력을 지시하는 커맨드일 수 있다.
실시 예에서, 메모리 장치(100)는 맵 데이터 리드 커맨드(MR_CMD)에 응답하여 호스트(300)로부터 출력된 논리 블록 어드레스(LBA_R)에 대응하는 맵 엔트리가 포함된 맵 데이터(MAP_DATA)를 리드하여 플래시 변환 계층(220)에 출력할 수 있다. 플래시 변환 계층(220)은 메모리 장치(100)로부터 출력된 맵 데이터(MAP_DATA)를 저장한 후, 중앙 처리 장치(210)에 출력할 수 있다.
이 후, 중앙 처리 장치(210)는 리드 요청(READ_REQ)에 대응하는 리드 커맨드 및 맵 데이터(MAP_DATA)에 포함된 맵 엔트리들 중 논리 블록 어드레스(LBA_R)에 대응하는 맵 엔트리가 나타내는 물리 블록 어드레스를 메모리 장치(100)에 출력할 수 있다. 메모리 장치(100)는 중앙 처리 장치(210)로부터 수신된 리드 커맨드에 응답하여, 물리 블록 어드레스에 대응하는 위치에 저장된 데이터를 리드하고, 리드된 데이터를 메모리 컨트롤러(200)에 출력될 수 있다.
실시 예에서, 순간 정전(sudden power off; SPO)이 발생될 수 있다. 순간 정전 발생 시, 플래시 변환 계층(220)에 저장된 맵 데이터(MAP_DATA)가 소실되는 것을 방지하기 위해, 플래시 변환 계층(220)에 저장된 맵 데이터(MAP_DATA)들은 메모리 장치(100)로 출력될 수 있다.
그러나, 순간 정전(SPO) 시, 플래시 변환 계층(220)에 저장된 모든 맵 데이터(MAP_DATA)들이 메모리 장치(100)로 출력되어 저장될 수 없다. 결과적으로, 플래시 변환 계층(220)에 저장된 모든 맵 데이터(MAP_DATA)들 중 일부가 소실될 수 있다.
따라서, 본 발명에서, 플래시 변환 계층(220)에 저장된 맵 데이터(MAP_DATA)들의 소실을 방지하기 위해, 호스트(300)에 맵 데이터(MAP_DATA)가 저장될 영역을 할당하고, 순간 정전(SPO)에 대한 복구 시, 맵 데이터(MAP_DATA)들에 각각 포함된 맵 세그먼트들 중 일부를 선정하여 호스트(300)로 전송하는 방법이 제시된다.
도 5는 맵 데이터, 맵 세그먼트 및 맵 엔트리를 설명하기 도면이다.
도 5를 참조하면, 도 5는 도 4의 플래시 변환 계층(도 4의 220)에 저장되는 맵 데이터(MAP_DATA)를 도시한다.
실시 예에서, 맵 데이터(MAP_DATA)는 적어도 하나 이상의 맵 세그먼트(MAP_SEGMENT)를 포함할 수 있다. 또, 맵 세그먼트(MAP_SEGMENT)는 적어도 하나 이상의 맵 엔트리(MAP_ENTRY)를 포함할 수 있다. 여기서 맵 엔트리(MAP_ENTRY)는 논리 블록 어드레스 및 물리 블록 어드레스 간 맵핑 관계를 나타내는 데이터일 수 있다.
도 5에서, 각 맵 데이터(MAP_DATA)는 2개의 맵 세그먼트들, 각 맵 세그먼트(MAP_SEGMENT)는 4개의 맵 엔트리(MAP_ENTRY)들로 구성되는 것으로 도시되었으나, 더 적은 수 또는 더 많은 수의 맵 세그먼트(MAP_SEGMENT)들로 맵 데이터(MAP_DATA)가 구성되거나, 더 적은 수 또는 더 많은 수의 맵 엔트리(MAP_ENTRY)들로 맵 세그먼트(MAP_SEGMENT)가 구성될 수 있다.
도 5에서, 플래시 변환 계층(도 4의 220)에 제1 및 제2 맵 데이터(MAP_DATA1, MAP_DATA2)가 저장될 수 있다.
구체적으로, 플래시 변환 계층(도 4의 220)에 저장된 제1 맵 데이터(MAP_DATA1)는 제1 및 제2 맵 세그먼트(MAP_SEGMENT1, MAP_SEGMENT2)로 구성되고, 제2 맵 데이터(MAP_DATA2)는 제3 및 제4 맵 세그먼트(MAP_SEGMENT3, MAP_SEGMENT4)로 구성될 수 있다. 또, 제1 맵 세그먼트(MAP_SEGMENT1)는 제1 내지 제4 맵 엔트리(MAP_ENTRY1~4), 제2 맵 세그먼트(MAP_SEGMENT2)는 제5 내지 제8 맵 엔트리(MAP_ENTRY5~8), 제3 맵 세그먼트(MAP_SEGMENT3)는 제9 내지 제12 맵 엔트리(MAP_ENTRY9~12), 제4 맵 세그먼트(MAP_SEGMENT4)는 제13 내지 제16 맵 엔트리(MAP_ENTRY13~16)로 구성될 수 있다.
실시 예에서, 순간 정전(sudden power off; SPO) 발생 시, 플래시 변환 계층(도 4의 220)에 저장된 맵 데이터(MAP_DATA)들 중 일부는 메모리 장치(도 4의 100)로 출력될 수 있다. 이 후, 순간 정전(SPO)에 대한 복구 시, 메모리 장치(도 4의 100)에 저장된 맵 데이터(MAP_DATA)들은 플래시 변환 계층(도 4의 220)으로 출력되어 저장될 수 있다.
그러나, 플래시 변환 계층(도 4의 220) 내 맵 데이터(MAP_DATA)가 저장되는 메모리의 크기는 한정적이므로, 본 발명에서, 플래시 변환 계층(도 4의 220)은, 메모리 장치(도 4의 100)로부터 맵 데이터(MAP_DATA)에 포함된 맵 세그먼트(MAP_SEGMENT)들 중 일부를 수신하여 호스트(도 4의 300)에 출력할 수 있다.
실시 예에서, 호스트(도 4의 300) 내 맵 데이터(MAP_DATA)를 저장하기 위해 할당되는 호스트 메모리 버퍼의 크기 또한 한정적이고, 메모리 컨트롤러(도 4의 200)가 호스트(도 4의 300)에 액세스하는 레이턴시가 발생될 수 있다. 따라서, 플래시 변환 계층(도 4의 220)은 맵 데이터(MAP_DATA)에 포함된 맵 세그먼트(MAP_SEGMENT)들 중 일부만 호스트(도 4의 300)로 출력할 수 있다.
구체적으로, 순간 정전(SPO)에 대한 복구 시, 플래시 변환 계층(도 4의 220)은 메모리 장치(도 4의 100)에 저장된 맵 데이터(MAP_DATA)들에 각각 포함된 맵 세그먼트(MAP_SEGMENT)들 중 호스트(도 4의 300)로 빈번하게 출력되는 데이터에 대응하는 맵 엔트리(MAP_ENTRY)를 포함하는 맵 세그먼트(MAP_SEGMENT)들을 수신할 수 있다. 플래시 변환 계층(도 4의 220)은 맵 세그먼트(MAP_SEGMENT)들을 수신하여 호스트(도 4의 300)로 출력할 수 있다.
예를 들어, 호스트(도 4의 300)에 빈번하게 출력되는 데이터에 대응하는 맵 엔트리(MAP_ENTRY)가 제1 맵 엔트리(MAP_ENTRY1)일 수 있다. 이 경우, 순간 정전(SPO)에 대한 복구 시, 플래시 변환 계층(도 4의 220)은 메모리 장치(도 4의 100)로부터 맵 데이터(MAP_DATA)들에 각각 포함된 맵 세그먼트(MAP_SEGMENT)들 중 제1 맵 엔트리(MAP_ENTRY1)가 포함된 제1 맵 세그먼트(MAP_SEGMENT1)를 수신하여 호스트(도 4의 300)로 출력할 수 있다. 호스트(도 4의 300)는 제1 맵 세그먼트(MAP_SEGMENT1)를 수신하여 호스트 메모리 버퍼에 저장할 수 있다.
결과적으로, 메모리 컨트롤러(도 4의 200)의 리드 동작 시 사용되는 맵 세그먼트(MAP_SEGMENT)를 호스트(도 4의 300)에 저장함으로써, 리드 동작 시, 논리 블록 어드레스에 대응하는 물리 블록 어드레스를 검색하거나 또는 논리 블록 어드레스를 물리 블록 어드레스로 변환하는 동작이 생략되어, 리드 동작 속도가 향상될 수 있다.
호스트(도 4의 300)로 출력될 맵 세그먼트(MAP_SEGMENT)를 선정하는 방법은 이하의 도면에서 설명하도록 한다.
도 6은 호스트로 출력될 맵 세그먼트를 선정하는 방법을 나타낸 도면이다.
도 6을 참조하면, 도 6은 순간 정전(sudden power off; SPO) 이후 복구 시, 메모리 장치(100)로부터 출력된 맵 데이터에 포함된 맵 세그먼트들 중 호스트(300)로 출력될 맵 세그먼트를 선정하는 방법을 도시한다. 도 6의 메모리 컨트롤러(200)는 중앙 처리 장치(210) 및 플래시 변환 계층(220)을 포함할 수 있다.
실시 예에서, 중앙 처리 장치(210)는 호스트(300)로부터 리드 요청(READ_REQ) 및 리드 요청(READ_REQ)에 대응하는 논리 블록 어드레스(LBA_R)를 수신할 수 있다. 리드 요청(READ_REQ)은 메모리 장치(100)에 저장된 데이터를 리드할 것을 지시하는 요청일 수 있다.
중앙 처리 장치(210)가 호스트(300)로부터 리드 요청(READ_REQ) 및 논리 블록 어드레스(LBA_R)를 수신하면, 논리 블록 어드레스(LBA_R)를 플래시 변환 계층(220)에 출력할 수 있다. 플래시 변환 계층(220)은 논리 블록 어드레스(LBA_R)를 수신한 후 맵 데이터(MAP_DATA)를 검색할 수 있다.
구체적으로, 중앙 처리 장치(210)가 논리 블록 어드레스(LBA_R)에 대응하는 물리 블록 어드레스를 메모리 장치(100)에 출력하기 위해, 플래시 변환 계층(220)은 맵 데이터(MAP_DATA)를 검색할 수 있다.
예를 들면, 플래시 변환 계층(220)은 저장된 맵 데이터들에 각각 포함된 맵 엔트리(MAP_ENTRY)들 중 호스트(300)로부터 수신된 논리 블록 어드레스(LBA_R)에 대응하는 맵 엔트리(MAP_ENTRY)를 포함하는 맵 데이터(MAP_DATA)를 검색할 수 있다. 호스트(300)로부터 수신된 논리 블록 어드레스(LBA_R)에 대응하는 맵 엔트리(MAP_ENTRY)는 해당 논리 블록 어드레스(LBA_R)와 물리 블록 어드레스 간 맵핑 관계를 나타내는 데이터일 수 있다.
실시 예에서, 호스트(300)로부터 수신된 논리 블록 어드레스(LBA_R)에 대응하는 맵 엔트리(MAP_ENTRY)를 포함하는 맵 데이터(MAP_DATA)가 플래시 변환 계층(220)에 저장되어 있는 경우, 플래시 변환 계층(220)은 해당 맵 데이터(MAP_DATA)를 중앙 처리 장치(210)에 출력할 수 있다.
실시 예에서, 플래시 변환 계층(220)은 리드 카운트 테이블(RC_TABLE)을 포함할 수 있다. 리드 카운트 테이블(RC_TABLE)에 맵 세그먼트(MAP_SEGMENT) 별로 맵 세그먼트(MAP_SEGMENT)에 포함된 맵 엔트리(MAP_ENTRY)가 호출된 횟수 및 플래그가 저장될 수 있다.
구체적으로, 플래시 변환 계층(220)이 논리 블록 어드레스(LBA_R)에 대응하는 맵 데이터(MAP_DATA)를 중앙 처리 장치(210)로 출력할 때, 플래시 변환 계층(220)은 맵 데이터(MAP_DATA)에 포함된 맵 세그먼트들 중 논리 블록 어드레스(LBA_R)에 대응하는 맵 엔트리(MAP_ENTRY)를 포함하는 맵 세그먼트(MAP_SEGMENT)의 리드 카운트를 증가시킬 수 있다.
또, 플래시 변환 계층(220)은 리드 카운트가 기준값 이상이 될 때, 리드 카운트 테이블(RC_TABLE) 내 맵 세그먼트(MAP_SEGMENT)에 대응하는 플래그의 값을 설정할 수 있다. 플래그가 설정된 맵 세그먼트(MAP_SEGMENT)는 호스트(300)로 출력될 맵 세그먼트로 선정될 수 있다.
실시 예에서, 플래시 변환 계층(220)에 포함된 리드 카운트 테이블(RC_TABLE)은 미리 설정된 주기마다 메모리 장치(100)로 출력되어 저장될 수 있다. 이 때, 리드 카운트 테이블(RC_TABLE)은 메모리 장치(100) 내 비휘발성 메모리에 저장될 수 있다. 따라서, 메모리 장치(100)에 저장되는 리드 카운트 테이블(RC_TABLE)은 미리 설정된 주기마다 업데이트될 수 있다.
리드 카운트 테이블(RC_TABLE)이 메모리 장치(100)에 저장된 후, 순간 정전(SPO)에 대한 복구 시, 메모리 장치(100)는 리드 카운트 테이블(RC_TABLE)을 플래시 변환 계층(220)에 출력할 수 있다. 플래시 변환 계층(220)은 리드 카운트 테이블(RC_TABLE)을 참조하여 맵 세그먼트(MAP_SEGMENT)들 중 호스트(300)로 출력될 맵 세그먼트(MAP_SEGMENT)를 메모리 장치(100)에 요청할 수 있다. 이 후, 메모리 장치(100)로부터 출력된 맵 세그먼트(MAP_SEGMENT)는 메모리 컨트롤러(200)에 포함된 캐시 메모리에 캐싱되거나 또는 플래시 변환 계층(220)에 캐싱되고, 캐싱된 맵 세그먼트(MAP_SEGMENT)는 호스트(300)로 출력되어 저장될 수 있다.
결과적으로, 순간 정전(SPO)에 대한 복구 시, 리드 카운트 테이블(RC_TABLE)에 저장된 리드 카운트 또는 플래그를 통해, 호스트(300)로 출력될 맵 세그먼트(MAP_SEGMENT)가 선정될 수 있다. 즉, 메모리 장치(100)에 저장된 맵 데이터(MAP_DATA)들에 각각 포함된 맵 세그먼트(MAP_SEGMENT)들 중 리드 카운트가 기준값 이상인 맵 세그먼트(MAP_SEGMENT), 즉 플래그가 설정된 맵 세그먼트(MAP_SEGMENT)가 호스트(300)로 출력되어 저장될 수 있다.
플래시 변환 계층(220)에 포함된 리드 카운트 테이블(RC_TABLE)에 저장되는 리드 카운트 및 플래그는 이하의 도면에서 설명하도록 한다.
도 7은 플래시 변환 계층에 저장된 리드 카운트 테이블(RC_TABLE)을 도시한다.
도 7을 참고하면, 도 7의 (a)는 플래시 변환 계층(도 6의 220)에 포함된 리드 카운트 테이블(RC_TABLE)에 저장된 리드 카운트(READ_CNT), 도 7의 (b)는 리드 카운트 테이블(RC_TABLE)에 저장된 플래그(FLAG)를 도시한다. 도 7의 맵 데이터들은 플래시 변환 계층(도 6의 220)에 저장된 데이터들로, 맵 데이터들은 각각 복수의 맵 세그먼트들을 포함하고, 맵 세그먼트들은 각각 복수의 맵 엔트리들을 포함할 수 있다.
도 7에서, 플래시 변환 계층(도 6의 220)에 저장된 맵 데이터는 제1 및 제2 맵 데이터(MAP_DATA1, MAP_DATA2)이고, 제1 맵 데이터(MAP_DATA1)는 제1 및 제2 맵 세그먼트(MAP_SEGMENT1, MAP_SEGMENT2), 제2 맵 데이터(MAP_DATA2)는 제3 및 제4 맵 세그먼트(MAP_SEGMENT3, MAP_SEGMENT4)를 포함할 수 있다. 제1 내지 제4 맵 세그먼트(MAP_SEGMENT1~4)는 각각 복수의 맵 엔트리들을 포함할 수 있다. 복수의 맵 엔트리들은 각각 논리 블록 어드레스 및 물리 블록 어드레스 간 맵핑 관계를 나타내는 데이터일 수 있다.
실시 예에서, 호스트(도 6의 300)로부터 리드 요청(READ_REQ)과 함께 수신된 논리 블록 어드레스(LBA_R)는 중앙 처리 장치(도 6의 210)를 통해 플래시 변환 계층(도 6의 220)에 출력될 수 있다. 플래시 변환 계층(도 6의 220)이 논리 블록 어드레스(LBA_R)를 수신하면, 플래시 변환 계층(도 6의 220)은 저장된 맵 데이터들 중 호스트(도 6의 300)로부터 수신된 논리 블록 어드레스(LBA_R) 및 물리 블록 어드레스간 맵핑 관계를 나타내는 맵 엔트리를 검색할 수 있다.
도 7의 (a)에서, 맵 세그먼트에 포함된 맵 엔트리들 중 어느 하나의 맵 엔트리가 검색되면, 해당 맵 엔트리가 포함된 맵 세그먼트에 대응하는 리드 카운트(READ_CNT)가 증가될 수 있다. 즉, 리드 카운트(READ_CNT)는 맵 세그먼트에 포함된 맵 엔트들이 검색된 횟수를 나타낼 수 있다.
예를 들면, 도 7의 (a)에서, 제1 맵 세그먼트(MAP_SEGMENT1)에 포함된 맵 엔트리들의 검색 횟수는 '1000', 제2 맵 세그먼트(MAP_SEGMENT2)에 포함된 맵 엔트리들의 검색 횟수는 '500', 제3 맵 세그먼트(MAP_SEGMENT3)에 포함된 맵 엔트리들의 검색 횟수는 '1500', 제4 맵 세그먼트(MAP_SEGMENT4)에 포함된 맵 엔트리들의 검색 횟수는 '2000'일 수 있다.
따라서, 제1 맵 세그먼트(MAP_SEGMENT1)에 대응하는 리드 카운트(READ_CNT)는 '1000', 제2 맵 세그먼트(MAP_SEGMENT2)에 대응하는 리드 카운트(READ_CNT)는 '500', 제3 맵 세그먼트(MAP_SEGMENT3)에 대응하는 리드 카운트(READ_CNT)는 '1500', 제4 맵 세그먼트(MAP_SEGMENT4)에 대응하는 리드 카운트(READ_CNT)는 '2000'일 수 있다.
실시 예에서, 맵 세그먼트(MAP_SEGMENT)에 대응하는 리드 카운트(READ_CNT)가 기준값 이상이 되면, 리드 카운트 테이블(RC_TABLE)에 맵 세그먼트(MAP_SEGMENT)에 대응하는 플래그(FLAG)가 설정될 수 있다. 이 때, 플래그(FLAG)의 디폴트 값은 '0'이고, 리드 카운트(READ_CNT)가 기준값 이상이 되면, 플래그(FLAG)가 '1'로 설정될 수 있다.
도 7에서, 기준값은 '2000'인 것으로 가정한다.
따라서, 도 7의 (b)에서, 제4 맵 세그먼트(MAP_SEGMENT4)에 대응하는 리드 카운트(READ_CNT)가 '2000'이므로, 제4 맵 세그먼트(MAP_SEGMENT4)에 대응하는 플래그(FLAG)는 '1'로 설정될 수 있다.
실시 예에서, 리드 카운트(READ_CNT) 및 플래그(FLAG)가 저장된 리드 카운트 테이블(RC_TABLE)은 미리 설정된 주기마다 메모리 장치(도 6의 100)에 출력되어 저장될 수 있다. 이 때, 리드 카운트 테이블(RC_TABLE)은 메모리 장치(도 6의 100) 내 비휘발성 메모리에 저장될 수 있다. 따라서, 메모리 장치(도 6의 100)에 저장된 리드 카운트 테이블(RC_TABLE)은 미리 설정된 주기마다 업데이트될 수 있다.
또, 메모리 장치(도 6의 100)에 저장된 리드 카운트 테이블(RC_TABLE)은 순간 정전(sudden power off; SPO) 이후 복구 시, 플래시 변환 계층(도 6의 220)에 출력될 수 있다. 플래시 변환 계층(도 6의 220)은 리드 카운트 테이블(RC_TABLE)에 저장된 리드 카운트(READ_CNT) 또는 플래그(FLAG)를 기초로 메모리 장치(도 6의 100)에 맵 세그먼트를 요청할 수 있다.
도 7을 참조하면, 제1 맵 세그먼트(MAP_SEGMENT1)의 리드 카운트(READ_CNT)가 기준값인 '2000'이고, 제1 맵 세그먼트(MAP_SEGMENT1)의 플래그(FLAG)가 '1'이므로, 플래시 변환 계층(도 6의 220)은 순간 정전(SPO) 이후 복구 시, 메모리 장치(도 6의 100)에 제1 맵 세그먼트(MAP_SEGMENT1)의 출력을 요청할 수 있다. 메모리 장치(도 6의 100)로부터 출력된 제1 맵 세그먼트(MAP_SEGMENT1)는 플래시 변환 계층(도 6의 220) 및 중앙 처리 장치(도 6의 220)를 통해 호스트(도 6의 300)로 출력되어 저장될 수 있다.
도 8은 순간 정전 발생 후 복구 시 맵 세그먼트가 호스트로 출력되는 실시 예를 도시한다.
도 8을 참조하면, 도 8은 순간 정전(sudden power off; SPO) 시 메모리 장치(100)로 맵 데이터(MAP_DATA)가 출력된 후 순간 정전(SPO)에 대한 복구 시 메모리 장치(100)로부터 출력된 맵 세그먼트(MAP_SEGMENT)가 호스트(300)로 출력되는 과정을 도시한다. 도 8의 메모리 컨트롤러(200)는 중앙 처리 장치(210) 및 플래시 변환 계층(220)을 포함할 수 있다.
실시 예에서, 순간 정전(SPO)이 발생될 수 있다. 순간 정전(SPO)이 발생되면, 플래시 변환 계층(220)에 저장된 맵 데이터(MAP_DATA)의 소실을 방지하기 위해, 플래시 변환 계층(220)에 저장된 맵 데이터(MAP_DATA)가 메모리 장치(100)에 출력되어 저장될 수 있다.
이 후, 순간 정전(SPO)에 대한 복구 시, 플래시 변환 계층(220)은 메모리 장치(100)에 저장된 리드 카운트 테이블(RC_TABLE)을 수신할 수 있다. 리드 카운트 테이블(RC_TABLE)은 리드 카운트(READ_CNT) 및 플래그(FLAG)가 저장된 테이블로 미리 설정된 주기마다 메모리 장치(100)에 저장될 수 있다. 리드 카운트(READ_CNT)는 맵 세그먼트(MAP_SEGMENT)에 포함된 맵 엔트들이 검색된 횟수를 나타내고, 플래그(FLAG)는 리드 카운트(READ_CNT)가 기준값 이상임을 나타낼 수 있다.
플래시 변환 계층(220)은 리드 카운트 테이블(RC_TABLE)을 수신하여 호스트(300)로 출력될 맵 세그먼트(MAP_SEGMENT)를 선정할 수 있다. 구체적으로, 리드 카운트 테이블(RC_TABLE)에 포함된 리드 카운트(READ_CNT)가 기준값 이상이거나 또는 리드 카운트 테이블(RC_TABLE)에 포함된 플래그(FLAG)가 '1'로 설정된 맵 세그먼트(MAP_SEGMENT)를 호스트(300)로 출력될 맵 세그먼트(MAP_SEGMENT)로 선정할 수 있다.
호스트(300)로 출력될 맵 세그먼트(MAP_SEGMENT)가 선정되면, 플래시 변환 계층(220)은 해당 맵 세그먼트(MAP_SEGMENT)의 출력을 요청하는 맵 세그먼트 요청(MS_REQ)을 메모리 장치(100)에 출력할 수 있다. 이 때, 플래시 변환 계층(220)은 리드 요청을 통해 맵 세그먼트(MAP_SEGMENT)를 리드할 수도 있다.
메모리 장치(100)는 맵 세그먼트 요청(MS_REQ) 또는 리드 요청에 응답하여, 맵 세그먼트(MAP_SEGMENT)를 플래시 변환 계층(220)에 출력할 수 있다. 이 때, 맵 세그먼트(MAP_SEGMENT)에 대응되는 플래그는 '1'로 설정되어 있을 수 있다.
실시 예에서, 플래시 변환 계층(220)이 메모리 장치(100)로부터 맵 세그먼트(MAP_SEGMENT)를 수신하면, 플래시 변환 계층(220)은 중앙 처리 장치(210)를 통해 맵 세그먼트(MAP_SEGMENT)를 호스트(300)로 출력할 수 있다. 호스트(300)는 수신된 맵 세그먼트(MAP_SEGMENT)를 저장할 수 있다.
따라서, 호스트(300)로 빈번하게 출력되는 맵 엔트리를 포함하는 맵 세그먼트(MAP_SEGMENT)가 호스트(300)에 출력되어 저장될 수 있다. 호스트(300)에 맵 세그먼트(MAP_SEGMENT)가 저장되면, 이 후 리드 동작 시, 호스트(300)는 리드 요청 및 논리 블록 어드레스를 출력하기 전 논리 블록 어드레스에 대응하는 맵 엔트리를 포함하는 맵 세그먼트(MAP_SEGMENT)가 저장되어 있는지 판단할 수 있다.
논리 블록 어드레스에 대응하는 맵 엔트리를 포함하는 맵 세그먼트(MAP_SEGMENT)가 호스트(300)에 저장되어 있는 경우, 호스트(300)는 맵 엔트리가 나타내는 물리 블록 어드레스를 메모리 컨트롤러(200)에 출력할 수 있다. 그러나, 논리 블록 어드레스에 대응하는 맵 엔트리를 포함하는 맵 세그먼트(MAP_SEGMENT)가 호스트(300)에 저장되어 있지 않은 경우, 호스트(300)는 논리 블록 어드레스를 메모리 컨트롤러(200)에 출력할 수 있다.
결과적으로, 호스트(300)로 빈번하게 출력되는 맵 엔트리를 포함하는 맵 세그먼트(MAP_SEGMENT)를 호스트(300)에 저장함으로써, 논리 블록 어드레스에 대응하는 물리 블록 어드레스를 검색하는 동작 또는 논리 블록 어드레스를 물리 블록 어드레스로 변환하는 동작이 생략되고, 리드 동작의 성능이 향상될 수 있다.
또, 호스트(300)로 출력된 맵 세그먼트(MAP_SEGMENT)는 플래시 변환 계층(220)에 저장되는 맵 데이터(MAP_DATA)에 포함되지 않을 수 있다. 즉, 호스트(300)에 저장된 맵 세그먼트(MAP_SEGMENT)는 플래시 변환 계층(220)에 저장될 필요가 없으므로, 플래시 변환 계층(220)에 저장되는 맵 데이터(MAP_DATA)에서 제외될 수 있다. 따라서, 플래시 변환 계층(220)에 저장될 수 있는 맵 데이터(MAP_DATA)의 크기가 증가될 수 있다.
도 9는 본 발명의 일 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 도면이다.
도 9를 참조하면, S901 단계에서, 메모리 컨트롤러는 맵 엔트리가 검색된 횟수를 카운트할 수 있다. 구체적으로, 메모리 컨트롤러는 호스트로부터 리드 요청과 함께 수신되는 논리 블록 어드레스와 맵핑 관계를 갖는 물리 블록 어드레스를 메모리 장치에 출력하기 위해, 논리 블록 어드레스 및 물리 블록 어드레스간 맵핑 관계를 나타내는 맵 엔트리를 검색할 수 있다. 맵 엔트리가 검색되면, 메모리 컨트롤러는 맵 엔트리가 포함된 맵 세그먼트에 대응하는 리드 카운트를 증가시킬 수 있다. 리드 카운트는 리드 카운트 테이블에 저장될 수 있다.
S903 단계에서, 메모리 컨트롤러는 맵 세그먼트에 대응하는 리드 카운트가 기준값 이상인지를 판단할 수 있다. 맵 세그먼트에 대응하는 리드 카운트가 기준값 이상이면(Y), S905 단계로 진행하여 맵 세그먼트에 대응하는 플래그를 설정할 수 있다. 플래그는 리드 카운트 테이블에 저장될 수 있다. 맵 세그먼트에 대응하는 리드 카운트가 기준값 이상이 아니면(N), 다시 S901 단계로 진행하여 맵 엔트리가 검색된 횟수를 카운트할 수 있다.
실시 예에서, 맵 세그먼트에 대응하는 플래그가 설정되면, 해당 맵 세그먼트는 호스트로 출력될 맵 세그먼트로 선정될 수 있다. 호스트로 출력될 맵 세그먼트로 선정되면, 순간 정전 이후 복구 동작 시, 메모리 컨트롤러는 메모리 장치로부터 맵 세그먼트를 수신하여 호스트로 출력할 수 있다.
S907 단계에서, 메모리 컨트롤러는 미리 설정된 주기에 도달했는지를 판단할 수 있다.
미리 설정된 주기에 도달하면(Y), S909 단계로 진행하여 메모리 컨트롤러는 리드 카운트 테이블을 메모리 장치에 출력하고, 메모리 장치는 리드 카운트 테이블을 저장할 수 있다. 리드 카운트 테이블은 맵 세그먼트에 대응하는 리드 카운트 및 플래그를 포함할 수 있다. 즉, 미리 설정된 주기마다, 메모리 장치는 리드 카운트 테이블을 메모리 장치에 출력하여 리드 카운트 테이블을 업데이트할 수 있다.
미리 설정된 주기에 도달하지 않으면(N), 다시 S901 단계로 진행하여 메모리 컨트롤러는 맵 엔트리가 검색된 횟수를 카운트할 수 있다.
도 10은 본 발명의 일 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 도면이다.
도 10을 참조하면, S1001 단계에서 순간 정전이 발생될 수 있다. 순간 정전이 발생되면, 메모리 컨트롤러에 저장된 맵 데이터가 메모리 장치로 출력되어 저장될 수 있다.
S1003 단계에서, 메모리 컨트롤러는 전원이 온 된 후 메모리 장치로부터 리드 카운트 테이블을 수신할 수 있다. 리드 카운트 테이블은 맵 세그먼트에 대응하는 리드 카운트 및 플래그를 포함할 수 있다. 리드 카운트는 맵 세그먼트에 포함된 맵 엔트리들이 검색된 횟수를 나타내고, 플래그는 맵 세그먼트에 대응하는 리드 카운트가 기준값 이상임을 나타낼 수 있다. 맵 엔트리는 논리 블록 어드레스 및 물리 블록 어드레스 간 맵핑 관계를 나타내는 데이터일 수 있다.
S1005 단계에서, 메모리 컨트롤러는 리드 카운트 테이블을 기초로 맵 세그먼트 요청을 메모리 장치에 출력할 수 있다.
구체적으로, 리드 카운트 테이블에 포함된 리드 카운트가 기준값 이상인 맵 세그먼트 또는 플래그가 설정된 맵 세그먼트를 호스트로 출력하기 위해, 메모리 컨트롤러는 해당 맵 세그먼트를 획득하기 위한 맵 세그먼트 요청을 출력할 수 있다. 메모리 장치는 맵 세그먼트 요청에 응답하여 맵 세그먼트를 메모리 컨트롤러에 출력할 수 있다.
S1007 단계에서, 메모리 컨트롤러가 메모리 장치로부터 맵 세그먼트를 수신하면, 수신된 맵 세그먼트를 호스트에 출력할 수 있다. 호스트는 수신된 맵 세그먼트를 저장할 수 있다.
이 후, 호스트가 메모리 컨트롤러로 리드 요청 및 리드 요청에 대응하는 논리 블록 어드레스를 출력하기 전, 호스트는 저장된 맵 세그먼트 중 논리 블록 어드레스에 대응하는 맵 엔트리를 포함하는 맵 세그먼트를 검색할 수 있다. 논리 블록 어드레스에 대응하는 맵 엔트리를 포함하는 맵 세그먼트가 검색되면, 호스트는 리드 요청 및 맵 엔트리가 나타내는 물리 블록 어드레스를 메모리 컨트롤러에 출력할 수 있다.
따라서, 메모리 컨트롤러가 논리 블록 어드레스에 대응하는 물리 블록 어드레스를 검색하는 동작 또는 논리 블록 어드레스를 물리 블록 어드레스로 변환하는 동작이 생략되므로, 리드 동작에 소모되는 시간이 감소될 수 있다. 리드 동작에 소모되는 시간이 감소됨으로써, 리드 동작의 성능이 향상될 수 있다.
도 11은 도 1의 메모리 컨트롤러의 다른 실시 예를 설명하기 위한 도면이다.
메모리 컨트롤러(1000)는 호스트(Host) 및 메모리 장치에 연결된다. 호스트(Host)로부터의 요청에 응답하여, 메모리 컨트롤러(1000)는 메모리 장치를 액세스하도록 구성된다. 예를 들면, 메모리 컨트롤러(1000)는 메모리 장치의 쓰기, 읽기, 소거, 그리고 배경(background) 동작을 제어하도록 구성된다. 메모리 컨트롤러(1000)는 메모리 장치 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 메모리 컨트롤러(1000)는 메모리 장치를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다.
도 11을 참조하면, 메모리 컨트롤러(1000)는 프로세서(Processor; 1010), 메모리 버퍼(Memory Buffer; 1020), 에러 정정부(ECC; 1030), 호스트 인터페이스(Host Interface; 1040), 버퍼 컨트롤러(Buffer Control Circuit; 1050), 메모리 인터페이스(Memory Interface; 1060) 그리고 버스(Bus; 1070)를 포함할 수 있다.
버스(1070)는 메모리 컨트롤러(1000)의 구성 요소들 사이에 채널(channel)을 제공하도록 구성될 수 있다.
프로세서(1010)는 메모리 컨트롤러(1000)의 제반 동작을 제어하고, 논리 연산을 수행할 수 있다. 프로세서(1010)는 호스트 인터페이스(1040)를 통해 외부의 호스트와 통신하고, 메모리 인터페이스(1060)를 통해 메모리 장치와 통신할 수 있다. 또한 프로세서(1010)는 버퍼 컨트롤러(1050)를 통해 메모리 버퍼(1020)와 통신할 수 있다. 프로세서(1010)는 메모리 버퍼(1020)를 동작 메모리, 캐시 메모리(cache memory) 또는 버퍼 메모리(buffer memory)로 사용하여 저장 장치의 동작을 제어할 수 있다.
프로세서(1010)는 플래시 변환 계층(FTL)의 기능을 수행할 수 있다. 프로세서(1010)는 플래시 변환 계층(FTL)을 통해 호스트가 제공한 논리 블록 어드레스(logical block address, LBA)를 물리 블록 어드레스(physical block address, PBA)로 변환할 수 있다. 플래시 변환 계층(FTL)은 맵핑 테이블을 이용하여 논리 블록 어드레스(LBA)를 입력 받아, 물리 블록 어드레스(PBA)로 변환시킬 수 있다. 플래시 변환 계층의 주소 맵핑 방법에는 맵핑 단위에 따라 여러 가지가 있다. 대표적인 어드레스 맵핑 방법에는 페이지 맵핑 방법(Page mapping method), 블록 맵핑 방법(Block mapping method), 그리고 혼합 맵핑 방법(Hybrid mapping method)이 있다.
프로세서(1010)는 호스트(Host)로부터 수신된 데이터를 랜더마이즈하도록 구성된다. 예를 들면, 프로세서(1010)는 랜더마이징 시드(seed)를 이용하여 호스트(Host)로부터 수신된 데이터를 랜더마이즈할 것이다. 랜더마이즈된 데이터는 저장될 데이터로서 메모리 장치에 제공되어 메모리 셀 어레이에 프로그램된다.
프로세서(1010)는 소프트웨어(software) 또는 펌웨어(firmware)를 구동함으로써 랜더마이즈 및 디랜더마이즈를 수행할 수 있다.
메모리 버퍼(1020)는 프로세서(1010)의 동작 메모리, 캐시 메모리 또는 버퍼 메모리로 사용될 수 있다. 메모리 버퍼(1020)는 프로세서(1010)가 실행하는 코드들 및 커맨드들을 저장할 수 있다. 메모리 버퍼(1020)는 프로세서(1010)에 의해 처리되는 데이터를 저장할 수 있다. 메모리 버퍼(1020)는 SRAM(Static RAM), 또는 DRAM(Dynamic RAM)을 포함할 수 있다.
에러 정정부(1030)는 에러 정정을 수행할 수 있다. 에러 정정부(1030)는 메모리 인터페이스(1060)를 통해 메모리 장치에 기입될 데이터에 기반하여 에러 정정 인코딩(ECC encoding)을 수행할 수 있다. 에러 정정 인코딩 된 데이터는 메모리 인터페이스(1060)를 통해 메모리 장치로 전달될 수 있다. 에러 정정부(1030)는 메모리 장치로부터 메모리 인터페이스(1060)를 통해 수신되는 데이터에 대해 에러 정정 디코딩(ECC decoding)을 수행할 수 있다. 예시적으로, 에러 정정부(1030)는 메모리 인터페이스(1060)의 구성 요소로서 메모리 인터페이스(1060)에 포함될 수 있다.
호스트 인터페이스(1040)는 프로세서(1010)의 제어에 따라, 외부의 호스트와 통신하도록 구성된다. 호스트 인터페이스(1040)는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (Multi-Media Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 통신하도록 구성될 수 있다.
버퍼 컨트롤러(1050)는 프로세서(1010)의 제어에 따라, 메모리 버퍼(1020)를 제어하도록 구성된다.
메모리 인터페이스(1060)는 프로세서(1010)의 제어에 따라, 메모리 장치와 통신하도록 구성된다. 메모리 인터페이스(1060)는 채널을 통해 커맨드, 어드레스 및 데이터를 메모리 장치와 통신할 수 있다.
예시적으로, 메모리 컨트롤러(1000)는 메모리 버퍼(1020) 및 버퍼 컨트롤러(1050)를 포함하지 않을 수 있다.
예시적으로, 프로세서(1010)는 코드들을 이용하여 메모리 컨트롤러(1000)의 동작을 제어할 수 있다. 프로세서(1010)는 메모리 컨트롤러(1000)의 내부에 제공되는 불휘발성 메모리 장치(예를 들어, Read Only Memory)로부터 코드들을 로드할 수 있다. 다른 예로서, 프로세서(1010)는 메모리 장치로부터 메모리 인터페이스(1060)를 통해 코드들을 로드(load)할 수 있다.
예시적으로, 메모리 컨트롤러(1000)의 버스(1070)는 제어 버스(control bus) 및 데이터 버스(data bus)로 구분될 수 있다. 데이터 버스는 메모리 컨트롤러(1000) 내에서 데이터를 전송하고, 제어 버스는 메모리 컨트롤러(1000) 내에서 커맨드, 어드레스와 같은 제어 정보를 전송하도록 구성될 수 있다. 데이터 버스와 제어 버스는 서로 분리되며, 상호간에 간섭하거나 영향을 주지 않을 수 있다. 데이터 버스는 호스트 인터페이스(1040), 버퍼 컨트롤러(1050), 에러 정정부(1030) 및 메모리 인터페이스(1060)에 연결될 수 있다. 제어 버스는 호스트 인터페이스(1040), 프로세서(1010), 버퍼 컨트롤러(1050), 메모리 버퍼(1020) 및 메모리 인터페이스(1060)에 연결될 수 있다.
실시 예에서, 프로세서(1010)는 호스트(도 1의 300)로부터 리드 요청 및 리드 요청에 대응하는 논리 블록 어드레스를 수신할 수 있다. 프로세서(1010)는 리드 요청 및 논리 블록 어드레스를 수신한 후, 논리 블록 어드레스에 대응하는 맵 엔트리를 포함하는 맵 데이터가 프로세서(1010) 또는 메모리 버퍼(1020)에 저장되어 있는지 판단할 수 있다. 맵 데이터는 복수의 맵 세그먼트들로 구성되고, 맵 세그먼트는 복수의 맵 엔트리들로 구성될 수 있다. 이 때, 맵 엔트리는 논리 블록 어드레스 및 물리 블록 어드레스간 맵핑 관계를 나타내는 데이터일 수 있다.
실시 예에서, 프로세서(1010)는 리드 카운트 테이블을 포함할 수 있다. 리드 카운트 테이블은 맵 세그먼트에 대응하는 리드 카운트 및 플래그를 포함할 수 있다. 프로세서(1010)는 논리 블록 어드레스에 대응하는 맵 엔트리를 검색한 후, 맵 엔트리를 포함하는 맵 세그먼트의 리드 카운트를 증가시키거나, 맵 세그먼트에 대응하는 플래그를 설정할 수 있다.
구체적으로, 호스트(도 1의 300)로부터 수신된 논리 블록 어드레스에 대응하는 맵 엔트리를 포함하는 맵 세그먼트가 프로세서(1010) 또는 메모리 버퍼(1020)에 저장되어 있으면, 프로세서(1010)는 해당 맵 세그먼트에 대응하는 리드 카운트를 증가시킬 수 있다. 또, 프로세서(1010)는 해당 맵 세그먼트에 대응하는 리드 카운트가 기준값 이상이 되면, 맵 세그먼트에 대응하는 플래그를 설정할 수 있다.
실시 예에서, 프로세서(1010)는 미리 설정된 주기마다 리드 카운트 테이블을 메모리 장치(도 1의 100)에 출력하여 저장할 수 있다. 즉, 미리 설정된 주기마다 메모리 장치(도 1의 100)에 저장된 리드 카운트 테이블이 업데이트될 수 있다.
실시 예에서, 메모리 장치(도 1의 100)가 동작 중 순간 정전(sudden power off; SPO)이 발생되면, 프로세서(1010) 및/또는 메모리 버퍼(1020)에 저장된 맵 데이터는 메모리 장치(도 1의 100)로 출력되어 저장될 수 있다.
이 후, 순간 정전(SPO)에 대한 복구 시, 프로세서(1010)는 메모리 장치(도 1의 100)로부터 리드 카운트 테이블을 수신할 수 있다. 프로세서(1010)는 리드 카운트 테이블에 포함된 리드 카운트들 중 기준값 이상인 리드 카운트에 대응하는 맵 세그먼트 또는 플래그가 설정된 맵 세그먼트를 호스트(도 1의 300)로 출력하기 위한 동작을 수행할 수 있다. 예를 들면, 프로세서(1010)는 맵 세그먼트를 호스트(도 1의 300)로 출력하기 위해, 맵 세그먼트 요청을 메모리 장치(도 1의 100)에 출력할 수 있다. 메모리 장치(도 1의 100)는 맵 세그먼트 요청에 응답하여 해당 맵 세그먼트를 프로세서(1010)에 출력할 수 있다.
프로세서(1010)는 메모리 장치(도 1의 100)로부터 리드 카운트가 기준값 이상에 대응하는 맵 세그먼트 또는 플래그가 설정된 맵 세그먼트를 수신하여 호스트(도 1의 300)로 출력하고, 호스트(도 1의 300)는 수신된 맵 세그먼트를 호스트 메모리 버퍼 영역에 저장할 수 있다.
결과적으로, 호스트(도 1의 300)로부터 빈번하게 호출되는 데이터에 대응하는 맵 엔트리를 포함하는 맵 세그먼트가 호스트 메모리 버퍼 영역에 저장됨으로써, 프로세서(1010)는 논리 블록 어드레스에 대응하는 물리 블록 어드레스를 출력하기 위한 맵 데이터 검색 또는 논리 블록 어드레스를 물리 블록 어드레스로 변환하는 동작을 생략할 수 있다. 따라서, 리드 동작에 소모되는 시간이 단축될 수 있다.
도 12는 본 발명의 실시 예에 따른 저장 장치가 적용된 메모리 카드 시스템을 보여주는 블록도이다.
도 12를 참조하면, 메모리 카드 시스템(2000)은 메모리 컨트롤러(2100), 메모리 장치(2200), 및 커넥터(2300)를 포함한다.
메모리 컨트롤러(2100)는 메모리 장치(2200)와 연결된다. 메모리 컨트롤러(2100)는 메모리 장치(2200)를 액세스하도록 구성된다. 예를 들어, 메모리 컨트롤러(2100)는 메모리 장치(2200)의 읽기, 쓰기, 소거, 그리고 배경(background) 동작을 제어하도록 구성된다. 메모리 컨트롤러(2100)는 메모리 장치(2200) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 메모리 컨트롤러(2100)는 메모리 장치(2200)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다. 메모리 장치(2200)는 도 1을 참조하여 설명된 메모리 장치(도 1의 100)와 동일하게 구현될 수 있다.
예시적으로, 메모리 컨트롤러(2100)는 램(RAM, Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부와 같은 구성 요소들을 포함할 수 있다.
메모리 컨트롤러(2100)는 커넥터(2300)를 통해 외부 장치와 통신할 수 있다. 메모리 컨트롤러(2100)는 특정한 통신 규격에 따라 외부 장치(예를 들어, 호스트)와 통신할 수 있다. 예시적으로, 메모리 컨트롤러(2100)는 USB (Universal Serial Bus), MMC (Multi-Media Card), eMMC(embedded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer system interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성된다. 예시적으로, 커넥터(2300)는 상술된 다양한 통신 규격들 중 적어도 하나에 의해 정의될 수 있다.
예시적으로, 메모리 장치(2200)는 EEPROM (Electrically Erasable and Programmable ROM), 낸드 플래시 메모리, 노어 플래시 메모리, PRAM (Phase-change RAM), ReRAM (Resistive RAM), FRAM (Ferroelectric RAM), STT-MRAM(spin transfer torque Magnetic RAM) 등과 같은 다양한 불휘발성 메모리 소자들로 구현될 수 있다.
메모리 컨트롤러(2100) 및 메모리 장치(2200)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 메모리 컨트롤러(2100) 및 메모리 장치(2200)는 하나의 반도체 장치로 집적되어 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro, eMMC), SD 카드(SD, miniSD, microSD, SDHC), 범용 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
실시 예에서, 메모리 컨트롤러(2100)는 호스트(도 1의 300)로부터 리드 요청 및 리드 요청에 대응하는 논리 블록 어드레스를 수신할 수 있다. 메모리 컨트롤러(2100)는 리드 요청 및 논리 블록 어드레스를 수신한 후, 논리 블록 어드레스에 대응하는 맵 엔트리를 포함하는 맵 데이터가 메모리 컨트롤러(2100)에 저장되어 있는지 판단할 수 있다. 맵 데이터는 복수의 맵 세그먼트들로 구성되고, 맵 세그먼트는 복수의 맵 엔트리들로 구성될 수 있다. 이 때, 맵 엔트리는 논리 블록 어드레스 및 물리 블록 어드레스간 맵핑 관계를 나타내는 데이터일 수 있다.
실시 예에서, 메모리 컨트롤러(2100)는 리드 카운트 테이블을 포함할 수 있다. 리드 카운트 테이블은 맵 세그먼트에 대응하는 리드 카운트 및 플래그를 포함할 수 있다. 메모리 컨트롤러(2100)는 논리 블록 어드레스에 대응하는 맵 엔트리를 검색한 후, 맵 엔트리를 포함하는 맵 세그먼트의 리드 카운트를 증가시키거나, 맵 세그먼트에 대응하는 플래그를 설정할 수 있다.
구체적으로, 호스트(도 1의 300)로부터 수신된 논리 블록 어드레스에 대응하는 맵 엔트리를 포함하는 맵 세그먼트가 메모리 컨트롤러(2100)에 저장되어 있으면, 메모리 컨트롤러(2100)는 해당 맵 세그먼트에 대응하는 리드 카운트를 증가시킬 수 있다. 또, 메모리 컨트롤러(2100)는 해당 맵 세그먼트에 대응하는 리드 카운트가 기준값 이상이 되면, 맵 세그먼트에 대응하는 플래그를 설정할 수 있다.
실시 예에서, 메모리 컨트롤러(2100)는 미리 설정된 주기마다 리드 카운트 테이블을 메모리 장치(2200)에 출력하여 저장할 수 있다. 즉, 미리 설정된 주기마다 메모리 장치(2200)에 저장된 리드 카운트 테이블이 업데이트될 수 있다.
실시 예에서, 메모리 장치(2200)가 동작 중 순간 정전(sudden power off; SPO)이 발생되면, 메모리 컨트롤러(2100)에 저장된 맵 데이터는 메모리 장치(2200)로 출력되어 저장될 수 있다.
이 후, 순간 정전(SPO)에 대한 복구 시, 메모리 컨트롤러(2100)는 메모리 장치(2200)로부터 리드 카운트 테이블을 수신할 수 있다. 메모리 컨트롤러(2100)는 리드 카운트 테이블에 포함된 리드 카운트들 중 기준값 이상인 리드 카운트에 대응하는 맵 세그먼트 또는 플래그가 설정된 맵 세그먼트를 호스트(도 1의 300)로 출력하기 위한 동작을 수행할 수 있다. 예를 들면, 메모리 컨트롤러(2100)는 맵 세그먼트를 호스트(도 1의 300)로 출력하기 위해, 맵 세그먼트 요청을 메모리 장치(2200)에 출력할 수 있다. 메모리 장치(2200)는 맵 세그먼트 요청에 응답하여 해당 맵 세그먼트를 메모리 컨트롤러(2100)에 출력할 수 있다.
메모리 컨트롤러(2100)는 메모리 장치(2200)로부터 리드 카운트가 기준값 이상에 대응하는 맵 세그먼트 또는 플래그가 설정된 맵 세그먼트를 수신하여 호스트(도 1의 300)로 출력하고, 호스트(도 1의 300)는 수신된 맵 세그먼트를 호스트 메모리 버퍼 영역에 저장할 수 있다.
결과적으로, 호스트(도 1의 300)로부터 빈번하게 호출되는 데이터에 대응하는 맵 엔트리를 포함하는 맵 세그먼트가 호스트 메모리 버퍼 영역에 저장됨으로써, 메모리 컨트롤러(2100)는 논리 블록 어드레스에 대응하는 물리 블록 어드레스를 출력하기 위한 맵 데이터 검색 또는 논리 블록 어드레스를 물리 블록 어드레스로 변환하는 동작을 생략할 수 있다. 따라서, 리드 동작에 소모되는 시간이 단축될 수 있다.
도 13은 본 발명의 실시 예에 따른 저장 장치가 적용된 SSD(Solid State Drive) 시스템을 예시적으로 보여주는 블록도이다.
도 13을 참조하면, SSD 시스템(3000)은 호스트(3100) 및 SSD(3200)를 포함한다. SSD(3200)는 신호 커넥터(3001)를 통해 호스트(3100)와 신호(SIG)를 주고 받고, 전원 커넥터(3002)를 통해 전원(PWR)을 입력 받는다. SSD(3200)는 SSD 컨트롤러(3210), 복수의 플래시 메모리들(3221~322n), 보조 전원 장치(3230), 및 버퍼 메모리(3240)를 포함한다.
실시 예에서, SSD 컨트롤러(3210)는 도 1을 참조하여 설명된 메모리 컨트롤러(도 1의 200)의 기능을 수행할 수 있다.
SSD 컨트롤러(3210)는 호스트(3100)로부터 수신된 신호(SIG)에 응답하여 복수의 플래시 메모리들(3221~322n)을 제어할 수 있다. 예시적으로, 신호(SIG)는 호스트(3100) 및 SSD(3200)의 인터페이스에 기반된 신호들일 수 있다. 예를 들어, 신호(SIG)는 USB (Universal Serial Bus), MMC (Multi-Media Card), eMMC(embeded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer system interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 인터페이스들 중 적어도 하나에 의해 정의된 신호일 수 있다.
보조 전원 장치(3230)는 전원 커넥터(3002)를 통해 호스트(3100)와 연결된다. 보조 전원 장치(3230)는 호스트(3100)로부터 전원(PWR)을 입력받고, 충전할 수 있다. 보조 전원 장치(3230)는 호스트(3100)로부터의 전원 공급이 원활하지 않을 경우, SSD(3200)의 전원을 제공할 수 있다. 예시적으로, 보조 전원 장치(3230)는 SSD(3200) 내에 위치할 수도 있고, SSD(3200) 밖에 위치할 수도 있다. 예를 들면, 보조 전원 장치(3230)는 메인 보드에 위치하며, SSD(3200)에 보조 전원을 제공할 수도 있다.
버퍼 메모리(3240)는 SSD(3200)의 버퍼 메모리로 동작한다. 예를 들어, 버퍼 메모리(3240)는 호스트(3100)로부터 수신된 데이터 또는 복수의 플래시 메모리들(3221~322n)로부터 수신된 데이터를 임시 저장하거나, 플래시 메모리들(3221~322n)의 메타 데이터(예를 들어, 매핑 테이블)를 임시 저장할 수 있다. 버퍼 메모리(3240)는 DRAM, SDRAM, DDR SDRAM, LPDDR SDRAM, GRAM 등과 같은 휘발성 메모리 또는 FRAM, ReRAM, STT-MRAM, PRAM 등과 같은 불휘발성 메모리들을 포함할 수 있다.
실시 예에서, SSD 컨트롤러(3210)는 호스트(3100)로부터 리드 요청 및 리드 요청에 대응하는 논리 블록 어드레스를 수신할 수 있다. SSD 컨트롤러(3210)는 리드 요청 및 논리 블록 어드레스를 수신한 후, 논리 블록 어드레스에 대응하는 맵 엔트리를 포함하는 맵 데이터가 SSD 컨트롤러(3210) 또는 버퍼 메모리(3240)에 저장되어 있는지 판단할 수 있다. 맵 데이터는 복수의 맵 세그먼트들로 구성되고, 맵 세그먼트는 복수의 맵 엔트리들로 구성될 수 있다. 이 때, 맵 엔트리는 논리 블록 어드레스 및 물리 블록 어드레스간 맵핑 관계를 나타내는 데이터일 수 있다.
실시 예에서, SSD 컨트롤러(3210)는 리드 카운트 테이블을 포함할 수 있다. 리드 카운트 테이블은 맵 세그먼트에 대응하는 리드 카운트 및 플래그를 포함할 수 있다. SSD 컨트롤러(3210)는 논리 블록 어드레스에 대응하는 맵 엔트리를 검색한 후, 맵 엔트리를 포함하는 맵 세그먼트의 리드 카운트를 증가시키거나, 맵 세그먼트에 대응하는 플래그를 설정할 수 있다.
구체적으로, 호스트(3100)로부터 수신된 논리 블록 어드레스에 대응하는 맵 엔트리를 포함하는 맵 세그먼트가 SSD 컨트롤러(3210) 또는 버퍼 메모리(3240)에 저장되어 있으면, SSD 컨트롤러(3210)는 해당 맵 세그먼트에 대응하는 리드 카운트를 증가시킬 수 있다. 또, SSD 컨트롤러(3210)는 해당 맵 세그먼트에 대응하는 리드 카운트가 기준값 이상이 되면, 맵 세그먼트에 대응하는 플래그를 설정할 수 있다.
실시 예에서, SSD 컨트롤러(3210)는 미리 설정된 주기마다 리드 카운트 테이블을 복수의 플래시 메모리들(3221~322n)에 출력하여 저장할 수 있다. 즉, 미리 설정된 주기마다 복수의 플래시 메모리들(3221~322n) 중 어느 하나에 저장된 리드 카운트 테이블이 업데이트될 수 있다.
실시 예에서, 복수의 플래시 메모리들(3221~322n)이 동작 중 순간 정전(sudden power off; SPO)이 발생되면, SSD 컨트롤러(3210) 및/또는 버퍼 메모리(3240)에 저장된 맵 데이터는 복수의 플래시 메모리들(3221~322n)로 출력되어 저장될 수 있다.
이 후, 순간 정전(SPO)에 대한 복구 시, SSD 컨트롤러(3210)는 복수의 플래시 메모리들(3221~322n)로부터 리드 카운트 테이블을 수신할 수 있다. SSD 컨트롤러(3210)는 리드 카운트 테이블에 포함된 리드 카운트들 중 기준값 이상인 리드 카운트에 대응하는 맵 세그먼트 또는 플래그가 설정된 맵 세그먼트를 호스트(3100)로 출력하기 위한 동작을 수행할 수 있다. 예를 들면, SSD 컨트롤러(3210)는 맵 세그먼트를 호스트(3100)로 출력하기 위해, 맵 세그먼트 요청을 복수의 플래시 메모리들(3221~322n)에 출력할 수 있다. 복수의 플래시 메모리들(3221~322n)은 맵 세그먼트 요청에 응답하여 해당 맵 세그먼트를 SSD 컨트롤러(3210)에 출력할 수 있다.
SSD 컨트롤러(3210)는 복수의 플래시 메모리들(3221~322n)로부터 리드 카운트가 기준값 이상에 대응하는 맵 세그먼트 또는 플래그가 설정된 맵 세그먼트를 수신하여 호스트(3100)로 출력하고, 호스트(3100)는 수신된 맵 세그먼트를 호스트 메모리 버퍼 영역에 저장할 수 있다.
결과적으로, 호스트(3100)로부터 빈번하게 호출되는 데이터에 대응하는 맵 엔트리를 포함하는 맵 세그먼트가 호스트 메모리 버퍼 영역에 저장됨으로써, SSD 컨트롤러(3210)는 논리 블록 어드레스에 대응하는 물리 블록 어드레스를 출력하기 위한 맵 데이터 검색 또는 논리 블록 어드레스를 물리 블록 어드레스로 변환하는 동작을 생략할 수 있다. 따라서, 리드 동작에 소모되는 시간이 단축될 수 있다.
도 14는 본 발명의 실시 예에 따른 저장 장치가 적용된 사용자 시스템을 보여주는 블록도이다.
도 14를 참조하면, 사용자 시스템(4000)은 애플리케이션 프로세서(4100), 메모리 모듈(4200), 네트워크 모듈(4300), 스토리지 모듈(4400), 및 사용자 인터페이스(4500)를 포함한다.
애플리케이션 프로세서(4100)는 사용자 시스템(4000)에 포함된 구성 요소들, 운영체제(OS; Operating System), 또는 사용자 프로그램 등을 구동시킬 수 있다. 예시적으로, 애플리케이션 프로세서(4100)는 사용자 시스템(4000)에 포함된 구성 요소들을 제어하는 컨트롤러들, 인터페이스들, 그래픽 엔진 등을 포함할 수 있다. 애플리케이션 프로세서(4100)는 시스템-온-칩(SoC; System-on-Chip)으로 제공될 수 있다.
메모리 모듈(4200)은 사용자 시스템(4000)의 주 메모리, 동작 메모리, 버퍼 메모리, 또는 캐쉬 메모리로 동작할 수 있다. 메모리 모듈(4200)은 DRAM, SDRAM, DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM, LPDDR SDARM, LPDDR2 SDRAM, LPDDR3 SDRAM 등과 같은 휘발성 랜덤 액세스 메모리 또는 PRAM, ReRAM, MRAM, FRAM 등과 같은 불휘발성 랜덤 액세스 메모리를 포함할 수 있다. 예시적으로 애플리케이션 프로세서(4100) 및 메모리 모듈(4200)은 POP(Package on Package)를 기반으로 패키지화되어 하나의 반도체 패키지로 제공될 수 있다.
네트워크 모듈(4300)은 외부 장치들과 통신을 수행할 수 있다. 예시적으로, 네트워크 모듈(4300)은 CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(TIME Dvision Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, Wi-Fi 등과 같은 무선 통신을 지원할 수 있다. 예시적으로, 네트워크 모듈(4300)은 애플리케이션 프로세서(4100)에 포함될 수 있다.
스토리지 모듈(4400)은 데이터를 저장할 수 있다. 예를 들어, 스토리지 모듈(4400)은 애플리케이션 프로세서(4100)로부터 수신한 데이터를 저장할 수 있다. 또는 스토리지 모듈(4400)은 스토리지 모듈(4400)에 저장된 데이터를 애플리케이션 프로세서(4100)로 전송할 수 있다. 예시적으로, 스토리지 모듈(4400)은 PRAM(Phase-change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 불휘발성 반도체 메모리 소자로 구현될 수 있다. 예시적으로, 스토리지 모듈(4400)은 사용자 시스템(4000)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다.
예시적으로, 스토리지 모듈(4400)은 복수의 불휘발성 메모리 장치들을 포함할 수 있고, 복수의 불휘발성 메모리 장치들은 도 2 및 도 3을 참조하여 설명된 메모리 장치와 동일하게 동작할 수 있다. 스토리지 모듈(4400)은 도 1을 참조하여 설명된 저장 장치(50)와 동일하게 동작할 수 있다.
사용자 인터페이스(4500)는 애플리케이션 프로세서(4100)에 데이터 또는 명령어를 입력하거나 또는 외부 장치로 데이터를 출력하는 인터페이스들을 포함할 수 있다. 예시적으로, 사용자 인터페이스(4500)는 키보드, 키패드, 버튼, 터치 패널, 터치 스크린, 터치 패드, 터치 볼, 카메라, 마이크, 자이로스코프 센서, 진동 센서, 압전 소자 등과 같은 사용자 입력 인터페이스들을 포함할 수 있다. 사용자 인터페이스(4500)는 LCD (Liquid Crystal Display), OLED (Organic Light Emitting Diode) 표시 장치, AMOLED (Active Matrix OLED) 표시 장치, LED, 스피커, 모니터 등과 같은 사용자 출력 인터페이스들을 포함할 수 있다.
실시 예에서, 애플리케이션 프로세서(4100)는 호스트(도 1의 300)로부터 리드 요청 및 리드 요청에 대응하는 논리 블록 어드레스를 수신할 수 있다. 애플리케이션 프로세서(4100)는 리드 요청 및 논리 블록 어드레스를 수신한 후, 논리 블록 어드레스에 대응하는 맵 엔트리를 포함하는 맵 데이터가 애플리케이션 프로세서(4100) 또는 메모리 모듈(4200)에 저장되어 있는지 판단할 수 있다. 맵 데이터는 복수의 맵 세그먼트들로 구성되고, 맵 세그먼트는 복수의 맵 엔트리들로 구성될 수 있다. 이 때, 맵 엔트리는 논리 블록 어드레스 및 물리 블록 어드레스간 맵핑 관계를 나타내는 데이터일 수 있다.
실시 예에서, 애플리케이션 프로세서(4100)는 리드 카운트 테이블을 포함할 수 있다. 리드 카운트 테이블은 맵 세그먼트에 대응하는 리드 카운트 및 플래그를 포함할 수 있다. 애플리케이션 프로세서(4100)는 논리 블록 어드레스에 대응하는 맵 엔트리를 검색한 후, 맵 엔트리를 포함하는 맵 세그먼트의 리드 카운트를 증가시키거나, 맵 세그먼트에 대응하는 플래그를 설정할 수 있다.
구체적으로, 호스트(도 1의 300)로부터 수신된 논리 블록 어드레스에 대응하는 맵 엔트리를 포함하는 맵 세그먼트가 애플리케이션 프로세서(4100) 또는 메모리 모듈(4200)에 저장되어 있으면, 애플리케이션 프로세서(4100)는 해당 맵 세그먼트에 대응하는 리드 카운트를 증가시킬 수 있다. 또, 애플리케이션 프로세서(4100)는 해당 맵 세그먼트에 대응하는 리드 카운트가 기준값 이상이 되면, 맵 세그먼트에 대응하는 플래그를 설정할 수 있다.
실시 예에서, 애플리케이션 프로세서(4100)는 미리 설정된 주기마다 리드 카운트 테이블을 스토리지 모듈(4400)에 출력하여 저장할 수 있다. 즉, 미리 설정된 주기마다 스토리지 모듈(4400)에 저장된 리드 카운트 테이블이 업데이트될 수 있다.
실시 예에서, 스토리지 모듈(4400)이 동작 중 순간 정전(sudden power off; SPO)이 발생되면, 애플리케이션 프로세서(4100) 및/또는 메모리 모듈(4200)에 저장된 맵 데이터는 스토리지 모듈(4400)로 출력되어 저장될 수 있다.
이 후, 순간 정전(SPO)에 대한 복구 시, 애플리케이션 프로세서(4100)는 스토리지 모듈(4400)로부터 리드 카운트 테이블을 수신할 수 있다. 애플리케이션 프로세서(4100)는 리드 카운트 테이블에 포함된 리드 카운트들 중 기준값 이상인 리드 카운트에 대응하는 맵 세그먼트 또는 플래그가 설정된 맵 세그먼트를 호스트(도 1의 300)로 출력하기 위한 동작을 수행할 수 있다. 예를 들면, 애플리케이션 프로세서(4100)는 맵 세그먼트를 호스트(도 1의 300)로 출력하기 위해, 맵 세그먼트 요청을 스토리지 모듈(4400)에 출력할 수 있다. 스토리지 모듈(4400)은 맵 세그먼트 요청에 응답하여 해당 맵 세그먼트를 애플리케이션 프로세서(4100)에 출력할 수 있다.
애플리케이션 프로세서(4100)는 스토리지 모듈(4400)로부터 리드 카운트가 기준값 이상에 대응하는 맵 세그먼트 또는 플래그가 설정된 맵 세그먼트를 수신하여 호스트(도 1의 300)로 출력하고, 호스트(도 1의 300)는 수신된 맵 세그먼트를 호스트 메모리 버퍼 영역에 저장할 수 있다.
결과적으로, 호스트(도 1의 300)로부터 빈번하게 호출되는 데이터에 대응하는 맵 엔트리를 포함하는 맵 세그먼트가 호스트 메모리 버퍼 영역에 저장됨으로써, 애플리케이션 프로세서(4100)는 논리 블록 어드레스에 대응하는 물리 블록 어드레스를 출력하기 위한 맵 데이터 검색 또는 논리 블록 어드레스를 물리 블록 어드레스로 변환하는 동작을 생략할 수 있다. 따라서, 리드 동작에 소모되는 시간이 단축될 수 있다.
50: 저장 장치
100: 메모리 장치
200: 메모리 컨트롤러
210: 중앙 처리 장치
220: 플래시 변환 계층
300: 호스트
310: 호스트 메모리 버퍼

Claims (20)

  1. 메모리 장치를 제어하는 메모리 컨트롤러에 있어서, 상기 메모리 컨트롤러는,
    호스트로부터 리드 요청을 수신하고, 상기 리드 요청에 대응하는 데이터를 상기 호스트로 출력하기 위한 동작을 수행하는 중앙 처리 장치; 및
    상기 중앙 처리 장치로부터 상기 리드 요청에 대응하는 논리 블록 어드레스를 수신하여, 상기 논리 블록 어드레스와 물리 블록 어드레스 간 맵핑 관계를 나타내는 맵 엔트리를 검색하고, 상기 맵 엔트리 검색 결과를 기초로 리드 카운트 테이블을 저장하는 플래시 변환 계층;을 포함하고,
    상기 플래시 변환 계층은 상기 맵 엔트리가 검색될 때마다, 상기 리드 카운트 테이블에 포함된 리드 카운트를 증가시키고, 상기 리드 카운트를 기초로 상기 호스트에 포함된 호스트 메모리 버퍼에 출력될 상기 맵 엔트리를 포함하는 맵 세그먼트를 선정하는 것을 특징으로 하는 메모리 컨트롤러.
  2. 제 1항에 있어서, 상기 플래시 변환 계층은,
    상기 맵 엔트리를 포함하는 상기 맵 세그먼트에 대응하는 상기 리드 카운트를 증가시키는 메모리 컨트롤러.
  3. 제 1항에 있어서, 상기 플래시 변환 계층은,
    상기 리드 카운트가 기준값 이상이면, 상기 맵 엔트리를 포함하는 맵 세그먼트에 대응하는 플래그를 설정하는 메모리 컨트롤러.
  4. 제 1항에 있어서, 상기 플래시 변환 계층은,
    미리 설정된 주기마다 상기 리드 카운트 테이블을 상기 메모리 장치로 출력하여 상기 리드 카운트 테이블을 업데이트하는 메모리 컨트롤러.
  5. 제 3항에 있어서, 상기 플래시 변환 계층은,
    순간 정전 이후 복구 시, 상기 메모리 장치로부터 상기 리드 카운트 테이블을 수신하고, 상기 리드 카운트 테이블에 포함된 상기 리드 카운트 또는 상기 플래그를 기초로 상기 호스트 메모리 버퍼로 출력할 상기 맵 세그먼트를 선정하는 메모리 컨트롤러.
  6. 제 5항에 있어서, 상기 플래시 변환 계층은,
    상기 리드 카운트가 상기 기준값 이상인 상기 맵 세그먼트 또는 상기 플래그가 설정된 상기 맵 세그먼트를 선정하는 메모리 컨트롤러.
  7. 제 6항에 있어서, 상기 플래시 변환 계층은,
    상기 선정된 맵 세그먼트를 획득하기 위해, 상기 메모리 장치에 맵 세그먼트 요청을 출력하고, 상기 메모리 장치로부터 상기 선정된 맵 세그먼트를 수신하는 메모리 컨트롤러.
  8. 제 7항에 있어서, 상기 플래시 변환 계층은,
    상기 선정된 맵 세그먼트를 상기 중앙 처리 장치를 통해 상기 호스트 메모리 버퍼로 출력하는 메모리 컨트롤러.
  9. 메모리 장치를 제어하는 메모리 컨트롤러의 동작 방법에 있어서,
    호스트로부터 리드 요청을 수신하는 단계;
    상기 리드 요청에 대응하는 논리 블록 어드레스와 물리 블록 어드레스 간 맵핑 관계를 나타내는 맵 엔트리를 검색하는 단계; 및
    상기 맵 엔트리 검색 결과를 기초로 리드 카운트 테이블을 저장하는 단계;를 포함하고,
    상기 리드 카운트 테이블을 저장하는 단계에서, 상기 맵 엔트리가 검색될 때마다, 상기 리드 카운트 테이블에 포함된 리드 카운트를 증가시키고, 상기 리드 카운트를 기초로 상기 호스트에 포함된 호스트 메모리 버퍼에 출력될 상기 맵 엔트리를 포함하는 맵 세그먼트를 선정하는 것을 특징으로 하는 메모리 컨트롤러의 동작 방법.
  10. 제 9항에 있어서, 상기 리드 카운트 테이블을 저장하는 단계에서,
    상기 맵 엔트리를 포함하는 상기 맵 세그먼트에 대응하는 상기 리드 카운트를 증가시키는 메모리 컨트롤러의 동작 방법.
  11. 제 9항에 있어서, 상기 리드 카운트 테이블을 저장하는 단계는,
    상기 리드 카운트가 기준값 이상이면, 상기 맵 엔트리를 포함하는 맵 세그먼트에 대응하는 플래그를 설정하는 단계를 포함하는 메모리 컨트롤러의 동작 방법.
  12. 제 9항에 있어서,
    미리 설정된 주기마다 상기 리드 카운트 테이블을 상기 메모리 장치로 출력하여 상기 리드 카운트 테이블을 업데이트하는 단계를 포함하는 메모리 컨트롤러의 동작 방법.
  13. 제 11항에 있어서,
    순간 정전 이후 복구 시, 상기 메모리 장치로부터 상기 리드 카운트 테이블을 수신하는 단계; 및
    상기 리드 카운트 테이블에 포함된 상기 리드 카운트 또는 상기 플래그를 기초로 상기 호스트 메모리 버퍼로 출력할 상기 맵 세그먼트를 선정하는 단계;를 더 포함하는 메모리 컨트롤러의 동작 방법.
  14. 제 13항에 있어서, 상기 맵 세그먼트를 선정하는 단계에서,
    상기 리드 카운트가 상기 기준값 이상인 상기 맵 세그먼트 또는 상기 플래그가 설정된 상기 맵 세그먼트를 선정하는 것을 특징으로 하는 메모리 컨트롤러의 동작 방법.
  15. 제 14항에 있어서,
    상기 선정된 맵 세그먼트를 획득하기 위해, 상기 메모리 장치에 맵 세그먼트 요청을 출력 하는 단계; 및
    상기 메모리 장치로부터 상기 선정된 맵 세그먼트를 수신하는 단계;를 더 포함하는 메모리 컨트롤러의 동작 방법.
  16. 제 15항에 있어서,
    상기 선정된 맵 세그먼트를 상기 호스트 메모리 버퍼로 출력하는 단계를 더 포함하는 메모리 컨트롤러의 동작 방법.
  17. 메모리 장치 및 상기 메모리 장치를 제어하는 메모리 컨트롤러를 포함하는 저장 장치에 있어서,
    상기 메모리 컨트롤러는:
    호스트로부터 리드 요청을 수신하고, 상기 리드 요청에 대응하는 논리 블록 어드레스와 물리 블록 어드레스 간 맵핑 관계를 나타내는 맵 엔트리를 검색한 결과를 기초로 리드 카운트 테이블을 저장하는 것을 특징으로 하고,
    상기 메모리 장치는:
    상기 메모리 컨트롤러로부터 미리 설정된 주기마다 출력된 상기 리드 카운트 테이블을 저장 및 업데이트하는 것을 특징으로 하는 저장 장치.
  18. 제 17항에 있어서, 상기 메모리 컨트롤러는,
    상기 맵 엔트리가 검색될 때마다 상기 리드 카운트 테이블에 포함된 리드 카운트를 증가시키고, 상기 리드 카운트가 기준값 이상이면, 상기 맵 엔트리를 포함하는 맵 세그먼트에 대응하는 플래그를 설정하는 저장 장치.
  19. 제 18항에 있어서,
    순간 정전 이후 복구 시, 상기 메모리 장치는 상기 메모리 컨트롤러에 상기 리드 카운트 테이블을 출력하고,
    상기 메모리 컨트롤러는 상기 리드 카운트 테이블에 포함된 상기 리드 카운트가 상기 기준값 이상인 상기 맵 세그먼트 또는 상기 플래그가 설정된 상기 맵 세그먼트를 상기 호스트로 출력할 상기 맵 세그먼트로 선정하는 저장 장치.
  20. 제 19항에 있어서, 상기 메모리 컨트롤러는,
    상기 선정된 맵 세그먼트를 획득하기 위해, 상기 메모리 장치에 맵 세그먼트 요청을 출력하고, 상기 메모리 장치로부터 상기 선정된 맵 세그먼트를 상기 호스트로 출력하는 저장 장치.
KR1020210017004A 2021-02-05 2021-02-05 저장 장치 및 그 동작 방법 KR20220113159A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210017004A KR20220113159A (ko) 2021-02-05 2021-02-05 저장 장치 및 그 동작 방법
US17/380,557 US11614895B2 (en) 2021-02-05 2021-07-20 Data storage device for read operation and method of the same
CN202111084207.8A CN114860622A (zh) 2021-02-05 2021-09-16 存储装置及操作存储装置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210017004A KR20220113159A (ko) 2021-02-05 2021-02-05 저장 장치 및 그 동작 방법

Publications (1)

Publication Number Publication Date
KR20220113159A true KR20220113159A (ko) 2022-08-12

Family

ID=82628515

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210017004A KR20220113159A (ko) 2021-02-05 2021-02-05 저장 장치 및 그 동작 방법

Country Status (3)

Country Link
US (1) US11614895B2 (ko)
KR (1) KR20220113159A (ko)
CN (1) CN114860622A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11886741B2 (en) * 2021-04-16 2024-01-30 Samsung Electronics Co., Ltd. Method and storage device for improving NAND flash memory performance for intensive read workloads
US20220393975A1 (en) * 2021-06-07 2022-12-08 Microsoft Technology Licensing, Llc Transmitting multi-dimensional data between devices
US11809742B2 (en) * 2021-09-20 2023-11-07 Western Digital Technologies, Inc. Recovery from HMB loss
US20230418482A1 (en) * 2022-06-27 2023-12-28 Western Digital Technologies, Inc. Storage device pool management based on storage device logical to physical (l2p) table information

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9037786B2 (en) * 2011-09-23 2015-05-19 Avalanche Technology, Inc. Storage system employing MRAM and array of solid state disks with integrated switch
US9244858B1 (en) * 2014-08-25 2016-01-26 Sandisk Technologies Inc. System and method of separating read intensive addresses from non-read intensive addresses
KR102667430B1 (ko) 2016-08-04 2024-05-23 삼성전자주식회사 호스트 메모리를 이용하는 데이터 저장 장치 및 그것의 동작 방법
KR20190086921A (ko) 2018-01-15 2019-07-24 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
JP2019168937A (ja) * 2018-03-23 2019-10-03 東芝メモリ株式会社 メモリシステム、制御方法及びコントローラ
KR20200091199A (ko) * 2019-01-22 2020-07-30 에스케이하이닉스 주식회사 저장 장치, 저장 장치를 포함하는 컴퓨팅 시스템 및 그 동작 방법
KR20210051644A (ko) * 2019-10-31 2021-05-10 에스케이하이닉스 주식회사 메모리 시스템, 메모리 컨트롤러 및 동작 방법

Also Published As

Publication number Publication date
US20220253245A1 (en) 2022-08-11
US11614895B2 (en) 2023-03-28
CN114860622A (zh) 2022-08-05

Similar Documents

Publication Publication Date Title
US11194736B2 (en) Memory controller having improved map data access performance and method of operating the same
US11449417B2 (en) Memory controller performing host-aware performance booster mode and method of operating the same
US11614895B2 (en) Data storage device for read operation and method of the same
US11543986B2 (en) Electronic system including host, memory controller and memory device and method of operating the same
US11481272B2 (en) Memory controller and method of operating the same
CN111444115B (zh) 存储装置及其操作方法
KR20210029551A (ko) 저장 장치 및 그 동작 방법
KR20210090439A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20210077451A (ko) 저장 장치 및 그 동작 방법
US20210240632A1 (en) Memory controller and operating method thereof
KR20200091199A (ko) 저장 장치, 저장 장치를 포함하는 컴퓨팅 시스템 및 그 동작 방법
US11748265B2 (en) Memory controller and method of operating the same
CN114356209A (zh) 存储装置及其操作方法
US10996881B2 (en) Storage device and method of operating the same
US11366725B2 (en) Storage device and method of operating the same
KR20220170664A (ko) 호스트 장치, 저장 장치 및 그 동작 방법
KR20220053973A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20220120016A (ko) 메모리 컨트롤러 및 그 동작 방법
US11928056B2 (en) Memory controller for allocating cache lines and method of operating the same
US11500768B2 (en) Storage device performing garbage collection and method of operating the same
US11868658B2 (en) Memory controller including first processor for generating commands and second processor for generating logging information and method of operating the memory controller
KR102675313B1 (ko) 메모리 컨트롤러 및 그 동작 방법
KR102565920B1 (ko) 저장 장치 및 그 동작 방법
KR20220053374A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20210015086A (ko) 저장 장치 및 그 동작 방법