CN105589810B - 数据储存器件及其操作方法 - Google Patents

数据储存器件及其操作方法 Download PDF

Info

Publication number
CN105589810B
CN105589810B CN201510474292.7A CN201510474292A CN105589810B CN 105589810 B CN105589810 B CN 105589810B CN 201510474292 A CN201510474292 A CN 201510474292A CN 105589810 B CN105589810 B CN 105589810B
Authority
CN
China
Prior art keywords
superpage
virtual
region
page
main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510474292.7A
Other languages
English (en)
Other versions
CN105589810A (zh
Inventor
边谕俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN105589810A publication Critical patent/CN105589810A/zh
Application granted granted Critical
Publication of CN105589810B publication Critical patent/CN105589810B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2017—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where memory access, memory control or I/O control functionality is redundant
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1041—Resource optimization
    • G06F2212/1044—Space efficiency improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/65—Details of virtual memory and virtual address translation
    • G06F2212/657—Virtual address space management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7204—Capacity control, e.g. partitioning, end-of-life degradation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

一种数据储存器件包括：存储器器件，其包括相应的主要区域和相应的虚拟区域；以及处理器，其适合于通过从相应的主要区域选择主要页面而形成超级页面，其中在存储器器件中的主要区域的主要页面为坏区域时，所述处理器通过从存储器器件中的虚拟区域选择虚拟页面而非主要页面，而形成虚拟超级页面。

Description

数据储存器件及其操作方法
相关申请交叉引用
本申请要求2014年11月11日向韩国知识产权局提交的申请号为10-2014-0156107的韩国专利申请的优先权，其全部内容通过引用并入本文。
技术领域
各种实施例一般涉及一种半导体装置，尤其涉及最大化半导体存储器装置的交叉存取(interleaving)性能。
背景技术
半导体装置(具体地，半导体存储器装置)可以用于储存数据。存储器装置一般可以分成非易失性类型和易失性类型。
非易失性存储器装置即使被断开电源时仍会保留所储存的数据。非易失性存储器装置可以包括闪存装置，诸如与非(NAND)快闪和或非(NOR)快闪、铁电随机存取存储器(ferroelectric random access memory，FeRAM)、相变随机存取存储器(phase changerandom access memory，PCRAM)、磁阻随机存取存储器(magnetoresistive random accessmemory，MRAM)或电阻随机存取存储器(resistive random access memory，ReRAM)。
易失性存储器装置在断开电源时丢失所储存的数据。易失性存储器装置包括静态随机存取存储器(static random access memory，SRAM)或动态随机存取存储器(dynamicrandom access memory，DRAM)。由于易失性存储器装置具有相对较高的处理速度，因此在数据处理系统中，易失性存储器装置一般用作缓冲存储器装置、高速缓冲存储器装置、工作存储器装置等。
发明内容
各种实施例针对一种其中交叉存取性能和空间利用效率最大化的数据储存器件。
在实施例中，数据储存器件可以包括：存储器器件，其包括相应的主要区域和相应的虚拟区域；以及处理器，其适合于通过从相应的主要区域选择主要页面而形成超级页面，其中在存储器器件中的主要区域的主要页面为坏区域时，所述处理器通过从在存储器器件中的虚拟区域选择虚拟页面来代替所述主要页面，而形成虚拟超级页面。
在实施例中，数据储存器件可以包括存储器器件，其包括相应的主要区域和相应的虚拟区域；以及处理器，其适合于通过参照坏区域信息而在存储器器件之上形成超级页面或虚拟超级页面，并且以交错方案存取超级页面或虚拟超级页面。
在实施例中，数据储存器件可以包括非易失性存储器器件，其包括主要区域和虚拟区域；以及处理器，其适合于通过参照坏区域信息来存取主要区域或虚拟区域，其中所述坏区域信息包括关于主要区域中被处理为坏区域的主要页面的信息。
附图说明
图1为例示根据实施例的数据储存器件的示例的框图。
图2为例示图1所示的第一存储器器件的示例的框图。
图3至图5为例示由图1所示的超级页面管理单元在第一存储器器件和第二存储器器件之上形成的超级页面和虚拟超级页面的示例的示意图。
图6为辅助说明图1所示的超级页面管理单元的操作方法的流程图。
图7和图8为辅助说明图1所示的超级页面管理单元用于形成超级页面的其他方法的示意图。
具体实施方式
在下文中，数据储存器件及其操作方法以下将会通过本发明的各种实施例参照附图进行描述。然而，本发明可以以不同形式体现，且不应被理解为限于本文中所阐述的实施例。而是，提供这些实施例以详细说明本发明达到本发明所属技术领域的技术人员能够容易实施本发明的技术概念的程度。
在本文中，应理解本发明的实施例不限于附图所示的细节，且附图不必按比例绘制，且在某些实例中比例可以被夸大以更清楚地描绘本发明的某些特征。虽然本文使用特定术语，但是应理解，本文所使用的术语仅为了说明特定实施例的目的，且不意在限制本发明的范围。
图1为例示根据实施例的数据储存器件10的示例的框图。
数据储存器件10可以被配置成响应于来自外部器件的写入请求，储存从外部器件(未显示)提供的数据。此外，数据储存器件10可以被配置成响应于来自外部器件的读取请求，将所储存的数据提供给外部器件。
数据储存器件10可以被配置成：个人计算机存储卡国际协会(personal computermemory card international association，PCMCIA)卡、小型快速闪存(compact flash，CF)卡、智能媒体卡、存储器棒、形式为MMC、eMMC、RS-MMC及MMC-微型(MMC-micro)的多媒体卡、形式为SD、迷你-SD(mini-SD)及微型-SD(micro-SD)的安全数字卡、通用快闪存储装置(universal flash storage，UFS)或固态驱动器。
数据储存器件10可以包括控制器100和储存媒体200。
控制器100可以包括处理器110和存储器120。
处理器110可以控制数据储存器件10的一般操作。例如，处理器110可以响应于来自外部器件的写入请求或读取请求，控制储存媒体200的写入操作或读取操作。处理器110可以在存储器120上驱动用于控制数据储存器件10的操作的软件程序。
处理器110可以分别管理被判定为不再确保所储存的数据的可靠性的坏区域。处理器110可以基于各种区域单元来管理坏区域。例如，处理器110可以将坏页面处理为坏区域。处理器110可以将与坏页面共享字线的页面处理为坏区域。在包括与对应于坏页面的字线相邻的多个字线的字线区中，处理器110可以将对应于字线区的所有页面都处理为坏区域。
处理器110可以将坏区域的地址管理为坏区域信息125。处理器110可以通过参照坏区域信息125而执行控制任务，使得数据不被写入坏区域。
在交叉存取方案中，处理器110可以访问在第一存储器器件210和第二存储器器件220之上形成的超级页面或虚拟超级页面。处理器110可以访问超级页面或虚拟超级页面以处理至少一个写入请求。
处理器110可以包括超级页面管理单元115。
超级页面管理单元115可以在所有存储器器件210和220之上形成超级页面或虚拟超级页面，使得可以最大化处理器110的交叉存取性能。超级页面管理单元115可以通过参照坏区域信息125而形成超级页面或虚拟超级页面。
详细来说，超级页面管理单元115可以通过仅选择相应的第一存储器器件210和第二存储器器件220中主要区域MR1和MR2的主要页面，而形成超级页面。超级页面管理单元115可以通过在相应的第一存储器器件210和第二存储器器件220中选择主要区域MR1和MR2的主要页面以及虚拟区域VR1和VR2的虚拟页面，而形成虚拟超级页面。超级页面管理单元115在超级页面管理单元115不能够选择主要区域MR1和MR2的主要页面的情况下，可以选择虚拟区域VR1和VR2的虚拟页面。
在主要页面被管理为坏区域时，即禁止对主要页面的访问时，超级页面管理单元115可以不选择主要区域MR1和MR2的主要页面。例如，超级页面管理单元115可以不选择是坏页面的主要页面。举另一示例来说，超级页面管理单元115可以不选择与坏页面共享字线的主要页面。举又一示例来说，超级页面管理单元115可以不选择与坏页面相同的字线区所对应的主要页面。
例如，超级页面管理单元115可以由硬件(诸如数字电路、模拟电路或数字与模拟电路的组合)实现。举另一示例来说，超级页面管理单元115可以由软件(诸如即将由处理器110处理的固件)实现。举又一示例来说，超级页面管理单元115可以由硬件与软件的组合实现。
存储器120可以用作处理器110的工作存储器、缓冲存储器或高速缓冲存储器。存储器120可以储存将由处理器110驱动的软件程序和各种程序数据、将在外部器件与储存媒体200之间传输的缓冲数据、或暂时储存高速缓冲数据。
存储器120可以储存将由超级页面管理单元115参照的坏区域信息125。坏区域信息125可以包括关于储存媒体200的坏区域的信息。坏区域信息125可以在储存媒体200中进行备份。
储存媒体200可以包括第一存储器器件210和第二存储器器件220。虽然作为示例在图1中示出储存媒体200包括两个存储器器件，但应注意在储存媒体200中包括的存储器器件的数量不受具体限制。
相应的第一存储器器件210和第二存储器器件220可以包括主要区域MR1和MR2及虚拟区域VR1和VR2。第一存储器器件210和第二存储器器件220可以为非易失性存储器器件。
图2为例示图1所示的第一存储器器件210的示例的框图。由于图1所示的第一存储器器件210和第二存储器器件220可以大体上以相同方式配置，因此在下文中将第一存储器器件210的配置作为示例来进行描述。
第一存储器器件210可以包括控制逻辑211、接口单元212、地址译码器213、数据输入/输出单元214和存储区域215。
控制逻辑211可以响应于从控制器100提供的命令，控制第一存储器器件210的一般操作，诸如写入操作、读取操作和擦除操作。
接口单元212可以与控制器100交换包括命令和地址的各种控制信号以及数据。接口单元212可以将输入至其的各种控制信号和数据传输到第一存储器器件210的内部单元。
地址译码器213可以译码行地址和列地址。地址译码器213可以根据行地址的译码结果控制字线WL被选择性驱动。地址译码器213可以控制数据输入/输出单元214，使得位线BL根据列地址的译码结果被选择性驱动。
数据输入/输出单元214可以将从接口单元212传输的数据通过位线BL传输到存储区域215。数据输入/输出单元214可以将通过位线BL读取的数据从存储区域215传输到接口单元212。
存储区域215可以通过字线WL与地址译码器213电耦合，并可以通过位线BL与数据输入/输出单元214电耦合。存储区域215可以包括例如三维结构的存储单元阵列。存储区域215可以包括多个存储单元(未示出)，其分别设置于字线WL和位线BL彼此交叉的区域。存储单元可以根据其中所储存的数据位的数量而彼此区分。例如，存储单元可以区分为其中每个均储存1位的单级单元(single level cell)和其中每个均储存至少2位的多级单元(multi-level cell)。
存储区域215可以包括主要区域MR1和虚拟区域VR1。
主要区域MR1可以包括多个主要存储块MB11至MB1k。主要存储块MB11至MB1k中的每个均可以包括多个主要页面。例如，第一主要存储块MB11可以包括多个主要页面MP0至MPn。主要页面MP0至MPn可以根据偏移值而被给予页面编号。主要页面MP0至MPn可以按照页面编号的次序进行存取。
虚拟区域VR1可以包括至少一个虚拟存储块VB1。虽然在图2中作为示例示出虚拟区域VR1包括一个虚拟存储块VB1，但应注意在虚拟区域VR1中包括的虚拟存储块的数量不受具体限制。虚拟存储块VB1可以包括多个虚拟页面VP0至VPn。虚拟页面VP0至VPn可以根据偏移值而被给予页面编号。虚拟页面VP0至VPn可以按照页面编号的次序进行存取。
存储块可以是用于在存储区域215上执行的擦除操作的单位。即，擦除操作可以在每个存储块上执行。页面可以是用于在存储区域215上执行的写入操作或读取操作的单位。存储块和页面可以被给予对应地址，并可以基于所述地址进行存取。例如，页面可以通过驱动对应字线而进行存取。
图3至图5为例示由图1所示的超级页面管理单元115在第一存储器器件210和第二存储器器件220之上形成的超级页面SP和虚拟超级页面VSP的示例的示意图。参照图3至图5，显示相应的第一存储器器件210和第二存储器器件220的主要区域MR1和MR2和虚拟区域VR1和VR2。选择为在相应的主要区域MR1和MR2中储存数据的主要存储块MB11和MB21显示为示例。
在下文中，将参照图3至图5详细说明超级页面管理单元115形成超级页面或虚拟超级页面的方法。
超级页面管理单元115可以通过在相应的第一存储器器件210和第二存储器器件220中仅选择主要区域MR1和MR2的主要页面，而形成超级页面SP。超级页面管理单元115可以通过在相应的第一存储器器件210和第二存储器器件220中选择主要区域MR1和MR2的主要页面及虚拟区域VR1和VR2的虚拟页面，而形成虚拟超级页面VSP。在超级页面管理单元115不能够选择主要区域MR1和MR2的主要页面的情况下，超级页面管理单元115可以选择虚拟区域VR1和VR2的虚拟页面。在主要页面被管理为坏区域时，超级页面管理单元115可以不选择主要区域MR1和MR2的主要页面。超级页面管理单元115可以参照在存储器120中所储存的坏区域信息125，以检查坏区域。
超级页面管理单元115可以基于参考偏移值检查主要页面是否为坏区域。例如，超级页面管理单元115可以检查具有参考偏移值的主要页面是否为坏区域。例如，参照图3，超级页面管理单元115可以基于初始设定为0的参考偏移值，检查第一存储器器件210和第二存储器器件220中具有偏移值0的主要页面MP0是否为坏区域。在已检查出具有偏移值0的主要页面MP0为正常页面的情况下，超级页面管理单元115可以通过选择以及分组具有偏移值0的主要页面MP0，而形成超级页面SP。
参考偏移值可以表示用于检查坏区域以及选择要分组的主要页面的参考值。在形成及写入超级页面后，参考偏移值可以由超级页面管理单元115增加，以允许形成新超级页面。例如，如果形成具有参考偏移值0的超级页面被写入，则超级页面管理单元115可以增加参考偏移值到1。
参照图4，参考偏移值在以上参照图3所说明的操作后被设定为1作为示例被示出。
为了形成新超级页面或虚拟超级页面，超级页面管理单元115可以基于设定为1的参考偏移值，检查第一存储器器件210和第二存储器器件220中具有偏移值1的主要页面MP1是否为坏区域。在第二存储器器件220中具有偏移值1的主要页面MP1被检查为坏区域的情况下，超级页面管理单元115可以选择第二存储器器件220中虚拟区域VR2的虚拟页面VP0。超级页面管理单元115可以通过选择及分组第一存储器器件210中具有偏移值1的主要页面MP以及第二存储器器件220中的虚拟页面VP0，而形成虚拟超级页面VSP。
超级页面管理单元115可以在虚拟超级页面VSP被写入时，增加参考偏移值到2。
参照图5，作为示例示出：参考偏移值在以上参照图4所说明的操作后被设定为2。
为了形成新超级页面或虚拟超级页面，超级页面管理单元115可以基于设定为2的参考偏移值，检查第一存储器器件210和第二存储器器件220中具有偏移值为2的主要页面MP2是否为坏区域。在具有偏移值为2的主要页面MP2被检查为正常页面的情况下，超级页面管理单元115可以通过选择以及分组具有偏移值为2的主要页面MP2，而形成超级页面SP。
图6为辅助说明图1所示的超级页面管理单元115的操作方法的流程图。
在下文中，将参照图1和图6详细说明超级页面管理单元115的操作方法。
在步骤S110，超级页面管理单元115可以检查相应的第一存储器器件210和第二存储器器件220中具有参考偏移值的主要页面是否为坏区域。参考偏移值可以为用于在第一存储器器件210和第二存储器器件220中每个中选择主要页面的参考值。超级页面管理单元115可以参照坏区域信息125，以检查具有参考偏移值的主要页面是否为坏区域。在具有参考偏移值的至少一个主要页面被检查为坏区域的情况下(是)，所述过程可以进行到步骤S120。在具有参考偏移值的所有主要页面均被检查为正常页面的情况下(否)，所述过程可以进行到步骤S130。
在步骤S120，超级页面管理单元115可以形成虚拟超级页面。详细来说，超级页面管理单元115可以选择被检查为正常页面的主要页面，并可以选择包括被检查为坏区域的主要页面的存储器器件中的虚拟页面。超级页面管理单元115可以通过分组所选择的主要页面和虚拟页面，而形成虚拟超级页面。
在步骤S130，超级页面管理单元115可以形成超级页面。超级页面管理单元115可以通过分组经检查为正常页面的主要页面，而形成超级页面。
超级页面管理单元115可以通过在写入操作中在所有存储器器件210和220之上形成超级页面或虚拟超级页面，而最大化数据储存器件10的交叉存取效果。在相应的第一存储器器件210和第二存储器器件220中的主要区域MR1和MR2的主要页面为坏区域的情况下，超级页面管理单元115通过从分别包括在存储器器件210和220中的虚拟区域VR1和VR2选择虚拟页面，而形成虚拟超级页面。因此，数据储存器件10可以有效使用主要区域MR1和MR2的所有正常页面。
处理器110可以通过重新使用虚拟区域VR1和VR2，而连续形成虚拟超级页面。例如，在虚拟区域VR1和VR2的所有虚拟页面均被写入的情况下，处理器110可以为虚拟区域VR1和VR2执行垃圾收集操作。处理器110可以通过将在虚拟区域VR1和VR2中储存的有效数据复制到主要区域MR1和MR2，然后擦除虚拟区域VR1和VR2，而重新使用虚拟区域VR1和VR2。
图7和图8为辅助说明图1所示的超级页面管理单元115用于形成超级页面SP的其他方法的示意图。在图7和图8中，即使具有参考偏移值的主要页面经检查为坏区域，超级页面管理单元115仍可以通过由仅选择一个或多个主要页面而形成超级页面，而无需使用前述实施例所示的虚拟页面形成虚拟超级页面。
在示例中，在存储器器件中所选择的主要页面通过参照坏区域信息125被检查为坏区域的情况下，超级页面管理单元115可以在排除包含坏区域的存储器器件的剩余存储器器件之上形成超级页面。参照图7，在第二存储器器件220中具有偏移值1的主要页面MP1为坏区域的情况下，超级页面SP可以通过仅选择第一存储器器件210中具有偏移值1的主要页面MP1而形成。然而，在此方法中，虽然并未施加分别管理虚拟区域的负荷，但可能难以提供最大化的交叉存取性能。
在另一示例中，在存储器器件中所选择的主要页面通过参照坏区域信息125被检查为坏区域的情况下，超级页面管理单元115可以通过略过坏区域并选择对应存储器器件中的下一个主要页面，而形成超级页面。参照图8，在第二存储器器件220中具有偏移值1的主要页面MP1为坏区域的情况下，超级页面SP可以通过选择第二存储器器件220中具有偏移值2的主要页面MP2而形成。然而，在此方法中，虽然可以提供最大化的交错效果，但可能难以提供最大化的空间利用效率，因为即将形成的超级页面的总数量可能因此受限。
如从以上说明显而易见，根据本实施例的数据储存器件可以提供最大化的交叉存取性能和空间利用效率。
虽然以上已说明各种实施例，但本领域技术人员应理解所说明的实施例仅为示例。据此，本文中所说明的数据储存器件及其操作方法不应基于所说明的实施例加以限制。
通过以上实施例可以看出，本发明提供以下提供技术方案。
技术方案1.一种数据储存器件，包含：
存储器器件，其包括相应的主要区域和相应的虚拟区域；以及
处理器，其适合于通过从所述相应的主要区域选择主要页面而形成超级页面，
其中在存储器器件中的主要区域的主要页面为坏区域时，所述处理器通过从所述存储器器件中的虚拟区域选择虚拟页面而非所述主要页面，而形成虚拟超级页面。
技术方案2.如技术方案1所述的数据储存器件，其中所述处理器通过从所述相应的主要区域选择具有参考偏移值的所述主要页面而形成所述超级页面。
技术方案3.如技术方案1所述的数据储存器件，其中所述处理器存取所述超级页面或所述虚拟超级页面以处理至少一个写入请求。
技术方案4.如技术方案1所述的数据储存器件，其中所述处理器以交错方案存取所述超级页面或所述虚拟超级页面。
技术方案5.如技术方案1所述的数据储存器件，其中所述处理器通过将储存于所述虚拟区域中的有效数据复制到所述主要区域，而重新使用所述虚拟区域以形成所述虚拟超级页面。
技术方案6.一种数据储存器件，包含：
存储器器件，其包括相应的主要区域和相应的虚拟区域；以及
处理器，其适合于通过参照坏区域信息而在所述存储器器件之上形成超级页面或虚拟超级页面，并且以交错方案存取所述超级页面或所述虚拟超级页面。
技术方案7.如技术方案6所述的数据储存器件，其中所述坏区域信息包括主要页面上的信息，所述主要页面被处理为所述相应的主要区域中的坏区域。
技术方案8.如技术方案6所述的数据储存器件，其中在每个存储器器件中，所述处理器通过选择主要区域中具有参考偏移值的主要页面而形成所述超级页面。
技术方案9.如技术方案8所述的数据储存器件，其中在每个存储器器件中，当具有所述参考偏移值的所述主要页面为坏区域时，所述处理器通过选择虚拟区域的虚拟页面而形成所述虚拟超级页面。
技术方案10.如技术方案6所述的数据储存器件，其中所述处理器存取所述超级页面或所述虚拟超级页面以处理至少一个写入请求。
技术方案11.如技术方案6所述的数据储存器件，其中所述处理器通过将储存于所述虚拟区域中的有效数据复制到所述相应的主要区域，而重新使用所述虚拟区域以形成所述虚拟超级页面。
技术方案12.一种数据储存器件，包含：
非易失性存储器器件，其包括主要区域和虚拟区域；以及
处理器，其适合于通过参照坏区域信息而存取所述主要区域或所述虚拟区域，
其中所述坏区域信息包括主要页面上的信息，所述主要页面被处理为所述主要区域中的坏区域。
技术方案13.如技术方案12所述的数据储存器件，其中所述处理器基于偏移值存取所述主要区域的主要页面。
技术方案14.如技术方案13所述的数据储存器件，其中在基于所述偏移值即将进行存取的主要页面为坏区域时，所述处理器存取所述虚拟区域而非所述坏区域的虚拟页面。
技术方案15.如技术方案12所述的数据储存器件，其中所述处理器通过将储存于所述虚拟区域中的有效数据复制到所述主要区域，而重新使用所述虚拟区域。

Claims (14)

1.一种数据储存器件，包含：
存储器器件，其包括相应的主要区域和相应的虚拟区域；以及
处理器，其适合于通过从所述相应的主要区域选择主要页面而形成超级页面，
其中在存储器器件中的主要区域的主要页面为坏区域时，所述处理器通过从所述存储器器件中的虚拟区域选择虚拟页面而非所述主要页面，而形成虚拟超级页面。
2.如权利要求1所述的数据储存器件，其中所述处理器通过从所述相应的主要区域选择具有参考偏移值的所述主要页面而形成所述超级页面。
3.如权利要求1所述的数据储存器件，其中所述处理器存取所述超级页面或所述虚拟超级页面以处理至少一个写入请求。
4.如权利要求1所述的数据储存器件，其中所述处理器以交错方案存取所述超级页面或所述虚拟超级页面。
5.如权利要求1所述的数据储存器件，其中所述处理器通过将储存于所述虚拟区域中的有效数据复制到所述主要区域，而重新使用所述虚拟区域以形成所述虚拟超级页面。
6.一种数据储存器件，包含：
存储器器件，其包括相应的主要区域和相应的虚拟区域；以及
处理器，其适合于通过参照坏区域信息而在所述存储器器件之上形成超级页面或虚拟超级页面，并且以交错方案存取所述超级页面或所述虚拟超级页面。
7.如权利要求6所述的数据储存器件，其中所述坏区域信息包括主要页面上的信息，所述主要页面被处理为所述相应的主要区域中的坏区域。
8.如权利要求6所述的数据储存器件，其中在每个存储器器件中，所述处理器通过选择主要区域中具有参考偏移值的主要页面而形成所述超级页面。
9.如权利要求8所述的数据储存器件，其中在每个存储器器件中，当具有所述参考偏移值的所述主要页面为坏区域时，所述处理器通过选择虚拟区域的虚拟页面而形成所述虚拟超级页面。
10.如权利要求6所述的数据储存器件，其中所述处理器存取所述超级页面或所述虚拟超级页面以处理至少一个写入请求。
11.如权利要求6所述的数据储存器件，其中所述处理器通过将储存于所述虚拟区域中的有效数据复制到所述相应的主要区域，而重新使用所述虚拟区域以形成所述虚拟超级页面。
12.一种数据储存器件，包含：
非易失性存储器器件，其包括主要区域和虚拟区域；以及
处理器，其适合于通过参照坏区域信息而存取所述主要区域或所述虚拟区域，
其中所述坏区域信息包括主要页面上的信息，所述主要页面被处理为所述主要区域中的坏区域，
其中，在基于偏移值即将进行存取的主要页面为坏区域时，所述处理器存取所述虚拟区域的虚拟页面而非所述坏区域。
13.如权利要求12所述的数据储存器件，其中所述处理器基于所述偏移值存取所述主要区域的主要页面。
14.如权利要求12所述的数据储存器件，其中所述处理器通过将储存于所述虚拟区域中的有效数据复制到所述主要区域，而重新使用所述虚拟区域。
CN201510474292.7A 2014-11-11 2015-08-05 数据储存器件及其操作方法 Active CN105589810B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140156107A KR102264757B1 (ko) 2014-11-11 2014-11-11 데이터 저장 장치 및 그것의 동작 방법
KR10-2014-0156107 2014-11-11

Publications (2)

Publication Number Publication Date
CN105589810A CN105589810A (zh) 2016-05-18
CN105589810B true CN105589810B (zh) 2020-10-30

Family

ID=55912310

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510474292.7A Active CN105589810B (zh) 2014-11-11 2015-08-05 数据储存器件及其操作方法

Country Status (4)

Country Link
US (1) US9501373B2 (zh)
KR (1) KR102264757B1 (zh)
CN (1) CN105589810B (zh)
TW (1) TWI654520B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11204841B2 (en) * 2018-04-06 2021-12-21 Micron Technology, Inc. Meta data protection against unexpected power loss in a memory system

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5572466A (en) * 1992-10-06 1996-11-05 Kabushiki Kaisha Toshiba Flash memory chips
US20030051189A1 (en) * 2001-09-11 2003-03-13 Bobak Roman A. Method for recovering memory
US20070214310A1 (en) * 2006-03-10 2007-09-13 Sony Corporation Nonvolatile memory system and management method for nonvolatile memory
US20100082888A1 (en) * 2008-09-30 2010-04-01 Tdk Corporation Memory controller, flash memory system with memory controller, and method of controlling flash memory
US20110283135A1 (en) * 2010-05-17 2011-11-17 Microsoft Corporation Managing memory faults
US20120151252A1 (en) * 2010-12-10 2012-06-14 Microsoft Corporation Memory Management to Accommodate Non-Maskable Failures
US8543863B2 (en) * 2009-11-18 2013-09-24 Microsoft Corporation Efficiency of hardware memory access using dynamically replicated memory

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7853825B2 (en) * 2005-08-16 2010-12-14 Hewlett-Packard Development Company, L.P. Methods and apparatus for recovering from fatal errors in a system
US7770079B2 (en) 2007-08-22 2010-08-03 Micron Technology Inc. Error scanning in flash memory
KR20090106221A (ko) * 2008-04-04 2009-10-08 엘지전자 주식회사 병렬 구조를 가지는 플래시 메모리 시스템 및 그 데이터기록방법 및 플래시 메모리
US10209904B2 (en) * 2013-04-09 2019-02-19 EMC IP Holding Company LLC Multiprocessor system with independent direct access to bulk solid state memory resources

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5572466A (en) * 1992-10-06 1996-11-05 Kabushiki Kaisha Toshiba Flash memory chips
US20030051189A1 (en) * 2001-09-11 2003-03-13 Bobak Roman A. Method for recovering memory
US20070214310A1 (en) * 2006-03-10 2007-09-13 Sony Corporation Nonvolatile memory system and management method for nonvolatile memory
US20100082888A1 (en) * 2008-09-30 2010-04-01 Tdk Corporation Memory controller, flash memory system with memory controller, and method of controlling flash memory
US8543863B2 (en) * 2009-11-18 2013-09-24 Microsoft Corporation Efficiency of hardware memory access using dynamically replicated memory
US20110283135A1 (en) * 2010-05-17 2011-11-17 Microsoft Corporation Managing memory faults
US20120151252A1 (en) * 2010-12-10 2012-06-14 Microsoft Corporation Memory Management to Accommodate Non-Maskable Failures

Also Published As

Publication number Publication date
KR102264757B1 (ko) 2021-06-16
KR20160056446A (ko) 2016-05-20
US9501373B2 (en) 2016-11-22
US20160132406A1 (en) 2016-05-12
TWI654520B (zh) 2019-03-21
CN105589810A (zh) 2016-05-18
TW201617880A (zh) 2016-05-16

Similar Documents

Publication Publication Date Title
CN105718387B (zh) 数据储存器件及其操作方法
US20170160942A1 (en) Data storage device and flash memory control method
US8935467B2 (en) Memory system, and a method of controlling an operation thereof
CN105390155B (zh) 数据储存设备及用于操作该数据储存设备的方法
TWI677786B (zh) 資料儲存裝置及其操作方法
CN107391389B (zh) 用来管理一记忆装置的方法以及记忆装置与控制器
US11709605B2 (en) Storing zones in a zone namespace on separate planes of a multi-plane memory device
CN111352854B (zh) 存储装置、控制器及操作存储装置的方法
JP2007094921A (ja) メモリカードとその制御方法
US20160253124A1 (en) Nonvolatile memory device, operating method thereof, and data storage device including the same
CN105589810B (zh) 数据储存器件及其操作方法
US20230185471A1 (en) Temperature controlled zone creation and allocation
US12019550B2 (en) Concurrent page cache resource access in a multi-plane memory device
JP2009266125A (ja) メモリシステム
US9373367B1 (en) Data storage device and operating method thereof
US20230031193A1 (en) Memory system and operating method thereof
US11899955B2 (en) Managing a memory sub-system using a cross-hatch cursor
US20230073148A1 (en) Storage device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant