TWI677786B - 資料儲存裝置及其操作方法 - Google Patents

資料儲存裝置及其操作方法 Download PDF

Info

Publication number
TWI677786B
TWI677786B TW104119148A TW104119148A TWI677786B TW I677786 B TWI677786 B TW I677786B TW 104119148 A TW104119148 A TW 104119148A TW 104119148 A TW104119148 A TW 104119148A TW I677786 B TWI677786 B TW I677786B
Authority
TW
Taiwan
Prior art keywords
data
random
inversion
target
block
Prior art date
Application number
TW104119148A
Other languages
English (en)
Other versions
TW201624287A (zh
Inventor
金榮均
Young Gyun Kim
金台勳
Tae Hoon Kim
Original Assignee
南韓商愛思開海力士有限公司
SK Hynix Inc.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商愛思開海力士有限公司, SK Hynix Inc. filed Critical 南韓商愛思開海力士有限公司
Publication of TW201624287A publication Critical patent/TW201624287A/zh
Application granted granted Critical
Publication of TWI677786B publication Critical patent/TWI677786B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G06F3/0623—Securing storage systems in relation to content
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0607—Interleaved addressing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0615—Address space extension
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/04—Network architectures or network communication protocols for network security for providing a confidential data exchange among entities communicating through data packet networks
    • H04L63/0428—Network architectures or network communication protocols for network security for providing a confidential data exchange among entities communicating through data packet networks wherein the data content is protected, e.g. by encrypting or encapsulating the payload
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/04—Network architectures or network communication protocols for network security for providing a confidential data exchange among entities communicating through data packet networks
    • H04L63/0428—Network architectures or network communication protocols for network security for providing a confidential data exchange among entities communicating through data packet networks wherein the data content is protected, e.g. by encrypting or encapsulating the payload
    • H04L63/0435—Network architectures or network communication protocols for network security for providing a confidential data exchange among entities communicating through data packet networks wherein the data content is protected, e.g. by encrypting or encapsulating the payload wherein the sending and receiving network entities apply symmetric encryption, i.e. same key used for encryption and decryption
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/008—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols involving homomorphic encryption
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Software Systems (AREA)
  • Computing Systems (AREA)
  • Storage Device Security (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本發明提供一種資料儲存裝置，包括一轉換區塊，其適用於對寫入資料執行混碼運算，並產生隨機寫入資料，其中該混碼運算包括基於一隨機模式的反轉/未反轉處理和計算處理。

Description

資料儲存裝置及其操作方法
各種具體實施例一般係關於一種資料儲存裝置，尤其係關於一種資料儲存裝置之混碼(scramble)運算。
半導體記憶體裝置可用於儲存資料。半導體記憶體裝置可分成非揮發性和揮發性記憶體裝置。
該等非揮發性記憶體裝置即使無電源仍會維持儲存於其中的資料。該等非揮發性記憶體裝置包括快閃記憶體裝置，如反及(NAND)快閃或反或(NOR)快閃、鐵電隨機存取記憶體(Ferroelectrics Random Access Memory，FeRAM)、相變隨機存取記憶體(Phase-Change Random Access Memory，PCRAM)、磁阻隨機存取記憶體(Magnetoresistive Random Access Memory，MRAM)、或電阻隨機存取記憶體(Resistive Random Access Memory，ReRAM)。
揮發性記憶體裝置在無電源時無法維持儲存於其中的資料。揮發性記憶體裝置包括靜態隨機存取記憶體(Static Random Access Memory，SRAM)和動態隨機存取記憶體(Dynamic Random Access Memory，DRAM)。揮發性記憶體裝置由於處理速度相對較高，因此在資料處理系統中一般用作緩衝記憶體裝置、快取記憶體裝置、或工作記憶體裝置。
各種具體實施例係針對一種資料儲存裝置及其操作方法，其不僅藉由執行使用一隨機模式的計算處理而且藉由執行反轉/未反轉處理而能最大化混碼效應。
在一具體實施例中，一種資料儲存裝置可包括：一轉換區塊，其適用於對寫入資料執行一混碼運算，並產生隨機寫入資料，其中該混碼運算包括基於一隨機模式的反轉/未反轉處理和計算處理。
在一具體實施例中，一種資料儲存裝置可包括：一轉換區塊，其適用於藉由對寫入資料和隨機模式執行一邏輯運算而輸出第一隨機寫入資料；以及一非揮發性記憶體設備，該非揮發性記憶體設備包括：一反轉單元，其適用於藉由反轉/未反轉該第一隨機寫入資料而輸出第二隨機寫入資料；以及一目標記憶區塊，其適用於儲存該第二隨機寫入資料。
在一具體實施例中，一種資料儲存裝置之一操作方法可包括：藉由對寫入資料執行一混碼運算而產生隨機寫入資料，該產生包括：執行反轉/未反轉處理；以及基於隨機模式執行計算處理。
在一具體實施例中，一種資料儲存裝置可包括：一轉換區塊，其適用於對寫入資料執行混碼運算以回應旗標(flag)訊號，並產生隨機寫入資料；一記憶體設備，其包括複數記憶區塊，適用於執行一寫入操作以將該隨機寫入資料寫入一目標記憶區塊；以及一處理器，其適用於基於對應於該目標記憶區塊的旗標資訊而將該旗標訊號提供給該轉換區塊。
在一具體實施例中，一種資料儲存裝置之一操作方法可包括：基於對應於一目標記憶區塊的旗標資訊而輸出旗標訊號；藉由對寫入資料執行一混碼運算而產生隨機寫入資料，以回應該旗標訊號；以及一執行寫入操作以將該 隨機寫入資料寫入該目標記憶區塊。
10、20‧‧‧資料儲存裝置
11、21、31、41、51、61、71‧‧‧上方範例
12、22、32、42、52、62、72‧‧‧下方範例
100、300‧‧‧控制器
110、310‧‧‧處理器
120、320‧‧‧記憶體
125、325‧‧‧旗標資訊
130、130_1、130_2、130_3、330‧‧‧轉換區塊
131、231、331、336‧‧‧隨機模式產生單元
132、234、335、410‧‧‧反轉單元
133、233、333、337‧‧‧計算單元
200、400‧‧‧記憶體設備
210‧‧‧控制邏輯
220‧‧‧介面單元
230‧‧‧位址解碼器
240‧‧‧資料輸入/輸出單元
250‧‧‧記憶區域
BL‧‧‧位元線
B1-Bk‧‧‧記憶區塊
B1‧‧‧第一記憶區塊
B2‧‧‧第二記憶區塊
F1、F2‧‧‧旗標
FGS‧‧‧旗標訊號
P1-Pn‧‧‧頁面
RD‧‧‧讀取資料
RD1‧‧‧第一讀取資料
RD2‧‧‧第二讀取資料
RDP‧‧‧隨機模式
RDP1‧‧‧第一隨機模式
RDP2‧‧‧第二隨機模式
RDWD‧‧‧隨機寫入資料
RDWD1‧‧‧第一隨機寫入資料
RDWD2‧‧‧第二隨機寫入資料
RDRD‧‧‧隨機讀取資料
RDRD1‧‧‧第一隨機讀取資料
S110-S130、S210-S240、S310-S340、S410-S440、S510-S540、S610-S640、S710-S740‧‧‧步驟
SEED‧‧‧種子資料
T1、T2‧‧‧表格
WD‧‧‧寫入資料
WD1‧‧‧第一寫入資料
WD2‧‧‧第二寫入資料
WL‧‧‧字元線
〔圖1〕為例示根據本發明一具體實施例之一種資料儲存裝置的方塊圖。
〔圖2〕為例示圖1所示一記憶體設備的方塊圖。
〔圖3〕為例示圖1所示一轉換區塊之一示例性具體實施例的方塊圖。
〔圖4〕顯示對應於記憶區塊所設定的旗標和根據該等旗標說明圖3所示該轉換區塊之反轉/未反轉處理的表格。
〔圖5〕為說明圖3所示該轉換區塊之一混碼運算的圖式。
〔圖6〕為說明圖3所示該轉換區塊之一恢復(descramble)運算的圖式。
〔圖7〕顯示對應於記憶區塊所設定的旗標和根據該等旗標說明圖3所示該轉換區塊之反轉/未反轉處理的表格。
〔圖8〕為說明圖3所示該轉換區塊之一混碼運算的圖式。
〔圖9〕為說明圖1所示該資料儲存裝置之一操作方法的流程圖。
〔圖10〕為說明圖3所示該轉換區塊之一操作方法的流程圖。
〔圖11〕為說明圖3所示該轉換區塊之一操作方法的流程圖。
〔圖12〕為例示圖1所示一轉換區塊之一示例性具體實施例的方塊圖。
〔圖13〕為說明圖12所示該轉換區塊之一混碼運算的圖式。
〔圖14〕為說明圖12所示該轉換區塊之一恢復運算的圖式。
〔圖15〕為說明圖12所示該轉換區塊之一操作方法的流程圖。
〔圖16〕為說明圖12所示該轉換區塊之一操作方法的流程圖。
〔圖17〕為例示圖1所示轉換區塊之一示例性具體實施例的方塊圖。
〔圖18〕為說明圖17所示該轉換區塊之一混碼運算的圖式。
〔圖19〕為說明圖17所示該轉換區塊之一恢復運算的圖式。
〔圖20〕為說明圖17所示該轉換區塊之一操作方法的流程圖。
〔圖21〕為說明圖17所示該轉換區塊之一操作方法的流程圖。
〔圖22〕為例示根據本發明一具體實施例之一種資料儲存裝置的方塊圖。
在下文中，根據本發明的一種資料儲存裝置及其操作方法將會透過本發明示例性具體實施例參照所附圖式加以說明。然而，本發明或許可以不同形式體現，且不應被理解為限於文中所闡述該等具體實施例。而是，這些具體實施例係提供以詳細說明本發明達熟習本發明所屬技術領域之通常知識者很容易能實施本發明之技術概念的程度。
應可理解本發明之具體實施例不限於所附圖式所示該等細節，且所附圖式不必按比例繪製，且在某些實例中比例可能被誇大以更清楚描繪本發明之某些特徵。雖然使用特定術語，但應可瞭解所使用該術語僅為了說明特定具體實施例，且不欲限制本發明之範疇。
圖1為例示根據本發明一具體實施例之一種資料儲存裝置10的方塊圖。
參照圖1，資料儲存裝置10可配置成儲存從一主機裝置(圖未示)所提供的資料，以回應來自該主機裝置的寫入請求。此外，資料儲存裝置10可配置成將所儲存資料提供給該主機裝置以回應來自該主機裝置的讀取請求。該主機裝置可包括能處理資料之一電子裝置，如電腦、數位相機、或行動電話。資料儲存裝置10可藉由嵌入該主機裝置而操作，或是分開製造並在電耦合於該主 機裝置時操作。
資料儲存裝置10可由個人電腦記憶卡國際協會(Personal Computer Memory Card International Association，PCMCIA)卡、小型快速閃存(compact flash，CF)卡、智慧媒體卡、記憶棒、多媒體卡(multimedia card，MMC)、嵌入式MMC(embedded MMC，eMMC)、縮尺多媒體卡(reduced-size multimedia card，RS-MMC)和MMC微型尺寸版本(micro-size version of MMC，MMC-micro)、保全數位(secure digital，SD)卡、迷你保全數位(mini secure digital，mini-SD)和微型保全數位(micro secure digital，micro-SD)、通用快閃儲存體(universal flash storage，UFS)、或固態硬碟(solid state drive，SSD)配置。
資料儲存裝置10可包括一控制器100和一記憶體設備200。
控制器100可包括一處理器110、一記憶體120、和一轉換區塊130。
處理器110可控制資料儲存裝置10之整體操作。處理器110可控制記憶體設備200之寫入操作或讀取操作，以回應來自該主機裝置的寫入請求或讀取請求。處理器110可產生用於控制記憶體設備200之該等操作的命令，並將該等所產生命令提供給記憶體設備200。處理器110可在記憶體120上驅動用於控制資料儲存裝置10之操作的軟體程式。
處理器110可基於旗標資訊125而在轉換區塊130之混碼運算或恢復(descramble)運算中控制所執行的反轉/未反轉處理。處理器110可參照當轉換區塊130之該混碼運算或該恢復運算執行時，對應於記憶體設備200之一目標記憶區塊的旗標。當執行轉換區塊130之該混碼運算時，該目標記憶區塊可為所混碼資料即將寫入的記憶區塊。當執行轉換區塊130之該恢復運算時， 該目標記憶區塊可為一記憶區塊，其中即將恢復的讀取資料自該記憶區塊被讀取。處理器110可基於旗標資訊125而將用於控制轉換區塊130之該反轉/未反轉處理的旗標訊號提供給轉換區塊130。
處理器110可設定旗標資訊125。所設定旗標資訊125可儲存於記憶體120中。處理器110可基於該等記憶區塊之各自抹除計數，將對應於記憶體設備200中所包括該等記憶區塊的旗標設定為旗標資訊125。在每次抹除記憶區塊並更新抹除計數時，處理器110皆可重新設定對應於該對應記憶區塊的旗標。對應於該目標記憶區塊的該旗標可持續留存直到更新該目標記憶區塊之該抹除計數，據此，處理器110可控制轉換區塊130對相同原始資料持續執行該混碼運算和該恢復運算。
記憶體120可用作處理器110之工作記憶體、緩衝記憶體、或快取記憶體。記憶體120可用作儲存處理器110所驅動之各種程式資料和軟體程式的工作記憶體。記憶體120可用作緩衝在該主機裝置與記憶體設備200之間所傳輸資料的緩衝記憶體。記憶體120可用作暫時儲存快取資料的快取記憶體。
轉換區塊130可對即將儲存於記憶體設備200中之原始資料執行該混碼運算，並將該所混碼資料提供給記憶體設備200。由於記憶體設備200儲存由轉換區塊130混碼之資料，因此可抑制起因於記憶胞之中干擾現象的資料變形和起因於特定資料模式之重複儲存的記憶胞退化。轉換區塊130可藉由對讀取自記憶體設備200的該混碼資料執行該恢復運算而還原該原始資料。
轉換區塊130對該原始資料之該混碼運算可包括使用隨機模式的反轉/未反轉處理和計算處理。轉換區塊130可藉由使用該隨機模式的該反轉 /未反轉處理和該計算處理，而對該原始資料進行該混碼運算。在該具體實施例中，由於轉換區塊130不僅執行使用該隨機模式的該計算處理還進行該反轉/未反轉處理，因此對該原始資料的該混碼效應可最大化。轉換區塊130可執行反轉/未反轉處理以回應該旗標訊號。
轉換區塊130對讀取自記憶體設備200的該混碼資料之該恢復運算，可包括使用一隨機模式的反轉/未反轉處理和計算處理。轉換區塊130可藉由使用該隨機模式的該反轉/未反轉處理和該計算處理，對該混碼資料執行該恢復運算。用於還原該原始資料的該恢復運算可藉由在該對應原始資料上所執行該混碼運算之一反轉計算而進行。
圖1之資料儲存裝置10可包括轉換區塊130，其配置成執行如上述之該混碼運算和該恢復運算兩者。根據一具體實施例，資料儲存裝置10可用執行混碼運算的一混碼器和執行恢復運算的一恢復器實行。
記憶體設備200可包括一非揮發性記憶體設備。舉例來說，記憶體設備200可為快閃記憶體設備，如NAND快閃或NOR快閃、鐵電隨機存取記憶體(FeRAM)、相變隨機存取記憶體(PCRAM)、磁性隨機存取記憶體(MRAM)、或電阻隨機存取記憶體(ReRAM)。記憶體設備200可在處理器110之控制下儲存資料。雖然圖1例示資料儲存裝置10包括一個記憶體設備200，但應注意者，在資料儲存裝置10中所包括記憶體設備之數量並未具體限制。
圖2為例示圖1所示記憶體設備200的方塊圖。
參照圖2，記憶體設備200可包括一控制邏輯210、一介面單元220、一位址解碼器230、一資料輸入/輸出單元240、和一記憶區域250。
控制邏輯210可控制記憶體設備200之該等整體操作，如寫入 操作、讀取操作、和抹除操作，以回應從控制器100所提供該等命令。
介面單元220可與控制器100交換各種控制訊號，包括命令、位址、和資料。介面單元220可將該等各種控制訊號和所輸入至介面單元220之資料傳輸到記憶體設備200之內部單元。
位址解碼器230可將傳輸到其中的列位址和行位址解碼。位址解碼器230可控制字元線WL，使其被選擇性驅動以回應該等解碼列位址。位址解碼器230可控制資料輸入/輸出單元240，使得位元線BL被選擇性驅動以回應該等解碼行位址。
資料輸入/輸出單元240可將從介面單元220所傳輸之資料透過該等位元線BL傳輸到記憶區域250。資料輸入/輸出單元240可將從記憶區域250透過該等位元線BL所讀取之資料傳輸到介面單元220。
記憶區域250可透過該等字元線WL與位址解碼器230電耦合，並可透過該等位元線BL與資料輸入/輸出單元240電耦合。記憶區域250可包括例如三維結構之一記憶胞陣列。
記憶區域250可包括複數記憶胞，其分別設置於該等字元線WL和該等位元線BL彼此所交叉區域。該等記憶胞可根據儲存於各記憶胞中的資料位元之數量加以分類。舉例來說，該等記憶胞可分類成各儲存1位元的單階胞和各儲存至少2位元的多階胞。
記憶區域250可包括複數記憶區塊B1至Bk。各該等記憶區塊B1至Bk皆可包括複數頁面，舉例來說，P1至Pn。該等頁面P1至Pn當該等記憶胞為多階胞時，可根據儲存於記憶胞中的資料加以分類。舉例來說，當記憶胞為各儲存2位元的多階胞時，該等頁面P1至Pn可分類成LSB頁面和MSB頁 面。
記憶體設備200可以記憶區塊為單位進行該抹除操作。記憶體設備200可以頁面為單位進行該寫入操作或該讀取操作。
圖3為例示圖1所示轉換區塊130之一示例性具體實施例的方塊圖。
參照圖3，轉換區塊130_1可接收原始資料作為第一寫入資料WD1，對該第一寫入資料WD1執行一混碼運算，並輸出該混碼之第一寫入資料WD1為隨機寫入資料RDWD。該隨機寫入資料RDWD可寫入記憶體設備200，並從記憶體設備200讀取為隨機讀取資料RDRD。轉換區塊130_1可接收讀取自記憶體設備200的該隨機讀取資料RDRD，對該隨機讀取資料RDRD執行恢復運算，並輸出該恢復之隨機讀取資料RDRD為第二讀取資料RD2。
轉換區塊130_1可包括一隨機模式產生單元131、一反轉單元132、和一計算單元133。
隨機模式產生單元131可接收種子資料SEED，並基於該種子資料SEED而輸出一隨機模式RDP。在該混碼運算中，該種子資料SEED可選擇以回應該隨機寫入資料RDWD即將寫入的目標記憶區塊之目標頁面位址。在該恢復運算中，該種子資料SEED可選擇以回應該隨機讀取資料RDRD所讀取自之一目標記憶區塊之目標頁面位址。隨機模式產生單元131可為相同目標頁面在該混碼運算和該恢復運算中接收相同種子資料SEED，並據此輸出相同隨機模式RDP。隨機模式產生單元131可藉由例如線性反饋位移暫存器而配置。
在該混碼運算中，反轉單元132可接收該第一寫入資料WD1、基於一旗標訊號FGS而反轉/未反轉該第一寫入資料WD1、並將第二寫入資料 WD2輸出到計算單元133。當該旗標訊號FGS啟用時，反轉單元132可反轉該第一寫入資料WD1，並輸出該反轉之第一寫入資料WD1作為該第二寫入資料WD2。當該旗標訊號FGS停用時，反轉單元132可未反轉該第一寫入資料WD1並輸出該所未反轉第一寫入資料WD1作為該第二寫入資料WD2。
在該恢復運算中，反轉單元132可從計算單元133接收第一讀取資料RD1、基於該旗標訊號FGS而反轉/未反轉該第一讀取資料RD1、並輸出該第二讀取資料RD2。當該旗標訊號FGS啟用時，反轉單元132可反轉該第一讀取資料RD1，並輸出該反轉之第一讀取資料RD1作為該第二讀取資料RD2。反轉單元132可基於該停用之旗標訊號FGS而未反轉該第一讀取資料RD1，並輸出該未反轉之第一讀取資料RD1作為該第二讀取資料RD2。
在該混碼運算中，計算單元133可對該第二寫入資料WD2和該隨機模式RDP執行一邏輯運算，並輸出該隨機寫入資料RDWD。在該恢復運算中，計算單元133可對該隨機讀取資料RDRD和該隨機模式RDP執行邏輯運算，並輸出該第一讀取資料RD1。該邏輯運算可為，舉例來說，互斥或(exclusive OR)邏輯運算。
圖4顯示對應於該等記憶區塊B1至Bk所設定的該等旗標F1和根據該等旗標F1說明圖3所示轉換區塊130_1之該反轉/未反轉處理的一表格T1。
參照圖4，處理器110可設定對應於記憶體設備200中所包括該等記憶區塊B1至Bk的該等旗標F1。處理器110可基於該等各自記憶區塊B1至Bk之該等抹除計數而設定對應於該等記憶區塊B1至Bk的該等旗標F1。根據一具體實施例，處理器110可將對應於各該等記憶區塊B1至Bk的旗標皆設 定為1位元。舉例來說，處理器110當將記憶區塊之該抹除計數除以2時，可設定餘數作為對應於該記憶區塊的旗標。
在每次抹除該記憶區塊並更新該抹除計數時，處理器110皆可重新設定對應於該記憶區塊的該旗標。對應於該目標記憶區塊的該旗標可留存直到更新該目標記憶區塊之該抹除計數，據此，處理器110可控制轉換區塊130對相同原始資料持續執行該混碼運算和該恢復運算。由於對應旗標在每次記憶區塊抹除時皆重新設定，因此即使轉換區塊130_1在該目標記憶區塊之該抹除前和後接收相同原始資料，該反轉/未反轉處理仍可以不同方式執行以回應該旗標。因此，該混碼效應可最大化。
在轉換區塊130_1之該混碼運算中，處理器110可參照對應於該隨機寫入資料RDWD即將寫入之該目標記憶區塊的該旗標之該設定值。在轉換區塊130_1之該恢復運算中，處理器110可參照對應於該隨機讀取資料RDRD所讀取自之該目標記憶區塊的該旗標之該設定值。處理器110可將該旗標訊號FGS傳輸到轉換區塊130_1以回應該所參照之旗標。舉例來說，處理器110可當該所參照旗標為「0」時停用該旗標訊號FGS。舉例來說，處理器110可在該所參照旗標為「1」時啟用該旗標訊號FGS。
在該混碼運算和恢復運算中，反轉單元132可基於該旗標訊號FGS而反轉/未反轉輸入其中的該第一寫入資料WD1和該第一讀取資料RD1。舉例來說，反轉單元132可在該旗標訊號FGS停用時，未反轉輸入其中的該第一寫入資料WD1和該第一讀取資料RD1。舉例來說，在該旗標訊號FGS啟用時，反轉單元132可反轉輸入其中的該第一寫入資料WD1和該第一讀取資料RD1。
總結來說，在對應於該目標記憶區塊的該旗標設定為「0」時，輸入至反轉單元132的該第一寫入資料WD1和該第一讀取資料RD1可為未反轉。在對應於該目標記憶區塊的該旗標設定為「1」時，輸入至反轉單元132的該第一寫入資料WD1和該第一讀取資料RD1可為反轉。
圖5為說明圖3所示轉換區塊130_1之該混碼運算的圖式。圖6為說明圖3所示轉換區塊130_1之該恢復運算的圖式。
參照圖5和圖6，假設對應於記憶體設備200之該第一記憶區塊B1的旗標設定為「1」，而對應於記憶體設備200之該第二記憶區塊B2的旗標設定為「0」。在圖5和圖6中，假設反轉/未反轉處理係執行以回應如上述參照圖4設定為1位元的旗標。
在下文中，將會參照圖3至圖5詳細說明轉換區塊130_1之該混碼運算。
在上方範例11和下方範例12中，轉換區塊130_1可接收原始資料(亦即該第一寫入資料WD1)、混碼該第一寫入資料WD1、並輸出該隨機寫入資料RDWD。該隨機寫入資料RDWD即將寫入的記憶體設備200之目標記憶區塊，可為上方範例11中的該第一記憶區塊B1和下方範例12中的該第二記憶區塊B2。
在上方範例11中，反轉單元132可接收該第一寫入資料WD1。反轉單元132可基於對應於該第一記憶區塊B1的該旗標「1」而接收該啟用旗標訊號FGS。反轉單元132可基於該旗標訊號FGS而反轉該第一寫入資料WD1，並輸出該反轉之第一寫入資料WD1作為該第二寫入資料WD2。隨機模式產生單元131可輸出該隨機模式RDP。計算單元133可對該第二寫入資料WD2和 該隨機模式RDP執行一邏輯運算(例如互斥或邏輯運算)，並輸出該隨機寫入資料RDWD。該所輸出的隨機寫入資料RDWD可傳輸到記憶體設備200，並寫入該第一記憶區塊B1。
在下方範例12中，反轉單元132可接收該第一寫入資料WD1。反轉單元132可基於對應於該第二記憶區塊B2的該旗標「0」而接收該停用之旗標訊號FGS。反轉單元132可基於該旗標訊號FGS而未反轉該第一寫入資料WD1，並輸出該未反轉之第一寫入資料WD1作為該第二寫入資料WD2。隨機模式產生單元131可輸出該隨機模式RDP。計算單元133可對該第二寫入資料WD2和該隨機模式RDP執行一邏輯運算(例如互斥或邏輯運算)，並輸出該隨機寫入資料RDWD。該輸出的隨機寫入資料RDWD可傳輸到記憶體設備200，並寫入該第二記憶區塊B2。
在下文中，將會參照圖3、圖4、和圖6詳細說明轉換區塊130_1之該恢復運算。
在上方範例21和下方範例22中，轉換區塊130_1可接收混碼之資料(亦即該隨機讀取資料RDRD)、恢復該隨機讀取資料RDRD、並輸出原始資料(亦即該第二讀取資料RD2)。該隨機讀取資料RDRD所讀取自的記憶體設備200之目標記憶區塊，可為上方範例21中的該第一記憶區塊B1和下方範例22中的該第二記憶區塊B2。
在上方範例21中，計算單元133可接收該隨機讀取資料RDRD。隨機模式產生單元131可輸出該隨機模式RDP。計算單元133可對該隨機讀取資料RDRD和該隨機模式RDP執行一邏輯運算(例如互斥或邏輯運算)，並輸出該第一讀取資料RD1。反轉單元132可基於對應於該第一記憶區塊B1的該旗標 「1」而接收該啟用之旗標訊號FGS。反轉單元132可基於該旗標訊號FGS而反轉該第一讀取資料RD1，並輸出該所反轉第一讀取資料RD1為該第二讀取資料RD2。
在下方範例22中，反轉單元132可基於對應於該第二記憶區塊B2的該旗標「0」而接收該停用之旗標訊號FGS。反轉單元132可基於該旗標訊號FGS而未反轉該第一讀取資料RD1，並輸出該所未反轉第一讀取資料RD1為該第二讀取資料RD2。
圖7顯示對應於該等記憶區塊B1至Bk所設定的旗標F2和根據該等旗標F2說明圖3所示轉換區塊130_1之該反轉/未反轉處理的一表格T2。
參照圖7，處理器110可將對應於各該等記憶區塊B1至Bk的該旗標F2皆設定為2位元。舉例來說，當處理器110將記憶區塊之該抹除計數除以4時，可設定餘數為對應於該記憶區塊的旗標。
在對應於某記憶區塊的該2位元旗標F2中最低有效位元(least significant bit，LSB)可對應至該記憶區塊之第一頁面組，而最高有效位元(most significant bit，MSB)可對應至該記憶區塊之第二頁面組。舉例來說，在頁面分成LSB頁面和MSB頁面時，對應於該記憶區塊的該2位元旗標中該最低有效位元可對應至該等LSB頁面，而該最高有效位元可對應至該等MSB頁面。
在轉換區塊130_1之該混碼運算中，處理器110可參照對應於該隨機寫入資料RDWD即將寫入的目標記憶區塊之目標頁面的旗標之設定值。在轉換區塊130_1之該恢復運算中，處理器110可參照對應於該隨機讀取資料RDRD所讀取自之目標記憶區塊的旗標之設定值。舉例來說，當該目標頁面為LSB頁面時，處理器110可參照對應於該目標記憶區塊的該旗標之該最低有效 位元。舉例來說，當該目標頁面為MSB頁面時，處理器110可參照對應於該目標記憶區塊的該旗標之該最高有效位元。
處理器110可將該旗標訊號FGS傳輸到轉換區塊130_1以回應該參照之旗標。反轉單元132可基於該旗標訊號FGS而執行反轉/未反轉處理。
總結來說，當對應於該目標記憶區塊的該旗標設定為「00」時，輸入至反轉單元132的該第一寫入資料WD1和該第一讀取資料RD1不論為LSB資料或為MSB資料，皆可為未反轉。當對應於該目標記憶區塊的該旗標設定為「01」時，輸入至反轉單元132的該第一寫入資料WD1和該第一讀取資料RD1僅在其為LSB資料時可為反轉。當對應於該目標記憶區塊的該旗標設定為「10」時，輸入至反轉單元132的該第一寫入資料WD1和該第一讀取資料RD1僅在其為MSB資料時可為反轉。當對應於該目標記憶區塊的該旗標設定為「11」時，輸入至反轉單元132的該第一寫入資料WD1和該第一讀取資料RD1不論為LSB資料或為MSB資料，皆可為反轉。
圖8為說明圖3所示轉換區塊130_1之該混碼運算的圖式。
參照圖8，假設對應於記憶體設備200之該第一記憶區塊B1的旗標設定為「01」。在圖8中，假設反轉/未反轉處理係執行以回應如上述參照圖7設定為2位元的旗標。
在下文中，將會參照圖3、圖7、和圖8詳細說明轉換區塊130_1之該混碼運算。
在上方範例31和下方範例32中，轉換區塊130_1可接收原始資料(亦即該第一寫入資料WD1)、混碼該第一寫入資料WD1、並輸出該隨機寫入資料RDWD。在上方範例31中，該隨機寫入資料RDWD即將寫入的記憶體 設備200之目標記憶區塊可為該第一記憶區塊B1，而目標頁面可為一LSB頁面。在下方範例32中，目標記憶區塊可為該第一記憶區塊B1，而目標頁面可為一MSB頁面。
在上方範例31中，反轉單元132可接收該第一寫入資料WD1。反轉單元132可基於對應於該第一記憶區塊B1的該旗標之該最低有效位元「1」而接收該啟用之旗標訊號FGS。反轉單元132可基於該旗標訊號FGS而反轉該第一寫入資料WD1，並輸出該反轉之第一寫入資料WD1作為該第二寫入資料WD2。隨機模式產生單元131可輸出該隨機模式RDP。計算單元133可對該第二寫入資料WD2和該隨機模式RDP進行一邏輯運算(例如互斥或邏輯運算)，並輸出該隨機寫入資料RDWD。該輸出的隨機寫入資料RDWD可傳輸到記憶體設備200，並寫入該第一記憶區塊B1之該LSB頁面。
在下方範例32中，反轉單元132可基於對應於該第一記憶區塊B1的該旗標之該最高有效位元「0」而接收該停用之旗標訊號FGS。反轉單元132可基於該旗標訊號FGS而未反轉該第一寫入資料WD1，並輸出該未反轉之第一寫入資料WD1作為該第二寫入資料WD2。隨機模式產生單元131可輸出該隨機模式RDP。計算單元133可對該第二寫入資料WD2和該隨機模式RDP進行一邏輯運算(例如互斥或邏輯運算)，並輸出該隨機寫入資料RDWD。該所輸出的隨機寫入資料RDWD可傳輸到記憶體設備200，並寫入該第一記憶區塊B1之該MSB頁面。
根據一具體實施例，處理器110可將對應於各該等記憶區塊B1至Bk的旗標皆設定為i位元，其中i為大於1的自然數。舉例來說，處理器110在將記憶區塊之該抹除計數除以2i時，可設定餘數為對應於該記憶區塊的旗標。 在對應於某記憶區塊的i位元旗標中，各自位元可對應於該對應記憶區塊之該等不同頁面組。在轉換區塊130之該混碼運算和該恢復運算中，處理器110可參照對應於在對應該目標記憶區塊的該i位元旗標中之目標頁面的位元，並啟用/停用該旗標訊號FGS。
圖9為說明圖1所示資料儲存裝置10之一操作方法的流程圖。
在下文中，將會參照圖1和圖9詳細說明資料儲存裝置10之該操作方法。
參照圖9，在步驟S110，處理器110可控制在記憶體設備200之一記憶區塊上的抹除操作。
在步驟S120，處理器110可更新對應於該抹除之記憶區塊的抹除計數。
在步驟S130，處理器110可基於該更新之抹除計數而重新設定對應於該抹除之記憶區塊的旗標。
圖10為說明圖3所示轉換區塊130_1之一操作方法的流程圖。
在下文中，將會參照圖3和圖10詳細說明轉換區塊130_1之該混碼運算。
參照圖10，在步驟S210，轉換區塊130_1可接收該第一寫入資料WD1。
在步驟S220，反轉單元132可基於該旗標訊號FGS而透過該第一寫入資料WD1的反轉/未反轉處理產生該第二寫入資料WD2。
在步驟S230，計算單元133可藉由對該第二寫入資料WD2和該隨機模式RDP執行一邏輯運算而產生該隨機寫入資料RDWD。
在步驟S240，轉換區塊130_1可輸出該隨機寫入資料RDWD。
圖11為說明圖3所示轉換區塊130_1之一操作方法的流程圖。
在下文中，將會參照圖3和圖11詳細說明轉換區塊130_1之該恢復運算。
參照圖11，在步驟S310，轉換區塊130_1可接收該隨機讀取資料RDRD。
在步驟S320，計算單元133可藉由對該隨機讀取資料RDRD和該隨機模式RDP執行一邏輯運算而產生該第一讀取資料RD1。
在步驟S330，反轉單元132可基於該旗標訊號FGS而透過該第一讀取資料RD1的反轉/未反轉處理產生該第二讀取資料RD2。
在步驟S340，轉換區塊130_1可輸出該第二讀取資料RD2。
圖12為例示圖1所示轉換區塊130_1之一示例性具體實施例的方塊圖。
參照圖12，轉換區塊130_2可接收寫入資料WD、對該寫入資料WD執行混碼運算、並輸出該混碼之寫入資料WD作為隨機寫入資料RDWD。該隨機寫入資料RDWD可寫入記憶體設備200，並被從記憶體設備200讀取作為隨機讀取資料RDRD。轉換區塊130_2可接收讀取自記憶體設備200的該隨機讀取資料RDRD、對該隨機讀取資料RDRD執行恢復運算、並輸出該恢復之隨機讀取資料RDRD作為讀取資料RD。
轉換區塊130_2可包括一隨機模式產生單元231、一計算單元233、和一反轉單元234。不同於圖3之轉換區塊130_1，在轉換區塊130_2中，反轉單元234可反轉第一隨機模式RDP1以回應旗標訊號FGS。
隨機模式產生單元231可接收種子資料SEED，並基於該種子資料SEED而輸出該第一隨機模式RDP1。隨機模式產生單元231可以大體上如同圖3之隨機模式產生單元131的相同方式進行配置及操作。
反轉單元234可接收該第一隨機模式RDP1，基於該旗標訊號FGS而反轉/未反轉該第一隨機模式RDP1，並輸出第二隨機模式RDP2。反轉單元234可在該旗標訊號FGS啟用時反轉該第一隨機模式RDP1，並輸出該反轉之第一隨機模式RDP1作為該第二隨機模式RDP2。反轉單元234可在該旗標訊號FGS停用時未反轉該第一隨機模式RDP1，並輸出該未反轉之第一隨機模式RDP1作為該第二隨機模式RDP2。
在該混碼運算中，計算單元233可對該寫入資料WD和該第二隨機模式RDP2執行一邏輯運算，並輸出該隨機寫入資料RDWD。在該恢復運算中，計算單元233可對該隨機讀取資料RDRD和該第二隨機模式RDP2執行一邏輯運算，並輸出該讀取資料RD。計算單元233之該邏輯運算可為，舉例來說，互斥或邏輯運算。
圖13為說明圖12所示轉換區塊130_2之該混碼運算的圖式。圖14為說明圖12所示轉換區塊130_2之該恢復運算的圖式。
參照圖13和圖14，假設對應於記憶體設備200之該第一記憶區塊B1的旗標設定為「01」。
在圖13和圖14中，假設執行反轉/未反轉處理以回應如上述參照圖7設定為2位元的旗標。亦即，當目標頁面為一LSB頁面時，處理器110可藉由參照對應於目標記憶區塊的該旗標之該最低有效位元，而輸出該旗標訊號FGS。當目標頁面為一MSB頁面時，處理器110可藉由參照對應於目標記憶 區塊的該旗標之該最高有效位元，而輸出該旗標訊號FGS。
在下文中，將會參照圖12和圖13詳細說明轉換區塊130_2之該混碼運算。
在上方範例41和下方範例42中，轉換區塊130_2可接收該寫入資料WD、混碼該寫入資料WD、並輸出該隨機寫入資料RDWD。該隨機寫入資料RDWD即將寫入的記憶體設備200之目標記憶區塊可為該第一記憶區塊B1。目標頁面可為上方範例41中的一LSB頁面和下方範例42中的一MSB頁面。
在上方範例41中，計算單元233可接收該寫入資料WD。隨機模式產生單元231可輸出該第一隨機模式RDP1。反轉單元234可基於對應於該第一記憶區塊B1的該旗標之該最低有效位元「1」而接收該啟用之旗標訊號FGS。反轉單元234可基於該旗標訊號FGS而反轉該第一隨機模式RDP1，並輸出該反轉之第一隨機模式RDP1作為該第二隨機模式RDP2。計算單元233可對該寫入資料WD和該第二隨機模式RDP2執行一邏輯運算(例如互斥或邏輯運算)，並輸出該隨機寫入資料RDWD。該輸出的隨機寫入資料RDWD可傳輸到記憶體設備200，並寫入該第一記憶區塊B1之該LSB頁面。
在下方範例42中，反轉單元234可基於對應於該第一記憶區塊B1的該旗標之該最高有效位元「0」而接收該停用之旗標訊號FGS。反轉單元234可基於該旗標訊號FGS而未反轉該第一隨機模式RDP1，並輸出該未反轉之第一隨機模式RDP1作為該第二隨機模式RDP2。計算單元233可對該寫入資料WD和該第二隨機模式RDP2進行一邏輯運算(例如互斥或邏輯運算)，並輸出該隨機寫入資料RDWD。該輸出的隨機寫入資料RDWD可傳輸到記憶體設備200， 並寫入該第一記憶區塊B1之該MSB頁面。
在下文中，將會參照圖12和圖14詳細說明轉換區塊130_2之該恢復運算。
在上方範例51和下方範例52中，轉換區塊130_2可接收混碼資料(亦即該隨機讀取資料RDRD)、恢復該隨機讀取資料RDRD、並輸出原始資料(亦即該讀取資料RD)。該隨機讀取資料RDRD所讀取自的記憶體設備200之目標記憶區塊，可為該第一記憶區塊B1。在上方範例51中，目標頁面可為一LSB頁面，在下方範例52中，目標頁面可為一MSB頁面。
在上方範例51中，計算單元233可接收該隨機讀取資料RDRD。隨機模式產生單元231可輸出該第一隨機模式RDP1。反轉單元234可基於對應於該第一記憶區塊B1的該旗標之該最低有效位元「1」而接收該啟用之旗標訊號FGS。反轉單元234可基於該旗標訊號FGS而反轉該第一隨機模式RDP1，並輸出該反轉之第一隨機模式RDP1作為該第二隨機模式RDP2。計算單元233可對該隨機讀取資料RDRD和該第二隨機模式RDP2執行一邏輯運算(例如互斥或邏輯運算)，並輸出該讀取資料RD。
在下方範例52中，反轉單元234可基於對應於該第一記憶區塊B1的該旗標之該最高有效位元「0」而接收該停用之旗標訊號FGS。反轉單元234可基於該旗標訊號FGS而未反轉該第一隨機模式RDP1，並輸出該未反轉之第一隨機模式RDP1作為該第二隨機模式RDP2。計算單元233可對該隨機讀取資料RDRD和該第二隨機模式RDP2執行一邏輯運算(例如互斥或邏輯運算)，並輸出該讀取資料RD。
圖15為說明圖12所示轉換區塊130_2之一操作方法的流程圖。
在下文中，將會參照圖12和圖15詳細說明轉換區塊130_2之該混碼運算。
參照圖15，在步驟S410，轉換區塊130_2可接收該寫入資料WD。
在步驟S420，反轉單元234可基於該旗標訊號FGS而透過該第一隨機模式RDP1的反轉/未反轉處理產生該第二隨機模式RDP2。
在步驟S430，計算單元233可藉由對該寫入資料WD和該第二隨機模式RDP2執行一邏輯運算而產生該隨機寫入資料RDWD。
在步驟S440，轉換區塊130_2可輸出該隨機寫入資料RDWD。
圖16為說明圖12所示轉換區塊130_2之一操作方法的流程圖。
在下文中，將會參照圖12和圖16詳細說明轉換區塊130_2之該恢復運算。
參照圖16，在步驟S510，轉換區塊130_2可接收該隨機讀取資料RDRD。
在步驟S520，反轉單元234可基於該旗標訊號FGS而透過該第一隨機模式RDP1的反轉/未反轉處理產生該第二隨機模式RDP2。
在步驟S530，計算單元233可藉由對該隨機讀取資料RDRD和該第二隨機模式RDP2執行一邏輯運算而產生該讀取資料RD。
在步驟S540，轉換區塊130_2可輸出該讀取資料RD。
圖17為例示圖1所示轉換區塊130之一示例性具體實施例的方塊圖。
參照圖17，轉換區塊130_3可接收寫入資料WD、對該寫入資料WD執行一混碼運算、並輸出該混碼之寫入資料WD作為第二隨機寫入資料 RDWD2。該第二隨機寫入資料RDWD2可寫入記憶體設備200，並從記憶體設備200讀取為第一隨機讀取資料RDRD1。轉換區塊130_3可接收讀取自記憶體設備200的該第一隨機讀取資料RDRD1、對該第一隨機讀取資料RDRD1執行恢復運算、並輸出該所恢復第一隨機讀取資料RDRD1作為讀取資料RD。
轉換區塊130_3可包括一隨機模式產生單元331、一計算單元333、和一反轉單元335。
隨機模式產生單元331可接收一種子資料SEED，並基於該種子資料SEED而輸出一隨機模式RDP。隨機模式產生單元331可以大體上如同圖3之隨機模式產生單元131的相同方式進行配置及操作。
在該混碼運算中，計算單元333可對該寫入資料WD和該隨機模式RDP執行一邏輯運算，並輸出第一隨機寫入資料RDWD1。在該恢復運算中，計算單元333可對第二隨機讀取資料RDRD2和該隨機模式RDP執行一邏輯運算，並輸出該讀取資料RD。計算單元333之該邏輯運算可為，舉例來說，互斥或邏輯運算。
在該混碼運算中，反轉單元335可接收該第一隨機寫入資料RDWD1，基於該旗標訊號FGS而反轉/未反轉該第一隨機寫入資料RDWD1，並輸出該第二隨機寫入資料RDWD2。反轉單元335可在該旗標訊號FGS啟用時反轉該第一隨機寫入資料RDWD1，並輸出該反轉之第一隨機寫入資料RDWD1作為該第二隨機寫入資料RDWD2。反轉單元335可在該旗標訊號FGS停用時未反轉該第一隨機寫入資料RDWD1，並輸出該未反轉之第一隨機寫入資料RDWD1作為該第二隨機寫入資料RDWD2。
在該恢復運算中，反轉單元335可接收該第一隨機讀取資料 RDRD1，基於該旗標訊號FGS而反轉/未反轉該第一隨機讀取資料RDRD1，並輸出該第二隨機讀取資料RDRD2。反轉單元335可在該旗標訊號FGS啟用時反轉該第一隨機讀取資料RDRD1，並輸出該反轉之第一隨機讀取資料RDRD1作為該第二隨機讀取資料RDRD2。反轉單元335可在該旗標訊號FGS停用時未反轉該第一隨機讀取資料RDRD1，並輸出該未反轉之第一隨機讀取資料RDRD1作為該第二隨機讀取資料RDRD2。
圖18為說明圖17所示轉換區塊130_3之該混碼運算的圖式。圖19為說明圖17所示轉換區塊130_3之該恢復運算的圖式。
參照圖18和圖19，假設對應於記憶體設備200之該第一記憶區塊B1的旗標設定為「01」。在圖18和圖19中，假設執行反轉/未反轉處理係以回應如上述參照圖7設定為2位元的旗標。
在下文中，將會參照圖17和圖18詳細說明轉換區塊130_3之該混碼運算。
在上方範例61和下方範例62中，轉換區塊130_3可接收該寫入資料WD，混碼該寫入資料WD，並輸出該第二隨機寫入資料RDWD2。該第二隨機寫入資料RDWD2即將寫入的記憶體設備200之目標記憶區塊可為該第一記憶區塊B1。目標頁面可為上方範例61中的一LSB頁面和下方範例62中的一MSB頁面。
在上方範例61中，計算單元333可接收該寫入資料WD。隨機模式產生單元331可輸出該隨機模式RDP。計算單元333可對該寫入資料WD和該隨機模式RDP執行一邏輯運算(例如互斥或邏輯運算)，並輸出該第一隨機寫入資料RDWD1。反轉單元335可基於對應於該第一記憶區塊B1的該旗標之 該最低有效位元「1」而接收該啟用之旗標訊號FGS。反轉單元335可基於該旗標訊號FGS而反轉該第一隨機寫入資料RDWD1，並輸出該反轉之第一隨機寫入資料RDWD1作為該第二隨機寫入資料RDWD2。該輸出的第二隨機寫入資料RDWD2可傳輸到記憶體設備200，並寫入該第一記憶區塊B1之該LSB頁面。
在下方範例62中，反轉單元335可基於對應於該第一記憶區塊B1的該旗標之最高有效位元「0」而接收該停用之旗標訊號FGS。反轉單元335可基於該旗標訊號FGS而未反轉該第一隨機寫入資料RDWD1，並輸出該未反轉之第一隨機寫入資料RDWD1作為該第二隨機寫入資料RDWD2。該輸出的第二隨機寫入資料RDWD2可傳輸到記憶體設備200，並寫入該第一記憶區塊B1之該MSB頁面。
在下文中，將會參照圖17和圖19詳細說明轉換區塊130_3之該恢復運算。
在上方範例71和下方範例72中，轉換區塊130_3可接收混碼資料，亦即該第一隨機讀取資料RDRD1，恢復該第一隨機讀取資料RDRD1，並輸出原始資料，亦即該讀取資料RD。該第一隨機讀取資料RDRD1所讀取自的記憶體設備200之目標記憶區塊可為該第一記憶區塊B1。目標頁面可為上方範例71中的一LSB頁面和下方範例72中的一MSB頁面。
在上方範例71中，反轉單元335可接收該第一隨機讀取資料RDRD1。反轉單元335可基於對應於該第一記憶區塊B1的該旗標之該最低有效位元「1」而接收該啟用之旗標訊號FGS。反轉單元335可基於該旗標訊號FGS而反轉該第一隨機讀取資料RDRD1，並輸出該反轉之第一隨機讀取資料RDRD1 作為該第二隨機讀取資料RDRD2。隨機模式產生單元331可輸出該隨機模式RDP。計算單元333可對該 第二隨機讀取資料RDRD2和該隨機模式RDP執行一邏輯運算(例如互斥或邏輯運算)，並輸出該讀取資料RD。
在下方範例72中，反轉單元335可基於對應於該第一記憶區塊B1的該旗標之該最高有效位元「0」而接收該停用之旗標訊號FGS。反轉單元335可基於該旗標訊號FGS而未反轉該第一隨機讀取資料RDRD1，並輸出該未反轉之第一隨機讀取資料RDRD1作為該第二隨機讀取資料RDRD2。計算單元333可對該第二隨機讀取資料RDRD2和該隨機模式RDP執行一邏輯運算(例如互斥或邏輯運算)，並輸出該讀取資料RD。
圖20為說明圖17所示轉換區塊130_3之一操作方法的流程圖。
在下文中，將會參照圖17和圖20詳細說明轉換區塊130_3之該混碼運算。
參照圖20，在步驟S610，轉換區塊130_3可接收該寫入資料WD。
在步驟S620，計算單元333可藉由對該寫入資料WD和該隨機模式RDP執行一邏輯運算而產生該第一隨機寫入資料RDWD1。
在步驟S630，反轉單元335可基於該旗標訊號FGS而透過該第一隨機寫入資料RDWD1的反轉/未反轉處理產生該第二隨機寫入資料RDWD2。
在步驟S640，轉換區塊130_3可輸出該第二隨機寫入資料RDWD2。
圖21為說明圖17所示轉換區塊130_3之一操作方法的流程圖。
在下文中，將會參照圖17和圖21詳細說明轉換區塊130_3之 該恢復運算。
參照圖21，在步驟S710，轉換區塊130_3可接收該第一隨機讀取資料RDRD1。
在步驟S720，反轉單元335可基於該旗標訊號FGS而透過該第一隨機讀取資料RDRD1的反轉/未反轉處理產生該第二隨機讀取資料RDRD2。
在步驟S730，計算單元333可藉由對該第二隨機讀取資料RDRD2和該隨機模式RDP執行一邏輯運算而產生該讀取資料RD。
在步驟S740，轉換區塊130_3可輸出該讀取資料RD。
圖22為例示根據一具體實施例之資料儲存裝置20的方塊圖。
參照圖22，資料儲存裝置20可大體上以如同圖1之資料儲存裝置10的相同方式進行配置，不同之處在於反轉單元410並非包括於轉換區塊330中，而是包括於記憶體設備400中。
資料儲存裝置20可包括一控制器300和該記憶體設備400。
控制器300可包括一處理器310、一記憶體320、和該轉換區塊330。處理器310可基於旗標資訊325而將用於控制反轉單元410之反轉/未反轉處理的控制訊號傳輸到記憶體設備400。舉例來說，處理器310可藉由在寫入或讀取命令中包括該控制訊號，而將該控制訊號傳輸到記憶體設備400。
轉換區塊330可包括一隨機模式產生單元336和一計算單元337。隨機模式產生單元336和計算單元337可以大體上如同圖17之隨機模式產生單元331和計算單元333的相同方式進行配置及操作。
記憶體設備400可包括該反轉單元410。反轉單元410可在處理器310之控制下執行該反轉/未反轉處理。反轉單元410可以大體上如同圖17之 反轉單元335的相同方式進行配置及操作。
作為參考，在圖22中，轉換區塊330之計算單元337可對從隨機模式產生單元336所輸入的寫入資料和隨機模式執行一邏輯運算(例如互斥或邏輯運算)，並在混碼運算期間將第一隨機寫入資料輸出到記憶體設備400之反轉單元410。在恢復運算期間，記憶體設備400之反轉單元410可基於旗標訊號而反轉/未反轉第一隨機讀取資料，並在恢復運算期間將第二隨機讀取資料輸出到在控制器300中的轉換區塊330之計算單元337。
雖然以上已說明各種具體實施例，但熟習此項技術者應可理解該等具體實施例僅為範例。據此，於文中所說明的資料儲存裝置及其操作方法不應基於該等所說明具體實施例加以限制。

Claims (20)

  1. 一種資料儲存裝置，包含：一轉換區塊，其適用於對寫入資料執行一混碼(scramble)運算，並產生隨機寫入資料以儲存在具有一第一頁面組的一目標記憶區塊的一目標頁面中以及不包括第一頁面組的一第二頁面組，以及一處理器，被配置為當該目標記易區塊的一抹除計數除以一預設值時設定一餘數，作為與該目標記憶區塊相對應的一標記，其中該混碼運算包括基於一旗標的反轉/未反轉處理和基於一隨機模式的計算處理，其中該旗標中的一最低有效位元對應於該第一頁面組，以及該旗標中一最高有效位元對應於該第二頁面組，以及其中當該最低有效位元具有一第一值集，則該反轉處理被執行在該第一頁面組的該目標頁面上，以及當該最高有效位元具有該第一值集，則該反轉處理被執行在該第二頁面組的目標頁面上。
  2. 如申請專利範圍第1項所述之資料儲存裝置，其中該轉換區塊包含：一反轉單元，其適用於進行該反轉/未反轉處理；以及一計算單元，其適用於基於該隨機模式執行該計算處理。
  3. 如申請專利範圍第1項所述之資料儲存裝置，其中該處理器適用於控制該反轉單元之該反轉/未反轉處理，以回應該旗標(flag)。
  4. 如申請專利範圍第1項所述之資料儲存裝置，其中該處理器每次設定該旗標時該目標記憶區塊係被抹除。
  5. 如申請專利範圍第1項所述之資料儲存裝置，其中當抹除該目標記易區塊時該處理器更新該抹除計數，並根據更新的抹除計數重置該旗標。
  6. 如申請專利範圍第2項所述之資料儲存裝置，其中該反轉單元藉由反轉/未反轉該寫入資料而輸出第二寫入資料，且其中該計算單元藉由對該第二寫入資料和該隨機模式執行一邏輯運算而輸出該隨機寫入資料。
  7. 如申請專利範圍第2項所述之資料儲存裝置，其中該反轉單元藉由反轉/未反轉該隨機模式而輸出一第二隨機模式，且其中該計算單元藉由對該寫入資料和該第二隨機模式執行一邏輯運算而輸出該隨機寫入資料。
  8. 如申請專利範圍第2項所述之資料儲存裝置，其中該計算單元藉由對該寫入資料和該隨機模式執行一邏輯運算而輸出第一隨機寫入資料，且其中該反轉單元藉由反轉/未反轉該第一隨機寫入資料而輸出該隨機寫入資料。
  9. 如申請專利範圍第1項所述之資料儲存裝置，更包含：一非揮發性記憶體設備，其包括該目標記憶區塊，適用於執行一寫入操作以將該隨機寫入資料寫入該目標頁面。
  10. 一種資料儲存裝置，包含：一轉換區塊，其適用於藉由對寫入資料和一隨機模式執行一邏輯運算而輸出第一隨機寫入資料；一處理器；以及一非揮發性記憶體設備，該非揮發性記憶體設備包含：一反轉單元，其適用於藉由取決於一旗標反轉/未反轉該第一隨機寫入資料而輸出第二隨機寫入資料；一目標記憶區塊，其包括一第一頁面組以及不包括該第一頁面組的一第二頁面組；以及一控制邏輯，被配置為將該第二隨機寫入資料儲存於該目標記憶區塊的一目標頁面中，其中該處理器當該目標記易區塊的一抹除計數除以一預設值時設定一餘數，作為與該目標記憶區塊相對應的一標記，其中該旗標中的一最低有效位元對應於該第一頁面組，以及該旗標中一最高有效位元對應於該第二頁面組，以及其中當該最低有效位元具有一第一值集，則該反轉處理被執行在該第一頁面組的該目標頁面上，以及當該最高有效位元具有該第一值集，則該反轉處理被執行在該第二頁面組的目標頁面上。
  11. 如申請專利範圍第10項所述之資料儲存裝置，其中該處理器適用於控制該反轉單元以回應對應於該目標記憶區塊的該旗標。
  12. 如申請專利範圍第10項所述之資料儲存裝置，其中該處理器每次設定該旗標時該目標記憶區塊係被抹除。
  13. 如申請專利範圍第10項所述之資料儲存裝置，其中當抹除該目標記易區塊時該處理器更新該抹除計數，並基於更新的抹除計數重置該旗標。
  14. 一種資料儲存裝置之操作方法，包含：當該目標記易區塊的一抹除計數除以一預設值時設定一餘數，作為與該目標記憶區塊相對應的一標記；藉由對寫入資料執行一混碼運算而產生隨機寫入資料，以儲存在具有一第一頁面組的一目標記憶區塊的一目標頁面中以及不包括該第一頁面組的一第二頁面組，該隨機寫入資料之該產生包含：基於該旗標執行反轉/未反轉處理；以及基於一隨機模式進行計算處理，其中該旗標包括一最低有效位元對應於該第一頁面組包括在該目標除區塊，以及一最高有效位元對應於該第二頁面組包括在該目標除區塊，以及其中當該最低有效位元具有一第一值集，則該反轉處理被執行在該第一頁面組的該目標頁面上，以及當該最高有效位元具有該第一值集，則該反轉處理被執行在該第二頁面組的目標頁面上。
  15. 如申請專利範圍第14項所述之操作方法，更包含：每次設定該旗標時該目標記憶區塊係被抹除。
  16. 如申請專利範圍第14項所述之操作方法，更包含：當抹除該目標記易區塊時該處理器更新該抹除計數，並基於更新的抹除計數重置該旗標。
  17. 如申請專利範圍第14項所述之操作方法，其中該反轉/未反轉處理之該執行包含藉由反轉/未反轉該寫入資料而輸出第二寫入資料，且其中該計算處理之該執行包含藉由對該第二寫入資料和該隨機模式執行一邏輯運算而輸出該隨機寫入資料。
  18. 如申請專利範圍第14項所述之操作方法，其中該反轉/未反轉處理之該執行包含藉由反轉/未反轉該隨機模式而輸出一第二隨機模式，且其中該計算處理之該執行包含藉由對該寫入資料和該第二隨機模式執行一邏輯運算而輸出該隨機寫入資料。
  19. 如申請專利範圍第14項所述之操作方法，其中該計算處理之該執行包含藉由對該寫入資料和該隨機模式執行一邏輯運算而輸出第一隨機寫入資料，且其中該反轉/未反轉處理之該執行包含藉由反轉/未反轉該第一隨機寫入資料而輸出該隨機寫入資料。
  20. 如申請專利範圍第14項所述之操作方法，更包含：將該隨機寫入資料儲存於一非揮發性記憶體設備之該目標頁面中。
TW104119148A 2014-12-18 2015-06-12 資料儲存裝置及其操作方法 TWI677786B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140183329A KR102327076B1 (ko) 2014-12-18 2014-12-18 데이터 저장 장치 및 그것의 동작 방법
KR10-2014-0183329 2014-12-18

Publications (2)

Publication Number Publication Date
TW201624287A TW201624287A (zh) 2016-07-01
TWI677786B true TWI677786B (zh) 2019-11-21

Family

ID=56129390

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104119148A TWI677786B (zh) 2014-12-18 2015-06-12 資料儲存裝置及其操作方法

Country Status (4)

Country Link
US (1) US9965205B2 (zh)
KR (1) KR102327076B1 (zh)
CN (1) CN105718212B (zh)
TW (1) TWI677786B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10372948B2 (en) * 2015-12-15 2019-08-06 Taiwan Semiconductor Manufacturing Company Ltd. Scrambling apparatus and method thereof
KR20180087496A (ko) * 2017-01-23 2018-08-02 에스케이하이닉스 주식회사 메모리 시스템
KR20180089053A (ko) * 2017-01-31 2018-08-08 에스케이하이닉스 주식회사 페일 영역을 판단할 수 있는 메모리 장치 및 이의 테스트 방법, 이를 이용하는 메모리 모듈 및 시스템
CN109213625B (zh) * 2017-06-30 2022-02-11 慧荣科技股份有限公司 降低快闪储存介面中传收数据错误方法及装置
CN109284621B (zh) * 2017-07-19 2022-10-25 阿里巴巴集团控股有限公司 数据保护/恢复方法和装置以及数据存储/保护方法
US10665303B1 (en) * 2019-05-10 2020-05-26 Macronix International Co., Ltd. Erasing blocks with few programmed pages
CN111243644B (zh) * 2019-12-30 2020-10-20 深圳市芯天下技术有限公司 增强型flash的计数方法及增强型flash
KR20220095576A (ko) 2020-12-30 2022-07-07 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101556560A (zh) * 2008-04-09 2009-10-14 群联电子股份有限公司 储存装置、控制器及其数据存取方法
US20090316490A1 (en) * 2007-02-14 2009-12-24 Kabushiki Kaisha Toshiba Method of writing data into semiconductor memory and memory controller
US20120278529A1 (en) * 2011-04-28 2012-11-01 Seagate Technology Llc Selective Purge of Confidential Data From a Non-Volatile Memory
TWI381381B (zh) * 2007-02-28 2013-01-01 Toshiba Kk Memory controller and semiconductor device

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0172366B1 (ko) * 1995-11-10 1999-03-30 김광호 불휘발성 반도체 메모리 장치의 독출 및 프로그램 방법과 그 회로
US7549011B2 (en) * 2001-08-30 2009-06-16 Micron Technology, Inc. Bit inversion in memory devices
JP4896011B2 (ja) * 2005-03-31 2012-03-14 スパンション エルエルシー 半導体装置及びその制御方法
JP4928830B2 (ja) * 2006-05-18 2012-05-09 株式会社東芝 Ｎａｎｄ型フラッシュメモリ装置及びメモリデバイス
JP4491000B2 (ja) * 2007-08-17 2010-06-30 株式会社東芝 メモリシステム
KR100857252B1 (ko) * 2007-12-27 2008-09-05 (주)인디링스 마모도를 비트 수준에서 평준화하는 플래시 메모리 장치 및플래시 메모리 프로그래밍 방법
US7855913B2 (en) * 2008-06-10 2010-12-21 Micron Technology, Inc. Dynamically configurable MLC state assignment
KR101541736B1 (ko) * 2008-09-22 2015-08-04 삼성전자주식회사 멀티-레벨 셀 플래시 메모리 장치에서의 ｌｓｂ 페이지 복구 방법
US8261159B1 (en) * 2008-10-30 2012-09-04 Apple, Inc. Data scrambling schemes for memory devices
JP5458611B2 (ja) * 2009-03-13 2014-04-02 ソニー株式会社 暗号処理装置
KR20100124087A (ko) 2009-05-18 2010-11-26 삼성전자주식회사 메모리 컨트롤러, 그것을 포함하는 메모리 시스템 그리고 그것의 동작 방법
US8429335B2 (en) * 2009-10-13 2013-04-23 Macronix International Co., Ltd. Memory device and operation method to selectively invert data
KR101138404B1 (ko) * 2010-07-09 2012-04-27 에스케이하이닉스 주식회사 메모리 시스템 및 그 동작 방법
US8767459B1 (en) * 2010-07-31 2014-07-01 Apple Inc. Data storage in analog memory cells across word lines using a non-integer number of bits per cell
KR20120013085A (ko) * 2010-08-04 2012-02-14 주식회사 하이닉스반도체 반도체 메모리 장치 및 이의 동작 방법
KR20120125790A (ko) 2011-05-09 2012-11-19 삼성전자주식회사 메모리 장치 및 그것을 포함하는 메모리 시스템
KR20130053247A (ko) * 2011-11-15 2013-05-23 삼성전자주식회사 불휘발성 메모리 장치에 데이터를 프로그램하는 프로그램 방법 및 불휘발성 메모리 장치를 포함하는 메모리 시스템
KR20130054738A (ko) * 2011-11-17 2013-05-27 삼성전자주식회사 불휘발성 메모리 장치에 데이터를 프로그램하는 프로그램 방법 및 불휘발성 메모리 장치를 포함하는 메모리 시스템
KR20130060795A (ko) * 2011-11-30 2013-06-10 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 동작 방법
US9269418B2 (en) * 2012-02-06 2016-02-23 Arm Limited Apparatus and method for controlling refreshing of data in a DRAM
KR102049258B1 (ko) * 2013-03-15 2019-11-28 삼성전자주식회사 레퍼런스 셀을 포함하는 불휘발성 메모리 장치 및 그것의 데이터 관리 방법 및
US9229687B2 (en) * 2013-09-05 2016-01-05 Xerox Corporation Private two-party computation using partially homomorphic encryption

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090316490A1 (en) * 2007-02-14 2009-12-24 Kabushiki Kaisha Toshiba Method of writing data into semiconductor memory and memory controller
TWI381381B (zh) * 2007-02-28 2013-01-01 Toshiba Kk Memory controller and semiconductor device
CN101556560A (zh) * 2008-04-09 2009-10-14 群联电子股份有限公司 储存装置、控制器及其数据存取方法
US20120278529A1 (en) * 2011-04-28 2012-11-01 Seagate Technology Llc Selective Purge of Confidential Data From a Non-Volatile Memory

Also Published As

Publication number Publication date
KR102327076B1 (ko) 2021-11-17
TW201624287A (zh) 2016-07-01
KR20160074836A (ko) 2016-06-29
US9965205B2 (en) 2018-05-08
CN105718212B (zh) 2019-12-17
US20160179384A1 (en) 2016-06-23
CN105718212A (zh) 2016-06-29

Similar Documents

Publication Publication Date Title
TWI677786B (zh) 資料儲存裝置及其操作方法
US10891236B2 (en) Data storage device and operating method thereof
US9575839B2 (en) Data storage device and operating method thereof
US10303378B2 (en) Data storage device
TWI707268B (zh) 資料儲存裝置及其操作方法
CN109933280A (zh) 数据存储装置及其操作方法
CN111916140B (zh) 控制器及其操作方法以及包括控制器的存储器系统
US11709605B2 (en) Storing zones in a zone namespace on separate planes of a multi-plane memory device
US9785584B2 (en) Data storage device and method thereof
US9728264B2 (en) Nonvolatile memory device, operating method thereof, and data storage device including the same
US9588708B2 (en) Semiconductor memory device, operating method thereof, and data storage device including the same
US11055020B2 (en) Data storage device sharing operations with another data storage device and method of operating the same
US11756604B2 (en) Managing write disturb for units of memory in a memory sub-system using a randomized refresh period
US20150149740A1 (en) Data storage device and data processing system including the same
US11720490B2 (en) Managing host input/output in a memory system executing a table flush
US11133060B2 (en) Data storage device and operating method thereof
US10324835B2 (en) Data storage device and operating method thereof
CN105589810B (zh) 数据储存器件及其操作方法
US9373367B1 (en) Data storage device and operating method thereof