KR20120013085A - 반도체 메모리 장치 및 이의 동작 방법 - Google Patents

반도체 메모리 장치 및 이의 동작 방법 Download PDF

Info

Publication number
KR20120013085A
KR20120013085A KR1020100075251A KR20100075251A KR20120013085A KR 20120013085 A KR20120013085 A KR 20120013085A KR 1020100075251 A KR1020100075251 A KR 1020100075251A KR 20100075251 A KR20100075251 A KR 20100075251A KR 20120013085 A KR20120013085 A KR 20120013085A
Authority
KR
South Korea
Prior art keywords
data
random
address
random value
word line
Prior art date
Application number
KR1020100075251A
Other languages
English (en)
Inventor
김유성
박원선
최대일
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020100075251A priority Critical patent/KR20120013085A/ko
Publication of KR20120013085A publication Critical patent/KR20120013085A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/14—Circuits or methods to write a page or sector of information simultaneously into a nonvolatile memory, typically a complete row or word line in flash memory

Landscapes

  • Read Only Memory (AREA)

Abstract

본 발명은 반도체 메모리 장치 및 이의 동작 방법에 관한 것으로, 반도체 메모리 장치는 컬럼 어드레스 및 워드라인 어드레스를 이용하여 랜덤 값을 생성하기 위한 랜덤 값 생성 회로와, 상기 랜덤 값과 외부로부터 입력되는 데이터들을 이용하여 랜덤 데이터들을 생성하기 위한 연산기, 및 상기 랜덤 데이터들을 전송받아 다수의 메모리 셀들에 프로그램하기 위한 메모리 블럭 회로를 포함한다.
상기 랜덤 값 생성 회로는 상기 컬럼 어드레스, 상기 워드라인 어드레스, 이븐 또는 오드 비트라인 어드레스 및 하위 비트 페이지 또는 상위 비트 페이지 어드레스를 이용하여 랜덤 값(RV)을 생성한다.

Description

반도체 메모리 장치 및 이의 동작 방법{Semiconductor memory device and operation method thereof}
본 발명은 반도체 메모리 장치 및 이의 동작 방법에 관한 것으로, 특히 외부로부터 입력된 데이터를 랜덤화하여 프로그램하기 위한 반도체 메모리 장치 및 이의 동작 방법에 관한 것이다.
반도체 메모리 장치는, 호스트(host)로부터 프로그램 데이터를 입력받고, 메모리 장치에 저장된 데이터를 외부로 출력하는 입출력 회로와, 입출력 회로에 입력된 프로그램 데이터를 페이지 버퍼에 순차적으로 입력하는 컬럼 선택 회로와, 컬럼 선택 회로로부터 입력받은 프로그램 데이터에 따라 프로그램 동작 시 비트라인의 전위를 조절하는 페이지 버퍼를 포함한다.
반도체 메모리 장치의 프로그램 동작에서, 메모리 셀 어레이에 특정한 조합의 데이터가 저장될 경우, 메모리 셀 어레이에 포함된 메모리 셀들 간의 간섭이 증가하여 데이터의 신뢰도가 저하될 수 있다. 구체적으로 설명하면, 메모리 셀 어레이에는 다수의 메모리 셀들이 포함되어 있기 때문에, 어느 특정 부분에 접속된 메모리 셀들에 동일한 데이터가 집중적으로 저장될 경우, 메모리 셀 어레이 내부적으로 전위차가 발생하면서 데이터가 바뀔 수가 있다. 따라서, 이러한 현상을 방지하기 위하여, 호스트로부터 입력된 프로그램 데이터를 랜덤화(randomizing)하여 메모리 셀 어레이에 프로그램한다.
이를 위해서는, 입출력 회로로 입력된 프로그램 데이터를 램덤화하는 동작을 수행한 후에, 랜덤화된 데이터를 페이지 버퍼에 입력한다. 이에 따라, 랜덤화되어 저장된 데이터를 이용한 프로그램 동작을 수행하면, 호스트로부터 입력받은 데이터가 메모리 셀 어레이에 랜덤하게 프로그램된다. 리드 동작은 프로그램 동작에서 수행한 랜덤화 동작을 역순으로 하여 진행한다.
본 발명이 이루고자 하는 기술적 과제는 컬럼 어드레스, 워드라인 어드레스, 이븐 또는 오드 비트라인을 선택하기 위한 어드레스, 및 하위 비트 페이지 또는 상위 비트 페이지를 선택하기 위한 어드레스를 이용하여 생성한 램던 값과 외부로부터 입력받은 데이터를 이용하여 랜덤 데이터를 생성하고, 생성된 랜덤 데이터를 프로그램함으로써, 프로그램 데이터 중 "1" 데이터와 "0" 데이터의 분포를 균일하도록 프로그램할 수 있는 반도체 메모리 장치 및 이의 동작 방법을 제공하는 데 있다.
본 발명의 일실시 예에 따른 반도체 메모리 장치는 컬럼 어드레스 및 워드라인 어드레스를 이용하여 랜덤 값을 생성하기 위한 랜덤 값 생성 회로와, 상기 랜덤 값과 외부로부터 입력되는 데이터들을 이용하여 랜덤 데이터들을 생성하기 위한 연산기, 및 상기 랜덤 데이터들을 전송받아 다수의 메모리 셀들에 프로그램하기 위한 메모리 블럭 회로를 포함한다.
상기 랜덤 값 생성 회로는 상기 컬럼 어드레스, 상기 워드라인 어드레스, 이븐 또는 오드 비트라인 어드레스 및 하위 비트 페이지 또는 상위 비트 페이지 어드레스를 이용하여 랜덤 값(RV)을 생성한다.
상기 랜덤 값 생성 회로는 상기 컬럼 어드레스, 상기 워드라인 어드레스, 상기 이븐 또는 오드 비트라인 어드레스 및 상기 하위 비트 페이지 또는 상위 비트 페이지 어드레스를 이용하여 초기 랜덤 신호를 생성하기 위한 초기 랜덤 신호 발생기와, 상기 초기 랜덤 신호를 이용하여 시드 값을 생성하기 위한 시드 디코더, 및 상기 시드 값을 카운트 클럭 신호에 응답하여 변화하는 상기 랜덤 값을 생성하기 위한 선형 쉬프트 레지스터를 포함한다.
상기 랜덤 값은 컬럼 방향 및 워드라인 방향으로 랜덤 특성을 갖는다. 상기 랜덤 데이터들은 컬럼 방향 및 워드라인 방향으로 "1" 데이터와 "0" 데이터가 균일하게 분포된다.
상기 메모리 블럭 회로는 상기 연산기로부터 상기 랜덤 데이터들을 전송받아 임시 저장하기 위한 페이지 버퍼부, 및 상기 다수의 메모리 셀들을 포함하여 상기 페이지 버퍼부에 저장된 상기 랜덤 데이터들을 전송받아 상기 다수의 메모리 셀들에 저장하기 위한 메모리 셀 블럭을 포함한다.
본 발명의 일실시 예에 따른 반도체 메모리 장치의 동작 방법은 외부로부터 상기 데이터들이 입력되는 단계, 컬럼 어드레스 및 워드라인 어드레스를 이용하여 랜덤 값을 생성하는 단계, 상기 데이터들을 상기 랜덤 값을 이용하여 랜덤화하여 랜덤 데이터들을 생성하는 단계, 및 랜덤 데이터들을 상기 메모리 블럭 회로에 프로그램하는 단계를 포함한다.
상기 랜덤 값은 상기 컬럼 어드레스, 상기 워드라인 어드레스, 이븐 또는 오드 비트라인 어드레스 및 하위 비트 페이지 또는 상위 비트 페이지 어드레스를 이용하여 생성한다.
상기 랜덤 값은 컬럼 방향 및 워드라인 방향으로 랜덤 특성을 갖는다. 상기 랜덤 데이터들은 컬럼 방향 및 워드라인 방향으로 "1" 데이터와 "0" 데이터가 균일하게 분포된다.
본 발명의 일실시 예에 따르면, 컬럼 어드레스, 워드라인 어드레스, 이븐 또는 오드 비트라인을 선택하기 위한 어드레스, 및 하위 비트 페이지 또는 상위 비트 페이지를 선택하기 위한 어드레스를 이용하여 생성한 램던 값과 외부로부터 입력받은 데이터를 이용하여 랜덤 데이터를 생성하고, 생성된 랜덤 데이터를 프로그램함으로써, 프로그램 데이터 중 "1" 데이터와 "0" 데이터의 분포를 균일하도록 프로그램할 수 있다.
도 1은 본 발명의 일실시 예에 따른 반도체 메모리 장치를 나타내는 블럭도이다.
도 2는 본 발명의 일실시 예에 따른 랜덤 값 생성 회로를 나타내는 블럭도이다.
도 3은 본 발명의 일실시 예에 따른 반도체 메모리 장치의 동작을 설명하기 위한 순서도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1을 참조하면, 반도체 메모리 장치(100)는 메모리 셀 블럭(110), 페이지 버퍼부(120), 랜덤 값 생성 회로(130), 및 연산기(140)를 포함한다.
메모리 셀 블럭(110)은 다수의 메모리 셀들을 포함하며, 프로그램 동작시 페이지 버퍼부(120)으로 부터 전송 받은 랜덤 데이터를 저장하고 독출 동작시 다수의 메모리 셀들에 저장된 데이터들을 페이지 버퍼부(120)으로 전송한다.
페이지 버퍼부(120)는 프로그램 동작시 연산기(40)로부터 전송받은 랜덤 데이터(R_DATA)를 임시 저장한 후 메모리 셀 블럭(110)으로 전송하고, 독출 동작시 메모리 셀 블럭(110)의 메모리 셀들에 저장된 데이터를 센싱하여 출력한다.
랜덤 값 생성 회로(130)는 외부에서 입력되는 데이터의 컬럼 어드레스(Col_ADD), 워드라인 어드레스(WL_Add), 이븐 또는 오드 비트라인 어드레스(BL(even/odd)) 및 하위 비트 페이지 또는 상위 비트 페이지 어드레스(Page(LSB/MSB))를 이용하여 랜덤 값(RV)을 생성한다. 랜덤 값 생성 회로(130)는 컬럼 어드레스(Col_ADD) 뿐만 아니라 워드라인 어드레스(WL_Add), 이븐 또는 오드 비트라인 어드레스(BL(even/odd))를 추가적으로 이용하여 랜덤 값(RV)을 생성하므로, 생성된 랜덤 값(RV)은 컬럼 방향 뿐만 아니라, 로우 방향(워드라인 방향)으로도 랜덤 특성을 갖게 된다.
연산기(140)는 외부로부터 입력되는 데이터(DATA)를 랜덤 값(RV)을 이용하여 랜덤화시킨다. 즉, 입력되는 데이터(DATA)를 랜덤 값(RV)을 이용하여 스크램블하여 "1" 데이터와 "0" 데이터가 균일한 랜덤 데이터(R_DATA)를 생성한다.
도 2는 본 발명의 일실시 예에 따른 랜덤 값 생성 회로(130)를 나타내는 블럭도이다.
도 2를 참조하면, 랜덤 값 생성 회로(130)는 초기 랜덤 신호 발생기(131), 시드 디코더(132), 및 선형 쉬프트 레지스터(Liner Feedback Shift Register)(133)를 포함한다.
초기 랜덤 신호 발생기(131)는 컬럼 어드레스(Col_ADD), 워드라인 어드레스(WL_Add), 이븐 또는 오드 비트라인 어드레스(BL(even/odd)) 및 하위 비트 페이지 또는 상위 비트 페이지 어드레스(Page(LSB/MSB))를 이용하여 초기 랜덤 값(OUTAX)으로 할당한다.
시드 디코더(132)는 초기 랜덤 신호 발생기(131)에서 생성된 초기 랜덤 값(OUTAX)을 디코딩하여 시드 값(SEED)을 생성한다.
선형 쉬프트 레지스터(133)는 시드 디코더(132)에서 생성된 시드 값(SEED)을 카운트 클럭 신호(CK4CNT)에 응답하여 변화하는 랜덤값(RV)을 생성한다.
상술한 랜덤 값 생성 회로(130)는 컬럼 어드레스(Col_ADD) 뿐만 아니라 워드라인 어드레스(WL_Add), 이븐 또는 오드 비트라인 어드레스(BL(even/odd))를 추가적으로 이용하여 랜덤 값(RV)을 생성하므로, 생성된 랜덤 값(RV)은 컬럼 방향 뿐만 아니라, 로우 방향(워드라인 방향)으로도 랜덤 특성을 갖게 된다.
도 3은 본 발명의 일실시 예에 따른 반도체 메모리 장치의 동작 방법을 설명하기 위한 순서도이다.
도 1 내지 도 3을 참조하여 본 발명의 일실시 예에 따른 반도체 메모리 장치의 동작 방법을 설명하면 다음과 같다.
1) 데이터 입력(S310)
외부로부터 프로그램하기 위한 데이터(DATA)가 입력되어 연산기(140)로 전송된다. 이때 외부에서 입력되는 데이터(DATA)는 "1" 및 "0"데이터가 불균일하게 분포되어 입력될 수 있다.
2) 랜덤 값 생성(S320)
랜덤 값 생성 회로(130)는 외부에서 입력된 데이터(DATA)의 컬럼 어드레스(Col_ADD), 워드라인 어드레스(WL_Add), 이븐 또는 오드 비트라인 어드레스(BL(even/odd)) 및 하위 비트 페이지 또는 상위 비트 페이지 어드레스(Page(LSB/MSB))를 이용하여 랜덤 값(RV)을 생성한다. 생성된 랜덤 값(RV)은 컬럼 방향 뿐만 아니라, 로우 방향(워드라인 방향)으로도 랜덤 특성을 갖게 된다.
3) 랜덤 데이터 생성(S330)
연산기(140)는 랜덤 값(RV)을 이용하여 외부로부터 입력된 데이터(DATA)를 랜덤화하여 랜덤 데이터(R_DATA)를 생성한다. 랜덤 데이터(R_DATA)는 컬럼 방향 뿐만 아니라, 로우 방향(워드라인 방향)으로도 "1" 및 "0" 데이터가 균일하게 분포된다.
4) 랜덤 데이터를 페이지 버퍼부에 입력(S340)
연산기(140)에 의해 생성된 랜덤 데이터(R_DATA)를 페이지 버퍼부(120)로 전송하여 저장한다.
5) 프로그램(S350)
페이지 버퍼부(120)에 저장된 랜덤 데이터(R_DATA)를 메모리 셀 블럭(110)으로 전송하여 프로그램한다.
131 : 초기 랜덤 신호 발생기 132 : 시드 디코더
133 : 선형 쉬프트 레지스터

Claims (10)

  1. 컬럼 어드레스 및 워드라인 어드레스를 이용하여 랜덤 값을 생성하기 위한 랜덤 값 생성 회로;
    상기 랜덤 값을 이용하여 외부로부터 입력되는 데이터들을 컬럼 방향 및 워드라인 방향으로 랜덤하게 배열되도록 랜덤화하여 랜덤 데이터들을 생성하기 위한 연산기; 및
    상기 랜덤 데이터들을 전송받아 다수의 메모리 셀들에 프로그램하기 위한 메모리 블럭 회로를 포함하는 반도체 메모리 장치.
  2. 제 1 항에 있어서,
    상기 랜덤 값 생성 회로는 상기 컬럼 어드레스, 상기 워드라인 어드레스, 이븐 또는 오드 비트라인 어드레스 및 하위 비트 페이지 또는 상위 비트 페이지 어드레스를 이용하여 랜덤 값(RV)을 생성하는 반도체 메모리 장치.
  3. 제 2 항에 있어서,
    상기 랜덤 값 생성 회로는 상기 컬럼 어드레스, 상기 워드라인 어드레스, 상기 이븐 또는 오드 비트라인 어드레스 및 상기 하위 비트 페이지 또는 상위 비트 페이지 어드레스를 이용하여 초기 랜덤 신호를 생성하기 위한 초기 랜덤 신호 발생기;
    상기 초기 랜덤 신호를 이용하여 시드 값을 생성하기 위한 시드 디코더; 및
    상기 시드 값을 카운트 클럭 신호에 응답하여 변화하는 상기 랜덤 값을 생성하기 위한 선형 쉬프트 레지스터를 포함하는 반도체 메모리 장치.
  4. 제 1 항에 있어서,
    상기 랜덤 값은 컬럼 방향 및 워드라인 방향으로 랜덤 특성을 갖는 반도체 메모리 장치.
  5. 제 1 항에 있어서,
    상기 랜덤 데이터들은 컬럼 방향 및 워드라인 방향으로 "1" 데이터와 "0" 데이터가 균일하게 분포되는 반도체 메모리 장치.
  6. 제 1 항에 있어서,
    상기 메모리 블럭 회로는 상기 연산기로부터 상기 랜덤 데이터들을 전송받아 임시 저장하기 위한 페이지 버퍼부; 및
    상기 다수의 메모리 셀들을 포함하여 상기 페이지 버퍼부에 저장된 상기 랜덤 데이터들을 전송받아 상기 다수의 메모리 셀들에 저장하기 위한 메모리 셀 블럭을 포함하는 반도체 메모리 장치.
  7. 컬럼 어드레스 및 워드라인 어드레스를 이용하여 랜덤 값을 생성하기 위한 랜덤 값 생성 회로, 상기 랜덤 값과 외부로부터 입력되는 데이터들을 이용하여 랜덤 데이터들을 생성하기 위한 연산기, 및 상기 랜덤 데이터들을 전송받아 메모리 셀들에 프로그램하기 위한 메모리 블럭 회로를 포함하는 반도체 메모리 장치의 동작 방법에 있어서,
    상기 외부로부터 상기 데이터들이 입력되는 단계;
    상기 컬럼 어드레스 및 워드라인 어드레스를 이용하여 랜덤 값을 생성하는 단계;
    상기 데이터들을 상기 랜덤 값을 이용하여 랜덤화하여 상기 랜덤 데이터들을 생성하는 단계; 및
    상기 랜덤 데이터들을 상기 메모리 블럭 회로에 프로그램하는 단계를 포함하는 반도체 메모리 장치의 동작 방법.
  8. 제 7 항에 있어서,
    상기 랜덤 값은 상기 컬럼 어드레스, 상기 워드라인 어드레스, 이븐 또는 오드 비트라인 어드레스 및 하위 비트 페이지 또는 상위 비트 페이지 어드레스를 이용하여 생성하는 반도체 메모리 장치의 동작 방법.
  9. 제 7 항에 있어서,
    상기 랜덤 값은 컬럼 방향 및 워드라인 방향으로 랜덤 특성을 갖는 반도체 메모리 장치의 동작 방법.
  10. 제 7 항에 있어서,
    상기 랜덤 데이터들은 컬럼 방향 및 워드라인 방향으로 "1" 데이터와 "0" 데이터가 균일하게 분포되는 반도체 메모리 장치의 동작 방법.
KR1020100075251A 2010-08-04 2010-08-04 반도체 메모리 장치 및 이의 동작 방법 KR20120013085A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100075251A KR20120013085A (ko) 2010-08-04 2010-08-04 반도체 메모리 장치 및 이의 동작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100075251A KR20120013085A (ko) 2010-08-04 2010-08-04 반도체 메모리 장치 및 이의 동작 방법

Publications (1)

Publication Number Publication Date
KR20120013085A true KR20120013085A (ko) 2012-02-14

Family

ID=45836762

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100075251A KR20120013085A (ko) 2010-08-04 2010-08-04 반도체 메모리 장치 및 이의 동작 방법

Country Status (1)

Country Link
KR (1) KR20120013085A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160074836A (ko) * 2014-12-18 2016-06-29 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR20160123765A (ko) * 2015-04-17 2016-10-26 경희대학교 산학협력단 메모리 장치 및 그 동작 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160074836A (ko) * 2014-12-18 2016-06-29 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR20160123765A (ko) * 2015-04-17 2016-10-26 경희대학교 산학협력단 메모리 장치 및 그 동작 방법

Similar Documents

Publication Publication Date Title
KR101772020B1 (ko) 불휘발성 메모리 장치, 이의 동작 방법, 및 이를 포함하는 메모리 시스템
US10049005B2 (en) Flash memory control apparatus utilizing buffer to temporarily storing valid data stored in storage plane, and control system and control method thereof
US10269420B2 (en) Memory with symmetric read current profile and read method thereof
US10430101B2 (en) Semiconductor memory device that randomizes data and randomizer thereof
US20100039860A1 (en) Memory devices and methods of storing data on a memory device
US20090225596A1 (en) Non-volatile memory device and method of operating the same
KR101818441B1 (ko) 데이터 처리 장치 및 이의 동작 방법
US9965205B2 (en) Data storage device performing a scramble operation and operating method thereof
JP2016015106A (ja) 多次元データのランダム化
KR20220036752A (ko) 로우 해머 리프레쉬 동작을 수행하는 메모리 장치 및 이의 동작 방법
KR20120013085A (ko) 반도체 메모리 장치 및 이의 동작 방법
US8879336B2 (en) Semiconductor memory device and operation method thereof
KR20160041320A (ko) 퓨즈 회로 및 그것을 포함하는 반도체 장치
US8576644B2 (en) Memory devices having controllers that divide command signals into two signals and systems including such memory devices
KR20150040479A (ko) 반도체 장치, 메모리 장치 및 이를 포함하는 시스템
US8767499B2 (en) Semiconductor memory device
US9159457B2 (en) Non-volatile memory device for storing write data having different logic levels
KR20140049448A (ko) 랜덤화된 데이터를 저장하는 ｄｒａｍ 및 이의 동작 방법
US10892018B2 (en) Semiconductor memory device and refreshing method of semiconductor memory device
JP6035760B2 (ja) 半導体記憶装置及び半導体記憶装置の制御方法
KR20100099845A (ko) 비휘발성 메모리 장치 및 그의 구동방법
KR20140034567A (ko) 반도체 메모리 장치
JP2012216154A (ja) 乱数発生回路及び半導体記憶装置
JP2010055673A (ja) 不揮発性半導体記憶装置
CN111161770A (zh) 半导体存储器

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination